KR101135758B1 - 다층프린트배선판 및 그 제조방법 - Google Patents

다층프린트배선판 및 그 제조방법 Download PDF

Info

Publication number
KR101135758B1
KR101135758B1 KR1020050097851A KR20050097851A KR101135758B1 KR 101135758 B1 KR101135758 B1 KR 101135758B1 KR 1020050097851 A KR1020050097851 A KR 1020050097851A KR 20050097851 A KR20050097851 A KR 20050097851A KR 101135758 B1 KR101135758 B1 KR 101135758B1
Authority
KR
South Korea
Prior art keywords
plating
electroless
metal foil
interlayer
metal
Prior art date
Application number
KR1020050097851A
Other languages
English (en)
Other versions
KR20060074823A (ko
Inventor
에이지 히라타
Original Assignee
씨엠케이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨엠케이 가부시키가이샤 filed Critical 씨엠케이 가부시키가이샤
Publication of KR20060074823A publication Critical patent/KR20060074823A/ko
Application granted granted Critical
Publication of KR101135758B1 publication Critical patent/KR101135758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

평탄한 비어홀을 구비한 다층프린트배선판을 제공한다.
복수의 절연층과 금속박을 교대로 적층하여 이루어지는 다층프린트배선판으로서, 제1의 절연층에 설치된 층간접속 비어패드와 배선회로와 제2의 절연층의 층간접속 비어바닥부패드가 동일표면층에 설치되고, 또한 적어도 상기 층간접속 비어패드와 제2의 절연층 층간접속 비어바닥부패드의 두께가 동일한 것을 특징으로 하는 다층프린트배선판.

Description

다층프린트배선판 및 그 제조방법{MULTILAYER PRINTED WIRING BOARD AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 제1의 실시형태를 나타낸 다층프린트배선판의 개략단면도,
도 2는 본 발명의 제2의 실시형태를 나타낸 다층프린트배선판의 개략단면도,
도 3은 본 발명의 제조방법을 나타낸 개략적인 단면 공정설명도,
도 4는 종래의 다층프린트배선판을 나타낸 개략적인 단면 설명도,
도 5는 다른 종래의 다층프린트배선판을 나타낸 개략적인 단면 설명도이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 31: 다층프린트배선판
2, 21: 하층배선회로
3, 22: 제1의 절연층
4, 24: 제1의 배선회로(금속박)
5 ,9, 10: 층간접속비어
5a, 6a, 9a, 10a, 26: 배리어층
5b. 6b. 9b, 10b, 27: 전해금속도금
6: 제2절연층 층간접속 비어바닥부
7, 29: 제2의 절연층
8, 30: 제2의 배선회로(금속박)
23: 금속박
25: 비관통공
28: 에칭 레지스트
A: 제1절연층 층간접속 비어패드
B: 제2절연층 층간접속 비어바닥부패드
C: 제2절연층 층간접속 비어바닥부패드의 함몰(陷沒)
D: 층간접속비어의 오목부
본 발명은, 층간접속비어(interlayer connection vias)의 접속 신뢰성이 높고, 또한 고밀도배선이 가능한 다층프린트배선판 및 그 제조방법에 관한 것이다.
프린트배선판의 회로형성방법은, 동박 등의 금속도체층 상에 에칭 레지스트를 형성하고, 상기 에칭 레지스트로부터 노출한 금속도체층을 에칭처리하여 배선회로를 형성하는 서브트랙티브법(subtractive method)과, 회로와 역(逆)패턴의 도금 레지스트를 형성하고, 상기 도금 레지스트의 개구부에 도금을 석출시켜 배선회로를 형성하는 애디티브법(additive method)의 2개가 있다.
서브트랙티브법은 애디티브법과 비교하여 제조공정이 용이하기 때문에, 염가로 제조하는 것이 가능하지만, 관통 쓰루홀(through hole) 및 블라인드비어홀 (bilind via hole) 등(이후, 비어홀이라고 부르기로 한다)을 형성할 때, 절연기판 전체에 무전해도금 및 전해도금처리를 실시할 필요가 있기 때문에, 에칭하는 도체층의 두께는 금속박+도금이 되어, 양호한 미세배선회로 예컨대, L/S(배선회로폭/배선회로간격)가 75㎛/75㎛ 이하인 배선회로의 형성에는 그다지 적합하지 않은 공법이었다.
이에 대하여, 애디티브법은, 미세배선회로형성에 유리하지만, 절연층에 도금을 석출하여 배선회로를 형성하기 때문에, 서브트랙티브법과 같이, 처음부터 절연층에 금속박이 적층된 절연기판을 가공하는 것과 비교하여, 배선회로의 밀착성이 악화되는 등의 단점을 가지고 있었다.
더욱이, 프린트배선판의 설계상, 배선회로는 기판면 내에 불균일하게 형성되기 때문에, 애디티브법과 같이, 선택 도금으로 배선회로를 형성하면, 배선회로가 거친 부분에서는 필요 이상으로 전류가 집중하여, 배선회로의 두께에 편차가 발생하고, 임피던스의 정합이 얻어지기 어려운 등의 문제도 생기고 있었다.
이와 같은 문제를 해결하기 위한 프린트배선판의 제조방법으로서는, 예컨대 다음과 같은 기술이 이미 보고되고 있다(특허문헌 1 참조).
즉, 미리 금속박의 부분에서 배선회로를 형성하고, 이어서 적어도 배리어층을 대략 전면에 형성하고 나서 비관통공을 형성한 후, 비어홀을 포함하는 대략 전면에 무전해도금, 이어서 전해도금을 실시하여 비어홀을 형성하는 방법이다. 이에 의하여 미세배선회로와 동시에 접속 신뢰성이 높은 비어홀을 형성할 수 있다.
[특허문헌 1] 일본특허공개 2004-319994호 공보
상기 종래방법에 있어서는, 특히 미세배선회로의 배선회로폭/배선회로간격이, 30㎛, 20㎛, 10㎛가 됨에 따라 금속박 두께도, 12㎛, 9㎛, 7㎛의 재료가 사용된다.
이 방법에 있어서는, 배선회로를 미세화하고 금속박의 두께를 얇게 하여 상층에 절연층을 적층하고, 다시 배선회로 및 비어홀을 접속하게 되지만, 새롭게 배선회로를 상층의 절연층 비어홀 바닥부패드로서 사용하면, 금속박의 두께가 얇기 때문에, 예컨대 레이저가공으로 비관통공을 형성하는 경우 비어홀 바닥부패드를 뚫고 나와서 비관통공이 형성될 수 없게 된다고 하는 문제가 발생하고 있다. 즉, 도4에 나타난 것과 같은 함몰이 형성되어, 층간접속이 유지되지 않는 것이 실상이었다.
또한, 비어홀 위에 비어홀을 중첩시키는 경우와 금속박 위에 비어홀을 형성하는 경우, 각 층의 금속막의 높이가 다르기 때문에, 예컨대 금속박 위에 비어홀을 형성한 경우, 비어홀 내에 충분하게 금속도금이 충전되지 않아, 오목한 부분(recessed portion)이 생긴다고 하는 문제도 발생하고 있다. 즉, 도5에 나타난 D와 같은 오목부가 발생하는 것이 실상이었다.
본 발명은, 상기와 같은 종래의 문제와 실상을 감안하여, 평탄한 비어홀을 구비한 다층프린트배선판을 제공하는 것을 과제로 한다
본 발명은, 복수의 절연층과 금속박을 교대로 적층하여 이루어지는 다층프린 트배선판으로서, 제1의 절연층에 설치된 층간접속 비어패드(via pad)와 배선회로와 제2의 절연층의 층간접속 비어바닥부패드(via bottom pad)가 동일표면층에 설치되고, 또한 적어도 상기 층간접속 비어패드와 제2의 절연층 층간접속 비어바닥부패드의 두께가 동일한 다층프린트배선판에 의하여 상기 과제를 해결한 것이다.
이러한 구성에 의하여, 비어홀의 비관통공의 깊이가 동일하게 되기 때문에, 복수의 절연층 사이에서 층간의 접속비어(connection via)도 평탄하게 된다.
또한, 본 발명은, 상기 제1의 절연층의 층간접속 비어패드와 제2의 절연층의 층간접속 비어바닥부패드가, 금속박-배리어층-금속도금으로 이루어지는 다층프린트배선판에 의하여 상기 과제를 해결한 것이다.
이러한 구성에 의하여, 배선회로는 금속박에 의한 미세회로의 형성이 가능하게 되고, 또한 층간접속 비어패드의 두께와 상층의 절연층의 층간접속비어바닥부의 두께가 동일하게 되는 결과, 비어홀의 접속 신뢰성이 향상된다.
또한, 본 발명은, 상기 배리어층이, 금속박과 동종의 무전해도금-전해니켈도금, 금속박과 동종의 무전해도금-전해은도금 또는 금속박과 동종의 무전해도금-전해주석도금으로 이루어지는 다층프린트배선판에 의하여 상기 과제를 해결한 것이다.
이러한 구성에 의하여, 금속박에서 형성한 미세회로가 배리어층으로 보호되므로, 배선회로의 편차가 없어지고, 임피던스 제어하기 쉽게 된다.
또한, 본 발명은, 상기 배리어층이, 무전해니켈도금, 무전해은도금 또는 무전해주석도금으로 이루어지는 다층프린트배선판에 의하여 상기 과제를 해결한 것이 다.
이러한 구성에 의하여, 금속박으로부터 형성된 형성한 미세회로의 배리어층에 의한 보호가 보다 강화되고, 배선회로의 편차가 없게 되어, 임피던스 제어가 보다 용이하게 된다.
또한, 본 발명은, 상기 제1의 절연층의 층간접속 비어패드와 제2의 절연층의 층간접속 비어바닥부패드가, 금속박-금속박과 동종의 무전해도금-금속박과 동종의 전해도금으로 이루어지는 다층프린트배선판에 의하여 상기 과제를 해결한 것이다.
이러한 구성에 의하여, 도금 레지스트를 배리어층 대신 사용할 수 있으므로, 배선회로의 편차가 없어지고, 임피던스 제어가 보다 용이하게 된다.
또한, 본 발명은, 표리(表裏)에 금속박을 구비한 절연기판을 준비하고, 상기 절연기판의 적어도 한쪽의 면에 제1의 절연층과 금속박을 적층하여 회로형성을 실시하는 공정과, 층간접속용 비관통공을 형성하는 공정과, 대략 전면에 배리어층을 형성하는 공정과, 대략 전면에 금속도금을 형성하는 공정과, 층간접속 비어패드부와 상층의 층간절연층의 층간접속 비어바닥부패드에 에칭 레지스트를 형성하는 공정과, 상기 금속도금을 에칭하여 여분의 금속도금을 제거하는 공정과, 에칭 레지스트를 박리하는 공정과, 노출한 배리어층을 제거하는 공정과, 제2의 절연층과 금속층을 형성하는 공정과, 회로형성하는 공정과, 층간접속용 비관통공을 형성하는 공정과, 대략 전면에 배리어층을 형성하는 공정과, 대략 전면에 금속도금을 형성하는 공정과, 최외층의 회로형성으로서 층간접속 비어패드부에 에칭 레지스트를 형성하는 공정과, 여분의 금속도금을 제거하는 공정과, 에칭 레지스트를 박리하는 공정 과, 배리어층을 제거하는 공정을 가지는 다층프린트배선판의 제조방법에 의하여 상기 과제를 해결한 것이다.
이러한 제조방법에 의하면, 비어홀의 비관통공의 깊이가 동일하게 되기 때문에, 복수의 절연층 사이에서 층간의 접속비어도 평탄하게 형성할 수 있다.
또한, 본 발명은, 상기 대략 전면에 형성된 배리어층을, 금속박과 동종의 무전해도금-전해니켈도금, 금속박과 동종의 무전해도금-전해은도금 또는 금속박과 동종의 무전해도금-전해주석도금으로 형성하는 다층프린트배선판의 제조방법에 의하여 상기 과제를 해결한 것이다.
이러한 제조방법에 의하면, 금속박으로부터 형성되는 미세회로가 배리어층으로 보호되므로, 용이하게 미세회로와 금속도금에 의한 비어홀의 형성이 가능하게 된다.
또한, 본 발명은, 상기 대략 전면에 형성된 배리어층을, 무전해니켈도금, 무전해은도금 또는 무전해주석도금으로 형성하는 다층프린트배선판의 제조방법에 의하여 상기 과제를 해결한 것이다.
이러한 제조방법에 의하면, 금속박과는, 이종(異種)금속으로 배리어층을 형성하고 있으므로, 선택 에칭이 가능하게 되고, 서브트랙티브법에 의한 미세회로를 용이하게 형성할 수 있다.
또한, 본 발명은, 상기 층간접속용의 비관통공을 레이저로 형성하는 다층프린트배선판의 제조방법에 의하여 상기 과제를 해결한 것이다.
이러한 제조방법에 의하면, 비관통공의 바닥부패드에 금속도금을 남김으로 써, 구멍형성가공을 효율좋게 행할 수 있다.
또한, 본 발명은, 상기 층간접속용의 비관통공을 노광ㆍ현상으로 형성하는 다층프린트배선판의 제조방법에 의하여 상기 과제를 해결한 것이다.
이러한 제조방법에 의하면, 구멍수가 많은 경우에도 가공시간이 짧아, 생산성이 향상된다.
또한, 본 발명은, 표리(表裏)에 금속박을 구비한 절연기판을 준비하고, 상기 절연기판에 제1의 절연층과 금속박을 적층하여 회로형성을 실시하는 공정과, 층간접속용 비관통공을 형성하는 공정과, 대략 전면에 무전해금속도금을 형성하는 공정과, 대략 전면에 전해금속도금을 형성하는 공정과, 층간접속 비어패드부와 상층의 층간절연층의 층간접속 비어바닥부패드에 에칭 레지스트를 형성하는 공정과, 상기 금속도금을 에칭하여 여분의 금속도금을 제거하는 공정과, 에칭 레지스트를 박리하는 공정과, 제2의 절연층과 금속층을 형성하는 공정과, 회로형성하는 공정과, 층간접속용 비관통공을 형성하는 공정과, 대략 전면에 무전해금속도금을 형성하는 공정과, 대략 전면에 전해금속도금을 형성하는 공정과, 최외층의 회로형성으로서 층간접속 비어패드부에 에칭 레지스트를 형성하는 공정과, 여분의 금속도금을 제거하는 공정과, 에칭 레지스트를 박리하는 공정을 가지는 것을 특징으로 하는 다층프린트배선판의 제조방법에 의하여 상기 과제를 해결한 것이다.
이러한 제조방법에 의하면, 비어홀의 비관통공의 깊이가 동일하게 되기 때문에, 복수의 절연층 사이에서 층간의 접속 비어도 평탄하게 형성할 수 있다.
또한, 본 발명은, 상기 층간접속용의 비관통공을 레이저로 형성하는 것을 특 징으로 하는 다층프린트배선판의 제조방법에 의하여 상기 과제를 해결한 것이다.
이러한 제조방법에 의하면, 비관통공의 바닥부패드에 금속도금을 남김으로써, 구멍형성가공을 효율 좋게 행할 수 있다.
또한, 본 발명은, 상기 층간접속용의 비관통공을 노광ㆍ현상으로 형성하는 다층프린트배선판의 제조방법에 의하여 상기 과제를 해결한 것이다.
이러한 제조방법에 의하면, 구멍수가 많은 경우에도 가공시간이 짧아서, 생산성이 향상된다.
[실시예]
도 1은 본 발명의 제1의 실시형태의 개략 단면 설명도이고, 2층의 빌드업층(buileup layers)을 가지는 스택구조(stacked structure)의 다층프린트배선판(1)의 예를 나타내고 있다.
도 1에 있어서, 하층배선회로(2)의 위에는 제1의 절연층(3) 및 금속박이 적층되어 제1의 배선회로(4)가 형성되고 있다. 여기서 금속박으로서는, 동박, 알루미늄박, 은박, 주석박 등을 들 수 있지만 염가이고 일반적으로 취급하기 쉬운 동박을 사용하는 것이 바람직하다. 상기 제1의 배선회로(4)(금속박만으로 형성)는, 제1의 층간접속비어(5)의 패드부 및 제2의 절연층(7)에 형성되는 제2의 층간접속 비어바닥부(6)의 패드부에 있어서는, 그 상면에 배리어층(5a,6a)이 형성되고 있음과 동시에, 다시 금속도금(5b,6b)이 형성되고, 각각 제1절연층 층간비어패드 A 및 제2절연층 층간 비어바닥부패드 B가 구성되어 있다. 여기서 상기 제1의 배선회로(4)와, 제1절연층 층간접속 비어패드 A와, 제2절연층 층간비어바닥부패드 B는 동일표면층에 설치되고, 또한 제1절연층 층간비어패드 A와 제2절연층 층간비어바닥부패드 B의 두께는 동일하게 되어 있고, 이에 의하여 제2의 층간접속비어(10)의 오목부가 발생되는 것을 방지할 수 있음과 동시에 배선회로(4)에 사용하고 있는 금속박이 얇아도, 예컨대 레이저가공으로 비관통공을 형성할 때에 층간접속 바닥부가 함몰하는 문제도 해결할 수 있다.
제1의 배선회로(4)면에는 제2의 절연층(7)이 금속박과 함께 적층되고 제2의 배선회로(8)(금속박만으로 형성)와 제2의 층간접속비어(9,10)가 형성되어 있다. 상기 층간접속비어(9,10)는, 배리어층(9a,10a)과 금속도금(9b,10b)으로 구성되어 있다.
여기서 배리어층 5a,6a 및 9a,10a 으로서는, 금속박과 동종의 무전해금속도금-전해니켈도금, 금속박과 동종의 무전해도금-전해은도금, 금속박과 동종의 무전해도금-전해주석도금 등으로 이루어지는 것을 들 수 있다. 또한, 무전해니켈도금, 무전해은도금, 무전해주석도금, 도금 레지스트 등으로 이루어지는 것이어도 좋다.
다음에, 도2는 본 발명의 제2의 실시형태의 개략 단면설명도이고, 기본적으로는 도 1과 동일하지만, 제1의 층간접속비어홀과 제2의 층간접속비어홀의 접속구조가 스태저드 비어구조(staggered via structure)인 다층프린트배선판(1)의 예를 나타내고 있다.
부언하면, 스택구조는, 제1과 제2의 층간접속비어홀이 상하 직상(直上)으로 형성된 것이지만, 스태저드구조는, 제1과 제2의 층간접속비어가 계단 모양으로 형성된 것이다.
한편, 상기 도 1 및 도 2에 있어서는, 층간접속비어(5,9,10)가, 금속도금으로 충전되어 있는 예를 들어 설명하였지만, 비관통공의 내벽에만 금속도금을 석출시켜 BVH 오목부를 형성하고, 상기 BVH 오목부에는, 절연층의 수지나 도전성의 페이스트 등을 충전하여 실시하는 것도 가능하다. 또한, 도 1, 도 2에 있어서는, 기본구조의 한쪽에, 2층으로 형성한 빌드업층에 대하여 설명하였지만, 본 발명은 3층, 4층 그 이상의 구조 혹은 양측 빌드업구조로 실시할 수 있다는 것은 말할 필요도 없다.
이어서, 본 발명의 제조방법에 대하여 도 3을 사용하여 설명한다.
먼저, 도 3(a) 에 나타난 바와 같이, 하층배선회로(21)에 제1의 절연층(22)과 금속박(23)을 적층한다. 도 3(b)에 나타난 바와 같이, 금속박(23)에 배선회로(24)를 서브트랙티브법에 의하여 형성한다. 이어서, 도 3(c)에 나타난 바와 같이, 층간접속용의 비관통공(25)을 레이저가공 혹은 감광성절연수지를 노광형상으로 형성하고, 디스미어처리(desemear treatment)한다. 이어서, 도 3(d)에 나타난 바와 같이, 대략 전면에 배리어층(26)을 형성한다. 여기서 배리어층(26)은, 금속박(23)과 동종의 무전해도금-전해니켈도금, 금속박(23)과 동종의 무전해도금-전해은도금 혹은 금속박(23)과 동종의 무전해금속도금-전해주석도금 등에 의하여 형성된다. 혹은, 무전해니켈도금, 무전해은도금, 무전해주석도금, 도금 레지스트 등에 의하여 형성하는 것도 가능하다.
이어서, 도 3(e)에 나타난 바와 같이, 대략 전면에 전해금속도금(27)을 실시한다. 여기서 전해금속도금(27)은, 일반적으로 사용되고 있는 동도금이 바람직하 다. 이어서, 도3(f)에 나타난 바와 같이, 에칭 레지스트(28)를 포토리소그래피법으로 형성한다. 여기서 사용되는 에칭 레지스트로서는, 드라이필름, 감광성의 액상수지, 전착(電着)도막 등을 들 수 있다.
이어서, 도 3(g)에 나타난 바와 같이, 에칭으로 여분의 전해금속도금(27)을 제거한 후, 에칭 레지스트(28)를 박리한다. 이어서, 도3(h)에 나타난 바와 같이, 노출된 배리어층(26)을 에칭하여 제거하고, 배선회로(24)(금속박(23)), 배리어층(26) 및 전해금속도금(27)으로 형성된 층간접속 비어패드 A의 두께와, 마찬가지로 배선회로(24)(금속박(23)), 배리어층(26) 및 전해금속도금(27)으로부터 제2절연층에 형성된 층간접속 비어바닥부패드 B의 두께를 동일하게 한다. 이에 의하여 제2의 층간접속비어가 오목부 없이 평탄하게 형성하는 것이 가능하게 된다. 참고로, 상기 A와 B의 두께를 동일하게 하지 않으면 전해금속도금의 공정에서 오목부를 없애기 위하여 여분의 금속도금을 석출시키지 않으면 안되어 생산성이 악화되는 문제가 발생한다.
이어서, 도 3(i)에 나타난 바와 같이, 제2의 절연층(29)과 금속박을 겹쳐서 적층한다. 이어서, 도 3(j)에 나타난 바와 같이, 제2의 배선회로(30)를 형성한다. 이어서, 도 3(k)에 나타난 바와 같이, 제2의 절연층(29)에 비관통공(25)을 형성하고, 대략 전면에 배리어층(26)을 형성한다. 이어서 도 3(l)에 나타난 바와 같이, 대략 전면에 전해금속도금(27)을 형성한다. 이어서, 도 3(m)에 나타난 바와 같이, 에칭 레지스트(28)를 포토리소그래피법으로 형성한다. 이어서, 도 3(n)에 나타난 바와 같이, 여분의 전해금속도금(27)을 에칭으로 제거하고, 에칭 레지스트(28)를 박리한다. 이어서, 도 3(o)에 나타난 바와 같이, 노출된 배리어층(26)을 에칭제거하는 것에 의하여 본 발명의 다층프린트배선판(31)이 완성된다. 한편, 도시하지는 않지만, 최외층의 배선회로에는, 부품실장시에 땜납으로부터 보호하기 위하여 솔더레지스트(solder resist)가 형성된다.
본 발명에 의하면, 배선회로는, 금속박 만으로 도체 두께를 얇게 하고 서브트랙티브법에 의하여 미세회로가 형성될 수 있음과 동시에, 층간접속 비어홀패드 및 상층의 층간접속 비어바닥부패드의 두께를 동일하게 함으로써, 평탄한 비어홀을 구비한 다층프린트배선판을 제공할 수 있다.

Claims (13)

  1. 복수의 절연층과 금속박을 교대로 적층하여 이루어지는 다층프린트배선판으로서, 제1의 절연층에 설치된 층간접속 비어패드(via pad)와 배선회로와 제2의 절연층의 층간접속 비어바닥부패드(via bottom pad)가 동일표면층에 설치되고, 또한 적어도 상기 층간접속 비어패드와 제2의 절연층 층간접속 비어바닥부패드의 두께가 동일한 다층프린트배선판에 있어서,
    상기 제1절연층의 층간접속 비어패드와 제2의 절연층의 층간접속 비어바닥부패드가, 금속박-배리어층-금속도금으로 이루어지며,
    또한 상기 배리어층이, 금속박과 동종(同種)의 무전해도금-전해니켈도금, 금속박과 동종의 무전해도금-전해은도금, 금속박과 동종의 무전해도금-전해주석도금, 무전해니켈도금, 무전해은도금 또는 무전해주석도금으로 이루어지는 것과 동시에,
    상기 배선 회로가 금속박만으로 이루어지는 것을 특징으로 하는 다층프린트배선판.
  2. 표리(表裏)에 금속박을 구비한 절연기판을 준비하고, 상기 절연기판의 적어도 한쪽의 면에 제1의 절연층과 금속박을 적층하여 회로형성을 실시하는 공정과, 층간접속용 비관통공을 형성하는 공정과, 전면(全面)에, 금속박과 동종의 무전해도금-전해니켈도금, 금속박과 동종의 무전해도금-전해은도금, 금속박과 동종의 무전해도금-전해주석도금, 무전해니켈도금, 무전해은도금 또는 무전해주석도금으로 배리어층을 형성하는 공정과, 전면에 금속도금을 형성하는 공정과, 층간접속 비어패드부와 상층의 층간절연층의 층간접속 비어바닥부패드부에 에칭 레지스트를 형성하는 공정과, 상기 금속도금을 에칭하여 여분의 금속도금을 제거하는 공정과, 에칭 레지스트를 박리(剝離)하는 공정과, 노출된 배리어층을 제거하고 금속박만으로 이루어진 배선회로와, 금속박-베리어층-금속도금으로부터 이루어진 층간 접속 비아패드와, 금속박-베리어층-금속도금으로부터 이루어진 상층의 층간접속 비어바닥부패드를 형성하는 공정과, 제2의 절연층과 금속층을 형성하는 공정과, 회로형성하는 공정과, 층간접속용 비관통공을 형성하는 공정과, 전면에 금속박과 동종의 무전해도금-전해니켈도금, 금속박과 동종의 무전해도금-전해은도금, 금속박과 동종의 무전해도금-전해주석도금, 무전해니켈도금, 무전해은도금 또는 무전해주석도금으로 배리어층을 형성하는 공정과, 전면에 금속도금을 형성하는 공정과, 최외층의 회로형성으로서 층간접속 비어패드부에 에칭 레지스트를 형성하는 공정과, 여분의 금속도금을 제거하는 공정과, 에칭 레지스트를 박리하는 공정과, 배리어층을 제거하는 공정을 가지는 것을 특징으로 하는 다층프린트배선판의 제조방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020050097851A 2004-12-27 2005-10-18 다층프린트배선판 및 그 제조방법 KR101135758B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00376564 2004-12-27
JP2004376564A JP4319976B2 (ja) 2004-12-27 2004-12-27 多層プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20060074823A KR20060074823A (ko) 2006-07-03
KR101135758B1 true KR101135758B1 (ko) 2012-04-16

Family

ID=36610078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097851A KR101135758B1 (ko) 2004-12-27 2005-10-18 다층프린트배선판 및 그 제조방법

Country Status (5)

Country Link
US (1) US7363706B2 (ko)
JP (1) JP4319976B2 (ko)
KR (1) KR101135758B1 (ko)
CN (1) CN1798485B (ko)
TW (1) TWI372009B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023080719A1 (ko) * 2021-11-05 2023-05-11 엘지이노텍 주식회사 회로기판

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4309448B2 (ja) 2007-11-27 2009-08-05 株式会社東芝 多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器
KR101070798B1 (ko) * 2008-01-15 2011-10-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102625579B (zh) * 2008-03-27 2014-10-29 揖斐电株式会社 电子部件内置线路板
CN102082376B (zh) * 2009-11-30 2013-02-13 欣兴电子股份有限公司 电连接器
KR20130065216A (ko) * 2011-12-09 2013-06-19 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR102138841B1 (ko) * 2014-05-13 2020-08-11 삼성전자 주식회사 안테나 장치
JP6406598B2 (ja) * 2014-07-24 2018-10-17 学校法人福岡大学 プリント配線板及びその製造方法
CN105485117B (zh) * 2016-01-26 2018-06-01 上海磊跃自动化设备有限公司 一种可首尾串接的连接件
US10665766B2 (en) * 2016-03-15 2020-05-26 Signify Holding B.V. Elongated lead frame and a method of manufacturing an elongated lead frame
CN109757037A (zh) * 2017-11-07 2019-05-14 宏启胜精密电子(秦皇岛)有限公司 高密度电路板及其制作方法
US11508665B2 (en) * 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly
KR20220070811A (ko) 2020-11-23 2022-05-31 삼성전기주식회사 인쇄회로기판
CN114173478A (zh) * 2021-11-09 2022-03-11 深圳市景旺电子股份有限公司 电路板制作方法及电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069232A (ja) 2001-08-30 2003-03-07 Hitachi Chem Co Ltd 配線板とその製造方法
JP2004172257A (ja) * 2002-11-19 2004-06-17 Toppan Printing Co Ltd 多層配線基板の製造方法および多層配線基板
JP2004221449A (ja) * 2003-01-17 2004-08-05 Sumitomo Metal Mining Co Ltd 多層配線基板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260517A (en) * 1992-09-09 1993-11-09 Micron Technology, Inc. Interconnect lead with stress joint
JP2638569B2 (ja) * 1995-05-24 1997-08-06 日本電気株式会社 多層プリント基板及び多層プリント基板の形成方法
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP3690791B2 (ja) * 2001-07-10 2005-08-31 日本アビオニクス株式会社 プリント配線板及びその製造方法
JP2003304067A (ja) 2002-04-11 2003-10-24 Cmk Corp 多層プリント配線板とその製造方法
JP4383219B2 (ja) 2003-04-01 2009-12-16 日本シイエムケイ株式会社 プリント配線板の製造方法
US20050157475A1 (en) * 2004-01-15 2005-07-21 Endicott Interconnect Technologies, Inc. Method of making printed circuit board with electroplated conductive through holes and board resulting therefrom
US7217651B2 (en) * 2004-07-28 2007-05-15 Intel Corporation Interconnects with interlocks
US7538434B2 (en) * 2005-03-08 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Copper interconnection with conductive polymer layer and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069232A (ja) 2001-08-30 2003-03-07 Hitachi Chem Co Ltd 配線板とその製造方法
JP2004172257A (ja) * 2002-11-19 2004-06-17 Toppan Printing Co Ltd 多層配線基板の製造方法および多層配線基板
JP2004221449A (ja) * 2003-01-17 2004-08-05 Sumitomo Metal Mining Co Ltd 多層配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023080719A1 (ko) * 2021-11-05 2023-05-11 엘지이노텍 주식회사 회로기판

Also Published As

Publication number Publication date
TW200624000A (en) 2006-07-01
CN1798485B (zh) 2010-12-08
TWI372009B (en) 2012-09-01
JP4319976B2 (ja) 2009-08-26
US7363706B2 (en) 2008-04-29
KR20060074823A (ko) 2006-07-03
US20060137904A1 (en) 2006-06-29
JP2006186029A (ja) 2006-07-13
CN1798485A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
KR101135758B1 (ko) 다층프린트배선판 및 그 제조방법
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
KR20070037671A (ko) 프린트 배선판, 다층 프린트 배선판 및 그 제조방법
US20080128288A1 (en) Method of manufacturing a multi-layer wiring board using a metal member having a rough surface
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP4460013B2 (ja) 配線基板の製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP4705400B2 (ja) 多層プリント配線板の製造方法
JP2013070043A (ja) 片面プリント配線板およびその製造方法
WO2015029319A1 (ja) 配線基板及びその製造方法
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
JP5865769B2 (ja) 多層配線基板の製造方法
JPH1187931A (ja) プリント配線板の製造方法
KR20180013017A (ko) 인쇄회로기판
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
JP2005136282A (ja) 多層配線基板及びその製造方法
JP2009188154A (ja) プリント配線板及びその製造方法
KR20100109699A (ko) 인쇄회로기판의 제조방법
JPH1187886A (ja) プリント配線板の製造方法
JPH05211386A (ja) 印刷配線板およびその製造方法
US7213335B2 (en) Method for manufacturing printed circuit boards
JP2006156576A (ja) リジッドフレックス多層プリント配線板の製造方法
JP2002314255A (ja) プリント配線基板、及び、プリント配線基板の製造方法
JP4415985B2 (ja) 金属転写板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200311

Year of fee payment: 9