KR20070037671A - 프린트 배선판, 다층 프린트 배선판 및 그 제조방법 - Google Patents

프린트 배선판, 다층 프린트 배선판 및 그 제조방법 Download PDF

Info

Publication number
KR20070037671A
KR20070037671A KR1020060053849A KR20060053849A KR20070037671A KR 20070037671 A KR20070037671 A KR 20070037671A KR 1020060053849 A KR1020060053849 A KR 1020060053849A KR 20060053849 A KR20060053849 A KR 20060053849A KR 20070037671 A KR20070037671 A KR 20070037671A
Authority
KR
South Korea
Prior art keywords
plating
hole
wiring board
printed wiring
wiring pattern
Prior art date
Application number
KR1020060053849A
Other languages
English (en)
Inventor
에이지 히라타
Original Assignee
씨엠케이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨엠케이 가부시키가이샤 filed Critical 씨엠케이 가부시키가이샤
Publication of KR20070037671A publication Critical patent/KR20070037671A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0361Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

층간접속수단으로서 선택적으로 비관통구멍에 도금을 충전하여 이루어지는 BVH를 형성했을 경우에도, 고밀도 배선화, 및 박형화를 도모할 수 있는 프린트 배선판을 제공한다.
다른 배선 패턴 형성층 사이를 블라인드 비어홀로 접속하여 이루어지는 프린트 배선판으로서, 상기 블라인드 비어홀이 비관통구멍에 도금을 충전한 것으로 이루어지고, 또한, 상기 도금이 상기 블라인드 비어홀의 라운드를 포함한 배선 패턴상에는 형성되어 있지 않은 프린트 배선판; 다른 배선 패턴 형성층 사이를 블라인드 비어홀로 접속하여 이루어지는 프린트 배선판의 제조방법으로서, 적어도, 절연층상에 금속박과 상기 금속박은 에칭 조건이 다른 배리어 금속층을 차례로 적층하는 공정과, 상기 배리어 금속층상으로부터 직접 레이저를 조사함으로써 원하는 배선 패턴 형성층에 도달하는 비관통구멍을 천공(穿孔)하는 공정과, 디스미어(desmear) 처리에 의해 상기 비관통구멍 내를 클리닝하는 공정과, 도금 처리에 의해 상기 비관통구멍내에 도금을 충전함과 동시에 배리어 금속층상에도 도금을 석출하는 공정과, 에칭 처리에 의해 배리어 금속층상에 석출한 도금과 상기 비관통구멍으로부터 돌출한 도금을 제거하는 공정과, 상기 배리어 금속층을 박리하는 공정과, 상기 금속박을 에칭 처리하여 배선 패턴을 형성하는 공정을 포함하고 있는 프린트 배선판의 제조방법.
배선판, 기판, 비어홀, 도금, BVH

Description

프린트 배선판, 다층 프린트 배선판 및 그 제조방법{PRINTED-WIRING BOARD, MULTILAYER PRINTED-WIRING BOARD AND MANUFACTURING PROCESS THEREFOR}
도 1은 본 발명 프린트 배선판의 제조방법을 나타내는 개략 단면 공정 설명도.
도 2는 금속산(金屬傘)과 도금의 관계를 나타내는 개략 단면 설명도.
도 3은 본 발명 다층 프린트 배선판의 개략 단면 설명도.
도 4는 금속산을 형성하지 않은 예를 나타내는 개략 단면 설명도.
도 5는 본 발명 프린트 배선판의 다른 제조방법을 나타내는 개략 단면 공정 설명도.
도 6은 도 5에 계속되는 본 발명 프린트 배선판의 다른 제조방법을 나타내는 개략 단면 공정 설명도.
도 7은 본 발명 다층 프린트 배선판의 다른 개략 단면 설명도.
도 8은 금속산을 형성하지 않은 예를 나타내는 다른 개략 단면 설명도.
도 9는 에칭으로 형성한 배선 패턴을 절연층에 채워 넣은 상태의 개략 단면 설명도.
도 10은 종래의 프린트 배선판의 제조방법을 나타내는 개략 단면 공정 설명도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 절연층 2 : 금속박
2a : 금속박 라운드 2b : 개구부
3 : 배리어 금속층 4 : 양면 금속박이 붙은 적층판
5 : 비관통구멍 6 : 금속산
7 : 도금 8 : 배선 패턴
8a : 도금 라운드 8b : 비어 바닥부 라운드
9 : BVH 10 : 배리어 금속층 비형성부
11 : 캐리어(carrier) 11a, 11b : 캐리어 기판
P, Pb : 프린트 배선판 Pa : 다층 프린트 배선판
S : 금속박 라운드의 표면 B : 금속박 라운드의 이면
L1 : 금속박 라운드의 지름 L2 : 개구부의 지름
본 발명은 블라인드 비어홀(blind via hole)을 구비한 프린트 배선판, 다층 프린트 배선판 및 그 제조방법에 관한 것이며, 특히, 고밀도 배선화, 및 박형화를 도모한 프린트 배선판, 다층 프린트 배선판 및 그 제조방법에 관한 것이다.
전기제품의 고밀도화·소형화가 진행됨에 따라, 반도체 패키지 기판·모듈 기판·메인보드 기판의 모두에 있어서 다층화가 진행하여, 다른 배선 패턴 형성층 사이를 접속하는 접속수단으로서는, 프린트 배선판의 표리(表裏)를 관통하는 관통홀(through hole)의 형태로부터, 원하는 배선 패턴 형성층 사이를 접속하는 인터스티셜 비어홀(interstitial via hole)(이후 이것을 'IVH'로 표기함과 동시에, 특히 도금을 석출시켜 층간접속하는 것을 블라인드 비어홀이라 하고, 이것을 'BVH'로 표기한다)를 동일 축상에 복수 적층 형성하는 적층 비어(stacked via)의 형태로 이행하여 오고 있다.
상기 적층 비어화, 및 전체층의 동일 축상에 IVH를 적층 형성하는 완전 적층화(full stacked)는, 종래의 서브트랙티브법(subtractive process)(서브트랙티브법이란, 동박 등의 금속상에 에칭 레지스트 패턴을 형성하고, 상기 에칭 레지스트 패턴으로부터 노출하고 있는 금속을 에칭 처리하여 배선 패턴을 형성하는 방법이다)으로 실현되어 왔다.
그러나, 미세 배선화는 종래의 서브트랙티법으로는 대응할 수 없었다.
즉, 서브트랙티브법에 의한 회로 형성에서는, 편면 프린트 배선판의 경우에 있어, 미리 적층되어 있는 동박을 에칭할 뿐이므로, 미세 배선 회로의 형성이 가능하지만, 배선 패턴 형성층이 2층 이상의 프린트 배선판일 경우, 관통홀이나 BVH 등을 형성할 때, 절연 기판 전체에 무전해도금 및 전해도금 처리를 가할 필요가 있기 때문에, 에칭하는 도체가 '동박+도금'이 되고, 그 결과, 도체두께가 두꺼워지거나, 또는, 필연적으로 불균일이 큰 도금이 가해지기 때문에, 장소에 따라서 도체두께가 변동하는 등, 미세 배선 형성에는 불리한 공법이었기 때문이다.
덧붙여, 종래의 서브트랙티브법에서는, 배선 패턴폭(L)/배선 패턴 틈(S)(이 후, 이것을 L/S라고 표기한다)= 75㎛/75㎛가 안정적으로 형성할 수 있는 한계였다.
이러한 기술 배경에 있어서, 미세 배선화에 대응하기 위해서는 세미 애디티브법(semi additive process)이 적합하였다.
세미 애디티브법이란, 얻고자 하는 배선 패턴과 반대의 패턴의 도금 레지스트를 형성하고, 상기 도금 레지스트 비형성부에 도금을 석출시켜 배선 패턴을 형성하는 공법이며, 도금 레지스트 비형성부가 좁은 틈이라 하더라도, 도금액이 들어가기만 하면 구리 도금을 석출할 수 있기 때문에, L/S=25㎛/25㎛정도까지 형성이 가능하였다.
그러나, 세미 애디티브법에 있어서는, 전체층 IVH화는 가능해도, 전체층의 동일 축상에 IVH를 적층 형성하는 완전 적층화가 불가능하였다.
그 이유는, 양면 코어(core) 기판을 세미 애디티브법으로 형성하는 경우에는, 층간접속수단으로서 비관통구멍 구조를 취하지 못하고, 관통홀에 의한 접속이 되어 버리기 때문에, 적층화의 조건인 비관통구멍에 도금을 충전하여 이루어지는 BVH를 형성할 수 없기 때문이다.
즉, 다층화하는 경우는, 상기 양면 코어 기판의 표리에 빌드업(build up)하는 형태가 되므로, 상기 빌드업층에서는 비관통구멍 형성이 가능하고, 결과적으로, 상기 비관통구멍에 도금을 충전하여 이루어지는 BVH의 형성이 가능해진다. 따라서, 빌드업층에 있어서는, 적층 비어의 형성이 가능하지만, 양면 코어 기판에 대해서는, 도금이 충전된 BVH를 형성할 수 없기 때문에, 완전 적층화를 할 수 없는 것이다(전체층의 동일 축상에 BVH를 적층 형성할 수 없는 만큼, 고밀도 배선화가 충 분히 이루어질 수 없다).
또한, 세미 애디티브법에 있어서는, 이 밖에도 이하와 같은 단점이 있었다.
먼저, 세미 애디티브법은, 절연층상에 무전해도금을 형성하고, 그 다음에, 상기 무전해도금층을 급전층(給電層)으로 하는 전해도금처리를 실시함으로써, 배선 패턴 형성부에 선택적으로 도금을 석출시키는 공법이기 때문에, 절연층의 조화(粗化)에 의한 앵커 효과(anchor effect, 투묘(投錨)효과) 없이는, 배선 패턴과 상기 절연층과의 밀착을 얻는 것은 곤란하였다(이것은, IC칩 탑재 후에 밀봉하는 수지와의 밀착에 대해서도 마찬가지였다).
이러한 앵커 효과를 얻기 위한 크고 작은 다양한 크기의 조화면(粗化面)을 형성하려면, 수지의 가교 밀도나 필러(filler), 또는 디스미어(desmear)에 의한 필러 이탈 시스템(요철 형성을 위해) 등을 고려할 필요가 있을 뿐만 아니라, 전체적으로 내약품성이 저하하는 경화물을 설계하기 위해서, 절연 재료에 적용할 수 있는 주제·경화계·필러 등이 한정되고, 여러 가지 요구(절연특성, 유전특성 등의 전기특성, 흡습특성이나 강성·가요성 등이 요구된다)에 다 대응할 수 없다고 하는 것이었다.
또한, 프린트 배선판의 설계상, 배선 패턴은 기판 면내에 있어서 불균일하게 형성되기 때문에, 애디티브법과 같이, 선택 도금으로 배선 패턴을 형성하면, 배선 패턴이 성긴 부분에서는, 전류 밀도가 집중하여 도금 두께가 두꺼워지는 경향이 있고, 또한, 밀집한 부분에서는 도금두께가 얇아지는 경향이 있기 때문에, 임피던스 정합(整合)을 취할 수 없다고 하는 경우가 있었다.
한편, 종래와는 다른 공법으로, 미세 배선화, 전체층 IVH화, 완전 적층화에 대응하는 프린트 배선판도 제안되고 있다(예를 들면 특허문헌 1, 2, 3 참조).
특허문헌 1, 2에 개시되어 있는 구성은, 배선 패턴 형성층 사이를 도전성 페이스트(paste)로 접속하여, 전체층 IVH, 완전 적층화가 가능한 것이다.
그러나, 층간접속이 도전 페이스트와, 동박으로 이루어지는 배선 패턴과의 접속이 되기 때문에, 도통 저항을 내리거나 접속 신뢰성을 올리거나 할 목적으로, 동박에 큰 앵커(금속 코브(cove))를 마련할 필요가 있다. 그 때문에, 도체의 두께 공차 면에서, 미세 배선화에 유리하지만(회로 형성이, 미리 적층되어 있는 동박만을 에칭하여 형성할 수 있기 때문에, 미세 배선 형성에 유리하게 된다), 상기 앵커의 영향에 의해 구리 잔존몰이 발생하기 쉽고, 결과적으로 미세 배선을 형성하는 것에는 도달하지 않았다.
또한, 층간접속수단으로서 도전 페이스트를 이용하고 있기 때문에, IVH의 도통 저항이 동도금보다 매우 커져 버려, 작은 지름의 IVH를 필요로 하는 고밀도 배선에는 적합하지 않았다. 또한, 도금액과 페이스트는, 점도의 차이에 의해서 구멍 충전성에 큰 차이가 있으며, 상기 도전 페이스트의 인쇄로는, 충분한 작은 지름화를 도모할 수 없었다.
특허문헌 3의 구성도, 미세 배선화, 전체층 IVH, 완전 적층화가 가능하지만, 두꺼운 동박을 에칭하여 형성한 층간접속범프(bump)를 IVH로서 이용하기 때문에, 상기 특허문헌 1, 2와 마찬가지로, 상기 IVH의 작은 지름화를 도모하는 것은 곤란하였다.
또한, 기판 면내에 불균일하게 분포하는 층간접속용 범프(IVH)의 조밀(粗密)에 의해, 밀집부에서는 압력이 분산해 버려 필요한 압력을 얻기 어렵고, 에폭시 등의 고분자 재료가 탄화하지 않는 온도의 가열을 병용해도, 이러한 열압착에서는 동박과 층간접속 범프를 접합하는 것은 접속 신뢰성상 문제가 있었다.
또한, 두꺼운 동박을 에칭하여 형성한 층간접속범프를 IVH로 하고 있기 때문에, 도전 페이스트를 충전하여 이루어지는 IVH와 비교해서, 낮은 저항화를 도모할 수 있지만, 층간접속범프와 배선 패턴의 사이에, 반드시 니켈이 개재된 구성이 되기 때문에, 충분한 낮은 저항화를 도모할 수 없을 뿐만 아니라, 결정 방향으로 수직인 방향(면방향)의 선팽창계수나 탄성률이 다르기 때문에 열충격시의 밀착이 동박과 동도금 자체에는 미치지 않았다.
한편, 본 출원인은, BVH를 형성할 때의 도금을 상기 BVH 형성부에 선택적으로 형성함으로써, 회로 형성을 동박만의 에칭으로 완성되도록 한 프린트 배선판의 제조방법에 대하여 이미 특허 출원하였다(특허문헌 4 참조). 이하에 상기 제조방법에 대하여 도 10을 이용하여 간단하게 설명한다.
도 10은, 도시하지 않은 내층 코어 기판상에 빌드업 배선층을 형성하는 예를 나타낸 것으로, 먼저, 도 10(a)에 나타낸 바와 같이, 내층에 형성된 비어 바닥부 라운드(8b)의 형성층상에 절연층(1)과 동박 등의 금속박(2)을 차례로 적층하고(예를 들면 수지 동박을 적층한다), 그 다음에, 레이저 조사에 의해, 비어 바닥부 라운드(8b)에 달하는 비관통구멍(5)을 천공한다(도 10(b) 참조).
다음에, 상기 비관통구멍(5)의 디스미어 처리를 실시한 후, 도 10(c)에 나타 낸 바와 같이, 치환형의 무전해 도금처리에 의해, 금속박(2)의 표측면과 비관통구멍(5)으로부터 노출한 비어 바닥부 라운드(8b)의 표면에 배리어 금속층(3)(예를 들면 Ni-B나 Ni-P 등)을 형성한다.
다음에, 비관통구멍(5)을 포함한 외층 전체면에, 도시하지 않은 무전해도금(예를 들면, 무전해 동도금)을 형성한 후, 전해도금(예를 들면, 필드 비어용의 도금액을 이용한 전해 동도금) 처리를 실시함으로써, 비관통구멍(5)에 도금(7)을 충전함과 동시에 외층에도 상기 도금(7)을 석출시킨다(도 10(d) 참조).
다음에, 도 10(e)에 나타낸 바와 같이, 블라인드 비어홀(9)과 그 라운드부(이후 이것을 '도금 라운드(8a)'로 부르기로 한다)의 패턴 형성을 실시한 후, 도 10(f)에 나타낸 바와 같이, 외층에 노출하고 있는 배리어 금속층(3)을 에칭 제거하고, 그 다음에, 노출한 금속박(2)에 회로 형성을 실시함으로써, 외층에 금속박 라운드(2a)를 포함한 배선 패턴(8)을 가진 도 10(g)의 프린트 배선판(Pb)을 얻는다.
이와 같이, IVH로서 비관통구멍에 도금을 충전하여 이루어지는 BVH를 형성했기 때문에, 상기 IVH의 지름(즉 BVH의 지름)을 작은 지름화할 수 있는 동시에, 다층화했을 때에 스택드 비어화, 완전 적층화가 가능해진다. 또한, 동박은 제조 공정상, 두께 공차가 기판 상태에서 동도금하는데 비하여 10분의 1 이하가 되기 때문에, 미세 배선 패턴{도면중의 배선 패턴(8)에 해당}을 용이하게 형성할 수 있다고 하는 것이다.
그러나, 상기 제조방법에서는, BVH의 라운드{도 10(g)에 나타낸 '금속박 라운드(2a)'에 해당} 상에 상기 BVH를 형성할 때의 도금이, 도금 라운드(8a)로서 남 아, 다층화했을 때의 상기 도금의 두께분, 층간 절연층의 두께를 두껍게 해야 하기 때문에(상하층의 배선 패턴간의 절연 성능을 확보하기 위해서, 상기 상하층의 배선 패턴간의 절연층 두께로서 특정의 두께가 필요하다), 최종적으로 얻어지는 다층 프린트 배선판을 얇게 할 수 없었다.
또한, 상기 제조방법에 있어서는, 비관통구멍과 그 라운드상에 선택적으로 도금을 형성하기 때문에, 최종적인 라운드 지름{금속박 라운드(2a)의 지름}이 커져, 고밀도 배선화의 방해가 되고 있었다.
[특허문헌 1] 일본 특허공개공보 평5-77840호
[특허문헌 2] 일본 특허공개공보 평6-342977호
[특허문헌 3] 일본 특허공개공보 2002-43506호
[특허문헌 4] 일본 특허공개공보 2004-319994호
본 발명은, 상기 문제를 해소하기 위해서 이루어진 것으로, 층간접속수단으로서, 선택적으로 비관통구멍에 도금을 충전하여 이루어지는 BVH를 형성했을 경우에도, 고밀도 배선화, 및 박형화를 도모할 수 있는 프린트 배선판, 다층 프린트 배선판 및 그 제조방법을 제공하는 것을 과제로 한다.
청구항 1에 따른 본 발명은, 다른 배선 패턴 형성층 사이를 블라인드 비어홀로 접속하여 이루어지는 프린트 배선판으로서, 상기 블라인드 비어홀이 비관통구멍에 도금을 충전한 것으로 이루어지고, 또한, 상기 도금이 상기 블라인드 비어홀의 라운드를 포함한 배선 패턴상에는 형성되어 있지 않은 것을 특징으로 하는 프린트 배선판에 의해 상기 과제를 해결한 것이다.
이와 같이, 블라인드 비어홀의 라운드상에 도금(도금 라운드)을 형성하지 않은 구성으로 하였으므로, 상기 도금 라운드를 형성할 때의 맞춤 공차를 고려하지 않고 라운드(금속박 라운드)를 형성할 수 있다. 따라서, 상기 라운드 지름을 종래보다도 작게 할 수 있고, 결과적으로, 상기 프린트 배선판을 보다 고밀도 배선화 할 수 있다.
또한, 청구항 2에 따른 본 발명은, 상기 블라인드 비어홀의 라운드를 포함한 배선 패턴이, 상기 배선 패턴의 표면과 절연층의 표면이 평활하게 되도록 채워 넣어지고 있는 것을 특징으로 하는 프린트 배선판이다.
이에 따라, 프린트 배선판의 고밀도 배선화에 더하여 박형화도 도모할 수 있다.
또한, 청구항 3에 따른 본 발명은, 상기 블라인드 비어홀을 포함한 모든 배선 패턴이 동(銅)으로 이루어진 것을 특징으로 하는 프린트 배선판이다.
이에 따라, 도통 저항의 낮은 저항화를 도모할 수 있다.
또한, 청구항 4에 따른 본 발명은, 상기 블라인드 비어홀이, 상기 블라인드 비어홀 형성용 비관통구멍을 천공했을 때에, 상기 비관통구멍의 개구 가장자리에 돌출하는 금속산을 남긴 상태로 도금을 충전한 것으로 이루어지는 것을 특징으로 하는 프린트 배선판이다.
이에 따라, 블라인드 비어홀을 접속 신뢰성이 높은 것으로 할 수 있다.
또한, 청구항 5에 따른 본 발명은, 상기 도금이, 블라인드 비어홀의 라운드와 대략 평활하게 되도록 충전되어 있는 것을 특징으로 하는 프린트 배선판이다.
이에 따라, 상기 프린트 배선판을 다층화했을 경우, 표면을 평활화할 수 있다.
또한, 청구항 6에 따른 본 발명은, 상기의 프린트 배선판을 복수 적층하여 이루어지는 다층 프린트 배선판에 의해 상기 과제를 해결한 것이다.
이에 따라, 블라인드 비어홀의 상부에 도금 라운드가 형성되지 않은 프린트 배선판을 다층화하기 때문에, 상기 다층 프린트 배선판을 박형화할 수 있다.
또한, 청구항 7에 따른 본 발명은, 다른 배선 패턴 형성층 사이를 블라인드 비어홀에서 접속하여 이루어지는 프린트 배선판의 제조방법으로서, 적어도, 절연층상에 금속박과 상기 금속박과는 에칭 조건이 다른 배리어 금속층을 차례로 적층하는 공정과, 상기 배리어 금속층상으로부터 직접 레이저를 조사함으로써 원하는 배선 패턴 형성층에 이르는 비관통구멍을 천공하는 공정과, 디스미어 처리에 의해 상기 비관통구멍 내를 클리닝하는 공정과, 도금 처리에 의해 상기 비관통구멍 내에 도금을 충전하는 동시에 배리어 금속층상에도 도금을 석출하는 공정과, 에칭 처리에 의해 배리어 금속층상에 석출한 도금과 상기 비관통구멍으로부터 돌출한 도금을 제거하는 공정과, 상기 배리어 금속층을 박리하는 공정과, 상기 금속박을 에칭 처리하여 배선 패턴을 형성하는 공정을 포함하고 있는 것을 특징으로 하는 프린트 배선판의 제조방법에 의해 상기 과제를 해결한 것이다.
이에 따라, 고밀도 배선화를 도모한 프린트 배선판을 용이하게 얻을 수 있 다.
또한, 청구항 8에 따른 본 발명은, 청구항 7의 발명에 있어서, 상기 비관통구멍의 천공을 탄산가스 레이저의 조사에 의해 실시하고, 또한, 상기 도금 처리를 상기 탄산가스 레이저의 조사에 의해 비관통구멍의 개구 가장자리에 형성되는 금속산을 남긴 상태로 실시하는 것을 특징으로 하는 프린트 배선판의 제조방법이다.
이에 따라, 접속 신뢰성이 높은 블라인드 비어홀을 가진 프린트 배선판을 용이하게 얻을 수 있다.
또한, 청구항 9에 따른 본 발명은, 청구항 7 또는 8의 공정을 반복하여 실시하는 것을 특징으로 하는 다층 프린트 배선판의 제조방법에 의해 상기 과제를 해결한 것이다.
이에 따라, 박형화를 도모한 다층 프린트 배선판을 용이하게 얻을 수 있다.
또한, 청구항 10에 따른 본 발명은, 다른 배선 패턴 형성층 사이를 블라인드 비어홀로 접속하여 이루어지는 프린트 배선판의 제조방법으로서, 적어도, 블라인드 비어홀의 라운드를 포함한 배선 패턴을 형성하는 공정과, 상기 배선 패턴을 절연층의 표면과 평활하게 되도록 채워 넣는 공정과, 상기 블라인드 비어홀의 라운드 개구부에 레이저를 조사함으로써 원하는 배선 패턴 형성층에 이르는 비관통구멍을 천공하는 공정과, 디스미어 처리에 의해 상기 비관통구멍 내를 클리닝하는 공정과, 절연층으로부터 노출하고 있는 배선 패턴의 표면에, 상기 배선 패턴과는 에칭 조건이 다른 배리어 금속층을 형성한 상태로 도금 처리를 실시함으로써, 비관통구멍 내에 도금을 충전함과 동시에, 외층에도 상기 도금을 석출하는 공정과, 상기 외층의 도금을 에칭 제거하는 공정과, 상기 배리어 금속층을 박리하는 공정을 포함하고 있는 것을 특징으로 하는 프린트 배선판의 제조방법에 의해 상기 과제를 해결한 것이다.
이에 따라, 고밀도 배선화와 박형화를 도모한 프린트 배선판을 용이하게 얻을 수 있다
또한, 청구항 11에 따른 본 발명은, 청구항 10의 발명에 있어서, 상기 비관통구멍의 천공을 탄산가스 레이저의 조사에 의해 실시하고, 또한, 상기 도금 처리를 상기 탄산가스 레이저의 조사에 의해 비관통구멍의 개구 가장자리에 형성되는 금속산을 남긴 상태로 실시하는 것을 특징으로 하는 프린트 배선판의 제조방법이다.
이에 따라, 접속 신뢰성이 높은 블라인드 비어홀을 가지는 박형의 프린트 배선판을 용이하게 얻을 수 있다.
또한, 청구항 12에 따른 본 발명은, 청구항 10 또는 11의 공정을 반복하여 실시하는 것을 특징으로 하는 다층 프린트 배선판의 제조방법이다.
이에 따라, 박형화를 더욱 도모한 다층 프린트 배선판을 용이하게 얻을 수 있다.
[실시예]
본 발명 프린트 배선판의 실시형태를, 도 1(f)을 이용하여 설명한다.
도 1(f)은, 절연층(1)의 표리에 배선 패턴(8)이 형성된 양면 프린트 배선판(P)의 개략 단면 설명도를 나타낸 것으로, 절연층(1)의 표리에 형성된 배선 패 턴(8)과, 상기 절연층(1)의 한쪽의 면에 형성된 비어 바닥부 라운드(8b) 및 다른 쪽 면에 형성된 금속박 라운드(2a)와, 비관통구멍(5) 내에 도금(7)이 충전된 BVH(9)로 이루어지며, 상기 금속박 라운드(2a)를 포함한 배선 패턴(8)상에는 상기 도금(7)을 형성시키지 않는 구성으로 함으로써, 금속박 라운드(2a)의 지름을 작게 하여, 고밀도 배선화를 도모한 것이다.
계속해서, 이러한 도 1(f)의 프린트 배선판(P)의 제조방법에 대하여 설명한다.
먼저, 도 1(a)에 나타낸 바와 같이, 절연층(1)의 표리에 금속박(2)(예를 들면, 동박)과 상기 금속박(2)과는 에칭 조건이 다른 배리어 금속층(3)을 차례로 적층한 양면 금속박이 붙은 적층판(4)을 준비하고, 그 다음에, 레이저 가공에 의해 한쪽의 금속박(2)에 이르는 비관통구멍(5)을 천공한다(도 1(b) 참조).
여기서, 상기 배리어 금속층(3)으로서는, 후에 형성되는 상기 배리어 금속층(3)상의 도금(7)을 에칭 제거할 때에, 금속박(2)이 에칭되지 않으면 어느 금속이라도 좋고, 예를 들면, Ni, Sn, Ag 등을 들 수 있다.
또한, 레이저 가공으로서는, 배리어 금속층(3)상에 직접 조사하여 구멍 가공을 할 수 있으면, 어느 레이저라도 상관없지만, 비용면, 가공 후의 개구 가장자리부에 금속산(6)이 형성되는 등의 관점에서 탄산가스 레이저를 이용하는 것이 바람직하다.
다음에, 비관통구멍(5)의 개구 가장자리에 형성되어 있는 금속산(6)을 남긴 상태로 디스미어 처리를 실시한 후, 도시하지 않은 무전해 도금(예를 들면, 무전해 동도금)을 전체면에 형성하고, 그 다음에, 전해도금처리(예를 들면, 필드 비어용의 도금액을 이용한 전해 동도금처리)에 의해, 도금(7)을 상기 비관통구멍(5) 내에 충전함과 동시에 외층에도 석출시킨다(도 1(c) 참조).
다음에, 표면에 노출하고 있는 도금(7)에 대해서 에칭 처리(알칼리 에칭 처리)를 실시하여, 배리어 금속층(3)을 노출시킨다(도 1(d) 참조).
여기서, 비관통구멍(5)의 개구 가장자리에 형성되는 금속산(6)은, 반드시 필요하지는 않지만, 접속 신뢰성을 확보하기 위해서, 상기 금속산(6)을 남겨 두는 것이 바람직하다. 왜냐하면, 기판 상태에서의 전해 동도금은 통상 ±3∼5㎛의 불균일을 가지고 있으므로, 도금 후의 얇게 완성된 부위에서는, 도금(7)에 대해서의 에칭 후, 잔존하는 도금과 비관통구멍(5)의 개구 가장자리와의 측면 접합이 거의 없어, 금속산(6)이 없으면 접속 신뢰성을 얻기 어렵기 때문이다.
또한, 상기 금속산(6)은, 도 2(a)(도 1(d)의 주요부 확대 단면도)에도 나타낸 바와 같이, 배리어 금속층(3)상의 도금을 에칭 제거할 때에, 배리어 금속층 비형성부(10) 부분의 에칭 불균일에 대응한다고 하는 점에서도, 남겨 두는 것이 바람직하다(에칭 깊이가 다소 깊어져도, BVH의 접속 신뢰성을 확보할 수 있다: 도 2(a)는 에칭량이 많은 경우를 나타낸 것이다).
또한, 비관통구멍(5) 내에 충전되는 도금(7)으로서는, BVH(9)의 라운드(즉, '금속박 라운드(2a)')와 대략 평활하게 충전되는 것이 바람직하고, 예를 들면, 이면(B) 이상 표면(S) 이하의 범위에서 충전하는 것이, BVH의 접속 신뢰성의 확보와 다층화했을 경우에 상층의 표면을 평탄화할 수 있다고 하는 점에서 바람직하다(도 2 (b)(도 1(f)의 주요부 확대 단면도) 참조).
한편, 상기 금속산(6)의 길이로서는, 비관통구멍(5)의 개구 가장자리부로부터 3㎛ 이상 15㎛ 이하로 하는 것이 바람직하다.
그 이유로서 3㎛ 이하에서는 BVH(9)의 접속 신뢰성을 향상시키는 효과가 거의 없고, 15㎛보다 길면 용액 회전성을 유지하기 위해서, BVH지름을 크게 해야만 하므로, 고밀도 배선화의 방해가 되어 버리기 때문이다.
다음에, 도 1(e)에 나타낸 바와 같이, 표면에 노출하고 있는 배리어 금속층(3)을 박리한 후, 에칭 처리를 실시함으로써, 표리의 배선 패턴(8) 사이를 BVH (9)로 접속한 도 1(f)의 프린트 배선판(P)을 얻는다.
본 실시형태에 있어서 가장 주목해야 할 점은, 배리어 금속층을 이용하여, BVH를 형성할 때의 도금을 외층에 형성시키지 않는 구성으로 한 점에 있다.
이에 따라, 종래에는 필요하였던 도금 라운드(8a)(도 10(g) 참조)의 형성이 불필요해져, 금속박 라운드(2a)를 형성할 때에, 상기 도금 라운드(8a)를 형성할 때의 노광 정밀도 등을 고려하지 않고 형성할 수 있기 때문에, 상기 금속박 라운드(2a)의 지름을 종래 기술에 비교해서 작게 설정할 수 있어, 고밀도 배선화를 향상시킬 수 있다. 또한, 금속박 라운드(2a)를 포함한 배선 패턴상에는, 상기 BVH를 형성할 때의 도금을 형성시키지 않는 구성으로 하였기 때문에, 다층화했을 때에 표면을 평탄화할 수 있음과 동시에, 박형화할 수 있다.
더 주목해야 할 점은, BVH를 포함한 배선 패턴이 모두 동(銅)으로 이루어지는 구성으로 할 수 있는 점이다.
이에 따라, BVH와 배선 패턴 사이에 니켈 등의 배리어 금속층이 개재하는 종래 기술과 비교하여, 도통 저항의 낮은 저항화를 도모할 수 있다.
본 발명을 설명함에 있어, 절연층의 표리에 배선 패턴이 형성된 양면 프린트 배선판을 예로 들어 설명했지만, 구성으로서는 이에 한정되지 않고, 본 발명의 표면이 대략 평활하고, 또한 금속박 라운드(2a)의 지름을 작게 한 BVH(9)를 두께 방향으로 복수 적층하여 이루어지는 적층 비어를 형성함으로써, 고밀도 배선화를 도모한 다층 프린트 배선판(Pa)으로 하는 것도 가능하다(도 3 참조).
이 제조방법을 간단하게 설명하면, 도 1(f)의 프린트 배선판(P)을 코어 기판으로 하고, 그 표리에 층간 절연층을 개재하여 금속박과 배리어 금속층을 차례로 적층하고, 나머지는 도 1(b)∼도 1(f)의 공정을 반복적으로 실시함으로써 원하는 층수의 다층 프린트 배선판(Pa)을 얻을 수 있다(한편, 본 구성에서는, 완전 적층화도 가능하다).
또한, 상기에서도 설명한 바와 같이, BVH(9)의 구성으로서 금속산(6)은 반드시 형성할 필요는 없고, 도 4에 나타낸 것과 같은 구성으로 하는 것도 가능하며, 상기 BVH(9)를 복수 더 적층하여, 도 3과 같이 적층 비어화하는 것도 물론 가능하다.
계속해서, 다른 실시형태를 도 5∼도 6에 나타낸 제조 공정도를 이용하여 설명한다.
먼저, 도 5(a)에 나타낸 바와 같이, 캐리어(11)(본 도면의 캐리어에서는, '동' 등의 금속을 예로 들어 도시했지만, 절연 수지에 이형층이 형성되어 있는 것을 이용할 수도 있다)에 배리어 금속층(3)과 금속박(2)을 차례로 적층한 것을 준비하고, 그 다음에, 금속박(2)에 대해서 에칭 처리(알칼리 에칭 처리)를 실시하는 것에 의해서, 금속박 라운드(2a)를 포함한 배선 패턴(8)이 형성된 도 5(b)의 캐리어 기판(11a)을 얻는다(마찬가지로 도 5(c)에 나타낸 바와 같이, 비어 바닥부 라운드 (8b)를 포함한 배선 패턴(8)을 가진 캐리어 기판(11b)도 형성한다).
다음에, 도 5(d)에 나타낸 바와 같이, 캐리어 기판(11a,11b)의 배선 패턴(8) 형성면을 대향시키고, 또한, 그 사이에 절연층(1)을 배치한 후, 적층 프레스 함으로써, 배선 패턴(8)(금속박 라운드(2a) 및 비어 바닥부 라운드(8b)를 포함한다}을 절연층(1)에 채워 넣는다(도 5(e) 참조).
다음에, 도 6(f)에 나타낸 바와 같이, 캐리어 기판(11)을 박리하고, 그 다음에, 금속박 라운드(2a)에, 상기 금속박 라운드(2a)의 지름 L1보다 작게, 또한, 금속박 라운드(2a)의 개구부(2b)의 지름 L2보다 큰 지름의 레이저를 조사함으로써, 비어 바닥부 라운드(8b)에 이르는 비관통구멍(5)을 천공한다(도 6(g) 참조).
다음에, 디스미어 처리를 실시하는 것에 의해서 비관통구멍(5)의 클리닝을 실시한 후, 레이저의 조사에 의해서 형성된 금속산(6)을 남긴 상태에서, 무전해도금처리, 전해도금처리를 차례로 실시함으로써, 상기 비관통구멍(5)에 도금(7)을 충전함과 동시에 외층에도 도금(7)을 석출시킨다(도 6(h) 참조).
다음에, 도 6(i)에 나타낸 바와 같이, 에칭 처리(알칼리 에칭 처리)를 실시함으로써 외층에 석출된 도금(7)을 제거하고, 그 다음에, 표면에 노출한 배리어 금속층(3)을 박리함으로써, 도 6(j)의 프린트 배선판(P)을 얻는다.
본 실시형태의 주목해야 할 점은, 금속박 라운드(2a)나 비어 바닥부 라운드(8b)를 포함한 배선 패턴(8)이 절연층(1)의 표면과 평활하게 되도록 형성한 점이다.
이에 따라, 도 1에서 설명한 실시형태와 비교하여, 보다 프린트 배선판의 두께를 얇게 할 수 있다.
또한, 본 실시형태(배선 패턴(8)이 절연층(1)의 표면과 평활하게 한 구성)에 있어서도, 도 7에 나타낸 바와 같이, 도 3과 같은 다층화{도 7(a)은, 전체층의 배선 패턴이 절연층에 채워 넣어진 구성의 다층 프린트 배선판을, 또 도 7(b)은, 도 7(a)의 내층을 도 1(f)의 프린트 배선판으로 한 구성의 다층 프린트 배선판을 나타낸 것이다}나, 도 8에 나타낸 바와 같이, 도 4와 같은 금속산(6)이 없는 구성으로 하는 것도 물론 가능하다.
본 실시형태를 설명함에 있어, 배선 패턴의 형성 수단으로서 금속박을 에칭하여 형성하는 예를 이용하여 설명했지만, 애디티브법과 같이 도금으로 배선 패턴을 형성하는 것도 가능하고, 또한, 배리어 금속층의 형성에 있어서도, 미리 전체면에 형성하는 예를 이용하여 설명했지만, 배선 패턴을 절연층에 채워 넣은 후, 상기 배선 패턴을 포함한 절연층의 전체면에 형성하거나, 혹은 노출한 배선 패턴의 표면에만 형성하는 것도 가능하다.
한편, 본 실시형태에서 설명한 바와 같이, 배선 패턴(8)을 에칭으로 형성했을 경우에는, 도 9에 나타낸 바와 같이 노출하는 측이 폭이 넓어지기 때문에, 부품 장착성, 와이어 본딩성 등을 향상시키는데 있어서 유효한 구성이라고 할 수 있다.
이하, 실시예 및 비교예를 들어 본 발명에 의한 고밀도 배선화와 박형화의 효과를 더 설명한다. 한편, 실시예 및 비교예를 실시할 때의 여러 조건은 이하와 같게 하였다.
먼저, 동일한 배선 패턴을 이용하여 금속박 라운드(이후 이것을 '동박 라운드'고 한다)의 지름의 마무리 평균이 Ø300㎛, L/S=30㎛/30㎛가 되도록 샘플 기판을 제작하였다.
이어서, Ø300㎛의 라운드에 대해서, BVH나 도금 라운드의 위치 엇갈림이 어느 정도 발생하는지 통계적으로 데이터를 수집하여, BVH가 도금 라운드로부터 튀어 나오지 않은 도금 라운드 지름, 및 도금 라운드가 동박 라운드로부터 튀어나오지 않은 동박 라운드 지름의 설정치를 각각 구하였다.
다음에, BVH지름이나 각 라운드 지름의 불균일, 위치 엇갈림의 실데이터를 기본으로 샘플 기판을 재제작하여, 각 라운드의 작은 지름화가 어느 정도 가능한지를 확인하였다.
샘플 기판으로서는, 워크 사이즈 400mm×500mm의 것을 5로트×50보드(board) 제작하여, BVH, 도금 라운드, 동박 라운드의 위치 및 지름을 1보드당 25개소(각 6, 250개소) 측정하였다. 한편, 상기 위치 및 지름의 측정에는, 미츠트요 제품의 길이측정 현미경(QV-Ape×606)을 사용하였다.
실시예 1
도 1에 기초하여 본 발명의 실시예 1을 설명한다.
먼저, 에폭시계의 절연층(40㎛)의 표리에 두께 12㎛의 동박이 적층된 양면 동크래드적층판(CCL)에 전해 니켈 도금 처리를 실시함으로써, 상기 동박상에 2㎛의 무광택 니켈 도금을 석출시키고(도 1(a)에 상당), 그 다음에, 원하는 위치에 탄산가스 레이저를 조사(니켈 도금상에 직접 조사)함으로써, 톱 지름(개구부 지름)이 Ø70㎛의 비관통구멍을 천공하였다(도 1(b)에 상당).
이 시점에서 길이측정 현미경에 의해 비관통구멍의 지름 및 위치 엇갈림을 측정한 결과, 구멍 지름이 Ø70㎛±3㎛, 위치 엇갈림이 ±10㎛였다.
다음에, 과망간산계의 디스미어 처리에 의해, 상기 비관통구멍 내를 클리닝한 후(이때 비관통구멍의 개구부에 형성되는 동산(銅傘)은 개구 가장자리로부터 약 10㎛였다), 무전해 동도금 처리, 필드 비어 형성용의 도금액을 이용한 전해 동도금처리를 차례로 실시함으로써, 상기 비관통구멍 내에 동도금을 충전함과 동시에 표면(니켈 도금상)에도 동도금을 석출시켰다(도 1(c)에 해당).
다음에, 착암모늄 이온을 주성분으로 하는 알칼리 에칭액에 의해서 전체면 에칭을 실시하여, 니켈 도금상의 동도금을 제거하고(도 1(d)에 해당), 그 다음에, 질산계의 니켈 박리액을 이용하여, 표면에 노출한 니켈 도금을 제거하였다(도 1(e)에 상당).
다음에, 일반적인 서브트랙티브법을 이용하여 회로 형성을 실시함으로써, Ø300㎛의 동박 라운드와 L/S=30㎛/30㎛의 미세 배선 패턴을 구비하는 프린트 배선판을 얻었다(도 1(f)에 해당).
이 시점에서 길이측정 현미경에 의해 동박 라운드의 지름 및 위치 엇갈림을 측정한 결과, 동박 라운드 지름이 300㎛±5㎛, 위치 엇갈림이 ±20㎛였다.
이상의 결과에 의해, 작은 지름화를 도모한 동박 라운드의 지름을 계산하였더니, 146㎛까지 작은 지름화가 가능하다고 하는 것을 계산값상으로 확인할 수 있었기 때문에, 실제로 상기 동박 라운드의 지름을 146㎛로 하여 샘플 기판을 제작한 결과(동박 라운드의 지름을 146㎛로 한 것 이외에는, 상기 300㎛ 동박 라운드의 샘플 기판을 제작한 것과 같은 조건으로 제작하였다), 동박 라운드로부터의 BVH의 튀어나옴이 없고, 또한, L/S=30㎛/30㎛의 미세 배선을 가진 프린트 배선판을 얻을 수 있었다.
한편, 작은 지름화를 도모한 상기 동박 라운드의 지름은, 이하와 같이 하여 구하였다.
즉, 비관통구멍(BVH) 및 동박 라운드의 지름 불균일 및 위치 엇갈림의 합계, 즉 애뉼러 링(annular ring, 비관통구멍의 주위에 형성되는 라운드의 한쪽 편의 폭)이 3+10+5+20=38㎛가 되기 때문에, 동박 라운드 지름은, 비관통구멍지름+2×애뉼러 링=70+2×38=146㎛가 된다.
비교예 1
계속해서, 비교예 1에 대하여 설명한다(완성된 프린트 배선판의 BVH 라운드는, 도 10(g)과 같다).
먼저, 에폭시계의 절연층(40㎛)의 표리에 두께 12㎛의 동박이 적층된 양면 동크래드적층판을 준비하고, 상기 양면 동크래드적층판에 대해서 흑화처리를 실시함으로써 레이저의 흡수성을 높인 후, 원하는 위치에 탄산가스 레이저를 조사함으 로써(동박상에 직접 조사), 톱 지름(개구부지름)이 70㎛인 비관통구멍을 천공하였다.
이 시점에서 길이측정 현미경에 의해 레이저 비어의 지름 및 위치 엇갈림을 측정한 결과, 비관통구멍의 구멍 지름이 70㎛±3㎛, 위치 엇갈림이 ±10㎛였다.
다음에, 일반적인 서브트랙티브법을 이용하여 회로 형성을 실시함으로써, Ø300㎛의 동박 라운드 L/S=30㎛/30㎛의 미세 배선 패턴을 형성하였다.
이 시점에서 길이측정 현미경에 의해 동박 라운드의 지름 및 위치 엇갈림을 측정한 결과, 동박 라운드 지름이 300㎛±5㎛, 위치 엇갈림이 ±20㎛이었다.
다음에, 과망간산계의 디스미어 처리에 의해, 상기 비관통구멍 내를 클리닝한 후, 무전해 동도금처리(0.5㎛), 전해 니켈도금처리(2㎛), 필드 비어용의 도금액을 이용한 전해동도금 처리를 차례로 실시함으로써, 상기 비관통구멍 내에 동도금을 충전함과 동시에 표면(니켈 도금상)에도 동도금(12㎛)을 석출시켰다.
다음에, 동박 라운드상에 Ø200㎛의 드라이 필름 레지스트를 노광·현상에 의해서 형성한 후, 착암모늄 이온을 주성분으로 하는 알칼리 에칭액을 이용한 에칭 처리를 실시함으로써, 상기 레지스터로부터 노출하고 있는 동도금을 제거하고, 다음에, 상기 드라이 필름 레지스트를 박리한 후, 질산계의 니켈 박리액을 이용하여, 표면에 노출하고 있는 니켈 도금을 제거함으로써, 도금 라운드를 형성하였다.
이 시점에서 길이측정 현미경에 의해 도금 라운드의 지름 및 위치 엇갈림을 측정한 결과, 도금 라운드의 지름이 200㎛±10㎛, 위치 엇갈림이 ±20㎛였다.
이상의 결과에 의해, 작은 지름화를 도모한 동박 라운드의 지름을 계산한 바, 266㎛까지 작은 지름화가 가능하다고 하는 것을 계산값상으로 확인할 수 있었기 때문에, 실제로 상기 동박 라운드의 지름을 266㎛로 하여 샘플 기판을 제작한 결과(동박 라운드의 지름을 266㎛로 한 것 이외에는, 상기 300㎛ 동박 라운드의 샘플 기판을 제작한 것과 같은 조건으로 제작하였다), 동박 라운드로부터의 BVH의 비어의 튀어나옴이 없고, 또한, L/S=30㎛/30㎛의 미세 배선을 가진 프린트 배선판을 얻을 수 있었다.
한편, 작은 지름화를 도모한 상기 동박 라운드의 지름은, 이하와 같이 하여 구하였다.
즉, 비관통구멍(BVH) 및 동박 라운드의 지름 불균일 및 위치 엇갈림의 합계, 즉 애뉼러 링(비관통구멍의 주위에 형성되는 라운드의 한쪽 편의 폭)이 3+10+(10×2)+(20×2)+5+20=98㎛가 되기 때문에, 동박 라운드 지름은, 비관통구멍지름+2×애뉼러 링=70+2×98=266㎛가 된다.
비교예 2
계속해서, 비교예 2에 대하여 설명한다.
먼저, 에폭시계의 절연층(40㎛)의 표리에 두께 12㎛의 동박이 적층된 양면 동크래드적층판을 준비하고, 일반적인 서브트랙티브법을 이용하여 회로를 형성함으로써, Ø300㎛의 동박 라운드와 그 중심에 Ø70㎛의 레이저 가공용의 윈도우부를 마련함과 동시에 L/S=30㎛/30㎛의 미세 배선 패턴을 형성하고, 그 다음에, 상기 윈도우부에, 상기 윈도우부의 지름보다 크고 동박 라운드의 지름보다 작은 지름으로 탄산가스 레이저를 조사함으로써, 톱 지름(개구부지름)이 Ø70㎛인 비관통구멍을 천공하였다.
이 시점에서 길이측정 현미경에 의해 동박 라운드의 지름을 측정한 결과, 300㎛+5㎛였다(덧붙여, 비관통구멍의 구멍 지름 및 위치 엇갈림은, 미리 회로 형성한 윈도우부의 지름과 같아지기 때문에, 비관통구멍의 구멍 지름 불균일과 위치 엇갈림은 모두 0이 된다).
다음에, 과망간산계의 디스미어 처리에 의해, 상기 비관통구멍 내를 클리닝한 후, 무전해 동도금처리(0.5㎛), 전해 니켈도금처리(2㎛), 필드 비어용의 도금액을 이용한 전해 동도금처리를 차례로 실시함으로써, 상기 비관통구멍 내에 동도금을 충전함과 동시에 표면(니켈 도금상)에도 동도금(12㎛)을 석출시켰다.
다음에, 동박 라운드상에 Ø200㎛의 드라이 필름 레지스트를 노광·현상에 의해서 형성한 후, 착암모늄 이온을 주성분으로 하는 알칼리 에칭액을 이용한 에칭 처리를 실시함으로써, 상기 레지스터로부터 노출하고 있는 동도금을 제거하고, 그 다음에, 상기 드라이 필름 레지스트를 박리한 후, 질산계의 니켈 박리액을 이용하여, 표면에 노출하고 있는 니켈 도금을 제거함으로써, 도금 라운드를 형성하였다.
이 시점에서 길이측정 현미경에 의해 도금 라운드의 지름 및 위치 엇갈림을 측정한 결과, 도금 라운드의 지름이 200㎛±10㎛, 위치 엇갈림이 ±20㎛였다.
이상의 결과에 의해, 작은 지름화를 도모한 동박 라운드의 지름을 계산한 바, 200㎛까지 작은 지름화가 가능하다고 하는 것이 계산값상 확인할 수 있었기 때문에, 실제로 상기 동박 라운드의 지름을 200㎛로 하여 샘플 기판을 제작한 결과(동박 라운드의 지름을 200㎛로 한 것 이외에는, 상기 300㎛ 동박 라운드의 샘플 기판을 제작한 것과 같은 조건으로 제작하였다), 동박 라운드로부터의 비어의 튀어 나옴이 없고, 또한, L/S=30㎛/30㎛의 미세 배선을 가진 프린트 배선판을 얻을 수 있었다.
한편, 작은 지름화를 도모한 상기 동박 라운드의 지름은, 이하와 같이 하여 구하였다.
즉, 동박 라운드의 지름 불균일 및 위치 엇갈림의 합계, 즉 애뉼러 링(비관통구멍의 주위에 형성되는 라운드의 한쪽편의 폭)이 5+(10×2)+(20×2)=65㎛가 되기 때문에, 동박 라운드 지름은, 비관통구멍지름+2×애뉼러 링=70+2×65=200㎛가 된다.
이상의 실시예 및 비교예 1, 2의 결과로부터, 본 발명에 있어서는, 종래의 구성에 비해, 동박 라운드 지름을 매우 작게 할 수 있어 고밀도 배선화를 향상시킬 수 있는 것을 확인할 수 있었다(덧붙여, 비교예 1과의 차이는 120㎛, 비교예 2와의 차이는 54㎛이다).
실시예 2 및 비교예 3, 4
실시예 2로서 실시예 1의 코어 기판에, 표리 2층씩 빌드업 적층하여 본 발명품의 6층 프린트 배선판을 제작하였다. 마찬가지로 비교예 3, 4로서 비교예 1, 2의 코어 기판에, 각각 표리 2층씩 빌드업 적층하여 비교품의 6층 프린트 배선판을 제작하였다.
얻어진 각 6층 프린트 배선판의 두께를 측정하였다(상기 두께 측정은, 표리에 형성한 솔더 레지스트를 포함한 두께를 측정하였다). 한편, 상하의 배선 패턴 사이에 형성되는 절연층 두께는 20㎛로 설정하고(외층의 배선 패턴상에 형성되는 솔더 레지스트 두께도 배선 패턴상에 20㎛로 설정하였다), 또한, 비교예 3, 4에 있어서의 도금 라운드의 두께는 10㎛로 설정하였다.
그 결과, 비교품은 약 280㎛인 것에 비하여, 본 발명품의 것은 약 220㎛로, 대략 계산 그대로의 박형화를 도모할 수 있었다[코어 기판의 한쪽 편에 적층되는 2층의 빌드업 절연층에서 10㎛씩(합계 20㎛), 외층의 배선 패턴상에 형성되는 솔더 레지스트로 10㎛, 합계로 한쪽 편 30㎛ 얇게 할 수 있으므로, 계산상, 양측에서 60㎛의 박형화를 예정하고 있었지만, 이번 실시예에서는, 대략 계산 그대로의 박형화를 도모할 수 있었다(각층에서 도금 라운드를 형성하지 않은 만큼, 박형화가 가능해진다)].

Claims (12)

  1. 다른 배선 패턴 형성층 사이를 블라인드 비어홀로 접속하여 이루어지는 프린트 배선판으로서, 상기 블라인드 비어홀이 비관통구멍에 도금을 충전한 것으로 이루어지고, 또한, 상기 도금이 상기 블라인드 비어홀의 라운드를 포함한 배선 패턴상에는 형성되어 있지 않은 것을 특징으로 하는 프린트 배선판.
  2. 제 1 항에 있어서, 상기 블라인드 비어홀의 라운드를 포함한 배선 패턴이, 상기 배선 패턴의 표면과 절연층의 표면이 평활하게 되도록 채워 넣어져 있는 것을 특징으로 하는 프린트 배선판.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 블라인드 비어홀을 포함한 모든 배선 패턴이 동으로 이루어지는 것을 특징으로 하는 프린트 배선판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 블라인드 비어홀이, 상기 블라인드 비어홀 형성용의 비관통구멍을 천공했을 때에, 상기 비관통구멍의 개구 가장자리에 돌출하는 금속산을 남긴 상태로 도금을 충전한 것으로 이루어지는 것을 특징으로 하는 프린트 배선판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 도금이, 블라인드 비어 홀의 라운드와 대략 평활하게 되도록 충전되어 있는 것을 특징으로 하는 프린트 배선판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 프린트 배선판을 복수 적층하여 이루어지는 다층 프린트 배선판.
  7. 다른 배선 패턴 형성층 사이를 블라인드 비어홀로 접속하여 이루어지는 프린트 배선판의 제조방법으로서, 적어도, 절연층상에 금속박과 상기 금속박과는 에칭 조건이 다른 배리어 금속층을 차례로 적층하는 공정과, 상기 배리어 금속층상으로부터 직접 레이저를 조사함으로써 원하는 배선 패턴 형성층에 이르는 비관통구멍을 천공하는 공정과, 디스미어 처리에 의해 상기 비관통구멍 내를 클리닝하는 공정과, 도금 처리에 의해 상기 비관통구멍 내에 도금을 충전함과 동시에 배리어 금속층상에도 도금을 석출하는 공정과, 에칭 처리에 의해 배리어 금속층상에 석출한 도금과 상기 비관통구멍으로부터 돌출한 도금을 제거하는 공정과, 상기 배리어 금속층을 박리하는 공정과, 상기 금속박을 에칭 처리하여 배선 패턴을 형성하는 공정을 포함하고 있는 것을 특징으로 하는 프린트 배선판의 제조방법.
  8. 제 7 항에 있어서, 상기 비관통구멍의 천공을 탄산가스 레이저의 조사에 의해 실시하고, 또한, 상기 도금 처리를 상기 탄산가스 레이저의 조사에 의해 비관통구멍의 개구 가장자리에 형성되는 금속산을 남긴 상태로 실시하는 것을 특징으로 하는 프린트 배선판의 제조방법.
  9. 제 7 항 또는 제 8 항의 공정을 반복하여 실시하는 것을 특징으로 하는 다층 프린트 배선판의 제조방법.
  10. 다른 배선 패턴 형성층 사이를 블라인드 비어홀에서 접속하여 이루어지는 프린트 배선판의 제조방법으로서, 적어도, 블라인드 비어홀의 라운드를 포함한 배선 패턴을 형성하는 공정과, 상기 배선 패턴을 절연층의 표면과 평활해지도록 채워 넣는 공정과, 상기 블라인드 비어홀의 라운드 개구부에 레이저를 조사함으로써 원하는 배선 패턴 형성층에 이르는 비관통구멍을 천공하는 공정과, 디스미어 처리에 의해 상기 비관통구멍내를 클리닝하는 공정과, 절연층으로부터 노출하고 있는 배선 패턴의 표면에, 상기 배선 패턴과는 에칭 조건이 다른 배리어 금속층을 형성한 상태로 도금 처리를 실시하는 것에 의해서, 비관통구멍 내에 도금을 충전함과 동시에, 외층에도 상기 도금을 석출하는 공정과, 상기 외층의 도금을 에칭 제거하는 공정과, 상기 배리어 금속층을 박리하는 공정을 포함하고 있는 것을 특징으로 하는 프린트 배선판의 제조방법.
  11. 제 10 항에 있어서, 상기 비관통구멍의 천공을 탄산가스 레이저의 조사에 의해 실시하고, 또한, 상기 도금 처리를 상기 탄산가스 레이저의 조사에 의해 비관통구멍의 개구 가장자리에 형성되는 금속산을 남긴 상태로 실시하는 것을 특징으로 하는 프린트 배선판의 제조방법.
  12. 제 10 항 또는 제 11 항의 공정을 반복하여 실시하는 것을 특징으로 하는 다층 프린트 배선판의 제조방법.
KR1020060053849A 2005-10-03 2006-06-15 프린트 배선판, 다층 프린트 배선판 및 그 제조방법 KR20070037671A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005290122 2005-10-03
JPJP-P-2005-00290122 2005-10-03
JPJP-P-2006-00091241 2006-03-29
JP2006091241A JP2007129180A (ja) 2005-10-03 2006-03-29 プリント配線板、多層プリント配線板及びその製造方法

Publications (1)

Publication Number Publication Date
KR20070037671A true KR20070037671A (ko) 2007-04-06

Family

ID=37900818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053849A KR20070037671A (ko) 2005-10-03 2006-06-15 프린트 배선판, 다층 프린트 배선판 및 그 제조방법

Country Status (5)

Country Link
US (1) US20070074902A1 (ko)
JP (1) JP2007129180A (ko)
KR (1) KR20070037671A (ko)
CN (1) CN1946270B (ko)
TW (1) TW200715931A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067074B1 (ko) * 2010-06-28 2011-09-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20120015397A (ko) * 2010-08-03 2012-02-21 엘지이노텍 주식회사 인쇄회로기판의 제조 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004103039A1 (ja) * 2003-05-19 2006-07-20 大日本印刷株式会社 両面配線基板および両面配線基板の製造方法
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
TW200839941A (en) * 2007-03-19 2008-10-01 Mutual Tek Ind Co Ltd Interconnection structure and method thereof
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8156645B2 (en) 2007-06-06 2012-04-17 Ddi Global Corp. Method of manufacturing a multilayer printed wiring board with copper wrap plated hole
CN101351083B (zh) * 2007-07-17 2011-09-14 欣兴电子股份有限公司 线路板及其工艺
US7928323B2 (en) * 2007-07-18 2011-04-19 Brother Kogyo Kabushiki Kaisha Wiring unit, method for producing wiring unit, liquid jetting apparatus, and method for producing liquid jetting apparatus
JP5066427B2 (ja) * 2007-11-02 2012-11-07 日本シイエムケイ株式会社 プリント配線板の製造方法
CN101593705B (zh) * 2008-05-29 2011-07-13 欣兴电子股份有限公司 芯片载板的制造方法
CN101677493B (zh) * 2008-09-19 2011-12-28 欣兴电子股份有限公司 线路板与线路结构的制作方法
US8365402B2 (en) * 2008-09-30 2013-02-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2011060605A1 (zh) * 2009-11-17 2011-05-26 Wang Dingfeng 将元件脚同时焊接在顶层线路和底层线路上的双面电路板及其互连导通方法
CN101841968B (zh) * 2010-04-30 2012-06-06 深圳崇达多层线路板有限公司 一种含有阶梯形盲孔的线路板
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
CN102458035B (zh) * 2010-10-20 2014-11-19 上海嘉捷通电路科技有限公司 一种开槽印制板结构
TWI496258B (zh) * 2010-10-26 2015-08-11 Unimicron Technology Corp 封裝基板之製法
CN102427673B (zh) * 2011-09-01 2015-03-18 广州杰赛科技股份有限公司 盲孔pcb板的加工方法
CN102427684B (zh) * 2011-11-08 2014-04-23 汕头超声印制板(二厂)有限公司 一种高密度互连印制电路板的制造方法
JP5971518B2 (ja) * 2012-03-30 2016-08-17 日立化成株式会社 多層配線基板
JP2014053342A (ja) * 2012-09-05 2014-03-20 Mitsui Mining & Smelting Co Ltd プリント配線板の製造方法及びプリント配線板
CN103052267B (zh) * 2012-12-31 2015-07-29 广州杰赛科技股份有限公司 盲埋孔线路板的加工方法
US9877387B2 (en) * 2013-03-27 2018-01-23 Kyocera Corporation Wiring board and mounting structure using same
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
JP6350062B2 (ja) * 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
JP6327463B2 (ja) * 2013-10-09 2018-05-23 日立化成株式会社 多層配線基板の製造方法
JP6350064B2 (ja) * 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
TW201517709A (zh) * 2013-10-30 2015-05-01 Subtron Technology Co Ltd 基板結構及其製作方法
JP6508589B2 (ja) * 2014-10-24 2019-05-08 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法
JP2018009242A (ja) * 2016-06-21 2018-01-18 Jx金属株式会社 離型層付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
KR20180095350A (ko) * 2017-02-17 2018-08-27 삼성전기주식회사 기판 및 기판의 제조방법
JP2018171899A (ja) * 2017-03-31 2018-11-08 Jx金属株式会社 離型層付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
TWI656814B (zh) * 2018-03-06 2019-04-11 和碩聯合科技股份有限公司 電路板線路配置方法及電路板線路結構
US10950463B2 (en) * 2019-01-31 2021-03-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Manufacturing trapezoidal through-hole in component carrier material

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
CN1198652A (zh) * 1997-05-06 1998-11-11 华通电脑股份有限公司 喷沙形成盲孔的多层电路板制法
CN2310438Y (zh) * 1997-09-19 1999-03-10 华通电脑股份有限公司 带无孔圈导电盲孔的多层电路板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067074B1 (ko) * 2010-06-28 2011-09-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20120015397A (ko) * 2010-08-03 2012-02-21 엘지이노텍 주식회사 인쇄회로기판의 제조 방법

Also Published As

Publication number Publication date
CN1946270B (zh) 2012-03-28
JP2007129180A (ja) 2007-05-24
US20070074902A1 (en) 2007-04-05
CN1946270A (zh) 2007-04-11
TW200715931A (en) 2007-04-16

Similar Documents

Publication Publication Date Title
KR20070037671A (ko) 프린트 배선판, 다층 프린트 배선판 및 그 제조방법
KR100834591B1 (ko) 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
JP4192657B2 (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
WO1998056220A1 (fr) Plaquette de circuit simple face et procede de fabrication de ladite plaquette
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
JP2007208263A (ja) 薄膜キャパシタ内蔵型印刷回路基板の製造方法
JP2009260204A (ja) プリント基板およびその製造方法
WO2008004382A1 (fr) Procédé de fabrication d&#39;une plaque de circuit imprimé à couches multiples
JPH1154934A (ja) 多層プリント配線板およびその製造方法
KR101009176B1 (ko) 다층 인쇄회로기판의 제조방법
JP2000101248A (ja) 多数個取り多層プリント配線板
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP3037662B2 (ja) 多層配線基板およびその製造方法
KR100965341B1 (ko) 인쇄회로기판의 제조방법
US7278205B2 (en) Multilayer printed wiring board and production method therefor
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JPH1154926A (ja) 片面回路基板およびその製造方法
JPH0614592B2 (ja) 多層プリント配線板の製造方法
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
TW201831067A (zh) 線路板的製作方法
JP4233528B2 (ja) 多層フレキシブル回路配線基板及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid