CN100459085C - 内埋元件的基板制造方法 - Google Patents
内埋元件的基板制造方法 Download PDFInfo
- Publication number
- CN100459085C CN100459085C CNB2006100574459A CN200610057445A CN100459085C CN 100459085 C CN100459085 C CN 100459085C CN B2006100574459 A CNB2006100574459 A CN B2006100574459A CN 200610057445 A CN200610057445 A CN 200610057445A CN 100459085 C CN100459085 C CN 100459085C
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- embedded element
- layer
- core layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开了一种内埋元件的基板制造方法。首先,提供一第一金属层以及一内埋元件,第一金属层至少具有二凸点,其对应连接该内埋元件;接着,将该内埋元件放置于一核心层之一埋孔中,并压合第一金属层以及核心层;之后,图案化第一金属层,以形成一第一线路层,且内埋元件与该第一线路层电连接。其中,核心层具有至少一层半固化态绝缘层,在压合步骤中可将其填入于埋孔内,使核心层与内埋元件紧密接合。
Description
技术领域
本发明涉及一种基板的制造方法,特别是一种内埋元件(embeddedcomponent)的基板制造方法。
背景技术
一般而言,线路基板主要是由多层图案化的线路层(patterned circuit layer)以及绝缘层(dielectric layer)交替叠合所构成。其中,图案化线路层是由铜箔层(copper foil)经过光刻与蚀刻定义形成,而绝缘层配置在图案化线路层之间,用以隔离图案化线路层。此外,相叠的图案化线路层之间通过贯穿绝缘层的镀通孔(Plating Through Hole,PTH)或导电孔道(conductive via)而彼此电连接。最后,在线路基板的表面配置有各种电子元件(有源元件、无源元件),并通过内部线路的电路设计而达到电子信号传递(electrical signal propagation)的目的。
然而,随着市场对于电子产品轻薄短小且携带方便的需求,因此在目前的电子产品中,将原先焊接于在线路基板的电子元件设计为可埋设于线路基板内部的内埋元件,这样可以增加基板表面的布局面积,以达到电子产品薄型化的目的。但是在现有使用内埋电子元件的技术中,在压合线路层和绝缘层形成基板时,由于绝缘层经过高温固化处理之后,多为不易产生形变的固化态,因此容易造成内埋元件与绝缘层之间仍有许多未填满的空隙,这些空隙不但容易影响压合时基板与内埋元件的结合性,也会影响压合时内埋元件与接点的对位。此外,在单一绝缘层的线路基板中,绝缘层的厚度通常比内埋元件的厚度小,容易产生无法将元件内埋入基板之中等问题。
发明内容
本发明的目的在于提供一种内埋元件的基板制造方法,以改善核心层与内埋元件之间的结合性。
本发明提出的一种内埋元件的基板制造方法。首先,提供一第一金属层以及一内埋元件,第一金属层至少具有二个凸点,其对应连接该内埋元件;接着,放置该内埋元件于一核心层的一埋孔中,并压合第一金属层和核心层;然后,图案化第一金属层,以形成一第一线路层,且内埋元件与该第一线路层电连接。
本发明提出的另一种内埋元件的基板制造方法。首先,放置一内埋元件于一核心层的一埋孔中;接着,提供一第一金属层,该第一金属层至少具有二个凸点,其对应于该内埋元件;然后,压合第一金属层和核心层,以使该二个凸点与该内埋元件电连接;以及图案化第一金属层,以形成一第一线路层,且该内埋元件与该第一线路层电连接。
在本发明的一种优选方案中,上述之核心层至少包括一第一绝缘层、一第二绝缘层以及一第三绝缘层,第一与第三绝缘层呈固化态,而第二绝缘层呈半固化态。此外,在压合第一金属层和核心层的步骤中,第二绝缘层可进一步填入到埋孔中,并包覆在内埋元件之周围表面。其中,核心层的埋孔可以为一通孔,其贯穿第一、第二与第三绝缘层。另外,核心层的埋孔亦可为一凹孔。
在本发明的另一种优选方案中,上述的核心层可以由多层绝缘层依序堆栈而成,而这些绝缘层中至少一层呈半固化态。其中,在压合第一金属层和核心层的步骤中,这些绝缘层至少一层可填入到埋孔中,并包覆在内埋元件的周围表面。此外,核心层的埋孔可以为一通孔,并贯穿这些绝缘层。另外,核心层的埋孔亦可为一凹孔,其凹陷于部分绝缘层。
另外,在本发明的优选方案中,上述的内埋元件可以包括有源元件以及无源元件。
因为本发明采用凸点(bump)作为第一线路层连接内埋元件的导通结构,接着再用半固化态的浸渍介电材包覆内埋元件,以加强核心层与内埋元件之间的接合性。由于内埋元件被埋入于基板的核心层中,故能够减少基板表面的焊点数,并增加基板的空间利用性。
为了令本发明的上述及其它目的、特征和优点更明显易懂,下文将提供较佳实施例,并配合附图,作详细说明如下。
附图说明
图1至图5所示为本发明第一实施例的一种内埋元件的基板制造方法的示意图。
图6至图10所示为本发明第二实施例的一种内埋元件的基板制造方法的示意图。
图11至图14所示为本发明第三实施例的一种内埋元件的基板制造方法的示意图。
图15至图18所示为本发明第四实施例的一种内埋元件的基板制造方法的示意图。
其中,附图标记说明如下:
100:内埋元件的基板结构
110:第一金属层
112、114:凸点
120:内埋元件
122、124:电极
130:第四绝缘层
140:核心层
142:第一绝缘层
144:第二绝缘层
146:第三绝缘层
148:埋孔
150:第五绝缘层
160:第二金属层
110a:第一线路层
160a:第二线路层
240:核心层
242、244、246:绝缘层
248:埋孔
具体实施方式
图1至图5所示为本发明第一实施例的一种内埋元件的基板制造方法的示意图。首先,请参考图1,提供一第一金属层110以及一内埋元件120,而内埋元件120可通过热压合(Hot pressing)技术熔接于预先形成在第一金属层110上的二凸点112、114。其中,第一金属层110可以是一铜箔,此二凸点112、114可以是电镀所产生的铜凸点。当内埋元件120的二个电极122、124对应放置在第一金属层110的二个凸点112、114上时,可经由高温热压合电极端的焊料(图中未表示),使得第一金属层110的二个凸点112、114与内埋元件120的二个电极122、124牢固接合。此外,第一金属层110配置在此二凸点112、114的表面可进一步选择性地形成一第四绝缘层130。当凸点112、114刺穿第四绝缘层130之后,凸点112、114的顶端可突出于第四绝缘层130之上。其中,第四绝缘层130可以是玻璃氧基树脂(FR-4、FR-5)、双顺丁烯二酸酰亚胺(Bismaleimide-Triazine,BT)或者环氧树脂(epoxy resin)等浸渍(preprag)介电材料。
接着,请参考图2,提供一核心层140,此核心层140由多层绝缘层堆栈而成。其中,这些绝缘层可以是由预先制作的第一绝缘层142、第二绝缘层144以及第三绝缘层146组合而成,第一、第三绝缘层142、146为固化态的绝缘层,而第二绝缘层144为半固化态的绝缘层,与第四绝缘层130的材质相同。也就是说,第二绝缘层144在常温下同时具有流体的形变特性以及固体的粒子凝聚特性,当第二绝缘层144受热时,则不再有流体的形变特性,而是热固成型。虽然本实施例中,是以三层之绝缘层为例,半固化态的第二绝缘层144位于固化态的第一与第三绝缘层142、146之中,但本发明并非限制于此。
如上所述,当第一、第二以及第三绝缘层142、144、146堆栈之后,可以机械钻孔或激光成孔等方式形成一适当深度的埋孔148,此深度可依照图1的内埋元件120的厚度来决定,埋孔148可以是一通孔或一凹孔。举例来说,可用钻头贯穿核心层140以形成一通孔,或是用激光来烧灼第一与第二绝缘层142、144形成一凹孔。
接着,请参考图3,将内埋元件120放置在核心层140的一埋孔148中。在本实施例中,内埋元件120可以是晶体管等有源元件,或是电阻、电容等无源元件,而内埋元件120的电极122、124与其上方的第一金属层110电连接。此外,核心层140的下方也可以选择性地配置一第五绝缘层150以及一第二金属层160,第五绝缘层150与第二绝缘层144同样是半固化绝缘层,而第二金属层160可以是一铜箔。在后续的压合制造方法中,以第一金属层110、第四绝缘层120、核心层140、第五绝缘层150以及第二金属层160的基板结构为例进行说明,但本发明并非限制于此。
请参考图4,压合第一金属层110、第四绝缘层130、内埋元件120、核心层140、第五绝缘层150以及第二金属层160。由于第四绝缘层130、核心层140的第二绝缘层144以及第五绝缘层150均为半固化态绝缘层,因此在压合的过程中,核心层140的埋孔148被流动形变的半固化态绝缘层130、144、150所填满,且包覆于内埋元件120的周围表面,以加强核心层140与内埋元件120的接合性。上述的压合过程可以是以热压合的方式具体实施,之后,半固化态的绝缘层130、144、150再以紫外光照射或加热的方式固化成型。
接着,请参考图5,第一金属层110以及第二金属层160经过蚀刻之后,形成图案化的第一线路层110a以及第二线路层160a,以作为信号传输之介质。由于内埋元件120透过二凸点112、114电连接于第一线路层110a,因此不需再进行现有的钻孔、电镀等镀孔的制造方法,以节省基板制造方法的时间和成本。此外,利用凸点112、114作为第一线路层110a连接内埋元件120的导通结构,亦可提高信号传递间的电性和可靠性,以避免信号失真。
请参考图6至图10,所示为本发明第二实施例的一种内埋元件的基板制造方法的示意图。有关图6的第一金属层110与内埋元件120的热压合步骤,请参考图1,相同的标号代表相同的元件,在此不再赘述。在图7的步骤中,本实施例提供由多数个绝缘层242、244、246所堆栈的一核心层240,且这些绝缘层242、244、246中,至少一层或全部绝缘层呈半固化态。也就是说,只要至少一层绝缘层同时具有流体的形变特性以及固体的粒子凝聚特性即可。在本实施例中,以三层半固化态的绝缘层242、244、246为例说明,但并非用以限制本发明。此外,核心层240可以机械钻孔或激光成孔等方式形成一适当深度的埋孔248,例如是一通孔或一凹孔,如第一实施例所述。
以第一金属层110、第四绝缘层130、核心层240、第五绝缘层150以及第二金属层160的基板结构为例,来说明图8的堆栈步骤、图9的压合步骤以及图10的图案化步骤,但本发明并非限制于此。图8的堆栈步骤包括:将内埋元件120放置于核心层240的一埋孔248中,且内埋元件120与其上方的第一金属层110电连接。此外,核心层240的下方还可配置一第五绝缘层150以及一第二金属层160。接着,如图9所示,以热压合的方式压合第一金属层110、第四绝缘层130、内埋元件120、核心层240、第五绝缘层150和第二金属层160。由于第四绝缘层130、核心层240和第五绝缘层150均为半固化态的绝缘层,因此在压合的过程中,核心层240的埋孔248被流动形变的半固化态绝缘层130、242、244、246、150所填满,且包覆于内埋元件120之周围表面,以加强核心层240与内埋元件120的接合性。之后,再将第四绝缘层130、核心层240和第五绝缘层150固化成型。
最后,请参考图10,图案化第一金属层110和第二金属层160形成第一与第二线路层110a、160a,且内埋元件120与第一线路层110a电导通,构成一基板。其中,内埋元件120可以是有源元件或无源元件。
请参考图11至图14,所示为本发明第三实施例的一种内埋元件的基板制造方法的示意图,相同的标号代表相同的构件。图11的步骤包括提供一核心层140,并将一内埋元件120放置于核心层140的一埋孔148中,而非如第一实施例所述先将内埋元件120固定于第一金属层110上。其中,核心层140可以是由预先制作的第一绝缘层142、第二绝缘层144和第三绝缘层146组合而成,第一、第三绝缘层142、146为固化态的绝缘层,而第二绝缘层144为半固化态的绝缘层,但本发明并非限制于此。此外,埋孔148可以是以机械钻孔或激光成孔等方式所形成的通孔或凹孔,如第一实施例所述。
接着,请参考图12,提供一第一金属层110,且第一金属层110具有二凸点112、114,其对应于内埋元件120的二电极122、124。此外,核心层140的下方还可选择性配置一第五绝缘层150以及一第二金属层160。当第一金属层110完成凸点112、114之对位之后,即可进行第一金属层110、第四绝缘层130、核心层140、第五绝缘层150和第二金属层160的堆栈步骤。之后,如图13所示,压合第一金属层110、第四绝缘层130、内埋元件120、核心层140、第五绝缘层150和第二金属层160,此时,内埋元件120与第一金属层110的凸点112、114电连接,而核心层140的埋孔148被半固化态的第二绝缘层144、第四绝缘层130以及第五绝缘层150所填满,且包覆于内埋元件120的周围表面,以加强核心层140与内埋元件120的接合性。
最后,请参考图14,图案化第一金属层110和第二金属层160形成第一与第二线路层110a、160a,且内埋元件120与图案化后之第一线路层110a电导通,构成一基板。其中,内埋元件120可以是有源元件或无源元件。
请参考图15至图18,所示为本发明第四实施例的一种内埋元件的基板制造方法的示意图,相同标号代表相同元件。在图15的步骤中,提供由多数个绝缘层242、244、246所堆栈之一核心层240,并将一内埋元件120放置于核心层240的一埋孔248中。其中,这些绝缘层242、244、246至少一层或全部绝缘层呈半固化态。也就是说,至少一绝缘层同时具有流体的形变特性以及固体的粒子凝聚特性即可。在本实施例中,以三层绝缘层242、244、246为例说明,但并非用以限制本发明。此外,核心层240可以机械钻孔或激光成孔等方式形成一适当深度的埋孔,例如是一通孔或一凹孔。
图16的堆栈以及凸点定位的步骤、图17的压合步骤以及图18的图案化步骤均与第三实施例的图12至图14的步骤相同,内埋元件120最后被第四绝缘层130、核心层140和第五绝缘层150包覆,以加强核心层140与内埋元件120的接合性。此外,内埋元件120与其上方的第一线路层110a电导通,构成一基板。
由以上第一、第二、第三和第四实施例可知,本发明因采用凸点(bump)作为一线路层连接内埋元件的导通结构,提高信号传递间的电性以及可靠性,故能避免信号失真。接着,本发明再以至少一层半固化态绝缘层将内埋元件加以包覆,由于半固化态绝缘层同时具有流体的形变特性和固体的粒子凝聚特性,能充分地将核心层与内埋元件间的空隙填满,故能加强核心层与内埋元件之间的接合性。也由于内埋元件被埋入于基板之核心层中,不会占用基板表面的空间,故能减少基板表面的焊点数,并增加基板的空间利用性。
以上所述仅为本发明其中的较佳实施例而已,并非用来限定本发明的实施范围;即凡依本发明权利要求所作的均等变化与修饰,皆为本发明专利范围所涵盖。
Claims (8)
1.一种内埋元件的基板制造方法,其特征在于,该方法包括:
提供一第一金属层以及一内埋元件,该第一金属层至少具有二凸点,与该内埋元件对应连接;
将该内埋元件放置于一核心层的一埋孔中,其中该核心层由多数个绝缘层依序堆栈而成,该绝缘层中至少一层呈半固化态;
压合第一金属层和核心层以致使呈半固化态的该绝缘层填入该埋孔中且包覆在该内埋组件的周围表面;以及
图案化该第一金属层,形成一第一线路层,且该内埋元件与该第一线路层电连接。
2.如权利要求1所述的内埋元件的基板制造方法,其特征在于,所述核心层至少包括一第一绝缘层、一第二绝缘层以及一第三绝缘层,该第一与第三绝缘层呈固化态,而该第二绝缘层呈半固化态。
3.如权利要求2所述的内埋元件的基板制造方法,其特征在于,在压合该第一金属层和该核心层的步骤中,该第二绝缘层可进一步填入该埋孔中,并包覆在该内埋元件的周围表面。
4.如权利要求1所述的内埋元件的基板制造方法,其特征在于,所述核心层的埋孔为一通孔,贯穿所述这些绝缘层或为一凹孔,凹陷于部分所述的这些绝缘层。
5.如权利要求1所述的内埋元件的基板制造方法,其特征在于,压合该核心层与该第一金属层的步骤中,还包括提供一第二金属层,并同时压合该第一金属层、该核心层和该第二金属层,之后图案化该第二金属层,以形成一第二线路层。
6.如权利要求5所述的内埋元件的基板制造方法,其特征在于,压合该第一金属层、该核心层和该第二金属层的步骤中,还包括提供一第四绝缘层,其压合于该核心层与该第二金属层之间,而该第四绝缘层呈固化态或半固化态。
7.如权利要求1所述的内埋元件的基板制造方法,其特征在于,压合该核心层和该第一金属层的步骤中,还包括于该第一金属层配置该二凸点的表面形成一第五绝缘层,且该第五绝缘层压合于该核心层和该第一金属层之间,而该述第五绝缘层呈固化态或半固化态。
8.如权利要求1所述的内埋元件的基板制造方法,其特征在于,所述的内埋元件包括有源元件或无源元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100574459A CN100459085C (zh) | 2006-03-15 | 2006-03-15 | 内埋元件的基板制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100574459A CN100459085C (zh) | 2006-03-15 | 2006-03-15 | 内埋元件的基板制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101038887A CN101038887A (zh) | 2007-09-19 |
CN100459085C true CN100459085C (zh) | 2009-02-04 |
Family
ID=38889673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100574459A Expired - Fee Related CN100459085C (zh) | 2006-03-15 | 2006-03-15 | 内埋元件的基板制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100459085C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101600300B (zh) * | 2008-06-05 | 2011-05-25 | 欣兴电子股份有限公司 | 内埋式线路结构的制作方法 |
CN104113983A (zh) * | 2013-04-17 | 2014-10-22 | 深南电路有限公司 | 一种埋入式电路板及其制作方法 |
KR102186148B1 (ko) * | 2014-02-28 | 2020-12-03 | 삼성전기주식회사 | 임베디드 기판 및 임베디드 기판의 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6582991B1 (en) * | 2000-12-14 | 2003-06-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2003204154A (ja) * | 2002-01-08 | 2003-07-18 | Shin Kobe Electric Mach Co Ltd | 多層プリント配線板の製造法 |
CN1537331A (zh) * | 2002-04-05 | 2004-10-13 | ������������ʽ���� | 电路组件及其制造方法 |
WO2004091266A1 (ja) * | 2003-04-02 | 2004-10-21 | Matsushita Electric Industrial Co., Ltd. | 回路基板およびその製造方法 |
-
2006
- 2006-03-15 CN CNB2006100574459A patent/CN100459085C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6582991B1 (en) * | 2000-12-14 | 2003-06-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2003204154A (ja) * | 2002-01-08 | 2003-07-18 | Shin Kobe Electric Mach Co Ltd | 多層プリント配線板の製造法 |
CN1537331A (zh) * | 2002-04-05 | 2004-10-13 | ������������ʽ���� | 电路组件及其制造方法 |
WO2004091266A1 (ja) * | 2003-04-02 | 2004-10-21 | Matsushita Electric Industrial Co., Ltd. | 回路基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101038887A (zh) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100459083C (zh) | 内埋元件的基板制造方法 | |
CN102480835B (zh) | 焊接连接销、半导体封装基板以及使用它们安装半导体芯片的方法 | |
RU2013128431A (ru) | Электронное устройство, способ его изготовления и печатная плата, содержащая электронное устройство | |
JPH05198946A (ja) | 多層プリント回路基板の製造方法 | |
EP1146149A4 (en) | AQUEOUS DISPERSION FOR FORMING A CONDUCTIVE LAYER, CONDUCTIVE LAYER, ELECTRONIC COMPONENT, PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF, AND MULTILAYER PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF | |
CN100459084C (zh) | 内埋元件的基板制造方法 | |
CN103906371A (zh) | 具有内埋元件的电路板及其制作方法 | |
TWI295912B (en) | Method for manufacturing a substrate embedded with an electronic component and device from the same | |
CN100459085C (zh) | 内埋元件的基板制造方法 | |
CN105762131A (zh) | 封装结构及其制法 | |
CN100542379C (zh) | 具有嵌入式元件的基板及其制造方法 | |
US11483931B2 (en) | All-directions embeded module, method for manufacturing the all-directions embeded module, and all-directions packaging structure | |
CN100553408C (zh) | 具有嵌入式元件的基板及其制造方法 | |
CN103929895A (zh) | 具有内埋元件的电路板、其制作方法及封装结构 | |
JP2000151112A (ja) | 配線基板及びその製造方法 | |
CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
CN104684252A (zh) | 嵌入电子部件的基板及其制造方法 | |
JP4635331B2 (ja) | プリント配線板 | |
CN104254202B (zh) | 具有内埋电子元件的电路板及其制作方法 | |
KR100704922B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
CA2561955A1 (en) | Embedded capacitors using conductor filled vias | |
JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
CN104113983A (zh) | 一种埋入式电路板及其制作方法 | |
CN104185372B (zh) | 一种双面电路板及其制作方法、多层电路板及其制作方法 | |
JP4482613B2 (ja) | 多層配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090204 Termination date: 20170315 |