JP2017005266A - 伝送路構造、その製造方法、および伝送路選択方法 - Google Patents

伝送路構造、その製造方法、および伝送路選択方法 Download PDF

Info

Publication number
JP2017005266A
JP2017005266A JP2016174218A JP2016174218A JP2017005266A JP 2017005266 A JP2017005266 A JP 2017005266A JP 2016174218 A JP2016174218 A JP 2016174218A JP 2016174218 A JP2016174218 A JP 2016174218A JP 2017005266 A JP2017005266 A JP 2017005266A
Authority
JP
Japan
Prior art keywords
signal wiring
transmission line
signal
conductor tube
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016174218A
Other languages
English (en)
Other versions
JP6296125B2 (ja
Inventor
卓哉 中村
Takuya Nakamura
卓哉 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2016174218A priority Critical patent/JP6296125B2/ja
Publication of JP2017005266A publication Critical patent/JP2017005266A/ja
Application granted granted Critical
Publication of JP6296125B2 publication Critical patent/JP6296125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】多層回路基板の伝送路構造において、伝送路選択の自由度が制限され、伝送路特
性が劣化する。
【解決手段】誘電体層を挟んで互いに積層方向に離間して配置した複数の信号配線と積層方向に配置した導体管とを有し、複数の信号配線のうちの第1の信号配線と導体管を介して接続可能な第2の信号配線および第3の信号配線を含み、第1の信号配線は導体管の一端と接続し、選択された第2の信号配線は導体管の他端と接続し、第3の信号配線は絶縁部を挟んで導体管と離間して配置する。
【選択図】 図2

Description

本発明は、伝送路構造、その製造方法、および伝送路選択方法、特に、スルーホールを含む多層回路基板において高速伝送特性に優れる伝送路を実現する伝送路構造、その製造方法、および伝送路選択方法に関する。
回路基板に形成された伝送路において、伝送する信号の品質を確保するために最適な伝送路の評価や選択が行われる。そのため、伝送路上に複数の分岐先を備える分岐点を設けて、伝送路の選択を可能とする構造がある。このような構造が伝送路構造であり、その一例として、複数に分岐する伝送路のそれぞれを途中で分断し、各伝送路の分断した部分の端部に一対のパッドをそれぞれ設けた構造が知られている。そして、一対のパッドを備えるこれら分断箇所のいずれかに、チップ抵抗素子などの個別電気素子を実装する。このチップ素子の実装によって伝送路の分断箇所の導通を図り、その結果、複数に分岐する伝送路において、任意の伝送路の選択や回路定数の調整を行うことができる。
このような伝送路回路の例が、例えば、特許文献1に記載されている。所定の長さの分布定数素子およびマイクロストリップ伝送路の所定のインピーダンスを有する部分から構築されている。分布定数素子の寸法、長さおよび位置などを選択し、また、抵抗などの個別素子と接続し、所望の周波数応答が得られるように受動回路を調整できるとしている。具体的には、マイクロストリップ伝送路が枝分かれした先に、個別電気素子が実装できる部分が複数個所ある。すなわち、マイクロストリップ伝送路の端部と、他端が接地面に接続された基板貫通接続LおよびMとの間に、個別電気素子である個別抵抗素子DまたはIを実装するとしている。
特表2005−521326号公報 特開2007−201112号公報
しかしながら、関連する伝送路回路の例には次のような問題があった。特許文献1に記載の個別電気素子を用いた部品実装による伝送路構造では、伝送路の選択が可能であるのは、多層基板の最上面または最下面に配置された信号配線だけであった。すなわち、多層基板の内部層においては伝送路の選択や回路定数の調整ができないという問題があった。
また、特許文献1に記載の個別電気素子を用いた部品実装による伝送路構造では、部品が実装されなかった伝送路が、回路全体の周波数応答にも影響を及ぼした。この部品が実装されなかった伝送路、つまり、枝分かれしたマイクロストリップ伝送路において部品が実装されなかった伝送路部分が、高周波帯においては分布定数素子として作用するからである。その結果、部品が実装されなかった伝送路が回路定数を持って残存し、回路基板を伝送する高速伝送信号の周波数応答に作用した。特に、伝送路の選択肢が多肢になるほど、残存する伝送路部分も増え、高速伝送信号の品質への影響が顕著となるという問題があった。
以上のように、関連する多層回路基板の伝送路構造では、回路基板内部の伝送路の選択や回路定数の調整ができなかった。また、選択されなかった伝送路が、伝送路における信号の高速伝送特性に悪影響を及ぼす、という問題があった。
本発明の目的は、上述した課題である、伝送路選択の自由度が制限され、かつ、伝送路特性が劣化する場合がある、という課題を解決する伝送路構造、その製造方法、および伝送路選択方法を提供することにある。
本発明の伝送路構造は、誘電体層を挟んで互いに積層方向に離間して配置した複数の信号配線と積層方向に配置した導体管とを有し、複数の信号配線のうちの第1の信号配線と導体管を介して接続可能な第2の信号配線および第3の信号配線を含み、第1の信号配線は導体管の一端と接続し、選択された第2の信号配線は導体管の他端と接続し、第3の信号配線は絶縁部を挟んで導体管と離間して配置する。
本発明の伝送路選択方法は、複数の信号配線を誘電体層を挟んで互いに積層方向に離間して配置し、積層方向に配置した導体管に複数の信号配線のうちの第1の信号配線と第2の信号配線および第3の信号配線を接続し、導体管の第1の信号配線と第3の信号配線との接続箇所に挟まれた部位を除去することにより第2の信号配線の選択を行う。
本発明の伝送路製造方法は、複数の信号配線を誘電体層を挟んで互いに積層方向に離間して配置し、複数の信号配線のうちの第1の信号配線と第2の信号配線および第3の信号配線を、積層方向に電気的に接続し、第1の信号配線と第3の信号配線間の電気的な接続を除去し、第1の信号配線と第2の信号配線間の電気的な接続を残す。
本発明の伝送路構造、その製造方法、および伝送路選択方法によれば、伝送路選択の自由度が増大し、かつ、伝送路特性の劣化を低減することができる。
本発明の第1の実施形態に係る伝送路構造によって選択される信号配線の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。 本発明の第1の実施形態に係る伝送路構造の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。 本発明の第1の実施形態に係る伝送路構造の別の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。 本発明の第2の実施形態に係る伝送路構造によって選択される多分岐の信号配線の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。 本発明の第3の実施形態に係る伝送路構造の対象となる多分岐の信号配線の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。 本発明の第4の実施形態に係る伝送路構造の対象となる多分岐の信号配線の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。 本発明の第4の実施形態に係る伝送路構造の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。 本発明の第4の実施形態に係る伝送路構造の別の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。 本発明の第4の実施形態に係る伝送路構造の別の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。 、本発明の第4の実施形態に係る伝送路構造の別の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。 関連する伝送路構造の構成を示す図であり、伝送路を選択した状態における(a)は上面図、(b)は断面図である。
(第1の実施形態)
次に、本発明を実施するための形態について図面を参照して説明する。なお、以下の説明では、同じ機能を有するものには同じ符号をつけ、その説明を省略する場合がある。まず、伝送路の選択について説明する。
図1は、本発明の第1の実施形態に係る伝送路構造によって選択される信号配線の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。多層回路基板10は、導体層60−1、導体層60−2、導体層60−3、導体層60−4と誘電体70とを交互に積層した多層基板である。そして、信号配線30−1は、多層回路基板10の内部層にあり、スルーホール20に接続している。また、スルーホール20は筒状の形状をした導体(導体管)である。また、信号配線30−2は、多層回路基板10の外部層(上面側)にあり、スルーホール20に接続している。また、信号配線30−3は、多層回路基板10の外部層(下面側)にあり、スルーホール20に接続している。このように、信号配線30−1は、スルーホール20を分岐点として、信号配線30−2と信号配線30−3の2つの信号配線に分岐している。従って、信号配線30−1を、信号配線30−2および信号配線30−3のいずれかに接続するかを選択することができる。
図2は、本発明の第1の実施形態に係る伝送路構造の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。例えば、信号配線30−1の接続先として、信号配線30−2を選択する場合には、多層回路基板10の下面方向から、例えばドリルによる切削加工をスルーホール20に対して施す。ここで、ドリルによる切削加工(バックドリル加工)の技術が、特許文献2などに記載されている。特許文献2は、スルーホールの所定の部位を切削加工し、所望の切削長に到達した場合に信号配線との導電状態が変化するという掘削深さチェック端子を設けることとしている。このチェック端子(切削深さ検出構造)によって、回路基板厚さの製造公差やドリルによる掘削の深さばらつきが生じた場合でも、精度よく掘削加工を施すことが可能であるとしている。以上のような切削深さ検出構造を備えた回路基板が特許文献2に記載されている。
図2はバックドリル加工50−1を施した後の構成であり、信号配線30−3とスルーホール20とが断線状態にあり、信号配線30−2とスルーホール20とは接続状態のままにある。すなわち、信号配線30−1から信号配線30−2に至る配線経路が選択された状態となっている。ここで留意すべきは、信号配線30−1と信号配線30−3とは、スルーホール20に含まれる導体管を介して電気的に接続されている構成にある。つまり、分岐元の信号配線と分岐先の信号配線とは、同層内で直接接しておらず、異なる層間でスルーホールを介して電気的に接続している。このような構成によって、選択しない分岐先の信号配線30−3側からスルーホール20にバックドリル加工をした際、選択する分岐先の信号配線30−2と分岐元の信号配線30−1との断線を避けることができる。
なお、断線状態にある信号配線30−1とスルーホール20との間には、絶縁物が充填されている。絶縁物とは、例えば、切削された跡を満たす空気層であり、他にも樹脂などを切削された跡に充填してよい。さらには、スルーホールの所定の部位を切削加工する代わりに、スルーホールの所定の部位を酸化して絶縁物化させてもよい。以上のようにして、信号配線30−1とスルーホール20との間の断線状態が保たれている。
以上のように、スルーホール20に対して多層回路基板10の下面方向から例えばバックドリル加工を施し、信号配線30−1と信号配線30−2を使用する伝送路を選択できる。なお、バックドリル加工の深さは、多層回路基板10の内部に位置する信号配線30−1の配線層付近までとする。これにより、スルーホールにおいて余剰スタブとして作用する部位は、余剰スタブ40−1まで最小限に低減できる。このように、伝送路が選択できることに加えて、選択されなかった伝送路の影響を低減する効果を奏する。続いて、信号配線を選択する他の場合について説明する。
図3は、本発明の第1の実施形態に係る伝送路構造の別の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。他の信号配線として信号配線30−3を選択する場合には、多層回路基板10の上面方向からバックドリル加工をスルーホール20に対して施す。すなわち、バックドリル加工50−2の領域を形成する。その結果、信号配線30−2とスルーホール20とが断線状態にあり、信号配線30−3とスルーホール20とは接続状態のままにある。すなわち、信号配線30−1から信号配線30−3に至る配線経路が選択されている。ここで留意すべきは、信号配線30−1と信号配線30−2とは、スルーホール20に含まれる導体管を介して電気的に接続されている構成にある。つまり、分岐元の信号配線と分岐先の信号配線とは、同層内で直接接しておらず、異なる層間でスルーホールを介して電気的に接続している。このような構成によって、選択しない分岐先の信号配線30−2側からスルーホール20にバックドリル加工をした際、選択する分岐先の信号配線30−3と分岐元の信号配線30−1とが断線することを避けることができる。
なお、バックドリル加工の深さは、多層回路基板10の内部に位置する信号配線30−1の配線層付近までとする。これにより、スルーホールにおいて余剰スタブとして作用する部位は、余剰スタブ40−2まで最小限に低減できる。このように、伝送路が選択できることに加えて、選択されなかった伝送路の影響を低減する効果を奏する。
以上まとめると、図1に係る本発明の第1の実施形態に係る伝送路構造は、2つの信号配線のうちのいずれかを選択した構成となっている。この伝送路選択の対象となる伝送路構造(以後、基本構造と呼ぶ)は、スルーホールを分岐点とした伝送路の2経路分岐(1×2分岐)が基本になっている。伝送路の選択は、伝送路の選択の分岐点であるスルーホールに対して、バックドリル加工などの切削加工を施すことによって可能となる。そして、伝送路の選択は、多層基板の最上面および最下面の信号配線の場合だけに限らず、多層基板の内部層においても可能である。それに加えて、分岐点における余剰スタブが最小限となり、伝送路特性の劣化を低減することができる。なお、回路基板の伝送路を評価した後にその回路基板を変更する必要がなく、その回路基板にバックドリル加工を施しそのまま1つの伝送路を選択することができる。
また、本実施形態に係る伝送路選択方法は、複数の信号配線を誘電体層を挟んで互いに積層方向に離間して配置する。そして、積層方向に配置した導体管に複数の信号配線のうちの第1の信号配線と第2の信号配線および第3の信号配線を接続する。そして、導体管の第1の信号配線と第3の信号配線との接続箇所に挟まれた部位を除去することにより第2の信号配線の選択を行う。
また、本実施形態に係る伝送路製造方法は、複数の信号配線を誘電体層を挟んで互いに積層方向に離間して配置する。そして、複数の信号配線のうちの第1の信号配線と第2の信号配線および第3の信号配線間を、積層方向に一括して電気的に接続する。そして、第1の信号配線と第3の信号配線間の電気的な接続を除去し、第1の信号配線と第2の信号配線間の電気的な接続を残す。
ここで、関連する伝送路構造の構成に対する、本実施形態の効果を検証する。図11は、関連する伝送路構造の構成を示す図であり、伝送路を選択した状態における(a)は上面図、(b)は断面図である。この例では、伝送路上に、二つの分岐先である分岐先110−1、110−2を備える分岐点100を設けている。そして、二つに分岐する伝送路のそれぞれを途中で分断し、各伝送路の分断した部分の端部に一対の電極からなる、パッド120−1、パッド120−2をそれぞれ設けている。
例えば、分岐先110−1側のパッド120−1に、部品130を実装する。伝送路の分断箇所に部品130を実装することによって、分岐先110−1側の伝送路における分断箇所の導通を図り、その結果、分岐先110−1側の伝送路が選択される。他方、選択されなかった分岐先110−2については、分岐点から分岐先の分断部分までの伝送路が残存する。この伝送路の残存部分が、余剰スタブ40−5となる。
そうすると、関連する回路基板の伝送路構造では、伝送路の選択が可能であるのは、多層基板の最上面または最下面に配置された信号配線だけとなる。すなわち、多層基板の内部層においては伝送路の選択ができない。また、関連する回路基板の伝送路構造では、選択されなかった伝送路が高速伝送信号に対して悪影響を及ぼす。即ち、選択されなかった伝送路の分岐点から分岐先の分断部分が残存し、これが余剰スタブとして作用する。その結果、回路基板を伝送する高速伝送信号に対して、この余剰スタブが悪影響を及ぼす。特に、伝送路の選択肢が多肢になるほど、伝送路における高速伝送特性の劣化が顕著となる。
一方、本実施形態に係る伝送路構造では、上述したように、多層基板の最上面および最下面の信号配線の場合だけに限らず、多層基板の内部層においても可能である。それに加えて、分岐点における余剰スタブが最小限となり、伝送路特性の劣化を低減することができる。このように、本実施形態に係る伝送路構造は、伝送路選択の自由度が増大し、かつ、伝送路特性の劣化を低減することができる。
(第2の実施形態)
図4は、本発明の第2の実施形態に係る伝送路構造によって選択される多分岐の信号配線の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。上述の1×2の基本構造を3つ組み合わせて、4分岐(1×4)構造を構成するものである。具体的には、1×4構造は、1×2基本構造1−1、1−2、1−3の3つのうち、基本構造1−1を使ってまず2分岐し、その後段で1×2基本構造1−2と1×2基本構造1−3を使って4分岐する。ここで、基本構造1−2と1−3は多層回路基板の積層方向に重ねて配設し、これら基本構造の間でスルーホールを共通化している。
なお、1×2基本構造1−1、1−2、1−3の全てについて、分岐元の信号配線と分岐先の信号配線とは、同層内で直接接しておらず、異なる層間でスルーホールを介して電気的に接続されている、という先述のスルーホールと信号配線との接続位置関係(以後、ツリー状配置と呼ぶ)を満たしている。このツリー状配置によって、選択しない分岐先の信号配線側からスルーホールにバックドリル加工をした際、選択する分岐先の信号配線と分岐元の信号配線とが断線することを避けることができる。すなわち、4分岐構造の場合であっても、スルーホールにバックドリル加工を施すことによって、伝送路を選択することができる。さらに、第1の実施形態と同様に、分岐点における余剰スタブを低減することができる。
以上述べたように、本実施形態に係る伝送路構造は、多層回路基板の内部層における伝送路を選択した構成とすることができ、伝送路特性の劣化を低減することができる効果を奏する。
(第3の実施形態)
図5は、本発明の第3の実施形態に係る伝送路構造の対象となる多分岐の信号配線の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。上述の1×2の基本構造を3つ組み合わせて、4分岐構造(1×4)を構成するものである。具体的には、1×4構造は、1×2基本構造1−1、1−4、1−5の3つのうち、基本構造1−1を使ってまず2分岐し、その後段で1×2基本構造1−4と1−5を使って4分岐する。ここで、1×2基本構造1−4と1×2基本構造1−5は多層回路基板の面内方向に並べて配設し、これら基本構造の間でスルーホールを別箇としている。
なお、1×2基本構造1−1、1−4、1−5の全てについて、スルーホールと信号配線との接続位置関係は、第2の実施形態の場合と同様に、ツリー状配置を満たしている。このツリー状配置によって、選択しない分岐先の信号配線側からスルーホールにバックドリル加工をした際、選択する分岐先の信号配線と分岐元の信号配線とが断線することを避けることができる。さらに、第1の実施形態と同様に、分岐点における余剰スタブを低減することができる。
以上述べたように、本実施形態に係る伝送路構造は、多層回路基板の内部層における伝送路を選択した構成とすることができ、伝送路特性の劣化を低減することができる効果を奏する。なお、本実施形態では、第2の実施形態とは違って、分岐先の信号配線を同層内に複数配置し、同層内において信号配線を選択することができる。図5の例では、上面層において2つの信号配線のどちらか一方の選択が可能であり、また、下面層においても2つの信号配線のどちらか一方の選択が可能となっている。伝送路選択の自由度がさらに高まる。
(第4の実施形態)
図6は、本発明の第4の実施形態に係る伝送路構造の対象となる多分岐の信号配線の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。上述の1×2の基本構造3つと、中継用のスルーホール2つとを組み合わせて、1×4構造を構成するものである。本実施形態では、後述するように、スルーホールと信号配線との接続位置関係においてツリー状配置の制約は無い。1×4構造は、具体的には、1×2基本構造1−6、1−7、1−8の3つのうち、基本構造1−6を使ってまず2分岐し、その後段で1×2基本構造1−7と1−8を使って4分岐する。ここで、1×2基本構造1−7と1−8は、多層回路基板の面内方向に並べて配設し、これら基本構造の間でスルーホールを別箇としている。そして、1×2基本構造1−6と1×2基本構造1−7は中継用のスルーホール20−2を介して接続し、1×2基本構造1−6と1×2基本構造1−8は中継用のスルーホール20−4を介して接続している。
ここで、1×2基本構造1−6、1−7、1−8の全てについて、スルーホールと信号配線との接続位置関係は、ツリー状配置を必ずしも満たす必要はない。その理由は、中継用のスルーホールを介してこれら基本構造間の接続を行うので、選択しない分岐先の信号配線側からスルーホールにバックドリル加工をした際、選択する分岐先の信号配線と分岐元の信号配線とが断線することを避けることができるからである。次に、4つの信号配線の選択について説明する。
図7は、本発明の第4の実施形態に係る伝送路構造の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。例えば、信号配線30−2と信号配線30−5とを選択する場合には、多層回路基板10の下面方向からスルーホール20−1に対してバックドリル加工を施し、また、スルーホール20−3に対して多層回路基板10の下面方向からバックドリル加工を施す。バックドリル加工の深さは、それぞれ多層回路基板10の内部に位置する信号配線30−1の配線層付近および信号配線30−4の配線層付近までとする。
図7はこのようなバックドリル加工50−1、50−3を施した後の構成であり、信号配線30−1から信号配線30−5に至る伝送路が形成されている。そして、スルーホールにおいて余剰スタブとして作用する部位は、余剰スタブ40−1、40−3までの最小限の範囲に低減されている。以上のように、本実施形態に係る伝送路構造は、信号配線30−2と信号配線30−5を使用する伝送路を選択した構成とすることができ、選択されなかった伝送路の影響を低減する効果を奏する。続いて、他の信号配線を選択する場合について説明する。
図8は、本発明の第4の実施形態に係る伝送路構造の別の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。例えば、信号配線30−2と信号配線30−6とを選択する場合には、スルーホール20−1に対して多層回路基板10の下面方向からバックドリル加工を施し、また、スルーホール20−3に対して多層回路基板10の上面方向からバックドリル加工を施す。バックドリル加工の深さは、それぞれ多層回路基板10の内部に位置する信号配線30−1の配線層付近および信号配線30−4の配線層付近までとする。
図8はこのようなバックドリル加工50−1、50−4を施した後の構成であり、信号配線30−1から信号配線30−6に至る伝送路が形成されている。そして、スルーホールにおいて余剰スタブとして作用する部位は、余剰スタブ40−1、40−4までの最小限の範囲に低減されている。以上のように、図8に示した伝送路構造は、信号配線30−2と信号配線30−6を使用する伝送路を選択した構成とすることができ、選択されなかった伝送路の影響を低減する効果を奏する。続いて、他の信号配線を選択する場合について説明する。
図9は、本発明の第4の実施形態に係る伝送路構造の別の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。例えば、信号配線30−3と信号配線30−8とを選択する場合には、スルーホール20−1に対して多層回路基板10の上面方向からバックドリル加工を施し、また、スルーホール20−5に対して多層回路基板10の下面方向からバックドリル加工を施す。バックドリル加工の深さは、それぞれ多層回路基板10の内部に位置する信号配線30−1の配線層付近および信号配線30−7の配線層付近までとする。
図9はこのようなバックドリル加工50−3、50−2を施した後の構成であり、信号配線30−1から信号配線30−8に至る伝送路が形成されている。そして、スルーホールにおいて余剰スタブとして作用する部位は、余剰スタブ40−2、40−3までの最小限の範囲に低減されている。以上のように、図9に示した伝送路構造は、信号配線30−3と信号配線30−8を使用する伝送路を選択した構成とすることができ、選択されなかった伝送路の影響を低減する効果を奏する。続いて、他の信号配線を選択する場合について説明する。
図10は、本発明の第4の実施形態に係る伝送路構造の別の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。例えば、信号配線30−3と信号配線30−9とを選択する場合には、スルーホール20−1に対して多層回路基板10の上面方向からバックドリル加工を施し、また、スルーホール20−5に対して多層回路基板10の上面方向からバックドリル加工を施す。バックドリル加工の深さは、それぞれ多層回路基板10の内部に位置する信号配線30−1の配線層付近および信号配線30−7の配線層付近までとする。
図10はこのようなバックドリル加工50−4、50−2を施した後の構成であり、信号配線30−1から信号配線30−9に至る伝送路が形成されている。そして、スルーホールにおいて余剰スタブとして作用する部位は、余剰スタブ40−2、40−4までの最小限の範囲に低減されている。以上のように、図10に示した伝送路構造は、信号配線30−3と信号配線30−9を使用する伝送路を選択した構成とすることができ、選択されなかった伝送路の影響を低減する効果を奏する。
以上のように、本実施形態に係る伝送路構造を備えた回路基板は、1×4構造を構成するものであり、スルーホールにバックドリル加工を施すことによって伝送路が選択でき、さらに分岐点における余剰スタブを低減することができる。そして、回路基板の伝送路を評価した後にその回路基板を変更する必要がなく、その回路基板にバックドリル加工を施しそのまま1つの伝送路を選択することができる。また、分岐先の信号配線を同層内に複数配置し、同層内においてどちらか一方の信号配線を選択することができる。また、スルーホールと信号配線との接続位置関係においてツリー状配置等の制約は無く、伝送路構造の配置の自由度がさらに高まる。
(第5の実施形態)
本発明の最小構成に係る伝送路構造の構成について、図2を用いて説明する。
誘電体層を挟んで互いに積層方向に離間して配置した複数の信号配線である、信号配線30−1、30−2および30−3と、積層方向に配置した導体で筒状の形状をした導体管である、スルーホール20を有している。複数の信号配線のうちの第1の信号配線である30−1と、導体管であるスルーホール20を介して接続可能な、第2の信号配線である30−2および第3の信号配線である30−3を含んでいる。
例えば、第1の信号配線の接続先として、第2の信号配線を選択する場合には、誘電体層の下面方向から、ドリルによる切削加工を導体管に対して施す。そして、切削加工した跡には、空気あるいは樹脂などの絶縁物が充填されている。すると、第1の信号配線は導体管の一端と接続し、選択された第2の信号配線は導体管の他端と接続し、第3の信号配線は絶縁部を挟んで導体管と離間した配置となっている。
その結果、第3の信号配線と導体管とが断線状態にあり、第2の信号配線と導体管とは接続状態のままにある。すなわち、第1の信号配線から第2の信号配線に至る配線経路が選択された状態となっている。
このように、導体管に対して誘電体層の下面方向から例えばバックドリル加工を施し、第1の信号配線と第2の信号配線を使用する伝送路を選択できる。なお、バックドリル加工の深さは、誘電体層の内部に位置する第1の信号配線の配線層付近までとする。これにより、導体管において余剰スタブとして作用する部位を最小限に低減できる。このように、伝送路が選択できることに加えて、選択されなかった伝送路の影響を低減する効果を奏する。
以上のように、本実施形態係る最小構成の伝送路構造であっても、作用・効果を生じて課題を解決することができる。
以上、本発明の実施の形態について説明したが、本発明の実施方法は上記した形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形が可能である。例えば、本発明の実施形態に係る伝送路構造を備える回路基板にも適用可能である。また、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
1−1、1−2、1−3、1−4、1−5、1−6、1−7、1−8 1×2基本構造
10 多層回路基板
20、20−1、20−2、20−3、20−4、20−5 スルーホール
30、30−1、30−2、30−3、30−4、30−5、30−6、30−7、30−8、30−9 信号配線
40、40−1、40−2、40−3、40−4、40−5 余剰スタブ
50、50−1、50−2、50−3、50−4 バックドリル加工
60、60−1、60−2、60−3、60−4 導体層
70 誘電体
100 分岐点
110、110−1、110−2 分岐先
120、120−1、120−2 パッド
130 部品

Claims (8)

  1. 誘電体層を挟んで互いに積層方向に離間して配置した複数の信号配線と、
    前記積層方向に配置した導体管と、を有し、
    前記複数の信号配線は、第1の信号配線と、第2の信号配線と、第3の信号配線とを含み、
    前記第1の信号配線は、前記積層方向で前記第2の信号配線及び前記第3の信号配線の間に配置されるように、前記導体管に接続され、
    前記第1、2及び3の信号配線は、
    前記第2の信号配線又は前記第3の信号配線のうち、前記第2の信号配線を前記第1の信号配線に接続すると選択された場合、前記第1の信号配線および前記第3の信号配線の間の前記導体管の少なくとも一部が除去されるように設けられると共に、
    前記第2の信号配線または前記第3の信号配線のうち、前記第3の信号配線を前記第1の信号配線に接続すると選択された場合、前記第1の信号配線および前記第2の信号配線の間の前記導体管の少なくとも一部が除去されるように設けられ、
    前記第2の信号配線又は前記第3の信号配線のうちで、選択された信号配線は、前記導体管に電気的に接続されず、
    前記第2の信号配線又は前記第3の信号配線のうちで、選択されなかった信号配線は、前記導体管に電気的に接続されることを特徴とする伝送路構造。
  2. 前記第2の信号配線又は前記第3の信号配線のうちで選択されなかった信号配線は、前記第2の信号配線又は前記第3の信号配線のうちで選択されなかった信号配線と前記導体管との間に絶縁部が設けられることによって、前記導体管と電気的に接続されないことを特徴とする請求項1に記載の伝送路構造。
  3. 前記絶縁部は、誘電体層内に配置した空洞領域を含むことを特徴とする請求項2に記載の伝送路構造。
  4. 請求項1に記載した伝送路構造である基本構造を複数含み、
    前記基本構造は前記積層方向に重ねて配設され、
    前記重ねて配設した基本構造は、該基本構造が備える導体管を共有し、
    複数の前記基本構造は2のN乗(Nは自然数)個ずつ多段に接続されることを特徴とする伝送路構造。
  5. 前記請求項1に記載した伝送路構造である基本構造を複数含み、
    前記基本構造は前記誘電体層の同層内に並設され、
    複数の前記基本構造は2のN乗(Nは自然数)個ずつ多段に接続されることを特徴とする伝送路構造。
  6. 一の前記請求項1に記載した伝送路構造である基本構造と他の前記基本構造との信号配線の中継を行う中継用スルーホールをさらに含み、
    複数の前記基本構造は前記誘電体層の同層内に並設され、
    前記中継用スルーホールは導体管を含み、複数の前記基本構造と同層内に並設され、
    一の前記基本構造と他の前記基本構造とは、前記中継用スルーホールを介して接続されることを特徴とする伝送路構造。
  7. 誘電体層を挟んで互いに積層方向に離間して複数の信号配線を配置し、
    前記複数の信号配線に含まれる第1の信号配線と第2の信号配線と第3の信号配線を、前記第1の信号配線が前記積層方向で、前記第2の信号配線と前記導体管との接続部及び前記第3の信号配線と前記導体管との接続部の間に設けられるように、前記積層方向に延在する導体管に電気的に接続し、
    前記第1の信号配線および前記第3の信号配線の間の前記導体管の少なくとも一部、若しくは、前記第1の信号配線および前記第2の信号配線の間の前記導体管の少なくとも一部を除去することが可能である場合において、
    前記第2の信号配線および第3の信号配線のうち選択された信号配線と前記第1の信号配線の間の導体管を除去せず、
    前記第2の信号配線および第3の信号配線のうち選択されなかった信号配線と前記第1の信号配線の間の導体管の少なくとも一部を除去し、
    前記第2の信号配線および前記第3の信号配線のうち選択された信号配線のみを前記第1の信号配線に電気的に接続する伝送路製造方法。
  8. 前記導体管の除去は、バックドリル加工によって行われることを特徴とする請求項7に記載の伝送路製造方法。
JP2016174218A 2016-09-07 2016-09-07 伝送路構造、その製造方法、および伝送路選択方法 Active JP6296125B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016174218A JP6296125B2 (ja) 2016-09-07 2016-09-07 伝送路構造、その製造方法、および伝送路選択方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016174218A JP6296125B2 (ja) 2016-09-07 2016-09-07 伝送路構造、その製造方法、および伝送路選択方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013239099A Division JP2015099854A (ja) 2013-11-19 2013-11-19 伝送路構造、その製造方法、および伝送路選択方法

Publications (2)

Publication Number Publication Date
JP2017005266A true JP2017005266A (ja) 2017-01-05
JP6296125B2 JP6296125B2 (ja) 2018-03-20

Family

ID=57754496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016174218A Active JP6296125B2 (ja) 2016-09-07 2016-09-07 伝送路構造、その製造方法、および伝送路選択方法

Country Status (1)

Country Link
JP (1) JP6296125B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019071318A (ja) * 2017-10-06 2019-05-09 日立化成株式会社 多層配線板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158381A (ja) * 2001-11-19 2003-05-30 Nec Corp 多層配線基板およびその製造方法
JP2005183649A (ja) * 2003-12-19 2005-07-07 Hitachi Ltd 多層配線基板
JP2010537402A (ja) * 2007-08-13 2010-12-02 フォース テン ネットワークス,インク. 複口径ドリル加工スルーホールおよびバイアを用いたバックプレーン搭載高速ルータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158381A (ja) * 2001-11-19 2003-05-30 Nec Corp 多層配線基板およびその製造方法
JP2005183649A (ja) * 2003-12-19 2005-07-07 Hitachi Ltd 多層配線基板
JP2010537402A (ja) * 2007-08-13 2010-12-02 フォース テン ネットワークス,インク. 複口径ドリル加工スルーホールおよびバイアを用いたバックプレーン搭載高速ルータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019071318A (ja) * 2017-10-06 2019-05-09 日立化成株式会社 多層配線板及びその製造方法

Also Published As

Publication number Publication date
JP6296125B2 (ja) 2018-03-20

Similar Documents

Publication Publication Date Title
US3568000A (en) Multilayer printed circuit
US9635761B2 (en) Sleeved coaxial printed circuit board vias
JP6526069B2 (ja) 多層基板における信号結合
US7057115B2 (en) Multilayered circuit board for high-speed, differential signals
CN102860140A (zh) 各层通过导电通孔互连的电路板
JP6125274B2 (ja) 電子回路および電子機器
US10045435B2 (en) Concentric vias and printed circuit board containing same
JP6296125B2 (ja) 伝送路構造、その製造方法、および伝送路選択方法
US6778037B1 (en) Means for handling high-frequency energy
US9565750B2 (en) Wiring board for mounting a semiconductor element
JP2015050679A (ja) 高周波伝送線路
JP6338784B1 (ja) ノイズフィルタ
JP2015099854A (ja) 伝送路構造、その製造方法、および伝送路選択方法
JP2010093018A (ja) 配線基板
JP2015002136A (ja) 接続部材および接続部材付きフラットケーブル
JP6013296B2 (ja) 高周波伝送線路
JP2006108741A (ja) 高周波電力分配合成器
WO2021052327A1 (zh) 一种电路板
US20170064814A1 (en) Signal wiring board
US20060118332A1 (en) Multilayered circuit board for high-speed, differential signals
JP2016046516A (ja) 配線基板及び電子機器
JP5767622B2 (ja) 高周波接続線路
TW201537821A (zh) 信號傳輸線結構及其應用之電子裝置
JP2011044847A (ja) 多層回路及びパッケージ
CN101389181B (zh) 传输差动对的半导体基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180205

R150 Certificate of patent or registration of utility model

Ref document number: 6296125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150