JP6296125B2 - 伝送路構造、その製造方法、および伝送路選択方法 - Google Patents
伝送路構造、その製造方法、および伝送路選択方法 Download PDFInfo
- Publication number
- JP6296125B2 JP6296125B2 JP2016174218A JP2016174218A JP6296125B2 JP 6296125 B2 JP6296125 B2 JP 6296125B2 JP 2016174218 A JP2016174218 A JP 2016174218A JP 2016174218 A JP2016174218 A JP 2016174218A JP 6296125 B2 JP6296125 B2 JP 6296125B2
- Authority
- JP
- Japan
- Prior art keywords
- signal wiring
- transmission line
- signal
- conductor tube
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
次に、本発明を実施するための形態について図面を参照して説明する。なお、以下の説明では、同じ機能を有するものには同じ符号をつけ、その説明を省略する場合がある。まず、伝送路の選択について説明する。
図4は、本発明の第2の実施形態に係る伝送路構造によって選択される多分岐の信号配線の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。上述の1×2の基本構造を3つ組み合わせて、4分岐(1×4)構造を構成するものである。具体的には、1×4構造は、1×2基本構造1−1、1−2、1−3の3つのうち、基本構造1−1を使ってまず2分岐し、その後段で1×2基本構造1−2と1×2基本構造1−3を使って4分岐する。ここで、基本構造1−2と1−3は多層回路基板の積層方向に重ねて配設し、これら基本構造の間でスルーホールを共通化している。
図5は、本発明の第3の実施形態に係る伝送路構造の対象となる多分岐の信号配線の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。上述の1×2の基本構造を3つ組み合わせて、4分岐構造(1×4)を構成するものである。具体的には、1×4構造は、1×2基本構造1−1、1−4、1−5の3つのうち、基本構造1−1を使ってまず2分岐し、その後段で1×2基本構造1−4と1−5を使って4分岐する。ここで、1×2基本構造1−4と1×2基本構造1−5は多層回路基板の面内方向に並べて配設し、これら基本構造の間でスルーホールを別箇としている。
図6は、本発明の第4の実施形態に係る伝送路構造の対象となる多分岐の信号配線の構成を示す図であり、(a)は上面図、(b)は断面図、(c)は下面図である。上述の1×2の基本構造3つと、中継用のスルーホール2つとを組み合わせて、1×4構造を構成するものである。本実施形態では、後述するように、スルーホールと信号配線との接続位置関係においてツリー状配置の制約は無い。1×4構造は、具体的には、1×2基本構造1−6、1−7、1−8の3つのうち、基本構造1−6を使ってまず2分岐し、その後段で1×2基本構造1−7と1−8を使って4分岐する。ここで、1×2基本構造1−7と1−8は、多層回路基板の面内方向に並べて配設し、これら基本構造の間でスルーホールを別箇としている。そして、1×2基本構造1−6と1×2基本構造1−7は中継用のスルーホール20−2を介して接続し、1×2基本構造1−6と1×2基本構造1−8は中継用のスルーホール20−4を介して接続している。
本発明の最小構成に係る伝送路構造の構成について、図2を用いて説明する。
10 多層回路基板
20、20−1、20−2、20−3、20−4、20−5 スルーホール
30、30−1、30−2、30−3、30−4、30−5、30−6、30−7、30−8、30−9 信号配線
40、40−1、40−2、40−3、40−4、40−5 余剰スタブ
50、50−1、50−2、50−3、50−4 バックドリル加工
60、60−1、60−2、60−3、60−4 導体層
70 誘電体
100 分岐点
110、110−1、110−2 分岐先
120、120−1、120−2 パッド
130 部品
Claims (8)
- 誘電体層を挟んで互いに積層方向に離間して配置した複数の信号配線と、
前記積層方向に配置した導体管と、を有し、
前記複数の信号配線は、第1の信号配線と、第2の信号配線と、第3の信号配線とを含み、
前記第1の信号配線は、前記積層方向で前記第2の信号配線及び前記第3の信号配線の間に配置されるように、前記導体管に接続され、
前記第1、2及び3の信号配線は、
前記第2の信号配線又は前記第3の信号配線のうち、前記第2の信号配線を前記第1の信号配線に接続すると選択された場合、前記第1の信号配線および前記第3の信号配線の間の前記導体管の少なくとも一部が除去されるように設けられると共に、
前記第2の信号配線または前記第3の信号配線のうち、前記第3の信号配線を前記第1の信号配線に接続すると選択された場合、前記第1の信号配線および前記第2の信号配線の間の前記導体管の少なくとも一部が除去されるように設けられ、
前記第2の信号配線又は前記第3の信号配線のうちで、選択された信号配線は、前記導体管に電気的に接続され、
前記第2の信号配線又は前記第3の信号配線のうちで、選択されなかった信号配線は、
前記導体管に電気的に接続されないことを特徴とする伝送路構造。 - 前記第2の信号配線又は前記第3の信号配線のうちで選択されなかった信号配線は、前記第2の信号配線又は前記第3の信号配線のうちで選択されなかった信号配線と前記導体管との間に絶縁部が設けられることによって、前記導体管と電気的に接続されないことを特徴とする請求項1に記載の伝送路構造。
- 前記絶縁部は、誘電体層内に配置した空洞領域を含むことを特徴とする請求項2に記載の伝送路構造。
- 請求項1に記載した伝送路構造である基本構造を複数含み、
前記基本構造は前記積層方向に重ねて配設され、
前記重ねて配設した基本構造は、該基本構造が備える導体管を共有し、
複数の前記基本構造は2のN乗(Nは自然数)個ずつ多段に接続されることを特徴とする伝送路構造。 - 前記請求項1に記載した伝送路構造である基本構造を複数含み、
前記基本構造は前記誘電体層の同層内に並設され、
複数の前記基本構造は2のN乗(Nは自然数)個ずつ多段に接続されることを特徴とする伝送路構造。 - 一の前記請求項1に記載した伝送路構造である基本構造と他の前記基本構造との信号配線の中継を行う中継用スルーホールをさらに含み、
複数の前記基本構造は前記誘電体層の同層内に並設され、
前記中継用スルーホールは導体管を含み、複数の前記基本構造と同層内に並設され、
一の前記基本構造と他の前記基本構造とは、前記中継用スルーホールを介して接続されることを特徴とする伝送路構造。 - 誘電体層を挟んで互いに積層方向に離間して複数の信号配線を配置し、前記積層方向に導体管を配置し、
前記複数の信号配線に含まれる第1の信号配線と第2の信号配線と第3の信号配線を、
前記第1の信号配線が前記積層方向で、前記第2の信号配線と前記導体管との接続部及び
前記第3の信号配線と前記導体管との接続部の間に設けられるように、前記積層方向に延
在する導体管に電気的に接続し、
前記第1の信号配線および前記第3の信号配線の間の前記導体管の少なくとも一部、若
しくは、前記第1の信号配線および前記第2の信号配線の間の前記導体管の少なくとも一
部を除去することが可能である場合において、
前記第2の信号配線および第3の信号配線のうち選択された信号配線と前記第1の信号
配線の間の導体管を除去せず、
前記第2の信号配線および第3の信号配線のうち選択されなかった信号配線と前記第1
の信号配線の間の導体管の少なくとも一部を除去し、
前記第2の信号配線および前記第3の信号配線のうち選択された信号配線のみを前記第
1の信号配線に電気的に接続する伝送路製造方法。
- 前記導体管の除去は、バックドリル加工によって行われることを特徴とする請求項7に記載の伝送路製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016174218A JP6296125B2 (ja) | 2016-09-07 | 2016-09-07 | 伝送路構造、その製造方法、および伝送路選択方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016174218A JP6296125B2 (ja) | 2016-09-07 | 2016-09-07 | 伝送路構造、その製造方法、および伝送路選択方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013239099A Division JP2015099854A (ja) | 2013-11-19 | 2013-11-19 | 伝送路構造、その製造方法、および伝送路選択方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017005266A JP2017005266A (ja) | 2017-01-05 |
JP6296125B2 true JP6296125B2 (ja) | 2018-03-20 |
Family
ID=57754496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016174218A Active JP6296125B2 (ja) | 2016-09-07 | 2016-09-07 | 伝送路構造、その製造方法、および伝送路選択方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6296125B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019071318A (ja) * | 2017-10-06 | 2019-05-09 | 日立化成株式会社 | 多層配線板及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3797205B2 (ja) * | 2001-11-19 | 2006-07-12 | 日本電気株式会社 | 多層配線基板およびその製造方法 |
JP4259311B2 (ja) * | 2003-12-19 | 2009-04-30 | 株式会社日立製作所 | 多層配線基板 |
US8158892B2 (en) * | 2007-08-13 | 2012-04-17 | Force10 Networks, Inc. | High-speed router with backplane using muli-diameter drilled thru-holes and vias |
-
2016
- 2016-09-07 JP JP2016174218A patent/JP6296125B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017005266A (ja) | 2017-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7057115B2 (en) | Multilayered circuit board for high-speed, differential signals | |
CN102860140A (zh) | 各层通过导电通孔互连的电路板 | |
JP2020521393A (ja) | 遮蔽されたマイクロ波伝送線路 | |
JP6125274B2 (ja) | 電子回路および電子機器 | |
SE522404C2 (sv) | Riktkopplare | |
US10045435B2 (en) | Concentric vias and printed circuit board containing same | |
JP6296125B2 (ja) | 伝送路構造、その製造方法、および伝送路選択方法 | |
JP6013297B2 (ja) | 高周波伝送線路 | |
US9565750B2 (en) | Wiring board for mounting a semiconductor element | |
US6778037B1 (en) | Means for handling high-frequency energy | |
JP6338784B1 (ja) | ノイズフィルタ | |
JP2009212400A (ja) | 高周波パッケージ | |
JP5835274B2 (ja) | 接続部材および接続部材付きフラットケーブル | |
JP2010093018A (ja) | 配線基板 | |
JP2015099854A (ja) | 伝送路構造、その製造方法、および伝送路選択方法 | |
JP6013296B2 (ja) | 高周波伝送線路 | |
US20060118332A1 (en) | Multilayered circuit board for high-speed, differential signals | |
US20170064814A1 (en) | Signal wiring board | |
JP2014154593A (ja) | 高周波パッケージ | |
JP2016046516A (ja) | 配線基板及び電子機器 | |
JP5152307B2 (ja) | 交差回路及びそれを用いた180度ハイブリッド回路 | |
CN112512208A (zh) | 一种电路板 | |
JP5767622B2 (ja) | 高周波接続線路 | |
JP2020099026A (ja) | インピーダンス補償回路 | |
JP2011044847A (ja) | 多層回路及びパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6296125 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |