CN114297113B - 信号传输的通道结构 - Google Patents

信号传输的通道结构 Download PDF

Info

Publication number
CN114297113B
CN114297113B CN202011186421.XA CN202011186421A CN114297113B CN 114297113 B CN114297113 B CN 114297113B CN 202011186421 A CN202011186421 A CN 202011186421A CN 114297113 B CN114297113 B CN 114297113B
Authority
CN
China
Prior art keywords
channel structure
pad
layer
path
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011186421.XA
Other languages
English (en)
Other versions
CN114297113A (zh
Inventor
蔡昆宏
林钰展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wistron Corp
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Publication of CN114297113A publication Critical patent/CN114297113A/zh
Application granted granted Critical
Publication of CN114297113B publication Critical patent/CN114297113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文提供一种信号传输的通道结构，用于信号传输，包含有一第一共同接垫，设置于一第一层；一第二共同接垫，设置于一第二层；一导孔，用来电性连接该第一共同接垫及该第二共同接垫；一第一装置路径接垫，设置于该第二层且位于该第二共同接垫的一第一方向上；以及一第二装置路径接垫，设置于该第二层且位于该第二共同接垫的一第二方向上；其中，该通道结构包含一第一电性元件电性耦接于该第二共同接垫与该第一装置路径接垫之间，或包含一第二电性元件电性耦接于该第二共同接垫与该第二装置路径接垫之间。本文提供的信号传输的通道结构可维持高速信号品质且缩小电路空间的通道结构。

Description

信号传输的通道结构
技术领域
本发明指一种用于信号传输的通道结构，尤指一种可维持高速信号品质且缩小电路空间的通道结构。
背景技术
在快捷周边组件互连(Peripheral Component Interconnect Express，PCIe)通道结构中，一主机(Host)与一装置间通过一对高速差动传输线传递快捷周边组件互连信号，通道中会依照规范设置一交流耦合电容。在实际设计中，现有技术会遇到主机只与两个装置中一者通过通道连接的情形，此时可通过将两个装置路径接到同一主机的接口，再通过只在两个装置路径中一者形成完整装置路径与相对应装置电性连接，此设计只使用一主机接口，且主机端部分走线可共用而简化整体设计。
在实务上，可通过装置路径是否配置元件形成完整装置路径，并搭配适当的布局方式来达成主机只与两个装置中一者通过通道连接。然而，在高速信号的设计下，信号完整性很容易受到通道结构的影响，信号可能在经过通道结构后造成信号品质下降。
有鉴于此，现有技术实有改进的必要。
发明内容
因此，本发明的主要目的即在于提供一种可维持高速信号品质且缩小电路空间的通道结构。
本发明揭露一种信号传输的通道结构，用于信号传输。该通道结构包含有一第一共同接垫，设置于一第一层；一第二共同接垫，设置于一第二层；一导孔，用来电性连接该第一共同接垫及该第二共同接垫；一第一装置路径接垫，设置于该第二层且位于该第二共同接垫的一第一方向上；以及一第二装置路径接垫，设置于该第二层且位于该第二共同接垫的一第二方向上；其中，该通道结构包含一第一电性元件电性耦接于该第二共同接垫与该第一装置路径接垫之间，或包含一第二电性元件电性耦接于该第二共同接垫与该第二装置路径接垫之间。
本文提供的信号传输的通道结构可维持高速信号品质且缩小电路空间的通道结构。
附图说明
图1A为一通道结构的侧视图。
图1B及图1C为通道结构的不同完整装置路径的上视图。
图2A为本发明实施例一通道结构的侧视图。
图2B及图2C为通道结构的不同完整装置路径的上视图。
图3为不同完整装置路径的输入损耗模拟的示意图。
附图符号说明：
10,20:通道结构；
H,H’:主机；
D1,D2,D1’,D2’:装置；
INT:上层输入；
OUTT:上层输出；
OUTB:下层输出；
C1,C2:电容；
P1～P4:接垫；
V,V’:导孔；
PA1,PA2,PA1’,PA2’:完整装置路径；
INB:下层输入；
OUTT1,OUTT2:上层输出；
CP1,CP2:共同接垫；
DP1,DP2:装置路径接垫；
C1’,C2’:电性元件。
具体实施方式
请参考图1A至图1C，图1A为一通道结构10的侧视图，图1B及图1C为通道结构10的不同完整装置路径的上视图。图1A绘示耦接于一主机(Host)H的一上层输入INT与耦接于一装置D1的一上层输出OUTT或耦接于一装置D2的一下层输出OUTB之间未配置元件形成完整装置路径的基本架构。在此情况下，如图1B所示，当将两电容C1分别配置(如通过焊接将电容C1上件)于通道结构10内侧两接垫P1、P2间时，可经由接垫P1、电容C1及接垫P2在主机H与装置D1间形成一完整装置路径PA1。另一方面，如图1C所示，当将两电容C2分别配置于通道结构10外侧两接垫P3、P4间时，可经由接垫P1、接垫P3、电容C2、接垫P4及导孔(Via)V在主机H与装置D2间形成一完整装置路径PA2。
在此结构下，通道结构10在形成完整装置路径PA1时，在接垫P1旁信号不应通过的残段(stud)S，及空接垫P3的电容效应，皆会影响高频特性。另一方面，通道结构10在形成完整装置路径PA2时，完整装置路径PA2需经过空接垫P1及经穿孔V换层，而且走在外侧距离较远无法维持差动线，高频特性会比较完整装置路径PA1差，而需分别对非对称的完整装置路径PA1、PA2进行分析。如此一来，通道结构10可能会影响到系统可靠度及设计弹性。
请参考图2A至图2C，图2A为本发明实施例一通道结构20的侧视图，图2B及图2C为通道结构20的不同完整装置路径的上视图。图2A绘示耦接于一主机H’的一下层输入INB与耦接于一装置D1’的一上层输出OUTT1或耦接于一装置D2’的一上层输出OUTT2之间未配置元件形成完整装置路径的基本架构。通道结构20包含有共同接垫CP1、CP2、导孔V’、装置路径接垫DP1、DP2，共同接垫CP1设置于一第一层(如一下层)且电性连接于下层输入INB，共同接垫CP2设置于一第二层(如一上层)，导孔V’电性连接共同接垫CP1、CP2，因此第一层与第二层的元件可通过共同接垫CP1、CP2与导孔V’所形成的导孔在垫(Via-in-pad)电性连接；装置路径接垫DP1设置于第二层且位于共同接垫CP2的一第一方向上，而装置路径接垫DP2设置于第二层且位于共同接垫CP2的一第二方向上，其中，第二方向为第一方向的一相反方向，且第一方向与第二方向大致垂直于下层输入INB的一信号输入方向。
在此情况下，如图2B所示，通道结构20可包含电性元件C1’电性耦接(如通过焊接将电性元件C1’上件)于共同接垫CP2与装置路径接垫DP1之间，以经由共同接垫CP1、导孔V’、共同接垫CP2、电性元件C1’及装置路径接垫DP1在主机H’与装置D1’间形成一完整装置路径PA1’。另一方面，如图2C所示，通道结构20可包含电性元件C2’电性耦接(如通过焊接将电性元件C2’上件)于共同接垫CP2与装置路径接垫DP2之间，以经由共同接垫CP1、导孔V’、共同接垫CP2、电性元件C2’及装置路径接垫DP2在主机H’与装置D2’间形成一完整装置路径PA2’。如此一来，本发明可以较精简的电路结构将主机连接至两装置中一者，且可改善高频特性的不良影响。
详细来说，相较于通道结构10中非对称的完整装置路径PA1、PA2，通道结构20的完整装置路径PA1’、PA2’相对于信号输入方向大致为相反方向的对称结构，因此完整装置路径PA1’、PA2’的信号特性相当接近，而可简化整体系统设计不需对两个通道分别作分析。此外，使用完整装置路径PA1’、PA2’中一路径时，未使用的另一路径的元件不会在所使用的路径上产生残段或空的接垫，因此不影响通道的高频特性。再者，完整装置路径PA1’、PA2’共用共同接垫CP1、CP2与导孔V’所形成的导孔在垫，因此通道结构20所使用的空间较小。
值得注意的是，上述实施例主要在于共用共同接垫CP1、CP2与导孔V’所形成的导孔在垫，并在不同方向上配置电性元件C1’、C2’形成大致对称的完整装置路径PA1、PA2，以简化电路并改善高频特性。本领域具通常知识者当可据以进行修饰或变化，而不限于此。举例来说，通道结构20可用于快捷周边组件互连(Peripheral Component InterconnectExpress，PCIe)通道，但亦可用于其它信号通道。再者，在快捷周边组件互连通道中，会依照规范设置一交流耦合电容，因此电性元件C1’、C2’可以电容形式实现，但在其它实施例中，亦可以电阻实现。此外，通道结构20可用于高速差动信号传输，因此上述实施例绘示成对的接垫、导孔及线路，但在其它传输方式中，亦可以非成对的接垫、导孔及线路实现。除此之外，上述实施例中第二方向为第一方向的相反方向，且第一方向与第二方向大致垂直于信号输入方向，以形成大致对称的完整装置路径PA1、PA2，但在其它实施例中第一方向与第二方向可形成大致对称的结构即可，而不限于此。
另一方面，在上述实施例中，通道结构20用于高速信号传输，因此通常仅配置电性元件C1’、C2’当中一者，使主机H’与装置D1’、D2’当中一者之间形成完整装置路径，但在低速信号传输时，亦可同时配置电性元件C1’、C2’，使主机H’与装置D1’、D2’之间皆形成完整装置路径。另外，在上述实施例中，信号输入的第一层绘示为下层而信号输出及配置电性元件C1’、C2’的第二层绘示为上层，但在其它实施例中，在多层板的设计中也可从内层输入信号，若欲由一内层输出信号，由于配置电性元件C1’、C2’的第二层需设置在上层，通道结构20需另包含一输出导孔电性耦接于第二层的装置路径接垫DP1或装置路径接垫DP2与一第三层之间，以于第三层(即内层)输出信号。
关于通道结构10的完整装置路径PA1、PA2与通道结构20的完整装置路径PA1’、PA2’的输出效能比较，观察通道结构10、20可知，完整装置路径PA1’相较完整装置路径PA1另包含导孔V’但不具有残段S，及空接垫P3，而完整装置路径PA2’相较完整装置路径PA2不具有空接垫P1且不需外绕走线，且完整装置路径PA1、PA2大致对称且输出在同一层，因此可预期完整装置路径PA2’较完整装置路径PA2改善较多，而完整装置路径PA1’因另包含导孔V’，在高频特性上会受影响。
具体而言，请参考图3，图3为完整装置路径PA1、PA2、PA1’、PA2’的输入损耗模拟的示意图。如图3所示，通道结构20的完整装置路径PA1’、PA2’因大致对称，因此输出确实如预期在所有频率都有很一致的特性。此外，完整装置路径PA1’、PA2’在6GHz以下的特性与完整装置路径PA1相似，但在22GHz以上，因另包含导孔V’而特性较差。再者，完整装置路径PA1’、PA2’在3GHz以下的特性与完整装置路径PA2相似，但超过3GHz的特性较佳。
在此情况下，完整装置路径PA1’、PA2’可适用低速或高速信号，且对常见的高速信号不会有明显的影响，惟需要适用到更高速的信号(如20Gbps以上)，需要再对接垫和导孔的设计做最佳化调整。此外，在快捷周边组件互连第三代设计中，4GHz(为奈奎斯特频率，Nyquist Frequency)以下的特性相当重要，完整装置路径PA2的输出在此已受影响，在未来更高速的信号影响会更明显。相较之下，完整装置路径PA1’、PA2’可将输出都维持得很好，在10GHz以上才明显下降，因此在目前常见的高速信号应用中都可具有较佳效能。
综上所述，本发明可共用共同接垫CP1、CP2与导孔V’所形成的导孔在垫，并在不同方向上配置电性元件C1’、C2’形成大致对称的完整装置路径PA1、PA2，以简化电路并改善高频特性。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种信号传输的通道结构，用于信号传输，其特征在于，包含有：
一第一共同接垫，设置于一第一层；
一第二共同接垫，设置于一第二层；
一导孔，用来电性连接该第一共同接垫及该第二共同接垫；
一第一装置路径接垫，设置于该第二层且位于该第二共同接垫的一第一方向上；以及
一第二装置路径接垫，设置于该第二层且位于该第二共同接垫的一第二方向上；
其中，该通道结构包含一第一电性元件电性耦接于该第二共同接垫与该第一装置路径接垫之间，或包含一第二电性元件电性耦接于该第二共同接垫与该第二装置路径接垫之间；
该第一共同接垫连接主机，该第一装置路径接垫连接第一装置，该第二装置路径接垫连接第二装置；
该通道结构与第一装置的完整装置路径以及该通道结构与第二装置的完整装置路径相对于主机提供的信号的输入方向为相反方向的对称结构，能够使得主机与第一装置的连接路径以及主机与第二装置的连接路径的信号特性相当接近，每次仅使用一路径，未使用的另一路径的元件不会在所使用的路径上产生残段或空的接垫。
2.如权利要求1所述的通道结构，其特征在于，该第二方向为该第一方向的一相反方向，且该第一方向与该第二方向垂直于一信号输入方向。
3.如权利要求1所述的通道结构，其特征在于，该第一方向与该第二方向垂直于一信号输入方向。
4.如权利要求1所述的通道结构，其特征在于，该通道结构用于一快捷周边组件互连通道。
5.如权利要求1所述的通道结构，其特征在于，该第一电性元件及该第二电性元件为电容或电阻。
6.如权利要求1所述的通道结构，其特征在于，该通道结构用于高速差动信号传输。
7.如权利要求1所述的通道结构，其特征在于，该通道结构包含该第一电性元件及该第二电性元件。
8.如权利要求1所述的通道结构，其特征在于，该第一层为一下层，而该第二层为一上层。
9.如权利要求1所述的通道结构，其特征在于，该通道结构另包含一输出导孔，电性耦接于该第二层的该第一装置路径接垫或该第二装置路径接垫与一第三层之间。
10.如权利要求9所述的通道结构，其特征在于，该第三层为一内层。
CN202011186421.XA 2020-10-08 2020-10-30 信号传输的通道结构 Active CN114297113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109134888 2020-10-08
TW109134888A TWI756860B (zh) 2020-10-08 2020-10-08 訊號傳輸之通道結構

Publications (2)

Publication Number Publication Date
CN114297113A CN114297113A (zh) 2022-04-08
CN114297113B true CN114297113B (zh) 2024-05-03

Family

ID=80963821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011186421.XA Active CN114297113B (zh) 2020-10-08 2020-10-30 信号传输的通道结构

Country Status (3)

Country Link
US (1) US11348868B2 (zh)
CN (1) CN114297113B (zh)
TW (1) TWI756860B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751691B1 (en) * 1998-10-27 2004-06-15 Koninklijke Philips Electronics N.V. Arrangement for data transfer between a computer and peripheral device or other data processing device
TW200618704A (en) * 2004-11-24 2006-06-01 Via Tech Inc Signal transmission structure and circuit substrate thereof
US8026608B2 (en) * 2009-03-24 2011-09-27 General Electric Company Stackable electronic package
CN102291931A (zh) * 2011-03-23 2011-12-21 威盛电子股份有限公司 差动对信号传输结构、线路板及电子模块
CN102316663A (zh) * 2010-07-01 2012-01-11 启碁科技股份有限公司 具有跳线结构的电路板
TW201225751A (en) * 2010-12-09 2012-06-16 Hon Hai Prec Ind Co Ltd Printed circuit board having high-speed differential signal layout configuration
CN103176925A (zh) * 2011-12-20 2013-06-26 宏碁股份有限公司 接口装置的数据流量分析管理装置、系统与方法
US9722012B1 (en) * 2016-09-02 2017-08-01 Qualcomm Incorporated Circuits and methods providing mutual capacitance in vertical electrical connections
JP2019201197A (ja) * 2018-05-11 2019-11-21 株式会社Ｓｏｋｅｎ 層間伝送線路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1394554B1 (en) * 2002-08-30 2011-11-02 STMicroelectronics Srl Process for the fabrication of a threshold acceleration sensor
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad
US20120313873A1 (en) * 2011-06-09 2012-12-13 3M Innovative Properties Company Touch sensitive device with multilayer electrode and underlayer
JP5942273B2 (ja) * 2013-01-29 2016-06-29 パナソニックＩｐマネジメント株式会社 無線モジュール及び無線モジュールの製造方法
WO2015068225A1 (ja) * 2013-11-06 2015-05-14 株式会社日立製作所 信号伝送回路及びプリント基板
US10453795B2 (en) * 2015-12-26 2019-10-22 Intel Corporation Microprocessor package with first level die bump ground webbing structure
US10038025B2 (en) * 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10446487B2 (en) * 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
KR20180070218A (ko) * 2016-12-16 2018-06-26 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
US10056922B1 (en) * 2017-06-14 2018-08-21 Infineon Technologies Ag Radio frequency device modules and methods of formation thereof
US11862547B2 (en) * 2020-02-28 2024-01-02 Intel Corporation Differential crosstalk self-cancelation in stackable structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751691B1 (en) * 1998-10-27 2004-06-15 Koninklijke Philips Electronics N.V. Arrangement for data transfer between a computer and peripheral device or other data processing device
TW200618704A (en) * 2004-11-24 2006-06-01 Via Tech Inc Signal transmission structure and circuit substrate thereof
US8026608B2 (en) * 2009-03-24 2011-09-27 General Electric Company Stackable electronic package
CN102316663A (zh) * 2010-07-01 2012-01-11 启碁科技股份有限公司 具有跳线结构的电路板
TW201225751A (en) * 2010-12-09 2012-06-16 Hon Hai Prec Ind Co Ltd Printed circuit board having high-speed differential signal layout configuration
CN102291931A (zh) * 2011-03-23 2011-12-21 威盛电子股份有限公司 差动对信号传输结构、线路板及电子模块
CN103176925A (zh) * 2011-12-20 2013-06-26 宏碁股份有限公司 接口装置的数据流量分析管理装置、系统与方法
US9722012B1 (en) * 2016-09-02 2017-08-01 Qualcomm Incorporated Circuits and methods providing mutual capacitance in vertical electrical connections
JP2019201197A (ja) * 2018-05-11 2019-11-21 株式会社Ｓｏｋｅｎ 層間伝送線路

Also Published As

Publication number Publication date
TWI756860B (zh) 2022-03-01
US20220115318A1 (en) 2022-04-14
CN114297113A (zh) 2022-04-08
TW202215260A (zh) 2022-04-16
US11348868B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
JP6088893B2 (ja) 半導体装置及び配線基板
US10103054B2 (en) Coupled vias for channel cross-talk reduction
US8554136B2 (en) Tightly-coupled near-field communication-link connector-replacement chips
US7545652B2 (en) Printed circuit board and differential signaling structure
JP5582248B2 (ja) 伝送システムとバックプレーンシステム構築方法
US20110007487A1 (en) Lsi package, printed board and electronic device
JP4819639B2 (ja) プリント回路板
TWI578870B (zh) Anti - wear and grounding pattern structure of soft circuit board pad area
US20060071320A1 (en) Semiconductor device
JP2006250586A (ja) 半導体集積回路、およびその試験方法
JP2006270935A (ja) 信号伝送回路、ｉｃパッケージ及び実装基板
TWI605736B (zh) Loss-resistance structure of a high-frequency signal connection pad of a plug-in assembly
US10057976B1 (en) Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
CN114297113B (zh) 信号传输的通道结构
JP5499696B2 (ja) 半導体装置及び実装構造
JP5561428B2 (ja) 伝送システムとバックプレーンシステム構築方法
JP3804665B2 (ja) フレキシブル基板及び電子機器
CN115133941A (zh) 信号接收端、串行器以及通信系统
TWI675568B (zh) 改善眼圖特性的裝置
CN113453415A (zh) 信号传输电路以及印刷电路板
TWI532416B (zh) 差動對訊號傳輸結構、線路板及電子模組
US9048249B2 (en) Integrated circuit chip with high speed input and output pins directly coupled to common node
CN219513466U (zh) 网口兼容结构及pcb板
Rossi et al. BGA Package for DDR3 Interface–4 vs 6 Layers Design Strategy and Electrical Performance Comparison
CN118783910A (zh) 无源均衡器、无源均衡器的布局方案、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant