CN102291931A - 差动对信号传输结构、线路板及电子模块 - Google Patents

差动对信号传输结构、线路板及电子模块 Download PDF

Info

Publication number
CN102291931A
CN102291931A CN2011102265785A CN201110226578A CN102291931A CN 102291931 A CN102291931 A CN 102291931A CN 2011102265785 A CN2011102265785 A CN 2011102265785A CN 201110226578 A CN201110226578 A CN 201110226578A CN 102291931 A CN102291931 A CN 102291931A
Authority
CN
China
Prior art keywords
conductive
hole
signal path
differential
downward cabling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102265785A
Other languages
English (en)
Other versions
CN102291931B (zh
Inventor
李胜源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wei Feng Electronic Ltd By Share Ltd
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW100124049A external-priority patent/TWI532416B/zh
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN102291931A publication Critical patent/CN102291931A/zh
Application granted granted Critical
Publication of CN102291931B publication Critical patent/CN102291931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种差动对信号传输结构，适用于一线路板。差动对信号传输结构包括一第一信号路径及一第二信号路径。第一信号路径包括一第一上走线、一第一下走线及一第一导电贯孔。第二信号路径包括一第二上走线，一第二下走线及一第二导电贯孔。第一信号路径与第二信号路径在线路板的线路叠构的上表面的正投影部分重叠。第一信号路径与第二信号路径在上表面的正投影相对于垂直于连接第一导电贯孔的轴心与第二导电贯孔的轴心在上表面的正投影的一线段，且经过该线段的中点的一直线对称。

Description

差动对信号传输结构、线路板及电子模块
技术领域
本发明涉及一种信号传输结构，且特别是涉及一种差动对(differentialpair)信号传输结构及应用该结构的线路板及电子模块。
背景技术
在半导体产业中，具有高集成度与高处理速度的集成电路元件已成为未来发展的趋势。随着集成电路元件的效能不断地进步，电子信号传输的频率亦逐渐地提升。然而，当电子信号的频率提升至高频的状态时，例如十亿赫兹(giga-hertz)以上，造成信号容易受到严重的噪声干扰，使得噪声影响传输失真等问题日趋明显。而串音(crosstalk)现象正是最常见的噪声干扰之一。串音现象主要是源自于两相邻导体之间耦合而产生寄生电感或寄生电容，且通常会随着集成电路元件中的绕线布局密度增加而益显严重。
目前高频信号传输应用装置中，差动对信号传输技术已被广泛利用来连接集成电路元件与电连接器。电连接器例如为通用串行总线3.0(UniversalSerial Bus 3.0，USB 3.0)、串行高级技术附件(Serial Advanced TechnologyAttachment，SATA)及快速外设组件互连标准(Peripheral ComponentInterconnection Express，PCIE)等。
在某些情况下，集成电路元件例如为芯片(chip)与电连接器必须分别安装于线路板(wiring board)的两相对表面。当芯片与电连接器利用差动对信号路径电性连接时，差动对信号路径必须穿过线路板而由线路板的一面延伸至线路板的另一面。因为芯片与电连接器的差动对信号脚位刚好相反，差动对信号的一极性信号路径必须绕道而行，例如负极信号的路径会比正极信号的路径来得长，这造成两个极性信号的路径不对称。因此，差动对信号传输时会有产生时间歪斜(time skew)的问题，因而降低差动对信号路径的高速传输效能。
发明内容
本发明提供一种差动对信号传输结构，适用于一线路板且用以传输一差动对信号，可以降低线路板的线路叠构内部的阻抗不匹配与信号传输时时间歪斜的问题。
本发明提供一种线路板，利用差动对信号传输结构传输一差动对信号，可以降低线路板的线路叠构内部的阻抗不匹配与信号传输时时间歪斜的问题。
本发明提供一种电子模块，利用具有一差动对信号传输结构的线路板信号传输时序不匹配的问题，可以降低线路板的线路叠构内部的阻抗不匹配与信号传输时时间歪斜。
本发明提出一种差动对信号传输结构，适用于一线路板且用以传输一差动对信号。线路板具有一线路叠构，线路叠构包括一上表面及相对于上表面的一下表面。差动对信号传输结构包括一第一信号路径与一第二信号路径。第一信号路径用以传输差动对信号之一，第一信号路径包括一第一上走线、一第一下走线及一第一导电贯孔。第一上走线适于配置在上表面。第一下走线适于配置在下表面。第一导电贯孔适于穿过线路叠构而由上表面延伸至下表面，且该第一导电贯孔连接第一上走线的一末端与第二下走线的一末端。第二信号路径用以传输该差动对信号的另一个，第二信号路径，包括一第二上走线、一第二下走线及一第二导电贯孔。第二上走线适于配置在上表面。第二下走线适于配置在下表面。第二导电贯孔适于穿过线路叠构而由上表面延伸至下表面，且该第二导电贯孔连接第二上走线的一末端与第二下走线的一末端。第一信号路径与第二信号路径在上表面的正投影部分重叠，且第一信号路径与第二信号路径在上表面的正投影相对垂直于连接第一导电贯孔的轴心与第二导电贯孔的轴心在上表面的正投影的一线段，且经过线段的中点的一直线实质上对称。
本发明还提出一种线路板包括一线路叠构及一差动对信号传输结构。线路叠构具有一上表面及相对上表面的一下表面。差动对信号传输结构包括一第一信号路径与一第二信号路径。第一信号路径用以传输该差动对信号之一，第一信号路径包括一第一上走线、一第一下走线及一第一导电贯孔。第一上走线适于配置在上表面。第一下走线适于配置在下表面。第一导电贯孔适于穿过线路叠构而由上表面延伸至下表面，且该第一导电贯孔连接第一上走线的一末端与第二下走线的一末端。第二信号路径用以传输该差动对信号的另一个，第二信号路径包括一第二上走线、一第二下走线及一第二导电贯孔。第二上走线适于配置在上表面。第二下走线适于配置在下表面。第二导电贯孔适于穿过线路叠构而由上表面延伸至下表面，且该第二导电贯孔连接第二上走线的一末端与第二下走线的一末端。第一信号路径与第二信号路径在上表面的正投影部分重叠，且第一信号路径与第二信号路径在上表面的正投影相对垂直于连接第一导电贯孔的轴心与第二导电贯孔的轴心在上表面的正投影的一线段，且经过线段的中点的一直线实质上对称。
本发明又提出一种电子模块包括一线路板、一集成电路元件及一电连接器。线路板包括线路叠构，具有一上表面及相对上表面的一下表面。差动对信号传输结构包括一第一信号路径与一第二信号路径。第一信号路径用以传输差动对信号之一，第一信号路径包括一第一上走线、一第一下走线及一第一导电贯孔。第一上走线适于配置在上表面。第一下走线适于配置在下表面。第一导电贯孔适于穿过线路叠构而由上表面延伸至下表面，且该第一导电贯孔连接第一上走线的一末端与第二下走线的一末端。第二信号路径用以传输差动对信号的另一个，第二信号路径包括一第二上走线、一第二下走线及一第二导电贯孔。第二上走线适于配置在上表面。第二下走线适于配置在下表面。第二导电贯孔适于穿过线路叠构而由上表面延伸至下表面，且该第二导电贯孔连接第二上走线的一末端与第二下走线的一末端。第一信号路径与第二信号路径在上表面的正投影部分重叠，且第一信号路径与第二信号路径在上表面的正投影相对于垂直于连接第一导电贯孔的轴心与第二导电贯孔的轴心在上表面的正投影的一线段，且经过线段的中点的一直线实质上对称。集成电路元件安装在上表面，且电性连接第一上走线的另一末端及第二上走线的另一末端。电连接器安装在下表面，且电性连接第一下走线的另一末端及第二下走线的另一末端。
基于上述，本发明利用具有对称结构的差动对信号传输结构来传输差动对信号。由于差动对信号传输结构的正极信号路径与负极信号路径具有相互对称的几何形状，使得这些信号路径的总延伸距离相近，故可降低阻抗不匹配与信号传输时时间歪斜等问题。另外，本发明的差动对信号传输结构还具有简单及小型的布局，并可节省线路板面积来降低制作成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明的一实施例的线路板的剖面示意图。
图2A为图1的线路板的差动对信号传输结构立体图。
图2B为图2A的差动对信号传输结构的俯视图。
图3为本发明的一实施例的电子模块的剖面示意图。
图4为一种传统非对称结构的差动对信号传输结构的俯视图。
图5为图2B及图4的差动对信号传输结构的介入损耗及返回损耗的响应频率曲线图。
图6A为图2B的本实施例的差动对信号传输结构的电压时间曲线图。
图6B为图4的传统的差动对信号传输结构的电压时间曲线图。
附图标记说明
50：集成电路元件           60：电连接器
70：电子模块               100：线路板
200：线路叠构              200a：上表面
200b：下表面               210：图案化导电层
220：介电层                300：差动对信号传输结构
310：第一信号路径          312：第一上走线
312a、312b、314a、314b、322a、322b、324a、324b：末端
314：第一下走线            316：第一导电贯孔
320：第二信号路径          322：第二上走线
324：第二下走线            326：第二导电贯孔
400：差动对信号传输结构    410：第一信号路径
416：导电贯孔              420：第二信号路径
424：下走线                A、B：轴心
G：接地贯孔                L：直线
M：中点                    S：线段
具体实施方式
图1为本发明的一实施例的线路板的剖面示意图。请参考图1，线路板100包括一线路叠构200及一差动对信号传输结构300。线路叠构200具有一上表面200a及相对上表面200a的一下表面200b。线路叠构200包括多层图案化导电层210及多层介电层220。这些介电层220与这些图案化导电层210交错配置。在本实施例中，上表面200a及下表面200b的「上」与「下」仅用以说明二者空间上的相对关系，并非用以限定本发明。
在本实施例中，线路叠构200以使用四层图案化导电层210与三层介电层220交错配置为举例。然而，本发明并不限制线路叠构200所包括的图案化导电层210与介电层220的数目，使用者可依照需求来设计电路叠构200。此外，本实施例的介电层220的材料例如为树脂(resin)。
图2A为图1的线路板的差动对信号传输结构的立体图。图2B为图2A的差动对信号传输结构的俯视图。请同时参考图1、图2A及图2B，差动对信号传输结构300包括一第一信号路径310与一第二信号路径320。
第一信号路径310包括一第一上走线312、一第一下走线314及一第一导电贯孔316。第一上走线312适于配置在上表面200a。第一下走线314适于配置在下表面200b。第一导电贯孔316适于穿过线路叠构200而由上表面200a延伸至下表面200b，且该第一导电贯孔连接第一上走线312的一末端312a与第二下走线324的一末端324a。
第二信号路径320包括第二上走线322、第二下走线324及第二导电贯孔326。第二上走线322适于配置在上表面200a。第二下走线324适于配置在下表面200b。第二导电贯孔326适于穿过线路叠构200而由上表面200a延伸至下表面200b，且该第二导电贯孔连接第二上走线322的一末端322a与第二下走线324的一末端324b。
在本实施例中，局部位于上表面200a的图案化导电层210可构成第一上走线312及第二上走线322，且局部位于下表面200b的图案化导电层210可构成第一下走线314及第二下走线324。此外，在本实施例中，上走线312、322及下走线314、324的「上」与「下」仅用以说明二者空间上的相对关系，并非用以限定本发明。
在本实施例中，为了确保差动对信号传输结构300的高频信号传递时具有良好的品质，将差动对信号传输结构300设计为一种对称结构，使得第一信号路径310及第二信号路径320所走的路径长度相近。
请参考图2B，图2B还以虚线绘示出差动对信号传输结构300的第一下走线314及第二下走线324的位置。当第一下走线314在下表面200b遇到第二导电贯孔326时，第一下走线314局部的绕过第二导电贯孔326。同样地，当第二上走线322在上表面200a遇到第一导电贯孔316时，第二上走线322局部的绕过第一导电贯孔316。这也使得第一信号路径310与第二信号路径320在上表面200a的正投影会有部分重叠。
请再参考图2B，第一信号路径310与第二信号路径320在上表面200a的正投影相对垂直于连接第一导电贯孔316的轴心A与第二导电贯孔326的轴心B在上表面200a的正投影的一线段S，且经过线段S的中点M的一直线L实质上对称。换言之，上述线段S连接第一导电贯孔316的轴心A与第二导电贯孔326的轴心B，上述直线L垂直于线段S且通过线段S的中点M，而第一信号路径310与第二信号路径320在上表面200a的正投影相对于直线L实质上对称。
依照差动对信号传输技术，第一信号路径310及第二信号路径320所传递的信号极性不同。在本实施例中，第一信号路径310所传递的信号极性例如为正极，而第二信号路径320所传递的信号极性例如为负极。
值得注意的是，因为差动对信号传输结构300在结构上有对称性，如图2B所示，所以差动对信号传输结构300在上表面200a的差动对信号极性「正极-负极」(如图2B的右侧)与其位在下表面200b的差动对信号极性「负极-正极」(如图2B的左侧)刚好相反。
为了确保信号传输的稳定性，线路板200还可包括至少一接地贯孔G，其配置于第一导电贯孔316或第二导电贯孔326附近。在本实施例中，如图2B所示，两个接地贯孔G分别位于第一导电贯孔316与第二导电贯孔326的相邻的处，以有助于提升信号传输效能。
图3为本发明的一实施例的电子模块的剖面示意图。请参考图1、图2A及图3，电子模块70包括图1的线路板100、一集成电路元件50及一电连接器60。集成电路元件50安装在线路板100的线路叠构200的上表面200a，且电性连接第一上走线312的另一末端312b及第二上走线322的另一末端322b。电连接器60安装在线路板100的线路叠构200的下表面200b，且电性连接第一下走线314的另一末端314b及第二下走线324的另一末端324b。
在本实施例中，电子模块70采用一高速信号传输介面，使得集成电路元件50为此高速信号传输介面的控制芯片，而电连接器60为高速信号传输介面的电连接器。举例而言，上述高速信号传输介面可以是通用串行总线3.0(Universal Serial Bus 3.0，USB 3.0)、串行高级技术附件(Serial AdvancedTechnology Attachment，SATA)及快速外设组件互连标准(PeripheralComponent Interconnection Express，PCIE)等。此外，电连接器60不限于传统的电连接器，亦可为线路板100的一金手指部分。
接下来，将说明上述实施例的对称结构的差动对信号传输结构300(如图2B)与一种传统的不对称结构的差动对信号传输结构400(如图4)的电脑模拟结果及其比较。
图4为一种传统非对称结构的差动对信号传输结构的俯视图。请参考图4，差动对信号传输结构400包括第一信号路径410及第二信号路径420。当顶部的差动对信号极性为「正极-负极」(如图4的右侧)时，为了让底部的差动对信号极性为「负极-正极」(如图4的左侧)，第二信号路径420的下走线424必须绕过几乎第一信号路径410的一导电贯孔416，这使得第一信号路径410及第二信号路径420的长度不同。
以下几个电脑模拟结果主要显示本实施例的对称结构的差动对信号传输结构300(图2B)与传统的非对称结构的差动对信号传输结构400在信号传输效能上的差别。
图5为图2B及图4的差动对信号传输结构的介入损耗及返回损耗的响应频率曲线图。请参考图5，以有关介入损耗的电脑模拟结果而言，本实施例的图2B的差动对信号传输结构300的介入损耗(图5的曲线T1)小于传统的图4的差动对信号传输结构400的介入损耗(图5的曲线T2)。此外，以有关返回损耗的电脑模拟结果而言，本实施例的差动对信号传输结构300的返回损耗(图5的曲线R1)大于传统的差动对信号传输结构400的返回损耗(图5的曲线R2)。因此，相较于传统的差动对信号传输结构400，本实施例的差动对信号传输结构300的信号传输效能比较好。
图6A为图2B的本实施例的差动对信号传输结构的电压-时间曲线图，而图6B为图4的传统的差动对信号传输结构的电压时间-曲线图。请参考图6A，本实施例的图2B的差动对信号传输结构300在传输信号过程中，正极信号到达250mV(毫伏特)的时间点m1与负极信号到达-250mV时的时间点m2的差距为0.05ps(皮秒)。然而，传统的图4的差动对信号传输结构400在传输信号过程中，正极信号到达250mV的时间点m3与负极信号达到-250mV的时间点m4的差距为9.12ps(皮秒)。因此，就时间歪斜(timingskew)方面而言，本实施例的差动信号结构300优于传统的差动对信号传输结构400。
综上所述，本发明利用具有对称结构的差动对信号传输结构来传输差动对信号。由于差动对信号传输结构的正极信号路径与负极信号路径具有相互对称的几何形状，使得这些信号路径的总延伸距离相近，故可降低阻抗不匹配与信号传输时时间歪斜等问题。因此，本发明的差动对信号传输结构可以应用于线路板与电子模块，尤其是需要高速信号传输的电子模块，以提升信号传输效能。另外，本发明的差动对信号传输结构还具有简单及小型的布局，并可节省线路板面积来降低制作成本。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。

Claims (10)

1.一种差动对信号传输结构，适用于一线路板，用以传输一差动对信号，该线路板具有一线路叠构，该线路叠构包括一上表面及相对于该上表面的一下表面，该差动对信号传输结构包括：
一第一信号路径，用以传输该差动对信号之一，该第一信号路径包括：
一第一上走线，适于配置在该上表面；
一第一下走线，适于配置在该下表面；以及
一第一导电贯孔，适于穿过该线路叠构而由该上表面延伸至该下表面，且该第一导电贯孔连接该第一上走线的一末端与该第二下走线的一末端；以及
一第二信号路径，用以传输该差动对信号的另一个，该第二信号路径包括：
一第二上走线，适于配置在该上表面；
一第二下走线，适于配置在该下表面；以及
一第二导电贯孔，适于穿过该线路叠构而由该上表面延伸至该下表面，且该第二导电贯孔连接该第二上走线的一末端与该第二下走线的一末端，
其中该第一信号路径与该第二信号路径在该上表面的正投影部分重叠，且该第一信号路径与第二信号路径在该上表面的正投影相对垂直于连接该第一导电贯孔的轴心与该第二导电贯孔的轴心在该上表面的正投影的一线段，且经过该线段的中点的一直线对称。
2.如权利要求1所述的差动对信号传输结构，其中该第一下走线局部的绕过位于该下表面的部分该第二导电贯孔，且该第二上走线局部的绕过位于该上表面的部分该第一导电贯孔。
3.如权利要求1所述的差动对信号传输结构，还包括：
至少一接地贯孔，配置于该第一导电贯孔或该第二导电贯孔附近。
4.一种线路板，包括：
一线路叠构，具有一上表面及相对该上表面的一下表面；以及
一差动对信号传输结构，包括：
一第一信号路径，用以传输该差动对信号之一，该第一信号路径包括：
一第一上走线，配置在该上表面；
一第一下走线，配置在该下表面；以及
一第一导电贯孔，穿过该线路叠构而由该上表面延伸至该下表面，且该第一导电贯孔连接该第一上走线的一末端与该第二下走线的一末端；以及
一第二信号路径，用以传输该差动对信号的另一个，该第二信号路径包括：
一第二上走线，配置在该上表面；
一第二下走线，配置在该下表面；以及
一第二导电贯孔，穿过该线路叠构而由该上表面延伸至该下表面，且该第二导电贯孔连接该第二上走线的一末端与该第二下走线的一末端；
其中该第一信号路径与该第二信号路径在该上表面的正投影部分重叠，且该第一信号路径与第二信号路径在上表面的正投影相对垂直于连接该第一导电贯孔的轴心与该第二导电贯孔的轴心在该上表面的正投影的一线段，且经过该线段的中点的一直线对称。
5.如权利要求4所述的线路板，其中该第一下走线局部的绕过位于该下表面的部分该第二导电贯孔，且该第二上走线局部的绕过位于该上表面的部分该第一导电贯孔。
6.如权利要求4所述的线路板，还包括：
至少一接地贯孔，配置于该第一导电贯孔或该第二导电贯孔附近。
7.如权利要求4所述的线路板，其中该线路叠构包括：
多层图案化导电层；以及
多层介电层，与该多个图案化导电层交错配置，
其中局部位于该上表面的该图案化导电层构成该第一上走线及该第二上走线，且局部位于该下表面的该图案化导电层构成该第一下走线及该第二下走线。
8.一种电子模块，包括：
一线路板，包括：
一线路叠构，具有一上表面及相对该上表面的一下表面；以及
一差动对信号传输结构，包括：
一第一信号路径，用以传输该差动对信号的一，该第一信号路径包括：
一第一上走线，配置在该上表面；
一第一下走线，配置在该下表面；以及
一第一导电贯孔，穿过该线路叠构而由该上表面延伸至该下表面，且该第一导电贯孔连接该第一上走线的一末端与该第二下走线的一末端；以及
一第二信号路径，用以传输该差动对信号的另一，该第二信号路径包括：
一第二上走线，配置在该上表面；
一第二下走线，配置在该下表面；以及
一第二导电贯孔，穿过该线路叠构而由该上表面延伸至该下表面，且该第二导电贯孔连接该第二上走线的一末端与该第二下走线的一末端，
其中该第一信号路径与该第二信号路径在该上表面的正投影部分重叠，且该第一信号路径与第二信号路径在上表面的正投影相对垂直于连接该第一导电贯孔的轴心与该第二导电贯孔的轴心在该上表面的正投影的一线段，且经过该线段的中点的一直线对称；
一集成电路元件，安装在该上表面，且电性连接该第一上走线的另一末端及该第二上走线的另一末端；以及
一电连接器，安装在该下表面，且电性连接该第一下走线的另一末端及该第二下走线的另一末端。
9.如权利要求8所述的电子模块，其中该第一下走线局部的绕过位于该下表面的部分的该第二导电贯孔，且该第二上走线局部的绕过位于该上表面的部分的该第一导电贯孔。
10.如权利要求8所述的电子模块，其中该线路叠构包括：
多层图案化导电层；以及
多层介电层，与该多个图案化导电层交错配置，
其中局部位于该上表面的该图案化导电层构成该第一上走线及该第二上走线，且局部位于该下表面的该图案化导电层构成该第一下走线及该第二下走线。
CN2011102265785A 2011-03-23 2011-08-09 差动对信号传输结构、线路板及电子模块 Active CN102291931B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161466851P 2011-03-23 2011-03-23
US61/466,851 2011-03-23
TW100124049A TWI532416B (zh) 2011-03-23 2011-07-07 差動對訊號傳輸結構、線路板及電子模組
TW100124049 2011-07-07

Publications (2)

Publication Number Publication Date
CN102291931A true CN102291931A (zh) 2011-12-21
CN102291931B CN102291931B (zh) 2013-12-18

Family

ID=45337956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102265785A Active CN102291931B (zh) 2011-03-23 2011-08-09 差动对信号传输结构、线路板及电子模块

Country Status (2)

Country Link
US (1) US8552308B2 (zh)
CN (1) CN102291931B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302103A (zh) * 2014-07-17 2015-01-21 威盛电子股份有限公司 线路布局结构、线路板及电子总成
CN106663899A (zh) * 2014-08-01 2017-05-10 美国北卡罗来纳康普公司 包括改进回波损耗的低阻抗传输线段的通信连接器及相关方法
CN107078423A (zh) * 2014-11-06 2017-08-18 罗森伯格高频技术有限及两合公司 电气接口
CN108633166A (zh) * 2017-03-22 2018-10-09 日立金属株式会社 多层布线基板以及差动传输模块
CN112462136A (zh) * 2019-09-06 2021-03-09 英业达科技有限公司 检测差动信号的方法
CN114297113A (zh) * 2020-10-08 2022-04-08 纬创资通股份有限公司 信号传输的通道结构

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9544992B2 (en) * 2013-01-29 2017-01-10 Fci Americas Technology Llc PCB having offset differential signal routing
WO2016081855A1 (en) 2014-11-21 2016-05-26 Amphenol Corporation Mating backplane for high speed, high density electrical connector
US9936570B2 (en) * 2014-12-15 2018-04-03 Intel Corporation Interconnect topology with staggered vias for interconnecting differential signal traces on different layers of a substrate
CN106572588B (zh) * 2015-10-09 2019-07-30 鸿富锦精密工业(武汉)有限公司 印刷电路板
US9748168B2 (en) * 2015-10-29 2017-08-29 Nxp Usa, Inc. Substrate with routing
WO2017155997A1 (en) 2016-03-08 2017-09-14 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
TWI578861B (zh) * 2016-06-17 2017-04-11 中原大學 傳輸線結構
US10091873B1 (en) * 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package
CN109819581A (zh) * 2017-11-20 2019-05-28 鹏鼎控股(深圳)股份有限公司 射频电路板及其制作方法
US10410683B2 (en) * 2017-12-14 2019-09-10 Seagate Technology Llc Tightly coupled differential vias
JP7061459B2 (ja) * 2017-12-25 2022-04-28 日本航空電子工業株式会社 回路基板、コネクタ組立体及びケーブルハーネス
WO2019241107A1 (en) 2018-06-11 2019-12-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
WO2020236794A1 (en) 2019-05-20 2020-11-26 Amphenol Corporation High density, high speed electrical connector
US11637403B2 (en) 2020-01-27 2023-04-25 Amphenol Corporation Electrical connector with high speed mounting interface
CN115315855A (zh) 2020-01-27 2022-11-08 安费诺有限公司 具有高速安装接口的电连接器
US11751323B2 (en) * 2021-07-27 2023-09-05 Dell Products L.P. Quad-trace structures for high-speed signaling

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913742A (zh) * 2005-08-12 2007-02-14 鸿富锦精密工业（深圳）有限公司 印刷电路板布线架构
CN101420818A (zh) * 2007-10-25 2009-04-29 鸿富锦精密工业（深圳）有限公司 差分布线架构
TW200936006A (en) * 2008-02-13 2009-08-16 Regulus Technologies Co Ltd Twisted-overlap differential-pairs layout trace structure design
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4430976B2 (ja) 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
JP4942811B2 (ja) * 2007-02-27 2012-05-30 京セラ株式会社 配線基板、電気信号伝送システムおよび電子機器
TWI369931B (en) 2007-04-27 2012-08-01 Chimei Innolux Corp Flexible printed circuit board
CN201230402Y (zh) * 2008-07-03 2009-04-29 鸿富锦精密工业（深圳）有限公司 印刷电路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913742A (zh) * 2005-08-12 2007-02-14 鸿富锦精密工业（深圳）有限公司 印刷电路板布线架构
CN101420818A (zh) * 2007-10-25 2009-04-29 鸿富锦精密工业（深圳）有限公司 差分布线架构
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
TW200936006A (en) * 2008-02-13 2009-08-16 Regulus Technologies Co Ltd Twisted-overlap differential-pairs layout trace structure design

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302103A (zh) * 2014-07-17 2015-01-21 威盛电子股份有限公司 线路布局结构、线路板及电子总成
CN104302103B (zh) * 2014-07-17 2017-09-08 威盛电子股份有限公司 线路布局结构、线路板及电子总成
CN107529271A (zh) * 2014-07-17 2017-12-29 威盛电子股份有限公司 线路布局结构、线路板及电子总成
CN107529271B (zh) * 2014-07-17 2019-05-31 威盛电子股份有限公司 线路布局结构、线路板及电子总成
CN106663899A (zh) * 2014-08-01 2017-05-10 美国北卡罗来纳康普公司 包括改进回波损耗的低阻抗传输线段的通信连接器及相关方法
CN106663899B (zh) * 2014-08-01 2018-11-20 美国北卡罗来纳康普公司 包括改进回波损耗的低阻抗传输线段的通信连接器及相关方法
CN107078423A (zh) * 2014-11-06 2017-08-18 罗森伯格高频技术有限及两合公司 电气接口
CN108633166A (zh) * 2017-03-22 2018-10-09 日立金属株式会社 多层布线基板以及差动传输模块
CN112462136A (zh) * 2019-09-06 2021-03-09 英业达科技有限公司 检测差动信号的方法
CN112462136B (zh) * 2019-09-06 2022-07-22 英业达科技有限公司 检测差动信号的方法
CN114297113A (zh) * 2020-10-08 2022-04-08 纬创资通股份有限公司 信号传输的通道结构
CN114297113B (zh) * 2020-10-08 2024-05-03 纬创资通股份有限公司 信号传输的通道结构

Also Published As

Publication number Publication date
US8552308B2 (en) 2013-10-08
CN102291931B (zh) 2013-12-18
US20120243184A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
CN102291931B (zh) 差动对信号传输结构、线路板及电子模块
CN100531511C (zh) 具有改良差分过孔的印刷电路板
US20140268614A1 (en) Coupled vias for channel cross-talk reduction
US7468894B2 (en) Printed circuit board and method of reducing crosstalk in a printed circuit board
KR101869581B1 (ko) 모듈간 통신 장치
WO2014010388A1 (ja) 方向性結合式通信装置
US8643184B1 (en) Crosstalk polarity reversal and cancellation through substrate material tuning
US7441222B2 (en) Differential pair connection arrangement, and method and computer program product for making same
CN101594729B (zh) 一种可补偿过孔残端电容特性的电路板
JP6163383B2 (ja) 方向性結合器及びそれを備える通信装置
TWI445462B (zh) 軟性電路板
US9936571B2 (en) Printed circuit board
US9706642B2 (en) Method and device for differential signal channel length compensation in electronic system
US20160276091A1 (en) Inductors for circuit board through hole structures
US20200267833A1 (en) Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion
TWI450657B (zh) 印刷電路板
CN102348323A (zh) 电路板
TWI687136B (zh) 可選擇對應接地層的電路板結構
TWI532416B (zh) 差動對訊號傳輸結構、線路板及電子模組
US9894752B2 (en) Inductors for circuit board through hole structures
WO2016185847A1 (ja) 入出力インターフェース回路
TWI683613B (zh) 電路佈設結構
US20220115318A1 (en) Channel Structure for Signal Transmission
TWI477213B (zh) 換層佈線式差模蛇形延遲線結構
Rossi et al. BGA Package for DDR3 Interface–4 vs 6 Layers Design Strategy and Electrical Performance Comparison

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191119

Address after: Chinese Taiwan New Taipei City

Patentee after: Wei Feng electronic Limited by Share Ltd

Address before: Chinese Taiwan New Taipei City

Patentee before: VIA Technologies

TR01 Transfer of patent right