CN108633166A - 多层布线基板以及差动传输模块 - Google Patents

多层布线基板以及差动传输模块 Download PDF

Info

Publication number
CN108633166A
CN108633166A CN201810216094.4A CN201810216094A CN108633166A CN 108633166 A CN108633166 A CN 108633166A CN 201810216094 A CN201810216094 A CN 201810216094A CN 108633166 A CN108633166 A CN 108633166A
Authority
CN
China
Prior art keywords
layer
wiring
hole
wire substrate
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810216094.4A
Other languages
English (en)
Inventor
古后健治
西村庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN108633166A publication Critical patent/CN108633166A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10356—Cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种通过差动传输可得到良好的高速传输特性的多层布线基板以及使用了该多层布线基板的差动传输模块。一种多层布线基板，通过第一层(22)和第二层(23)分别具有接地导体(30)并层叠而成，并具备由第一布线(201)以及第二布线(202)构成的差动布线(20)，所述多层布线基板具有：一对通孔(11、12)，形成在第一层(22)以及第二层(23)，将配置在多层布线基板的一面的第一布线(201)以及第二布线(202)与配置在多层布线基板的另一面的第一布线(201)以及第二布线(202)分别电连接；以及间隙(13、14)，将接地导体(30)与通孔(11、12)绝缘，形成在第二层(23)的一对通孔(12)配置为，使连结彼此的中心的假想线(40)相对于与差动布线(20)的信号传播方向垂直的线倾斜。

Description

多层布线基板以及差动传输模块
技术领域
本发明涉及多层布线基板以及差动传输模块。
背景技术
在信息通信领域中，随着处理数据量的飞跃性的增加，要求装置内、装置间的信号传输速度的高速化。为了对应这样的高速传输，近年来，使用了差动传输方式。
在装置内、装置间的传输中，例如，采用了使用具备QSFP(Quad Small Form-factor Pluggable，四通道小型可插拔)等连接器的电缆的方式，例如，多采用DAC(DirectAttach Cable，直接连接电缆)。然而，DAC的传输距离的极限为3m左右，因此要求传输距离的长距离化。此外，例如在超过25Gbit/s那样的高速传输中，传输线路的损耗会成为问题。因此，作为代替DAC的传输用电缆，正在研究在QSFP等连接器内安装了对在传输线路中产生的损耗进行补偿的均衡元件的ACC(Active Copper Cable，有源铜电缆)的应用。作为用于这些电缆的连接器的基板，多采用层叠了厚度不同的两种以上的树脂基板的多层基板。
考虑到组装成本、元件安装后的可靠性，ACC的均衡元件安装在多层基板的单面。另一方面，从高密度化的观点出发，连接器的信号输入输出用的销一般设置在多层基板的表面、背面的双方。因此，在ACC的连接器用的多层基板中，例如，要求设为如下结构，即，通过设置通孔(through hole)，从而能够将未安装均衡元件的面的销与均衡元件电连接。例如，在专利文献1中公开了通过设置在多层印刷布线板内部的过孔(via hole)对第一布线层的连接盘与第n布线层的连接盘之间进行连接的结构例。
在先技术文献
专利文献
专利文献1：日本特开2001-332858号公报
上述的ACC要求与DAC具有互换性。因此，ACC的连接器的外形尺寸、销配置按照DAC的标准进行设计，连接器的多层基板的外形尺寸也按照DAC的标准进行设计。在这样的有限的基板宽度内并列配置差动传输用的多个布线、均衡元件而制作连接器的情况下，有时在ACC中得不到良好的高速信号的传输特性。专利文献1中并无关于这一点的见解。
发明内容
发明要解决的课题
因此，本发明的目的在于，提供一种通过差动传输而得到良好的高速信号的传输特性的多层布线基板以及使用了该多层布线基板的差动传输模块。
用于解决课题的技术方案
作为本发明涉及的多层布线基板的优选的实施方式，多层布线基板通过第一层和比所述第一层厚的第二层分别具有接地导体并层叠而成，并具备由第一布线以及第二布线构成的差动布线，所述多层布线基板的特征在于，具有：一对通孔，形成在所述第一层以及所述第二层，将配置在所述多层布线基板的一面的所述第一布线以及所述第二布线与配置在所述多层布线基板的另一面的所述第一布线以及所述第二布线分别电连接；以及间隙，将所述接地导体与所述通孔绝缘，形成在所述第二层的所述一对通孔配置为，使连结彼此的中心的假想线相对于与所述差动布线的信号传播方向垂直的线倾斜。
此外，作为本发明涉及的差动传输模块的优选的实施方式，差动传输模块具备：多层布线基板，通过第一层和比所述第一层厚的第二层分别具有接地导体并层叠而成，并具备由第一布线以及第二布线构成的差动布线；以及均衡元件，搭载在所述多层布线基板的所述差动布线上，具有对在所述差动布线中产生的损耗进行补偿的电路，所述差动传输模块的特征在于，所述多层布线基板具有：一对通孔，形成在所述第一层以及所述第二层，将配置在所述多层布线基板的一面的所述第一布线以及所述第二布线与配置在所述多层布线基板的另一面的所述第一布线以及所述第二布线分别电连接；以及间隙，将所述接地导体与所述通孔绝缘，形成在所述第二层的所述一对通孔配置为，使连结彼此的中心的假想线相对于与所述差动布线的信号传播方向垂直的线倾斜。
发明效果
根据本发明，能够实现通过差动传输可得到良好的高速信号的传输特性的多层布线基板以及使用了该多层布线基板的差动传输模块。
附图说明
图1是示出实施例1涉及的多层布线基板的通孔构造的顶视图。
图2是图1的A-A线剖视图。
图3是图1的B-B线剖视图。
图4是图1的A-A线剖视图。
图5是示出图1所示的多层布线基板的各层的布线图案的图。
图6A是示出形成在实施例1涉及的多层布线基板的通孔以及间隙的图。
图6B是示出形成在实施例2涉及的多层布线基板的通孔以及间隙的图。
图7是示出假想线40与假想线50所成的角θ和Wclr以及Lclr的关系的图。
图8是示出以θ＝45°配置了芯层的通孔时的多层布线基板的各层的布线图案的图。
图9是示出ACC模块100的结构的图。
图10是示出图9所示的QSFP连接器17的高速信号销(高速I/O销)的配置图的图。
图11是示出图9所示的均衡元件16的芯片的概要的图。
图12是示出在图9所示的ACC模块中在表面侧具有销(Rx2、Rx4)的差动布线的布线构造的图。
图13是示出在图9所示的ACC模块中在背面侧具有销(Rx1、Rx3)的差动布线的布线构造的图。
图14是示出应用了图1所示的通孔构造的多层布线基板的顶视图的图。
图15是示出应用了图6B所示的通孔构造(θ＝45°)的多层布线基板的顶视图的图。
图16是示出实施例3涉及的多层布线基板的顶视图的图。
图17是示出ACC模块100的变形例的结构的图。
图18A是示出DAC模块的结构的图。
图18B是示出ACC模块的结构的图。
图19是示出ACC模块和DAC模块的LSI端处的频率特性的比较结果的图。
图20是示出以往的多层布线基板的结构的图。
附图标记说明
11、12：通孔，13、14：间隙，15：片式基板(パドル基板)，16、161-1～161-4：均衡元件，162：电源焊盘，163：GND焊盘，164：高速信号焊盘，165：控制信号焊盘，17：QSFP连接器，18：卡缘连接器，19：电缆，20：差动布线，20A：表面布线，20B：背面布线，201：N布线，202：P布线，22：增层(buildup layer)，23：芯层，24：卡缘图案，30：GND图案，40、50：假想线，100：ACC模块，Rx1～Rx4、Rx22～Rx24：差动布线，Wp：差动对的间隔，We：间隙宽度，Wl：高速布线宽度。
具体实施方式
[实施例]
以下，在对实施例的多层布线基板进行说明之前，对应用于差动传输用的ACC的连接器的以往的多层布线基板的问题进行说明。作为连接器的片式基板，多采用层叠了层厚不同的两种以上的层的多层布线基板。在这样的多层布线基板中，在层厚薄的层中，一般来说通孔直径形成得小，因此对应于差动布线的布线对的通孔对(以下，简称为通孔的差动对)的间隔成为窄间距。另一方面，在层厚厚的层中，一般通孔直径形成得大，因此通孔的差动对的间隔成为宽间距。
关于在连接器的片式基板采用了这样的多层布线基板的情况下的问题，本发明人进行了研究，结果发现，在通孔的差动对成为宽间距的层中，在连结该通孔对的假想线相对于信号传播方向的线垂直交叉时，容易对高速信号的传输特性产生障碍。
关于这一点，使用图20进行详细说明。图20是示出以往的多层布线基板的结构的图。在图20中，为了便于说明，示出了宽间距的通孔对12以及间隙14。实际上，在形成有图20所示的宽间距的通孔12的层的上表面以及下表面层叠有形成了窄间距的通孔的层，但是在图20中，省略了这些层的通孔以及间隙。
在图20中，在多层布线基板的各层形成有GND图案30。高速信号用的差动布线Rx22、Rx23、Rx24中的Rx23仅由在多层布线基板的表面布线的表面布线20A构成。另一方面，在Rx22、Rx24中，在多层布线基板的背面布线的背面布线20B与表面布线20A经由将GND图案30挖空而形成的具有间隙14的通孔12进行连接。图20示出了Rx23在多层布线基板的表面布线为通过Rx22的通孔12与Rx24的通孔12之间的区域的情况下的例子。
在这样的结构中，发现，在图20中，当将基板侧的可布线宽度设为“Wb”，将宽间距的通孔12的差动对的间隔设为“Wp”，将通孔12的间隙14宽度中的除去了“Wp”的宽度设为“Wc”，将与差动布线Rx23的布线宽度对应的GND图案的宽度设为“Wl”时，若由下述式(1)表示的“A”成为负的值，则成为Rx23的返回路径的GND图案变窄，由于阻抗不连续而引起反射，由此，得不到良好的高速信号的传输特性。
A＝Wb-(2×Wl+2×(Wp+Wc))…(1)
另外，例如，在将QSFP基板的长度方向(与“Wb”方向正交的方向)上的长度加长而使通孔的宽度方向上的位置彼此不重叠的情况下，片式基板的布线长度变长，导致损耗劣化，使装置的性能劣化。因此，为了缩短片式基板，如后述的实施例1～3所示的那样，通孔配置于在宽度方向上重叠的位置为宜。
[实施例1]
以下，使用图1～图5对实施例1涉及的多层布线基板的结构进行说明。图1是示出实施例1涉及的多层布线基板的通孔构造的顶视图，图2、图4是图1的A-A线剖视图，图3是图1的B-B线剖视图，图5是示出图1所示的多层布线基板的各层的布线图案的图。
关于图1～图5所示的多层布线基板，设想为使用于与高速有线传输相关的连接器的片式基板。作为片式基板的多层布线基板，能够适当地使用层叠了层厚不同的树脂层的树脂基板。由此，能够在不使用陶瓷等高成本的材料的情况下，兼顾布线的高密度化和基板强度的提高。
如图2所示，多层布线基板通过将层厚薄的增层22(第一层)和层厚厚的芯层23(第二层)交替地层叠而构成。
如图1所示，在多层布线基板中布线有将作为第一布线的N布线201和作为第二布线的P布线202设为一组传输线路的差动布线20。P布线202、N布线201分别具有在多层布线基板的背面布线的背面布线20B和在多层布线基板的表面布线的表面布线20A。
表面布线20A和背面布线20B通过形成在增层22的通孔11、形成在芯层23的通孔12进行电连接。通孔11、12分别由将连接P布线202的通孔和连接N布线201的通孔作为一对的差动对构成。增层22能够进行微细加工，且通孔直径形成得小，因此通孔11的差动对形成为窄间距(参照图1)。另一方面，芯层23可得到高的基板强度，相反，难以进行微细加工，且通孔直径形成得大，因此通孔12的差动对形成为宽间距(参照图1、图2)。
如图5所示，多层布线基板具有由增层22以及芯层23形成的第一层～第四层的布线层。
第一层是具有差动布线20的表面布线20A的层，是增层22的上表面的布线图案层。第二层是芯层23的上表面的布线图案层，第三层是芯层23的下表面的布线图案层。作为芯层23的上表面布线图案层的第二层和作为芯层23的下表面布线图案层的第三层成为同一布线图案。第四层是具有差动布线20的背面布线20B的层，是增层22的下表面的布线图案层。
另外，关于通孔构造，只要是在各层中P布线202和N布线201的布线图案成为对称且使P布线202和N布线201的布线状态无差别地一致的状态，就也能够变更布线角度。
在第一层～第四层分别形成有接地导体图案30(以下，仅称为GND图案30)。在各层的通孔11、12的周边，分别将GND图案30挖空而形成用于防止通孔11与GND图案30的短路的间隙13、用于防止通孔12与GND图案30的短路的间隙14。
如图1所示，芯层23的通孔12的差动对配置为，使连结彼此的中心的假想线40相对于与差动布线的信号传播方向垂直且相对于多层布线基板的主面水平的线倾斜。即，芯层23的通孔12配置为，连结差动对的彼此的中心的假想线40与垂直于信号传播方向的线不一致。以下，所谓“与差动布线的信号传播方向垂直”，是指与差动布线的信号传播方向垂直且相对于多层布线基板的主面水平。
在图1所示的例子中，将芯层23的通孔12配置为，连结差动对的彼此的中心的假想线40与信号传播方向平行。这样，通过将差动对的间隔成为宽间距的芯层23的通孔12排列为与信号传播方向平行，从而配置为，芯层23的间隙14不会向多层布线基板的宽度有限制的方向扩展，即，不会向相对于信号传播方向垂直的方向扩展。由此，将芯层23的间隙14的形成宽度关于多层布线基板的宽度有限制的方向进行宽度最窄化。
另一方面，在图1所示的例子中，增层22的通孔11的差动对配置为，连结彼此的中心的假想线50相对于信号传播方向垂直。
以N布线201为例，使用图5对以上说明的实施例1的多层布线基板中的信号传输的流程进行说明。通过N布线201的背面布线20B传输的信号借助将连结差动对的假想线配置为相对于信号传播方向垂直的、增层22的通孔对11中的通孔11a-1与芯层23连接(第四层～第三层)。
与芯层23连接的信号借助将连结差动对的假想线配置为相对于信号传播方向平行的、芯层23的通孔对12中的通孔12-1而经过芯层23，与上层的增层22连接(第三层～第二层)。
与上层的增层22连接的信号借助将连结差动对的假想线配置为相对于信号传播方向垂直的、增层22的通孔对12中的通孔11b-1传输到N布线201的表面布线20A(第二层～第一层)。
在图3示出N布线201的传输路径，在图4示出P布线202的传输路径。在图3以及图4中，用虚线示出在各传输路径中不使用的通孔。
在图14示出应用了图1所示的通孔构造的多层布线基板的顶视图。在具有背面布线20B以及表面布线20A的差动布线Rx1、Rx3之间的区域，布线有仅由表面布线20A构成的差动布线Rx2。此外，在比差动布线Rx3靠近基板端的区域，布线有仅由表面布线20A构成的差动布线Rx4。
根据实施例1的结构，将芯层23的通孔12形成为，使与信号传播方向垂直的方向(多层布线基板的宽度有限制的方向)上的芯层23的间隙宽度成为窄的宽度。因此，在芯层23中，可确保Rx2的GND图案的宽度，能够得到良好的高速信号的传输特性。
[实施例2]
以下，使用图6A、图6B、图7、图8对实施例2涉及的多层布线基板的结构进行说明。图6A是示出形成在实施例1涉及的多层布线基板的通孔以及间隙的图，图6B是示出形成在实施例2涉及的多层布线基板的通孔以及间隙的图，图7是示出连结芯层23的通孔12的差动对的假想线40与垂直于差动布线的信号传播方向的线所成的角θ和Wclr以及Lclr的关系的图。在实施例1中，对如下结构进行了说明，即，将芯层23的通孔对12配置为，连结芯层23的通孔12的差动对的中心的假想线40与信号传播方向平行。在实施例2中，将连结芯层23的通孔12的差动对的中心的假想线40配置为从实施例1的状态(参照图6A)倾斜。另外，实施例2涉及的多层布线基板除了上述一点以外与实施例1相同，因此对于共同的部分将省略其说明。这一点在实施例3中也是同样的。
在实施例2中，利用连结芯层23的通孔12的差动对的中心的假想线40(以下，在实施例2中，简称为假想线40)与垂直于差动布线的信号传播方向且相对于多层布线基板的主面水平的线(以下，在实施例2中，简称为基准线500)所成的角度θ来表现芯层23的通孔对12的倾斜程度。另外，在图6A、图6B中，以基准线500与连结增层22的通孔11的差动对的中心的假想线50一致的方式为例进行说明。
在实施例1的结构中，假想线40与上述的基准线500以形成θ＝90°的角度的方式交叉(参照图6A)。由此，在图6A所示的结构中，关于多层布线基板的宽度有限制的方向(相对于信号传播方向垂直的方向)的、芯层23的间隙宽度(Wclr)成为最小。另一方面，在作为高速信号布线的差动布线中，使用芯层23表面的GND图案来进行线路的阻抗调整。因此，形成在芯层23的间隙14成为线路的阻抗不连续点，因此间隙14上的线路的布线长度越长，则线路阻抗就越高。因此，为了得到良好的阻抗特性，布线在间隙14上的线路的布线长度(Lclr)越短越好。在图6A所示的结构中，作为高速信号布线的差动布线20配置为，与芯层23的间隙14以其最长宽度重叠，因此高速信号的传输特性的劣化程度变大。
在实施例2涉及的多层布线基板中，如图6B所示，使假想线40倾斜，以便假想线40与基准线500所成的角度θ从90°的状态(参照图6A)接近0°。由此，差动布线20在芯层23的间隙14上进行布线的布线长度变短，可抑制高速信号的传输特性的下降。
在图7示出假想线40与基准线500所成的角度θ和Wclr以及Lclr的关系。另外，Wclr是关于与信号传播方向垂直的方向的间隙宽度，Lclr是间隙上的高速信号的布线长度。在图7中，实线示出Wclr，虚线示出Lclr。
如图7所示，假想线40与基准线500所成的角度θ越接近90°，Wclr就越小，相反，Lclr越大，高速信号的传输特性越下降。另一方面，假想线40与基准线500所成的角度θ越接近0°，Lclr就越小，高速信号的传输特性越提高，相反，Wclr越大。
如以上说明的那样，Wclr与Lclr处于权衡的关系。因此，在对有限的基板宽度应用了通孔的构造中，为了抑制高速信号的传输特性的劣化，θ期望设为45°≤θ≤90°。
另外，关于角度θ，如上所述，是使用假想线40与基准线500所成的角θ表示的、芯层23的通孔对12的倾斜程度，45°≤θ≤90°包括如下两种情况，即，使假想线40以基准线500为起点向图6B中顺时针方向旋转的旋转角θm为45°≤θm≤90°的情况，以及为90°≤θm≤135°的情况。
另外，在图6B示出了45°≤θm≤90°的情况下的结构例。90°≤θm≤135°的结构例如是如下的通孔12以及间隙14的结构，即，将与信号传播方向平行且通过假想线40与基准线500的交点的线作为中心，配置为与图6B所示的通孔12以及间隙14的配置成为线对称的通孔12以及间隙14的结构。另一方面，为了均等地兼顾Wclr和Lclr双方，优选θ＝45°。
图8是示出以θ＝45°配置了芯层的通孔时的、多层布线基板的各层的布线图案的图。如图8所示，实施例2涉及的多层布线基板将以下各层层叠而成：由增层22的上表面形成的第一层；由芯层23的上表面以及下表面形成的第二层、第三层；以及由增层22的下表面形成的第四层。
实施例2涉及的多层布线基板的各层除了形成在第二层以及第三层的通孔12的配置不同这一点以外，与实施例1涉及的多层布线基板的各层(参照图5)相同，因此省略其说明。
在图15示出应用了图6B所示的通孔构造(θ＝45°)的多层布线基板的顶视图。在图15的结构中，与图14的结构相比较，差动布线20在芯层23的间隙14上进行布线的布线长度Lclr变短。因此，与图14所示的结构相比较，可抑制高速信号的传输特性的下降。
[实施例3]
在实施例2中，因为将连结芯层23的通孔的差动对的中心的假想线40配置为从实施例1的状态倾斜(参照图6B)，所以在芯层23中，关于与信号传播方向垂直的方向的间隙宽度(Wclr)在多层布线基板的宽度有限制的方向上扩展。因此，例如，在θ＝45°的情况下，存在给定的通孔12、间隙14不收于布线基板区域内的情况。
在实施例3中，说明将连结增层22的通孔11的差动对的中心的假想线50配置为从实施例1以及实施例2的状态倾斜的结构。
在图16示出实施例3涉及的多层布线基板的顶视图。在实施例3涉及的多层布线基板中，将连结形成在芯层23的通孔12的差动对的中心的假想线40配置为与信号传播方向平行，将连结增层22的通孔11的差动对的中心的假想线50配置为相对于与信号传播方向垂直且相对于多层布线基板的主面水平的线倾斜。另外，在图16所示的例子中，示出将假想线40与假想线50所成的角度θ设为45°的情况。
由此，在实施例3涉及的多层布线基板中，在芯层23中，与信号传播方向垂直的方向上的间隙宽度(Wclr)成为窄的宽度。因此，与实施例2的结构(参照图15)相比较，在芯层23中，可确保Rx2的GND图案的宽度。此外，因为将增层22的通孔11的差动对倾斜地配置，所以差动布线20为了与这些通孔11连接而相对于间隙14倾斜地进行布线。因此，与差动布线20与芯层23的间隙14以其最长宽度重叠的实施例1的结构(参照图14)相比较，差动布线20在间隙上进行布线的线路的布线长度(Lclr)变短。
[实施例4]
在图9示出ACC模块100的结构。ACC模块100具有将多个差动布线20捆扎为一个的电缆19，在电缆19的两端连接有作为差动传输模块的QSFP连接器17。具体地，例如，电缆19将4条发送用的差动布线20和4条接收用的差动布线20合计8条差动布线20捆扎而构成，在其两端连接宽度W1为大约18mm的QSFP连接器17，从而构成为能够进行双向通信。
在QSFP连接器17的内部设置有片式基板15，在片式基板15的一面安装有具有对在差动布线20中产生的损耗进行补偿的电路的均衡元件16。作为片式基板15，应用实施例1涉及的多层布线基板。另外，作为片式基板15，不限于实施例1的多层布线基板，也可以应用实施例2或实施例3涉及的多层布线基板。
在片式基板15的一侧边连接有电缆19，在与该边对置的边设置有卡缘图案24。卡缘图案24插入到卡缘连接器18，将QSFP连接器17和外部装置连接。电缆19与卡缘图案24之间由作为高速信号布线的差动布线20连接，均衡元件16被倒装芯片安装在差动布线20的中途。在图9所示的例子中，在接收用的差动布线20的中途安装有均衡元件16。若考虑QSFP连接器17的强度以及与卡缘连接器18的锁紧机构，则片式基板的宽度W2(参照图10)一般为大概14mm左右。
另外，如上所述，图9所示的宽度W1是QSFP连接器17中的、与电缆19连接的边或与其对置的边的宽度，宽度W2是片式基板15中的、设置有卡缘图案24的边或与其对置的边的宽度。
此外，所谓接收，是从电缆19向具有卡缘连接器18的外部装置侧的方向的信号传输，所谓发送，是从具有卡缘连接器18的外部装置向电缆19侧的方向的信号传输。
在图10示出图9所示的QSFP连接器17的高速信号销(高速I/O销)的配置图。在QSFP连接器17中，Tx侧(发送侧)与Rx侧(接收侧)的信号振幅彼此不同，因此串扰成为问题，需要抑制高速信号的电容耦合、电源噪声的回绕。因此，如图10所示，在Tx侧和Rx侧将GND分离配置。这样，因为将GND分离配置，所以若考虑连接器尺寸等，则难以将高速I/O销仅配置在片式基板15的单面。因此，如图10所示，高速I/O销配置在片式基板15的表面侧(Rx2、Rx4)和背面侧(Rx1、Rx3)这两面。此外，在电缆19侧空间也有限，因此表面侧(Rx2、Rx4)和背面侧(Rx1、Rx3)设为与卡缘连接器18相同的销配置。
在图11示出图9所示的均衡元件16的芯片的概要。关于均衡元件16，作为高速信号布线的差动布线为4条的均衡电路集成在一个芯片。因此，例如，在将均衡元件16安装在片式基板15的表面的情况下，需要将片式基板15的背面侧的销(Rx1、Rx3)的差动布线从片式基板15的背面侧连接到表面侧。
另外，在图11中，161-1是Rx1的均衡元件，161-2是Rx2的均衡元件，161-3是Rx3的均衡元件，161-4是Rx4的均衡元件。此外，在图11中，162是电源焊盘，163是GND焊盘，164是高速信号焊盘，165是控制信号焊盘。
在图12示出在图9所示的ACC模块中在表面侧具有销(Rx2、Rx4)的差动布线的布线构造。如图12所示，在电缆19中传输的信号传输到作为表面布线20A的差动布线Rx2、Rx4，并输入到均衡元件16进行波形整形之后，在表面布线20A中传输，并输出到卡缘连接器18。
在图13示出在图9所示的ACC模块中在背面侧具有销(Rx1、Rx3)的差动布线的布线构造。如图13所示，在电缆19中传输的信号传输到差动布线Rx1、Rx3的背面布线20B之后，通过通孔121传输到表面布线20A。传输到表层布线20A的信号在输入到均衡元件16进行波形整形之后，输出到表面布线20A，再次通过通孔121传输到背面布线20B，然后输出到卡缘连接器18。
如上所述，通过使用在基板内部设置了通孔的多层布线基板作为片式基板15，从而能够利用将4通道(lane)的量集成在一个芯片的均衡元件16对差动布线Rx1～Rx4的传输损耗进行补偿。
另外，例如，在如上述那样片式基板15的宽度W2为14mm的情况下，若考虑GND的分离配置，则Rx侧的布线宽度成为大概6mm左右。例如，在图14所示的例子中，在该6mm左右的宽度内，配设有两个通孔对和两条表层布线。
[实施例5]
在图17示出ACC模块100的变形例的结构。在实施例5涉及的ACC模块100中，使用如下的QSFP连接器17，即，不仅是接收侧的布线路径，而且在发送侧的布线路径也安装了均衡元件16。图17所示的ACC模块100能够利用均衡元件16在发送侧、接收侧这双方进行对传输损耗进行补偿的均衡。在图17中，也使用在一个芯片集成了进行4条差动布线的量的均衡的电路的均衡元件16。
[实施例6]
在图19示出ACC模块和DAC模块的LSI端处的频率特性的比较结果。在图18A以及图18B示出在图19中进行了比较对照的DAC模块以及ACC模块的结构。另外，在图19中，示出设想了DAC模块和ACC模块在电缆19中具有相同的长度的电缆长度的情况的结果。
图18B所示的ACC模块具有：将多条由P布线和N布线构成的差动布线20进行捆扎而构成的电缆19；以及设置在电缆19的两端的QSFP连接器17、17。ACC模块的QSFP连接器17、17具有片式基板，在其表面安装有均衡元件16。
在LSI的内部安装有未图示的基板，在该基板配置有接受QSFP连接器17、17的连接器。另外，在图18B所示的例子中，在电缆19内，捆扎了4条发送用、4条接收用合计8条差动布线20，通过它们的组合进行双向通信。
在图18A示出用于图19的验证的DAC模块的基本结构。DAC模块除了在QSFP连接器17、17未安装均衡元件16这一点以外，是与图18B所示的ACC相同的结构。
如图19所示，在DAC模块中，在LSI端处出现按其原样反映了电缆特性的损耗，相对于此，在ACC模块中，损耗的一部分由均衡元件16所补偿。因此，在ACC模块中，与DAC模块相比较，LSI端处的损耗值变小。因此，作为LSI，可得到连接了损耗小的电缆那样的特性，换言之，可得到连接了电缆长度比实际短的电缆那样的特性。此外，在假定LSI与均衡元件16的输入换算噪声相同的情况下，能够接受大了接收侧的LSI的基板损耗的量的信号振幅。因此，关于信号/噪声比，也是ACC更有利，对于电缆传输的长距离化是有效的。
如图19所示，在通过DAC模块来连接LSI的情况下，在LSI中需要对DAC的损耗和安装在LSI的基板的损耗的合计损耗进行均衡。因此，在LSI中，需要能够对它们的合计损耗进行补偿的均衡电路。相对于此，在ACC中，因为在QSFP安装有均衡元件16，所以无需对LSI侧进行大的损耗补偿。
另外，作为均衡元件16，例如，能够使用安装了FFE(Feed Forward Equalizer，前馈均衡)、CTLE(Continuous Time Linear Equalizer，连续时间线性均衡)、DFE(DecisionFeedback Equalizer，判决反馈均衡)等均衡电路的均衡元件。

Claims (6)

1.一种多层布线基板，通过第一层和比所述第一层厚的第二层分别具有接地导体并层叠而成，并具备由第一布线以及第二布线构成的差动布线，所述多层布线基板的特征在于，具有：
一对通孔，形成在所述第一层以及所述第二层，将配置在所述多层布线基板的一面的所述第一布线以及所述第二布线与配置在所述多层布线基板的另一面的所述第一布线以及所述第二布线分别电连接；以及
间隙，将所述接地导体与所述通孔绝缘，
形成在所述第二层的所述一对通孔配置为，使连结彼此的中心的假想线相对于与所述差动布线的信号传播方向垂直的线倾斜。
2.根据权利要求1所述的多层布线基板，其特征在于，
形成在所述第二层的所述一对通孔配置为，连结彼此的中心的假想线与所述差动布线的信号传播方向平行。
3.根据权利要求1所述的多层布线基板，其特征在于，
形成在所述第二层的所述一对通孔配置为，连结彼此的中心的假想线与垂直于所述差动布线的信号传播方向的线所成的角度θ成为45°≤θ≤90°。
4.根据权利要求1所述的多层布线基板，其特征在于，
形成在所述第一层的所述一对通孔配置为，连结彼此的中心的假想线与所述差动布线的信号传播方向垂直。
5.根据权利要求2所述的多层布线基板，其特征在于，
形成在所述第一层的所述一对通孔配置为，使连结彼此的中心的假想线相对于与所述差动布线的信号传播方向垂直的线倾斜。
6.一种差动传输模块，具备：
多层布线基板，通过第一层和比所述第一层厚的第二层分别具有接地导体并层叠而成，并具备由第一布线以及第二布线构成的差动布线；以及
均衡元件，搭载在所述多层布线基板的所述差动布线上，具有对在所述差动布线中产生的损耗进行补偿的电路，
所述差动传输模块的特征在于，
所述多层布线基板具有：
一对通孔，形成在所述第一层以及所述第二层，将配置在所述多层布线基板的一面的所述第一布线以及所述第二布线与配置在所述多层布线基板的另一面的所述第一布线以及所述第二布线分别电连接；以及
间隙，将所述接地导体与所述通孔绝缘，
形成在所述第二层的所述一对通孔配置为，使连结彼此的中心的假想线相对于与所述差动布线的信号传播方向垂直的线倾斜。
CN201810216094.4A 2017-03-22 2018-03-15 多层布线基板以及差动传输模块 Withdrawn CN108633166A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017055425A JP2018160492A (ja) 2017-03-22 2017-03-22 多層配線基板及び差動伝送モジュール
JP2017-055425 2017-03-22

Publications (1)

Publication Number Publication Date
CN108633166A true CN108633166A (zh) 2018-10-09

Family

ID=63583250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810216094.4A Withdrawn CN108633166A (zh) 2017-03-22 2018-03-15 多层布线基板以及差动传输模块

Country Status (3)

Country Link
US (1) US10709013B2 (zh)
JP (1) JP2018160492A (zh)
CN (1) CN108633166A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220304149A1 (en) * 2019-06-28 2022-09-22 3M Innovative Properties Company Multilayer circuit board
US11665814B2 (en) * 2020-01-17 2023-05-30 Amphenol Corporation Bend compensation for conductive traces on printed circuit boards
US11212910B1 (en) * 2020-12-03 2021-12-28 Wanshih Electronic Co., Ltd. High frequency signal cross-layer transmission structure in multi-layer printed circuit board

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200010A (zh) * 1997-05-21 1998-11-25 国际商业机器公司 带集成双绞导线的印刷电路板
JP2001332858A (ja) * 2000-05-19 2001-11-30 Toppan Printing Co Ltd 多層プリント配線板
US20060166525A1 (en) * 2005-01-25 2006-07-27 Fujitsu Component Limited Evaluation board and cable assembly evaluation method
CN1918952A (zh) * 2004-02-13 2007-02-21 莫莱克斯公司 用于印刷电路板的优选接地和导孔出口结构
CN102291931A (zh) * 2011-03-23 2011-12-21 威盛电子股份有限公司 差动对信号传输结构、线路板及电子模块
CN102762025A (zh) * 2011-04-27 2012-10-31 鸿富锦精密工业（深圳）有限公司 印刷电路板
WO2013103437A1 (en) * 2012-01-06 2013-07-11 Cray Inc. Printed circuit board with reduced cross-talk
US20140048323A1 (en) * 2012-08-18 2014-02-20 Kyocera Slc Technologies Corporation Wiring board
CN205491422U (zh) * 2016-01-01 2016-08-17 广州兴森快捷电路科技有限公司 差分阻抗的阻抗条结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040189418A1 (en) * 2003-03-27 2004-09-30 International Business Machines Corporation Method and structure for implementing enhanced differential signal trace routing
US7671450B2 (en) * 2007-12-17 2010-03-02 Agere Systems Inc. Integrated circuit package for high-speed signals
US8835775B2 (en) * 2011-11-15 2014-09-16 Cisco Technology, Inc. Localized skew compensation technique for reducing electromagnetic radiation
US9929712B2 (en) * 2016-03-10 2018-03-27 Toshiba Memory Corporation Multilayer substrate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200010A (zh) * 1997-05-21 1998-11-25 国际商业机器公司 带集成双绞导线的印刷电路板
JP2001332858A (ja) * 2000-05-19 2001-11-30 Toppan Printing Co Ltd 多層プリント配線板
CN1918952A (zh) * 2004-02-13 2007-02-21 莫莱克斯公司 用于印刷电路板的优选接地和导孔出口结构
US20060166525A1 (en) * 2005-01-25 2006-07-27 Fujitsu Component Limited Evaluation board and cable assembly evaluation method
CN102291931A (zh) * 2011-03-23 2011-12-21 威盛电子股份有限公司 差动对信号传输结构、线路板及电子模块
CN102762025A (zh) * 2011-04-27 2012-10-31 鸿富锦精密工业（深圳）有限公司 印刷电路板
WO2013103437A1 (en) * 2012-01-06 2013-07-11 Cray Inc. Printed circuit board with reduced cross-talk
US20140048323A1 (en) * 2012-08-18 2014-02-20 Kyocera Slc Technologies Corporation Wiring board
CN205491422U (zh) * 2016-01-01 2016-08-17 广州兴森快捷电路科技有限公司 差分阻抗的阻抗条结构

Also Published As

Publication number Publication date
US20180279465A1 (en) 2018-09-27
US10709013B2 (en) 2020-07-07
JP2018160492A (ja) 2018-10-11

Similar Documents

Publication Publication Date Title
US20050146390A1 (en) Multi-layer substrate having impedance-matching hole
US8823177B2 (en) Semiconductor device and package wiring substrate with matrix pattern external terminals for transmitting a differential signal
US20190051587A1 (en) Ic package
CN108633166A (zh) 多层布线基板以及差动传输模块
US20100127402A1 (en) Interconnect System without Through-Holes
CN104871654B (zh) 电子基板及其接头连接的结构
US10667386B2 (en) Circuit board and conductive pattern structure
US20130077268A1 (en) Circuit board with air hole
US7671450B2 (en) Integrated circuit package for high-speed signals
CN109691244B (zh) 用于长主机路由的替代电路装置和方法
US10455690B1 (en) Grid array pattern for crosstalk reduction
TWI706696B (zh) 具有與電磁吸收材料耦合之短柱的印刷電路板
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
US20080191362A1 (en) Semiconductor package having impedance matching device
US7088200B2 (en) Method and structure to control common mode impedance in fan-out regions
CN207603990U (zh) 柔性电路板
US20190164891A1 (en) Tunable differential via circuit
JP2019096691A (ja) プリント回路基板及び当該プリント回路基板を備える光送受信器
US9936571B2 (en) Printed circuit board
WO2006060383A2 (en) Multilayered circuit board for high-speed, differential signals
US20120063787A1 (en) Connector and optical transmission apparatus
US8487430B1 (en) Multi-layer high-speed integrated circuit ball grid array package and process
JP3872413B2 (ja) 半導体装置
US20230369257A1 (en) Semiconductor device
US9478839B2 (en) Wiring board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181009

WW01 Invention patent application withdrawn after publication