CN1918952A - 用于印刷电路板的优选接地和导孔出口结构 - Google Patents
用于印刷电路板的优选接地和导孔出口结构 Download PDFInfo
- Publication number
- CN1918952A CN1918952A CNA2005800048175A CN200580004817A CN1918952A CN 1918952 A CN1918952 A CN 1918952A CN A2005800048175 A CNA2005800048175 A CN A2005800048175A CN 200580004817 A CN200580004817 A CN 200580004817A CN 1918952 A CN1918952 A CN 1918952A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- trace
- guide hole
- differential signal
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种在高速差分信号应用中有用的电路板(400,600,800)设计,该电路板设计使用导孔配置或电路迹线出口结构。电路板中的一对差分信号导孔(402,551)被位于该电路板的另一层上接地平面(405、490)内形成的开口(410)包围。该导孔通过出口结构(550,620)连接到电路板上的迹线(552,612),其中,出口结构包括两个旗形部分(555,623)和相关联的成角部分,成角部分将旗形部分连接到电路板迹线。在替换的实施例中,当从剖面观看时,离开差分信号导孔的电路板迹线(806)以三角形图案位于设置在电路板另一层上的宽接地条(815)之上的电路板的一个层上。
Description
技术领域
本发明通常涉及电路板配置,更特别地,本发明涉及在用于高速电传输应用的印刷电路板上应用的导孔配置。
背景技术
在数据通信领域中,在这几年的时间内已经稳定提高了数据传输速度。速度的提高需要开发高速电子器件,以在电信领域中使用(例如,互联网应用)以及在数据传输和存储应用中使用。为了提高电信号的发送速度,已知的是使用差分信号。
双绞线通常用于发送差分信号,通常主要在电缆中使用。这些信号电缆具有一个或多个双绞线,这些线沿着电缆的长度纽绞在一起,每一个这样的双绞线被相关联的接地屏蔽包围起来。这些双绞线通常接收互补信号电压,即,双绞线中的一根线将承载+1.0伏的信号,而该双绞线中的另一根线将承载-1.0伏的信号。这一对线沿着电缆的轴线纽绞在一起,这样每一根线沿着电缆在螺旋形路线中延伸,并且在电缆的长度方向上,这两根线沿着螺旋形路线在空间是相互分开相同的距离。
当信号电缆沿着路径被路由到电子设备的时候,它们可以经过其它发送它们自己电场的电子设备或在其它发送它们自己电场的电子设备附近。这些设备具有电位,在由该信号电缆形成的传输线中产生电磁干扰。然而,电缆的双绞线结构通过将两根线维持在期望的方向以便它们将以电容方式彼此耦合到一起并耦合到接地屏蔽或加蔽线来最小化或减小任何感应电场。,从而该构造基本上防止电磁干扰出现在电缆中并影响数据信号通过电缆的传输。
为了维持从传输线到相关联电子设备电路的电性能的完整性,希望获得整个传输线中从电路到电路的基本上恒定的阻抗,并避免传输线阻抗中大的不连续性。传输线阻抗中大的不连续性会导致产生在传输线的信号路径之间不希望的串扰或电“噪声”。这种类型的噪声和串扰有害地影响以电学方式发送的高频(或高数据传输速度)信号的完整性。在电子设备之间的“传输线”不仅包括将两个设备互连在一起的电缆和连接器,而且包括这些设备的印刷电路板。
可以控制双绞线传输电缆的阻抗,因为容易维持信号导体和接地屏蔽的具体几何结构或物理配置,阻抗变化通常会出现在电缆连接到连接器的区域、连接器安装到印刷电路板的区域和连接器安装到电路板的区域。最后一个区域在本领域中被称为“发送”区域,在该区域中,信号从电路板上(内)的传输线发送进安装在其上的连接器内。同样,信号可以从连接器发送进电路板内,该区域通常还被称为“出口”区域。这些区域是相同的,但根据从电路板到连接器或从连接器到电路板的信号路径的方位和方向可以有不同的术语。本发明针对在电路板发送或出口区域中使用的改进结构。
电路板由多个导电材料层和非导电材料层构成。可以认为每一层定义电路板的多个平面之一。非导电层可以用作电路板的基底,并且电路板的表面(或多个表面)可以覆盖象铜箔或电镀一样的导电材料。该材料的一部分被去除,以在电路板表面形成导电区域,在本领域中通常被称为“迹线”。这些迹线定义电路板基层上的电路路径。然后,随后的非导电层覆盖到基层表面,并且另一个导电层覆盖到非导电层并蚀刻进图案。第三非导电层覆盖到该第二导电层之上,重复该过程,直到形成多层电路板为止。通常由在现有技术中被称为的“导孔”的东西将不同的导电层连接到一起。导孔是穿过电路板的孔,并且该孔的内部表面被镀层。该电镀将各个导电层互连。当想要将电路板上的迹线连接到其它迹线时,电路板上的迹线可通向导孔位置。相似地,导孔还可用于接收通孔安装引脚或连接器的其它安装引脚。
可在电路板层中形成迹线对,以承载一对差分信号,并且每一对将定义电路板的差分信号传输线。每一个电路板层或平面可以支持一个或多个这样的差分信号传输线。重要的是控制这些传输线的阻抗,以使在设备操作期间的串扰和电干扰最小,而不需要使电路板设计和该电路板上的电路布局过度复杂。
因此,本发明针对电路板设计,利用电路板导孔和导电迹线从导孔的出口来交织地共同定义电信号传输线,以提供高水平的操作性能,并且这样保持了理想的电气特性,例如,电路板信号传输线的阻抗。
发明概述
因此,本发明的主要目的是提供一种在高速信号传输中使用的电路板结构,其中,在该电路板上提供用于差分信号传输线的接地平面,并且相对于该差分信号迹线连接到电路板上导孔的地方,将该接地平面安置在优先位置,这样每一个差分信号迹线和它相应的导孔对用于与地的电连接,而不是与附近差分信号传输线的电连接,其中该差分信号传输线由一对导电迹线和导孔构成。
本发明的另一个主要目的是提供一种改进的电路板结构,其中,专门配置通向或远离导孔的一对导电差分信号迹线配置,以控制导电迹线的阻抗,其中导电迹线构成电路板上的差分信号传输线。
本发明的另一目的是提供一种印刷电路板结构,该印刷电路板结构可用作与电子器件(例如,电子连接器)连接的“发送”或“出口”区域,其中,该结构包括一对差分信号迹线连接到电路板中的导通孔,并且其中,该迹线在它们离开导孔的区域中具有特殊结构,以便影响差分信号系统的阻抗。
本发明此外的目的是提供一种改进的电路板结构,其中一对差分信号导孔安置在距相关联的接地导孔最近的地方,该电路板具有至少一个在其内形成的接地平面层,并且该接地平面层具有在其内形成的防护焊盘,该防护焊盘包围住两个差分信号导孔,并且该防护焊盘连接到相关联的接地导孔和与另一对差分信号导孔相关联的另一接地导孔,并且另一个防护焊盘安置在邻近该防护焊盘的地方,并包围住另一对相邻的差分信号导孔,但是接触与该相邻的一对差分信号导孔相关联的另一接地导孔。
本发明此外的目的是提供一种电路板,该电路板具有用于导电迹线离开一对差分信号导孔的新出口图案,该出口图案在迹线的每一个出口部分中包括弯曲,这些轨迹出口部分之一的一个弯曲位于另一个外部迹线出口部分的弯曲半径的内部,这样,迹线出口部分之一通常从它们定义的传输线本体到迹线之一离开相关联的导孔处相互间隔相似且一致的的距离。
本发明的另一目的是提供用于一对导电电路板迹线的图案,其中,该对导电电路板迹线离开一对相应的差分信号导孔并通向该电路板上的差分信号传输线,每一个迹线都包括包围并连接到相应导孔的导电轴环部分、从轴环部分延伸并终止于信号发送部分的出口部分、出口部分包括增加了的宽度部分,信号发送部分沿着电路板的范围纵向延伸,与该对差分信号导孔分隔,并且不与这些导孔交叉,出口部分包括至少一个方向的改变,以便遇到信号传输线。
本发明另外的目的是提供一种具有上述差分信号导孔迹线出口图案的电路板,并且该电路板包括多个接地平面层,每一个接地平面层具有防护焊盘,并且防护焊盘的周界包围住该对差分信号迹线的轴环和出口部分。
本发明的再一目的是提供电路板迹线图案,其用于提供离开电路板导孔的出口和路线,其中,通过将接地迹线安置在离一对差分信号迹线附近的地方来控制在该电路板上形成的传输线的阻抗,从而形成“三元组”的电路板迹线,其中,两个差分信号迹线和相关联的接地迹线被设置在虚设三角形的顶点上。
本发明此外的目的是提供一种差分信号迹线和相关联的接地迹线的配置,其在印刷电路板上(或,内)提供传输线路径,这促进了在差分信号和接地迹线之间的电容耦合,从而调整传输线从它们离开电路板导孔的出口到该电路板上的其它目的地之间的阻抗。
本发明另外的目的是提供一种电路板导电迹线配置,其用作这种迹线离开安置在电路板上的一对导电导孔的出口结构,导电导孔中的每一个用于发送差分信号电路的电信号,该电路板包括导电接地平面层,该导电接地平面层具有在其内形成的开口,该开口包围住该对差分信号导孔,出口结构包括一对放大了的导电部分,该导电部分从该导孔向对方延伸,并且被插入间隔将彼此隔开,放大了的部分随后变窄成较细的部分,较细的部分也被插入间隔将彼此隔开,较细的部分与位于该对导孔外部的电路板区域中的细迹线部分通信。
本发明通过它的结构提供这些目的、优点和益处。在本发明的一个主要方面,在电路板上提供四个导孔。这些导孔中的两个被指定作为差分信号导孔,这样,它们包括导电迹线,这些导电迹线远离在电路板的层内(或,上)的差分信号导孔,并且这些迹线定义电路板层的差分信号传输线。其余的两个导孔被指定为接地导孔,这样,它们连接到接地参考平面,优选地,接地参考平面在除了差分信号传输线延伸所在的平面或层之外的电路板的平面或层内。按照某种方式形成接地参考平面,使得它具有在其内形成的包围该对的两个差分信号导孔的开口。接地参考平面连接到两个接地导孔。这四个导孔排列在虚设的四边形(例如,正方形、长方形、菱形等等)的转角处,并且接地参考平面可以是立体的或平面的,或者它可以是网格、或类似格子的结构。
在本发明的另一个主要方面中,提供一种新的用于导电迹线从一对差分信号导孔离开的发送或出口图案。该出口图案包括一对导电迹线,该导电迹线从一对相关联的导孔开始在电路板的平面或层内延伸,该导孔优选地是差分信号导孔对,并且每一个迹线在该迹线的发送或出口部分内包括弯曲。迹线出口部分之一的一个弯曲安置在另一个(外部)迹线出口部分的弯曲半径的内部,这样,该对迹线出口部分彼此之间相距的间隔通常是从相关联的导孔到传输线本体相似且一致的距离。
在本发明的再一个主要方面中,提供一种用于离开(进入)一对相应的差分信号导孔并通向电路板上的差分信号传输线的一对导线电路板的图案。迹线中的每一个包括导电轴环部分,该导电轴环部分包围并连接相应的导孔,并且它进一步包括从轴环部分延伸并连接到或终止在信号传输线的出口部分。该出口部分包括增加的宽度部分,并且,在一个实施例中,该增加的宽度部分可以开始于中心线附近,其中,中心线从一个差分信号导孔的中心延伸到另一个差分信号导孔。该增加的宽度部分在它到信号传输线的路径中延伸并经历至少一个弯曲,它通过将宽度减小到它所连接的信号传输线的宽度来终止到该信号传输线。
在另一实施例中,当从上面观察或从与导电迹线平面正交的方向观察时,增加的宽度部分具有“旗形”配置。为了连接的目的,该增加的宽度部分还在短的间隔内彼此相互接近。该增加的宽度部分通常将沿着从它们的导孔到信号传输线的它们的路径经历至少一个弯曲或改变方向。在本发明的优选实施例中,该对差分信号迹线的旗形部分尺寸均匀并且彼此对称。
如本发明另一实施例中所举例的,可以通过将接地迹线安置在离一对差分信号迹线最近的地方来控制在电路板上形成的传输线的阻抗,尤其是其出口或发送部分。接地迹线安置在邻近该差分信号迹线的地方,但是在电路板的不同层内,以便可认为这三条迹线形成“三元组”的电路板。从穿过电路板的剖面内的末端可最好地观看该三元组配置,其中两个差分信号迹线和相关联的接地迹线位于虚设三角形的顶点。
电路板层内部的三元组配置促进了在差分信号和接地迹线之间的电容耦合。这样,可以调整传输线从它离开电路板导孔的出口部分到电路板上其它目的地之间的阻抗。
这样的电路板导电迹线配置可进一步包括具有开口的导电接地平面层。与本发明的其它实施例一样,该开口包围住一对差分信号导孔。那些位于支持差分信号迹线的层附近的电路板层之一的接地平面可以具有置于其上的细条,穿过并且优选地将该非导电开口对隔开。该平分线的条在两个差分信号导孔的传输线部分之间、以及之下或之上延伸,从而产生三条迹线的三元组配置,其中三条迹线包括差分信号迹线对和它们相关联的地线。
在另一方面,差分信号迹线沿着公共轴从它们相关联的电路板上的信号导孔延伸。一对接地导孔沿着与该信号导孔同样的轴排列,并沿着该轴在信号导孔外部分开得更大。具有较宽宽度的两个接地出口迹线从接地导孔到信号导孔之间中心点延伸(在信号迹线出口部分的平面邻近的平面中延伸),其中,中心点是信号导孔连接到一起并改变方向的位置。方向改变是与当差分信号导孔从它们的出口部分延伸到传输线部分时该差分信号的方向或路线改变相匹配的一种。沿着该广度,接地导孔出口迹线具有足够大的宽度以向该两个差分信号导孔提供宽的接地单元。优选地,该接地导孔出口迹线的宽度从预选的距离开始在差分信号导孔的外部边缘之间延伸,预选的距离可以包括信号传输线的整个长度。
通过考虑随后的详细描述将会清楚地理解本发明的这些和其它的目的、特征和优点。
附图简述
在该详述的过程中,常常会参考以下附图:
图1是在其中使用本发明的环境(即,用于高速信号和数据传输应用的底板环境)的示意图;
图2是在其内形成有两个导孔的已知电路板结构的平面图;
图3是到电路板表面上的导孔开口的透视图;
图3A是已知印刷电路板的图解详图,其中,印刷电路板具有在该电路板本体中的平面内形成并完全穿过该电路板的导孔,并且该电路板具有多个接地平面,其作为层排列在该电路板的本体内或其它层之间;
图4是另一个用于差分信号应用的已知电路板配置的平面图,该图图示了由非导电区域围绕的电路板的两个差分信号导孔,其中非导电区域在围绕该对导孔的导电接地平面中形成;
图5是另一个已知电路板配置的平面图,其中该电路板配置具有在其内形成的两个导孔,与图4所示相似,并且其中,围绕导孔的非导电区域末端相对于该非导电区域的其余部分被放大,以给出开口区域“狗骨”或“哑铃”形状;
图6是可用于差分信号应用的图示导孔的5-管芯图案的透视图;
图7是根据本发明原理构造的电路板导孔配置的平面图,图示优选的接地配置;
图8是与图7相同的视图,但是为了清楚的目的,宽的接地平面层位于电路板之上的适当位置上,并连接到两个接地导孔,该图图示围绕该对差分信号导孔的开阔区域的空间配置;
图9是与图8相似的导孔配置的透视图,该图示出在接地平面与两个接地导孔之间互连的点,其中,图示的接地平面位于电路板剖面的顶部平面,接地平面具有网格或类似格子的配置,并具有开阔区域,开阔区域的周界包围住一对差分信号导孔;
图10是图9中配置的透视图,但是图示了另外的接地平面层作为整个电路板构造的一部分,该另外的接地平面层具有开阔区域,开阔区域包围住穿过电路板的高度或深度的该对差分信号导孔,接地平面选择性地连接到该配置的接地导孔;
图10A是图10的导孔和接地平面配置的顶部平面图,该图进一步图示了从相关联的差分信号导孔离开的一对差分信号传输线;
图11是在一个微小角度观看的顶部平面图,该图图示一对差分信号导孔和从该导孔离开(或“发送”或“出发”)并与差分信号传输线汇合的一对导电迹线;
图11A是类似于图11所示结构的顶部平面图,但是,其中出口部分具有旗形配置,并不是增加的宽度部分;
图12是与图11相同的视图,但是在透视的角度看,朝向90度稍微多一点,该图图示导孔的深度以及连接到该信号导孔的信号迹线引出口;
图13是从图11配置的末端以不同角度观看的该配置的透视图,并图示电路迹线是怎样离开与它们相关联的两个导孔,并图示该导电迹线的增加的宽度部分;
图13A是根据本发明原理构造的另一个导电迹线出口图案的顶部平面图;
图14是已知差分信号导孔配置和从该导孔引出的一对电路迹线的平面图;
图15是另一个已知差分信号导孔配置的平面图,其中一对迹线从该导孔引出并形成电路板的信号传输线;
图16是差分信号迹线出口图案的另一个实施例的透视图;
图16A是图16的差分信号迹线出口图案的顶部平面图,其中接地参考平面叠加在该迹线图案之上;
图17A是根据本发明原理够造的电路板引出路线的另一实施例的顶部平面图,并图示在该电路板接地平面内形成的两个开口之间的狭小间隔;
图17B是与图17A相同的视图,但是在电路板接地平面内形成的两个开口之间插入较宽的间隔;
图18是从四个导孔引出的电路板的另一实施例的顶部平面图,图示迹线的三元组配置的应用;
图18A是沿着图18中A-A线的剖视图,图示电路板迹线在它们在电路板上的路径中的三元组形式的配置;
图18B是图18的图解视图,图示在电路板的不同层上使用的迹线之间的垂直间隔;和
图19是电路板迹线出口的三元组形式配置的另一实施例的顶部平面图。
具体实施方式
图1是底板组件100的透视图,在底板组件100中,印刷电路板(这里称为“主板”)101通过一个或多个连接器103连接到辅助电路板102。现有技术中已知的连接器103将导电电路104连接到布置在辅助电路板02上的相似电路106,其中,导电电路104利用布置在主板101表面的导电迹线105。这些电路104,106通常通向安装在电路板上的电子器件110。
电缆可用于将图1的组件100连接到另一个电子组件,这些电缆仅仅是电子信号传输线的一种形式。其它形式的这种传输线可以合并进该组件的电路板104,106,并且一种这样的形式可以采取多个导电迹线安置在电路板的(或者层)上或位于该平面(或者层)内的形式。这种传输线的一个例子在图2中示出,并且代表在今天的电子工业中使用的电路板结构。
在图2中,电路板120被示出具有多个在图案中布置的导孔121,用于接收电子器件的相应导电引线(未示出),其中,这些导电引线安装到电路板120。导孔121通常包括延伸穿过整个电路板120厚度的的孔122。沿着导孔121的内部表面128将其镀层,并且导孔121典型地包括电镀材料123的小环孔,这些小环孔可以集中在孔与电路板120表面的交叉处。一对导电迹线124,125被示出从导孔121向远处延伸,并且在差分信号应用中,两个迹线124,125将共同定义通向连接器、电子器件或类似器件的差分信号传输线“ST”。
这样,降低了差分信号对将被分成多个单端信号的可能性。我们看到差分信号导孔401穿透电路板400的顶部金属接地平面层405,并具有小于B或H(防护焊盘的外部尺寸)的间距(中心到中心)。这样,防护焊盘有效地与差分信号对分离,并且共模耦合最小,而在两个差分信号导孔之间的差模耦合增加。
导孔121不仅用于将连接器和部件安装到电路板120上,而且用于将该板的各种电路互连在一起。如上所述,电路板典型地由玻璃纤维树脂或类似化合物的一系列层组成。将镀层加到这些层之一并进行蚀刻,以在该层的表面形成导电迹线。玻璃纤维或树脂的另一层加到第一层,电路迹线形成,以此类推,直到多层电路板形成,其中,多个电路在多层电路板的不同层上延伸穿过该板。通过钻孔到电路内部并暴露导电层来形成导孔,然后将导孔的内部表面进行电镀,从而接触该孔边缘的所有层连接到一起。
图3用放大图来图示包含导孔121的电路板120的层。该导孔被电镀,并包括电镀材料的内部镀层128,该镀层128围绕孔122。间隙G可在电路板层上形成,该间隔提供导孔镀层128与围绕导孔121的接地参考平面导电层129之间的隔离。提供间隙G,以防止短路,并且已经发现接地表面层可能有害地影响差分信号从一对差分信号导孔的发送。然而,对于该结构,在导孔与参考表面边缘之间出现的间隙G促使该导孔作为关于参考平面的电容器。在具有多个接地平面并且接地平面带有围绕单个导孔的间隔或开口的结构中,该影响尤其明显,它可造成信号反射。该反射消耗整个传输线系统的能量。
图3A以示意方式图示电路板129的不同层129a,129b,129c以及导孔122怎样延伸穿过所有层129a-c以与表面迹线124a和内层迹线124b和124c配合。
在图4中图示了在2003年8月19日出版并转让给Teradyne,Inc的美国专利No.6,607,402中描述的改进电路板上差分信号导孔性能的一种方式。在该专利中,示出了电路板120具有多个在其内形成的导孔121。导孔121成对排列,用于差分信号传输,并且电路板120包含接地参考平面129。围绕该对差分信号导孔的下面接地平面的部分130被去除,以形成开口。该去除的区域或开口130在本领域中通常被称为“防护焊盘”。该‘402专利解释了防护焊盘130应当围绕两个导孔121。该结构具有与它相关联的某些缺点。例如,两个导孔121都作为跨越该导孔121与接地平面开口边缘之间间隙的多个位置中的电容器。该电容器效应易于消耗可连接到导孔121的任何信号传输线的能量。使用小尺寸导孔防护焊盘是为了尝试将两个信号导孔121以电学方式松散耦合在一起,而围绕接地焊盘或平面的接近度抑制了在两个差分信号导孔121之间真正的强差分耦合。
图5图示对电路板导孔的另一种已知的更改,其中,防护焊盘131在两个导孔121之间的它的中央部分133变窄,以采取总的“狗骨“或”哑铃“外观。对于该外观,防护焊盘131在围绕导孔对121的区域135中较大,但是然后它在两个导孔之间的区域136中稍微变窄。该变窄使得再获得一些通常在操作中损失的系统能量,但是小区域的接地平面防护焊盘抑制了合适的性能。该结构表示尝试平衡系统电容并宽松地将两个信号导孔耦合到一起,而仍然保持两个信号导孔对于它们周围的接地平面的密切关系。
不对称优选导孔配置
图6图示另一种电路板200,该电路板200具有在其内形成的导孔图案,该导孔图案在此被称为“5-管芯”导孔图案。该图案包括设置在单个居间接地导孔205相对侧的两对差分信号导孔202,204。每一个这样的一对差分信号导孔包括两个不同的导孔202a,202b和204a,204b。每一个差分对的两个导孔典型地沿着第一轴L1(在图7中示出从左下向右上延伸)对齐在一起。该图案沿着横穿第一轴L1的方向重复。差分信号导孔202a-b和204a-b典型地具有从它们通向电路板200上另一目的地的迹线,而接地导孔205典型地在其内部表面连接到安置于该电路板205内部的接地平面层(在图6中未示出)。
在这种类型的导孔图案,两对差分信号导孔中的每一个共享位于该图案中央的这一个接地导孔。我们已经发现该5-管芯图案产生串扰,并且很好地控制这种系统的阻抗是困难的。差分导孔对202,204之一和中央接地导孔的分组优选地是三角形配置,其中,这三个导孔定位于由图6中粗线表示的虚设三角形的顶点。
图7是根据本发明原理构造的具有导孔布局的电路板300的顶部平面图,其中,导孔的间隔错开,以便一对差分信号导孔“AA”位于比第二对差分信号导孔“BB”距它们相关联的接地导孔302(显示为大致在该图案的中央)更近的位置。在电路板300中形成多个导孔301并且,并且提供与一对差分信号导孔303相关联的接地导孔302,优选地,该相关联的接地导孔302与一对差分信号导孔303对齐。两个差分信号导孔303优选地沿着第一轴L1对齐,以形成一对差分信号导孔,并且相关联的接地导孔302与第一轴隔开一定距离,但是当从横穿第一轴L1的方向观看时,接地导孔302位于两个信号导孔之间。
我们称这种结构为“优选接地”导孔布局,因为在一个差分信号导孔对AA与它相关联的接地导孔302之间的间隔W1小于在这一个差分信号导孔对AA与另一对邻近的差分信号导孔306 BB之间的间隔W2。这样,这一对差分信号导孔AA的耦合偏向于与它相关联的接地导孔302,而不偏向于另一个邻近的差分信号导孔对BB或与该差分信号导孔对BB相关联的接地导孔302b。
图8-10图示本发明的另一实施例,其中电路板的一个或多个接地参考平面具有特别配置的防护焊盘,该防护焊盘围绕组成差分信号导孔对的两个差分信号导孔。这些布置的空间关系首先在图8中示出,其中,参考标号400表示电路板,其包括多个信号导孔401,这些导孔中的两个结合以形成差分信号导孔对402。大的接地平面405存在于电路板表面或它的内层上。如在图8中可以看到的,接地平面405具有在其内形成的大的防护焊盘410,防护焊盘410通常是矩形的,如所示出的具有尺寸B和H。优选的是,开口具有大约1.2-1.5的长宽比AR,长宽比AR通过等式AR=H/B得到。
如所图示的,围绕差分信号导孔401的对402的接地平面可以是大的接地平面。这样,差分信号对将分成多个单端信号的可能性降低。我们看到差分信号导孔401穿透电路板400的顶部金属接地平面层405,并具有小于开口或防护焊盘的410外部尺寸B或H的间距(中心到中心)。这样,防护焊盘410有效地与差分信号对分离,并且共模耦合最小,而在两个差分信号导孔之间的差模耦合增加。
另外,两个接地导孔403,404中的一个导孔404被定义为优选接地导孔,这意味着它放置在比另一个接地导孔距差分对402更近的位置,并因次被指定为主要接地参考导孔。由于这种不对称关系,差分信号导孔对的共模耦合最小,并被定义用于随后系统(即,沿着它穿过电路板的广度)阻抗的调整。接地平面405连接到如图9所示的电路板顶部和底部表面上的接地导孔,如果接地平面以该方式使用,并且如图10所示,优选地是,内部接地平面层选择性地连接到接地导孔。在图9中,将要指出的是接地平面405呈现网格或类似格子的结构,而不是大的实心接地平面层。
在图10中,示出多个层或平面的电路板,其中,为了清楚,去除了树脂或其它绝缘材料。接地平面405a,405b安置于电路板上相对的顶部和底部平面上,它们连接到两个接地导孔403&404。在内部接地参考平面层中405c&405d中,在接地平面和两个导孔403,404中的任一个之间没有连接。示出了在接地平面层405e和405f之间一对信号迹线420从差分信号导孔420引出。为了优化穿过电路板400及其堆叠层的导孔性能,在信号迹线420两侧的两个接地平面连接到接地导孔403,404。
在图10A中最好地示出导电信号迹线420在三个导孔401-403之间的出口路径。图10A是图10中导孔和接地平面结构的顶部平面图,图示在电路板顶部表面上的接地平面(为了清楚,去除了板结构),并且图示两个内部信号迹线到差分信号导孔对的连接。该图还图示了信号迹线在它们引出路线时或从差分信号导孔离开的路径。
信号迹线从导孔引出
还希望控制传输线在迹线从导孔引出并继续延伸它们在电路板上的传输路径的区域中的阻抗。在这些出口区域中出现了问题。以前已知尝试在差分信号导孔对之间延伸的中心线周围的非对称配置中维持导电迹线对的间隔。这在图14中示出,其中一对差分信号导孔的两个导孔501,502相距距离D。一对导电迹线503连接到连接到导孔501,502,并从那里向远处延伸。它们的出口路径最初沿着迹线的出口部分504以一个角度向分开两个导孔501的中心线C延伸,直到迹线相距相同的间隔DD为止。
这些出口部分503长度较短,并且在它们的广度内不彼此交叉,但是它们连接到相应的在中心线C的相对两侧平行延伸的延长部分505。两个导孔501,502以及与它们相关联的迹线503定义支持它们的电路板500上的信号传输线。对于一对差分信号导孔,需要的两个迹线的间隔、几何结构和长度可保持对称,以便在出口中的不一致保持绝对最小值。通过保持电路迹线的几何结构和对称性,不是总可以从对称图案中的导孔引出迹线,尤其在电路板的高密度区域中或在小间隔差分信号导孔对的区域中。
当从一对差分信号导孔出发的导电迹线错开以致迹线长度不相等或作为一对在它们的图案中不对称时,出现了问题。图15中图示了这样的问题配置,其中电路板500被图示为具有在两条线中成对排列的导孔501,502的阵列。导孔501,502中的两个构成差分信号对,并且示出两个导电迹线505,506从导孔通向信号传输线507。一个迹线506具有短的出口部分510,而考虑到两个导孔501,502之间的间隔,另一个迹线505具有较长的出口部分511。迹线的信号传输线507部分在两排导孔之间延伸。为了确保信号传输线的阻抗将保持在期望值,考虑到两个迹线出口部分510,511长度和角度的不同,均衡传输线部分507的长度成为必要。这通过插入补偿部分512(显示为局部弯曲)来完成,这增加了迹线506的总长度,而没有过度增加横向长度。然而,使用这样的补偿部分512占用电路板上的宝贵空间,否则,该空间可用于另外的电路,因此,这种用于控制电路板信号传输线阻抗的解决方案是不理想的。
图11-13&11A图示电路板600的一个实施例,该电路板600具有电路迹线图案601,其提供从差分信号导孔608a,608b的对609引出的信号传输线的理想阻抗特性。对于该配置,我们已经发现可以从导孔608a,608b以及一路上相关联的信号传输线612来“调整”传输系统的性能,其中,如所示出的,信号传输线从两个导电迹线613a,613b形成。在这些图中示出的电路迹线图案是通常在电路板600的内层发现的一个,并且两个迹线613a,613b与差分信号导孔608a,608b沿着该导孔的电镀本体部分604紧密配合(图12)。在使用本发明的图案中,我们已发现当迹线从差分信号导孔向外延伸或“引出”时可以注入系统能量。这些结构用来向系统返回能量。这样,本发明可以从名义上位于该导孔对之间的点提供连续耦合的差分迹线对。
如上所述,能量大量集中在导孔609的对上,并且为了重新获得这些能量,导孔出口部分609具有通过环形轴环部分622连接到该导孔的放大的宽度部分或区域621。放大的宽度部分620进一步连接到具有我们描述的“旗形”部分623的导孔镀层622。这些旗形部分623以及部分放大了的宽度部分621提供更多的金属镀层区域,以增加在电能所集中在的导孔之间的区域内的电容。旗形部分623在出口部分的开始提供恰好90度中心线出口。
如图11最佳示出的,两对安置在电路板600中的导孔沿着第一轴L1排列。该图中下面的一对导孔是一对差分信号导孔,并且导电迹线出口部分620具有放大了的宽度并首先沿着第一轴彼此向对方延伸,然后从第一轴以一个角度向外沿着第二轴(在图11中表示为AX2))延伸,如所图示的,第二轴AX2优选地横穿第一轴L1。然后,它们沿着一对弯曲680,681转向,弯曲680,681具有半径,以便一条迹线613a适合在另一条迹线613b的内侧并继续沿着第三轴AX3延伸,第三轴L3通常与轴L1平行,并且通常横穿轴AX2。这样,可以在从区域XX开始的两条迹线之间获得恒定间隔EE,其中区域XX是旗形部分623彼此向对方延伸直到出口部分加入信号传输线区域ST的区域的区域。
图11A是一对迹线出口部分的顶部平面图。在该实施例中,两个差分信号导孔被狗骨形状的开口690(与图5所示的开口相似)包围。如上面所提及的,并且如该实施例所图示的,迹线的出口部分723呈现旗形结构,该旗形结构是板形区域,其代替从导孔向外延伸的细小迹线。这些板形区域增加了在导孔区域的迹线之间的电容耦合,并且也降低了电感。旗形部分还彼此靠近(沿着第一轴延伸),以在迹线从导孔的出口中在迹线之间保持期望的间距,随后,出口部分从旗形部分开始沿着横穿第一轴的第二轴延伸。可以看到迹线沿着三个不同的路径前进,首先沿着轴L1,然后沿着轴AX2,最后沿着轴AX3。轴L1和AX2交叉,同样,轴AX2和AX3交叉。
图13A是本发明另一实施例的顶部平面图,其中示出一对导电迹线550从一对导孔551引出直到它们加入信号传输线552为止的出口路径。迹线550包括具有板形区域的旗形部分555作为他们出口部分的局部,该旗形部分555从导孔出发沿着轴L1向彼此延伸。迹线之一550a在其依靠自身向后弯曲时位于另一条迹线550b的内侧,直到通常与轴L1横穿延伸的信号传输线部分522。出口部分还经过在其内大约有5个明显弯曲的路径,图13A结构的每一个弯曲由线B-B标识,并且每一个弯曲表示迹线出口部分改变了方向。
示出了接地参考平面590叠加在迹线出口图案之上。在电路板的这一层中存在参考平面590和环形轴环部分591。它们被表示成位于迹线出口图案之上的层中,但是它们还可以位于迹线出口图案之下的层中。有两个接地导孔593互连到接地平面590,它们位于在接地平面内形成的包围两个差分信号导孔551的开口594的边缘。接地导孔之一593a是与该对差分信号导孔551相关联的主要接地导孔,而另一个接地导孔593b是与左边的一对差分信号导孔相关联的接地导孔(在图13A中未示出)。
该对差分信号导孔551位于距与它们相关联的接地导孔593a较近的位置,与接地导孔相距W1,W1比该对差分信号导孔551与接地导孔593b之间的距离W2短。如在图13A中接地导孔的右半边上所示出的,已经去除了这些接地导孔的环形轴环部分595,这样它们不沿着360度的环形路线延伸。更适合地,优选的是这些类型的环形轴环部分具有大约150-200度的弯曲区域,其中,大约180度是优选的。这样做以降低信号迹线出口部分与不相关联的接地导孔593b之间的电容耦合。
图16图示根据本发明原理构造的另一种形式的电路迹线出口或引出图案。在该配置中,两个导电迹线450a,450b从一对相关联的导孔401,402引出。这些迹线450a,450b的引出部分包括一个迹线部分471,该迹线部分471具有紧的弯曲半径,并套嵌在另一条迹线弯曲部分470的内侧。可以认为内侧的迹线471在它最初从导孔401向它的另一配对导孔402延伸时依靠它自身向后弯曲并随后展开其自身。可以在从导孔401向另一配对导孔402向外延伸的初始部分中发现该结构的这个重要部分。然后,迹线继续具有弯曲部分,该弯曲部分靠近外侧导孔的出口部分471。这样,保持了两条迹线的亲密度以及相似的路径长度。
图16A是图16的顶部平面图,该图以与图13A相似的方式图示了叠加在迹线出口图案上面或下面的接地参考平面。在该接地参考平面中,相关联的接地导孔比非相关联的接地导孔距该对差分信号导孔更近。该图极好地示出了出口部分473是怎样首先从它的导孔401向该导孔对的另一导孔402延伸以便建立间距的。然后它在一个点474依靠自身向后返回,其中,该点474是它可以以期望的间距沿着外侧导孔的内部前进的点。
图17图示根据本发明原理构造的电路板出口图案的另一个实施例,其应用了一系列在印刷电路板内形成的电镀导孔702。该电路板700在顶部平面视图中示出,并且可以看到该电路板700包括6对完全延伸穿过电路板700厚度的导孔或通孔702。这些导孔702在X方向和Y方向(或者在图17A和图17B中从上到下以及从右到左)都彼此相距一定间隔,优选地,这些导孔702在它们的内部表面703被电镀,这样,它们将与插入它们内部的导电单元以传导方式连接。
还示出了防护焊盘或开口704,该区域704是导电接地参考平面中的区域,在该区域中已经去除了导电金属,即镀层。重要的是,该区域完全包围住所选择的信号导孔对710(并且,该对是在图中从右到左方向中的一对导孔)。该导孔对710旨在与差分信号电路一起使用,以便该导孔对710中的一个导孔将承载指定幅度的正(+)电压,而该导孔对710中的另一个导孔将承载与上述幅度相等的负(-)电压。这两个差分信号导孔共同构成差分信号导孔对710。示出了两个其它导孔718,它们可以沿着公共轴L1安置(图17B),并且由于它们连接到接地平面层700,因此它们用作接地导孔。我们看到非导电开口704与这两个接地导孔718邻接。
在该实施例中,电路板迹线连接到差分信号导孔对710。当电路板迹线从导孔对710引出时,电路板迹线的开始处包括宽的象旗子一样的部分712。与它们末端相关联的电路板迹线相比,这些旗形部分712包括较大量(或宽度)的导电材料。该额外材料增加到由旗形部分限定的“板”的尺寸,并增加了在从导孔对710引出的两条迹线之间的电容耦合。这个大尺寸的旗形部分712用来电路板的水平面内重新建立在信号导孔对710的两条迹线之间的电容耦合。以前,已经在垂直面内沿着导孔710穿透电路板的路径建立了在两个信号导孔710之间的电容耦合,但是这些旗形部分712构成迹线到水平面内的过渡。这有效地增加了迹线从该对导孔710的出口的初始过渡中的阻抗。旗形部分712用作从垂直面到水平面的初始过渡。
优选地,旗形部分712尺寸均匀并且对称,以在它们之间提供恒定的电容。该对称沿着位于导孔对710之间并在旗形部分712之间的轴延伸。这是优选的,以在该出口的开始处产生相等的路径长度,从而建立零(“0”)偏斜。该旗形部分712在迹线从导孔“引出”并沿着电路板延伸它们的电路路径之前,在水平面内重新建立耦合。电路迹线的下一部分713包括引出区域,,并且在图17A中能最好地看到它们,在图17A中我们能看到这些迹线部分优选地具有相同宽度。它们从导孔的引出路线尝试采用最短的路径到达主要的迹线部分715,其中,主要的迹线部分715沿着接地平面的开口704的边沿延伸。这些主要的迹线部分715沿着导电材料的居间细小薄片720延伸,其中,该居间细小金属薄片将在附图中图示的两个防护焊盘区域隔开。在这一点上,两个迹线出口部分之一的路径酷似这两条迹线中另一个的路径。
能够看到迹线的根部713从每一个旗形部分712向外延伸,并且这些根部713与成角的腿部714相遇并紧密配合,成角的腿部714从该根部713延伸到隔开两个相邻防护焊盘区域704的接地薄片720的位置。这些成角迹线部分714然后与平行于接地平面居间薄片部分720延伸的迹线的规则电路部分715汇合,其中接地平面居间薄片部分分隔两个接地平面开口704。电路迹线旗形部分712和传输线部分715彼此隔开一个共同的间距。在图17A中将接地平面居间薄片部分720表示为细小的接地薄片,而图17B中示出的接地平面居间薄片部分720具有相对较大的宽度。电路板迹线的出口路径实现利用尽可能短的路径长度使那些信号迹线靠近接地平面层的目标,以便向电路系统提供平滑的阻抗过渡。
在图17A&17B中示出的特定形式的接地平面开口704比图9和图10A中示出的开口具有更大的尺寸,这样做是为了去除足够多的接地平面,以便对出现在信号导孔702的对710之间的垂直耦合的影响更小。
信号迹线三元组形式的配置
图18-18B图示导孔出口结构的“三元组”形式的配置800。在图18中图示了一对差分信号导孔802在该图从右到左的方向中彼此隔开一定距离。这两个导孔802的出口结构包括旗形部分804、弯曲部分805和迹线部分806。可以在该对差分信号导孔802外侧提供一对接地导孔810,这对接地导孔810可以沿着水平线与该信号导孔802对齐。这些接地导孔810在图18中被虚幻地示出,并包括开始该接地导孔出口结构的成角的迹线部分812、放大部分813、细小部分814和较宽的中央迹线部分815。优选地,这个宽迹线部分815具有的宽度使得其边缘位于该对差分信号迹线部分806的边缘下面或外侧。在图18A中示出这种关系,并且在图18B中最佳地示出了接地导孔出口结构与信号导孔出口结构的垂直间隔。
图19图示三元组出口结构900的另一实施例,其中,接地导孔902位于信号导孔904外侧,并且其中,与它们相关联的出口结构位于信号导孔的另一侧(与图18B中所示的在信号导孔之上相反,该图示出在信号导孔之下)。可以认为信号导孔与接地导孔沿着公共轴L1对齐(图19)。旗形迹线出口部分沿着该轴对齐,但是图19和图18中示出的从接地导孔的迹线出口部分偏移L1,并沿着第二轴GL1对齐。在一些情况下,信号迹线出口部分和接地迹线出口部分可沿着公共轴对齐。从图18A可以看到导电迹线以三元组形式排列,信号迹线和接地迹线位于虚设三角形的定点。
接地导孔902具有成角的出口部分910,该成角的出口部分910通向直线部分911,然后通向细小部分912。与在图18B中示出的出口结构中一样,细小部分911位于出口迹线接近信号导孔904附近的位置,以便最小化该系统中接近信号出口结构旗形部分的信道到地线的耦合。两个接地出口迹线912然后结合到一起,以形成宽的中心条915,该中心条915与信号迹线920对齐,并位于该信号迹线920的下面(在板层方面)。在图18和图19中都可以看到迹线接地导孔出口部分最初从接地导孔810,902开始向外开始它们的行程,接地导孔810,902具有宽的部分812,910,宽的部分812,910接近与它们相关联的信号导孔时,它们缩小为较窄的部分814,912,然后结合到一起,形成宽的公共传输线迹线815,915。
Claims (9)
1.一种用于差分信号应用的电路板,该电路板具有用于传送差分信号通过所述电路板的电镀导孔对,包括:
接地平面层,该接地平面层具有在其内形成的开口,开口包围所述差分信号导孔对,并进一步邻接另一导孔对;
出口结构,该出口结构定义从所述差分信号导孔对到不同于所述接地平面层的电路板层上两个相应电路迹线的导电路径,该出口结构包括从所述导孔向居间第一轴延伸出的两个放大的旗形部分、互连所述旗形部分到所述电路迹线的两个成角部分以及传输线部分;电路迹线传输线部分之一沿着接地平面开口的边缘延伸,而所述电路迹线传输线部分中的另一个沿着一条电路迹线延伸,但是位于所述接地平面开口的外侧。
2.根据权利要求1的所述电路板,其中所述差分信号导孔和所述另一对导孔沿着第二公共轴对齐。
3.根据权利要求1的所述电路板,其中所述第一和第二轴彼此相交。
4.根据权利要求1的所述电路板,其中所述电路迹线传输线部分的宽度小于所述旗形部分的宽度。
5.根据权利要求1的所述电路板,其中所述两个差分信号导孔的所述旗形部分被第一预选间隔的居间间隔隔开,而所述电路迹线传输线部分被等于第一预选间隔的第二预选间隔隔开。
6.一种用于电路板差分信号电路的高速导孔系统,包括:
位于电路板内并沿着轴彼此分隔的差分信号导孔对,导电迹线出口部分也沿着该轴从该差分信号导孔彼此向对方延伸,该信号导电迹线出口部分连接到在所述电路板上通向别处的相应信号导电传输线部分;
位于所述电路板内的接地导孔对,该接地导孔对沿着所述轴在差分信号导孔对的外侧彼此分隔,导电迹线接地出口部分对从接地导孔引出并与所述信号导电迹线出口部分分隔,所述的两个导电迹线接地出口部分结合到一起,形成至少在所述导电信号迹线的部分之间延伸的单个导电接地迹线。
7.根据权利要求6的所述电路板,其中所述单个导电接地迹线在所述信号导电迹线传输线部分与部分的所述信号导电迹线出口部分之间延伸。
8.根据权利要求6的所述电路板,其中所述导电迹线接地部分的宽度在所述导电迹线接地部分经过所述差分信号导孔附近时变窄。
9.根据权利要求6的所述电路板,其中所述导电迹线接地部分与所述轴分隔。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US54452204P | 2004-02-13 | 2004-02-13 | |
US60/544,522 | 2004-02-13 | ||
US60/583,880 | 2004-06-29 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101605015A Division CN101626659B (zh) | 2004-02-13 | 2005-02-14 | 用于电路板的差分信号电路的高速导孔系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1918952A true CN1918952A (zh) | 2007-02-21 |
CN100512594C CN100512594C (zh) | 2009-07-08 |
Family
ID=34886044
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800111592A Expired - Fee Related CN1943286B (zh) | 2004-02-13 | 2005-02-14 | 用于印刷电路板的优选非对称通孔定位 |
CN2009101605015A Expired - Fee Related CN101626659B (zh) | 2004-02-13 | 2005-02-14 | 用于电路板的差分信号电路的高速导孔系统 |
CN2009101342857A Expired - Fee Related CN101553085B (zh) | 2004-02-13 | 2005-02-14 | 用于印刷电路板的优选非对称通孔定位 |
CNB2005800048175A Expired - Fee Related CN100512594C (zh) | 2004-02-13 | 2005-02-14 | 用于印刷电路板的优选接地和导孔出口结构 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800111592A Expired - Fee Related CN1943286B (zh) | 2004-02-13 | 2005-02-14 | 用于印刷电路板的优选非对称通孔定位 |
CN2009101605015A Expired - Fee Related CN101626659B (zh) | 2004-02-13 | 2005-02-14 | 用于电路板的差分信号电路的高速导孔系统 |
CN2009101342857A Expired - Fee Related CN101553085B (zh) | 2004-02-13 | 2005-02-14 | 用于印刷电路板的优选非对称通孔定位 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20050201065A1 (zh) |
EP (1) | EP1714531A2 (zh) |
JP (3) | JP4350132B2 (zh) |
KR (1) | KR100839307B1 (zh) |
CN (4) | CN1943286B (zh) |
SG (1) | SG135185A1 (zh) |
WO (1) | WO2005081595A2 (zh) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101384129B (zh) * | 2007-09-06 | 2010-06-09 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN103298249A (zh) * | 2012-03-02 | 2013-09-11 | 新科实业有限公司 | 印刷电路板 |
CN103828496A (zh) * | 2011-09-07 | 2014-05-28 | 申泰公司 | 用于传输差分信号的通孔结构 |
CN104969669A (zh) * | 2013-01-29 | 2015-10-07 | 富加宜(亚洲)私人有限公司 | 具有偏移差分信号通路的pcb |
CN105188266A (zh) * | 2015-08-27 | 2015-12-23 | 浪潮电子信息产业股份有限公司 | 一种dual模式高速信号线立体布线的方法 |
US10034366B2 (en) | 2014-11-21 | 2018-07-24 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
CN108633166A (zh) * | 2017-03-22 | 2018-10-09 | 日立金属株式会社 | 多层布线基板以及差动传输模块 |
TWI640230B (zh) * | 2017-05-16 | 2018-11-01 | 中華精測科技股份有限公司 | 高速傳輸結構的負載板 |
CN109195317A (zh) * | 2018-10-15 | 2019-01-11 | 武汉精立电子技术有限公司 | 可优化阻抗方案的pcb板 |
US10187972B2 (en) | 2016-03-08 | 2019-01-22 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10201074B2 (en) | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11057995B2 (en) | 2018-06-11 | 2021-07-06 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
TWI763789B (zh) * | 2017-03-13 | 2022-05-11 | 英屬開曼群島商鴻騰精密科技股份有限公司 | 印刷電路板及其組件 |
US11637403B2 (en) | 2020-01-27 | 2023-04-25 | Amphenol Corporation | Electrical connector with high speed mounting interface |
US11637389B2 (en) | 2020-01-27 | 2023-04-25 | Amphenol Corporation | Electrical connector with high speed mounting interface |
US11742601B2 (en) | 2019-05-20 | 2023-08-29 | Amphenol Corporation | High density, high speed electrical connector |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1698216A1 (en) * | 2003-12-24 | 2006-09-06 | Molex Incorporated | Transmission line with a transforming impedance and solder lands |
US20070188261A1 (en) * | 2003-12-24 | 2007-08-16 | Brunker David L | Transmission line with a transforming impedance and solder lands |
WO2005069428A1 (en) | 2003-12-24 | 2005-07-28 | Molex Incorporated | Transmission line having a transforming impedance |
EP1698217A1 (en) * | 2003-12-24 | 2006-09-06 | Molex Incorporated | Electromagnetically shielded slot transmission line |
JP2007518311A (ja) * | 2003-12-24 | 2007-07-05 | モレックス インコーポレーテッド | 三角整合伝送構造 |
US7116190B2 (en) * | 2003-12-24 | 2006-10-03 | Molex Incorporated | Slot transmission line patch connector |
WO2005081596A2 (en) | 2004-02-13 | 2005-09-01 | Molex Incorporated | Preferential ground and via exit structures for printed circuit boards |
US20060109960A1 (en) * | 2004-10-25 | 2006-05-25 | D Evelyn Linda K | System and method for unilateral verification of caller location information |
WO2006050202A1 (en) * | 2004-10-29 | 2006-05-11 | Molex Incorporated | Printed circuit board for high-speed electrical connectors |
US7284221B2 (en) | 2004-11-29 | 2007-10-16 | Fci Americas Technology, Inc. | High-frequency, high-signal-density, surface-mount technology footprint definitions |
US7709747B2 (en) | 2004-11-29 | 2010-05-04 | Fci | Matched-impedance surface-mount technology footprints |
US7422483B2 (en) | 2005-02-22 | 2008-09-09 | Molex Incorproated | Differential signal connector with wafer-style construction |
JP2007180292A (ja) | 2005-12-28 | 2007-07-12 | Fujitsu Ltd | 回路基板 |
US8044305B2 (en) * | 2006-05-31 | 2011-10-25 | Intel Corporation | Circuit board including hybrid via structures |
US7450396B2 (en) * | 2006-09-28 | 2008-11-11 | Intel Corporation | Skew compensation by changing ground parasitic for traces |
CN100454669C (zh) * | 2007-07-26 | 2009-01-21 | 友达光电股份有限公司 | 电性连接装置、包含该电性连接装置的电子装置及电子产品 |
CN101389184B (zh) * | 2007-09-10 | 2010-08-25 | 英业达股份有限公司 | 印刷电路板的组合式贯孔结构 |
KR20100037387A (ko) * | 2008-10-01 | 2010-04-09 | 삼성전자주식회사 | 메모리 모듈 및 회로 기판의 토폴로지 |
CN102265708B (zh) * | 2009-03-25 | 2015-02-11 | 莫列斯公司 | 高数据率连接器系统 |
US20110110061A1 (en) * | 2009-11-12 | 2011-05-12 | Leung Andrew Kw | Circuit Board with Offset Via |
WO2011063105A2 (en) * | 2009-11-18 | 2011-05-26 | Molex Incorporated | Circuit board with air hole |
JP5311669B2 (ja) * | 2009-12-27 | 2013-10-09 | 京セラSlcテクノロジー株式会社 | 配線基板 |
JP2012142226A (ja) * | 2011-01-05 | 2012-07-26 | Fujitsu Component Ltd | 伝送コネクタ用の中継基板 |
GB2503407B (en) * | 2011-10-10 | 2015-12-09 | Control Tech Ltd | Barrier device |
TWI449475B (zh) * | 2012-01-09 | 2014-08-11 | Novatek Microelectronics Corp | 電路板 |
CN103209539B (zh) * | 2012-01-13 | 2016-01-13 | 联咏科技股份有限公司 | 电路板 |
US8715006B2 (en) * | 2012-06-11 | 2014-05-06 | Tyco Electronics Corporation | Circuit board having plated thru-holes and ground columns |
JP5955124B2 (ja) * | 2012-06-22 | 2016-07-20 | 京セラ株式会社 | 配線基板 |
CN103857179A (zh) * | 2012-12-03 | 2014-06-11 | 泰科电子日本合同会社 | Pwb占用区、具有pwb占用区的pwb、pwb与板对板连接器组件 |
JP6098285B2 (ja) | 2013-03-28 | 2017-03-22 | 富士通株式会社 | 配線基板及び電子装置 |
CN104167618B (zh) * | 2013-05-16 | 2017-07-25 | 美国惠智科技(香港)有限公司 | 差分布线结构 |
JP2015099890A (ja) * | 2013-11-20 | 2015-05-28 | 株式会社東芝 | 半導体装置、及び半導体パッケージ |
CN105764232A (zh) * | 2014-12-17 | 2016-07-13 | 鸿富锦精密工业(武汉)有限公司 | 印刷电路板及应用该印刷电路板的电子装置 |
JP2017212411A (ja) * | 2016-05-27 | 2017-11-30 | 京セラ株式会社 | 印刷配線板 |
US10154581B2 (en) | 2017-02-09 | 2018-12-11 | Cray Inc. | Method for impedance compensation in printed circuit boards |
CN108631094B (zh) * | 2017-03-16 | 2020-02-04 | 莫列斯有限公司 | 电连接器及电连接器组合 |
CN107204325B (zh) * | 2017-05-25 | 2023-06-02 | 成都线易科技有限责任公司 | 电容器阵列及制造方法 |
JP6844035B2 (ja) | 2017-12-13 | 2021-03-17 | 株式会社日立製作所 | 配線基板及び電子機器 |
US10342131B1 (en) * | 2018-04-05 | 2019-07-02 | Lg Electronics Inc. | PCB laminated structure and mobile terminal having the same |
CN111955059B (zh) * | 2018-04-05 | 2023-06-06 | Lg电子株式会社 | Pcb层压结构和具有该pcb层压结构的移动终端 |
CN108565256B (zh) * | 2018-04-11 | 2019-10-18 | 杭州电子科技大学 | 差分硅通孔阵列中的噪声抑制方法及其差分信号传输结构 |
JP7134803B2 (ja) * | 2018-09-19 | 2022-09-12 | 株式会社東芝 | プリント基板 |
CN112771732B (zh) * | 2018-09-25 | 2024-10-01 | 莫列斯有限公司 | 连接器以及具有表面接地平面的印刷电路板 |
CN109451651A (zh) * | 2018-10-23 | 2019-03-08 | 惠科股份有限公司 | 一种电路板的差分走线及电路板 |
FR3090264B1 (fr) * | 2018-12-13 | 2022-01-07 | St Microelectronics Grenoble 2 | Procédé de montage de composant |
WO2021006037A1 (ja) * | 2019-07-05 | 2021-01-14 | 株式会社村田製作所 | 伝送線路、および電子機器 |
US10912199B1 (en) * | 2019-10-03 | 2021-02-02 | Kioxia Corporation | Resistive PCB traces for improved stability |
JP7066772B2 (ja) * | 2020-03-26 | 2022-05-13 | 株式会社日立製作所 | 信号伝送回路およびプリント基板 |
CN114521047A (zh) * | 2020-11-19 | 2022-05-20 | 中兴通讯股份有限公司 | 一种印制电路板 |
CN113573472B (zh) * | 2021-09-23 | 2022-02-01 | 中兴通讯股份有限公司 | 印制电路板及信号传输系统 |
JP7473258B1 (ja) | 2023-03-17 | 2024-04-23 | Necプラットフォームズ株式会社 | 配線基板切り替え装置および切り替え方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3499215A (en) * | 1964-09-03 | 1970-03-10 | Gen Electric | Capacitive fixed memory system |
US3871728A (en) * | 1973-11-30 | 1975-03-18 | Itt | Matched impedance printed circuit board connector |
US5157477A (en) * | 1990-01-10 | 1992-10-20 | International Business Machines Corporation | Matched impedance vertical conductors in multilevel dielectric laminated wiring |
US5757252A (en) | 1995-08-31 | 1998-05-26 | Itt Industries, Inc. | Wide frequency band transition between via RF transmission lines and planar transmission lines |
US5993259A (en) * | 1997-02-07 | 1999-11-30 | Teradyne, Inc. | High speed, high density electrical connector |
US5949030A (en) * | 1997-11-14 | 1999-09-07 | International Business Machines Corporation | Vias and method for making the same in organic board and chip carriers |
US6181219B1 (en) * | 1998-12-02 | 2001-01-30 | Teradyne, Inc. | Printed circuit board and method for fabricating such board |
US6388208B1 (en) * | 1999-06-11 | 2002-05-14 | Teradyne, Inc. | Multi-connection via with electrically isolated segments |
JP3420126B2 (ja) * | 1999-08-09 | 2003-06-23 | 株式会社エヌイーシー情報システムズ | 両面プリント配線板 |
JP2001203300A (ja) * | 2000-01-18 | 2001-07-27 | Matsushita Electric Ind Co Ltd | 配線用基板と半導体装置および配線用基板の製造方法 |
JP2001313504A (ja) * | 2000-04-14 | 2001-11-09 | Internatl Business Mach Corp <Ibm> | 信号伝送線路接続用コネクタ、信号伝送線路、及び基板 |
US6350134B1 (en) * | 2000-07-25 | 2002-02-26 | Tyco Electronics Corporation | Electrical connector having triad contact groups arranged in an alternating inverted sequence |
US6528737B1 (en) * | 2000-08-16 | 2003-03-04 | Nortel Networks Limited | Midplane configuration featuring surface contact connectors |
JP3564555B2 (ja) * | 2001-03-05 | 2004-09-15 | 日本航空電子工業株式会社 | 高速ディファレンシャル信号伝送用コネクタ |
US6384341B1 (en) | 2001-04-30 | 2002-05-07 | Tyco Electronics Corporation | Differential connector footprint for a multi-layer circuit board |
JP2002353588A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 配線基板及び配線基板の製造方法 |
CN1870853B (zh) * | 2001-10-10 | 2012-01-18 | 莫莱克斯公司 | 高速差分信号边缘卡连接器电路板布局 |
US6534854B1 (en) * | 2001-11-08 | 2003-03-18 | Conexant Systems, Inc. | Pin grid array package with controlled impedance pins |
JP4197234B2 (ja) * | 2001-12-28 | 2008-12-17 | 三菱電機株式会社 | 光通信器 |
US20040039859A1 (en) * | 2002-08-21 | 2004-02-26 | Intel Corporation | Via configuration for differential signaling through power or ground planes |
US7047628B2 (en) * | 2003-01-31 | 2006-05-23 | Brocade Communications Systems, Inc. | Impedance matching of differential pair signal traces on printed wiring boards |
US7141742B2 (en) * | 2003-07-17 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | Alternating voided areas of anti-pads |
JP2007518311A (ja) * | 2003-12-24 | 2007-07-05 | モレックス インコーポレーテッド | 三角整合伝送構造 |
EP1698216A1 (en) * | 2003-12-24 | 2006-09-06 | Molex Incorporated | Transmission line with a transforming impedance and solder lands |
EP1698217A1 (en) * | 2003-12-24 | 2006-09-06 | Molex Incorporated | Electromagnetically shielded slot transmission line |
WO2005069428A1 (en) * | 2003-12-24 | 2005-07-28 | Molex Incorporated | Transmission line having a transforming impedance |
US7116190B2 (en) * | 2003-12-24 | 2006-10-03 | Molex Incorporated | Slot transmission line patch connector |
WO2005081596A2 (en) * | 2004-02-13 | 2005-09-01 | Molex Incorporated | Preferential ground and via exit structures for printed circuit boards |
WO2006050202A1 (en) * | 2004-10-29 | 2006-05-11 | Molex Incorporated | Printed circuit board for high-speed electrical connectors |
US20060139117A1 (en) * | 2004-12-23 | 2006-06-29 | Brunker David L | Multi-channel waveguide structure |
-
2005
- 2005-02-11 US US11/056,831 patent/US20050201065A1/en not_active Abandoned
- 2005-02-14 SG SG200705927-2A patent/SG135185A1/en unknown
- 2005-02-14 JP JP2006553286A patent/JP4350132B2/ja not_active Expired - Fee Related
- 2005-02-14 CN CN2005800111592A patent/CN1943286B/zh not_active Expired - Fee Related
- 2005-02-14 CN CN2009101605015A patent/CN101626659B/zh not_active Expired - Fee Related
- 2005-02-14 KR KR1020067018637A patent/KR100839307B1/ko not_active IP Right Cessation
- 2005-02-14 CN CN2009101342857A patent/CN101553085B/zh not_active Expired - Fee Related
- 2005-02-14 WO PCT/US2005/004468 patent/WO2005081595A2/en active Application Filing
- 2005-02-14 EP EP05713419A patent/EP1714531A2/en not_active Withdrawn
- 2005-02-14 CN CNB2005800048175A patent/CN100512594C/zh not_active Expired - Fee Related
-
2008
- 2008-12-24 JP JP2008327816A patent/JP4772856B2/ja not_active Expired - Fee Related
- 2008-12-24 JP JP2008327793A patent/JP4880666B2/ja not_active Expired - Fee Related
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101384129B (zh) * | 2007-09-06 | 2010-06-09 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN103828496A (zh) * | 2011-09-07 | 2014-05-28 | 申泰公司 | 用于传输差分信号的通孔结构 |
CN103298249A (zh) * | 2012-03-02 | 2013-09-11 | 新科实业有限公司 | 印刷电路板 |
CN103298249B (zh) * | 2012-03-02 | 2017-07-28 | 新科实业有限公司 | 印刷电路板 |
CN104969669A (zh) * | 2013-01-29 | 2015-10-07 | 富加宜(亚洲)私人有限公司 | 具有偏移差分信号通路的pcb |
US10455689B2 (en) | 2014-11-21 | 2019-10-22 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US10034366B2 (en) | 2014-11-21 | 2018-07-24 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US11950356B2 (en) | 2014-11-21 | 2024-04-02 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US11546983B2 (en) | 2014-11-21 | 2023-01-03 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US10849218B2 (en) | 2014-11-21 | 2020-11-24 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
CN105188266A (zh) * | 2015-08-27 | 2015-12-23 | 浪潮电子信息产业股份有限公司 | 一种dual模式高速信号线立体布线的方法 |
US11553589B2 (en) | 2016-03-08 | 2023-01-10 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11096270B2 (en) | 2016-03-08 | 2021-08-17 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10485097B2 (en) | 2016-03-08 | 2019-11-19 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10638599B2 (en) | 2016-03-08 | 2020-04-28 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10187972B2 (en) | 2016-03-08 | 2019-01-22 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10993314B2 (en) | 2016-03-08 | 2021-04-27 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11765813B2 (en) | 2016-03-08 | 2023-09-19 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11805595B2 (en) | 2016-03-08 | 2023-10-31 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10201074B2 (en) | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
TWI763789B (zh) * | 2017-03-13 | 2022-05-11 | 英屬開曼群島商鴻騰精密科技股份有限公司 | 印刷電路板及其組件 |
CN108633166A (zh) * | 2017-03-22 | 2018-10-09 | 日立金属株式会社 | 多层布线基板以及差动传输模块 |
TWI640230B (zh) * | 2017-05-16 | 2018-11-01 | 中華精測科技股份有限公司 | 高速傳輸結構的負載板 |
US11758656B2 (en) | 2018-06-11 | 2023-09-12 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11057995B2 (en) | 2018-06-11 | 2021-07-06 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
CN109195317A (zh) * | 2018-10-15 | 2019-01-11 | 武汉精立电子技术有限公司 | 可优化阻抗方案的pcb板 |
US11742601B2 (en) | 2019-05-20 | 2023-08-29 | Amphenol Corporation | High density, high speed electrical connector |
US11637389B2 (en) | 2020-01-27 | 2023-04-25 | Amphenol Corporation | Electrical connector with high speed mounting interface |
US11637403B2 (en) | 2020-01-27 | 2023-04-25 | Amphenol Corporation | Electrical connector with high speed mounting interface |
Also Published As
Publication number | Publication date |
---|---|
WO2005081595A2 (en) | 2005-09-01 |
CN101626659B (zh) | 2011-04-20 |
JP4880666B2 (ja) | 2012-02-22 |
JP2009100003A (ja) | 2009-05-07 |
CN101626659A (zh) | 2010-01-13 |
JP4772856B2 (ja) | 2011-09-14 |
SG135185A1 (en) | 2007-09-28 |
JP2007522678A (ja) | 2007-08-09 |
KR20060118605A (ko) | 2006-11-23 |
KR100839307B1 (ko) | 2008-06-17 |
JP2009147349A (ja) | 2009-07-02 |
CN100512594C (zh) | 2009-07-08 |
WO2005081595A3 (en) | 2005-12-15 |
US20050201065A1 (en) | 2005-09-15 |
CN1943286B (zh) | 2012-01-04 |
CN101553085B (zh) | 2011-04-20 |
CN1943286A (zh) | 2007-04-04 |
EP1714531A2 (en) | 2006-10-25 |
CN101553085A (zh) | 2009-10-07 |
JP4350132B2 (ja) | 2009-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1918952A (zh) | 用于印刷电路板的优选接地和导孔出口结构 | |
US11950356B2 (en) | Mating backplane for high speed, high density electrical connector | |
US7448909B2 (en) | Preferential via exit structures with triad configuration for printed circuit boards | |
US7709747B2 (en) | Matched-impedance surface-mount technology footprints | |
US8058956B2 (en) | High frequency and wide band impedance matching via | |
CN101677487A (zh) | 印刷布线基板及其制造方法 | |
JP2018050076A (ja) | 電気コネクタにおける遠端クロストークを低減するための方法および装置 | |
EP1841298A2 (en) | Plated vias exit structure for printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090708 Termination date: 20160214 |