KR20060118605A - 인쇄 회로 기판을 위한 우선적 접지 및 바이어 진출 구조물 - Google Patents

인쇄 회로 기판을 위한 우선적 접지 및 바이어 진출 구조물 Download PDF

Info

Publication number
KR20060118605A
KR20060118605A KR1020067018637A KR20067018637A KR20060118605A KR 20060118605 A KR20060118605 A KR 20060118605A KR 1020067018637 A KR1020067018637 A KR 1020067018637A KR 20067018637 A KR20067018637 A KR 20067018637A KR 20060118605 A KR20060118605 A KR 20060118605A
Authority
KR
South Korea
Prior art keywords
circuit board
vias
differential signal
pair
ground
Prior art date
Application number
KR1020067018637A
Other languages
English (en)
Other versions
KR100839307B1 (ko
Inventor
켄트 이. 레그니어
데이비드 엘. 브런커
마틴 유. 오그부오키리
Original Assignee
몰렉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 몰렉스 인코포레이티드 filed Critical 몰렉스 인코포레이티드
Publication of KR20060118605A publication Critical patent/KR20060118605A/ko
Application granted granted Critical
Publication of KR100839307B1 publication Critical patent/KR100839307B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

고속 차동 신호 응용에서 유용하고, 바이어 배열체 또는 회로 트레이스 진출 구조물을 사용하는, 회로 기판 설계가 개시된다. 바이어 배열체에서, 차동 신호 쌍 바이어 세트 및 관련된 접지는 반복 패턴으로 서로 인접하여 배열된다. 각각의 쌍의 차동 신호 바이어는, 차동 신호 바이어가 그 관련된 접지 바이어에 전기적으로 커플링하는 데 우선권을 나타내도록, 인접한 차동 신호 쌍의 관련된 접지 사이의 공간보다 그 관련된 접지 바이어에 더 인접하게 이격된다. 회로 트레이스 진출 구조물은 트레이스가 이어서 전도성 트레이스의 전송 라인 부분과 만나서 접합하는 경로를 따르도록 차동 신호 바이어의 회로 트레이스의 진출부를 포함한다.
트레이스, 회로 기판, 바이어, 패턴, 접지, 진출부

Description

인쇄 회로 기판을 위한 우선적 접지 및 바이어 진출 구조물{PREFERENTIAL GROUND AND VIA EXIT STRUCTURES FOR PRINTED CIRCUIT BOARDS}
본 발명은 일반적으로 회로 기판 배열체에 관한 것으로서, 보다 상세하게는 고속 전기 전송 응용을 위한 인쇄 회로 기판 상에 사용되는 바이어(via) 배열체에 관한 것이다.
데이터 통신 분야에서, 데이터 전송 속도는 수년에 걸쳐 꾸준히 증가되어 왔다. 속도의 이러한 증가는, 인터넷 사용과 같은 원격통신 분야와, 데이터 전송 및 저장 응용에서의 사용을 위한 고속 전자 부품의 개발을 요구해 왔다. 전기 신호가 전송되는 속도의 증가를 얻기 위해서, 차동 신호(differential signal)를 사용하는 것이 알려져 있다.
이중 연선(twisted pair wire)이 차동 신호를 전송하는 데 통상적으로 사용되고 전기 케이블에 있어서 가장 통상적으로 사용된다. 이들 신호 케이블은 케이블의 길이를 따라 함께 꼬인 하나 이상의 와이어의 꼬임 쌍을 갖고, 이러한 꼬임 쌍은 관련된 접지 차폐부에 의해 둘러싸인다. 이들 꼬임 쌍은 전형적으로 상보적인 신호 전압을 수용하는데, 즉 꼬임 쌍 중 하나의 와이어는 +1.0 전압 신호를 담당하는 반면, 꼬임 쌍 중 다른 와이어는 -1.0 전압 신호를 담당할 것이다. 각각의 와이어가 케이블을 따라 나선형 경로로 연장되고 와이어가 케이블의 길이 동안 이러한 나선형 경로를 따라 동일한 거리 만큼 서로 이격되도록, 와이어 쌍은 케이블의 축을 따라 꼬이게 된다.
신호 케이블이 전자 장치로의 경로 상에 루트가 결정됨에 따라, 이들은 그 자체 전기장을 방출하는 다른 전자 장치 곁에 또는 인접하여 지나갈 수도 있다. 이들 장치는 전위를 가져서, 신호 케이블에 의해 형성된 전송 라인에 전자기 간섭을 생성한다. 그러나, 케이블의 꼬임 쌍 구조는, 서로 그리고 관련된 접지 차폐부 또는 드레인 와이어에 용량성으로 커플링되도록, 두 개의 와이어를 원하는 배향으로 유지함으로써 임의의 유도된 전기장을 최소화하거나 또는 감소시키고, 이러한 구조는 이에 의해 전자기 간섭이 케이블에 발생하고 케이블을 통해 데이터 신호 전송에 영향을 미치는 것을 실질적으로 방지한다.
이러한 전송 라인으로부터 관련된 전자 장치의 회로까지 전기 성능의 완전성을 유지하기 위해서는, 회로로부터 회로까지 전송 라인 전반에 걸쳐 실질적으로 일정한 임피던스를 얻고 전송 라인의 임피던스의 큰 불연속성을 피하는 것이 바람직하다. 전송 라인의 임피던스의 큰 불연속성은 전송 라인의 신호 경로 사이에 원하지 않는 누화(crosstalk) 또는 전기 "노이즈"의 발생을 초래할 수 있다. 이러한 유형의 노이즈 및 누화 양자 모두는 고주파(또는 데이터 전송 속도)로 전기적으로 전송된 신호의 완전성에 불리하게 작용한다. 전자 장치 사이의 "전송 라인"은 케이블과 두 개의 장치를 함께 상호 연결시키는 커넥터를 포함할 뿐만 아니라, 장치의 인쇄 회로 기판도 포함한다.
이중 연선 전송 케이블의 임피던스는 제어될 수도 있는데, 그 이유는 신호 전도체 및 접지 차폐부의 특정 기하학적 형상 또는 물리적 배열을 유지하기 쉽고, 케이블이 커넥터에 정합되고 커넥터가 인쇄 회로 기판에 장착되며 커넥터가 회로 기판에 장착되는 영역에서 임피던스 변화에 직면하기 때문이다. 이러한 마지막 영역을 본 기술 분야에서는 신호가 회로 기판 위 (또는 내의) 전송 라인으로부터 그에 장착되는 커넥터로 보내지는 "론치 영역(launch area)"이라 한다. 또한, 신호는 커넥터로부터 회로 기판으로 보내질 수도 있는데, 이러한 영역을 통상 "진출(exit)" 영역이라 한다. 이들 영역은 동일하지만, 회로 기판으로부터 커넥터까지 또는 커넥터로부터 회로 기판까지 신호 경로의 배향 및 방향에 따라 다른 용어를 갖는다. 본 발명은 이들 회로 기판 론치 또는 진출 영역에 사용되는 향상된 구조물에 관한 것이다.
회로 기판은 전도성 및 비전도성 재료로 된 다층으로 구성된다. 각각의 층은 회로 기판의 다중 평면 중 하나를 정의하는 것으로서 고려될 수도 있다. 비전도성 층은 회로 기판의 기부로서 사용될 수도 있고 그 표면 또는 표면들은 구리 호일(foil) 또는 도금과 같이 전도성 재료로 코팅될 수도 있다. 이 부분은 본 기술 분야에서 통상 "트레이스"라고 하는, 기판의 표면 상에 전도성 범위를 형성하도록 제거된다. 이들 트레이스는 기판 기부 층 상에 회로 경로를 한정한다. 그 이후의 비전도성 층은 이어서 기부 층의 표면 상으로 인가되고, 다른 전도성 코팅이 그 층으로 인가되어 패턴으로 에칭된다. 제3 비전도성 층은 이 제2 전도성 층 위로 인가되고, 공정은 다층 회로 기판이 형성될 때까지 반복된다. 다른 전도성 층은 본 기술 분야에서 "바이어(via)"라고 알려진 것에 의해 통상 함께 연결된다. 바이어는 회로 기판을 통해 드릴가공된 구멍으로 그 내부면이 도금되어 있다. 이 도금은 다양한 전도성 층과 상호연결한다. 회로 기판 상의 트레이스는 트레이스를 다른 트레이스에 연결시키는 것이 바람직할 때 바이어 위치에 이를 수도 있다. 유사하게는, 바이어는 또한 커넥터의 관통 구멍 핀 또는 기타 장착 핀을 수용하는 데 사용될 수도 있다.
한 쌍의 차동 신호를 감당하도록 트레이스의 쌍이 회로 기판에 형성될 수도 있고, 각각의 쌍은 회로 기판의 차동 신호 전송 라인을 한정할 것이다. 각각의 회로 기판 층 또는 평면은, 하나 이상의 이러한 차동 신호 전송 라인을 지지할 수도 있다. 회로 기판 설계 및 회로 기판 상의 회로 레이아웃을 지나치게 복잡하게 하지 않고 장치의 작동시 누화 및 전자기 간섭을 최소화하도록 이들 전송 라인의 임피던스를 제어하는 것이 중요하다.
따라서, 본 발명은 높은 수준의 작동 성능을 제공하도록 전기 전송 라인을 상호 협동하여 한정하고 회로 기판 신호 전송 라인의 임피던스와 같은 원하는 전기적 특성을 유지하는 회로 기판 바이어 및 바이어로부터의 전도성 트레이스의 진출을 이용하는 회로 기판 설계에 관한 것이다.
따라서, 본 발명의 일반적인 목적은, 접지 평면이 회로 기판 상에 차동 신호 전송 라인을 위해 제공되고, 각각의 차동 신호 트레이스와 그 대응 바이어 쌍이 한 쌍의 전기 전도성 트레이스 및 바이어로 구성된 인접한 차동 신호 전송 라인보다는 접지와 전기 커플링하게 결합하도록, 차동 신호 트레이스가 회로 기판 상의 바이어에 연결되는 곳에 대해 우선적인 위치에 위치설정되는, 고속 신호 전송에 사용하기 위한 회로 기판 구조물을 제공하는 것이다.
본 발명의 다른 일반적인 목적은 바이어에 이르거나 또는 그로부터 멀리 있는 한 쌍의 전도성 차동 신호 트레이스의 형상이 회로 기판 상의 차동 신호 전송 라인을 구성하는 전도성 트레이스의 임피던스를 제어하도록 구성되는, 향상된 회로 기판 구조물을 제공하는 것이다.
본 발명의 다른 목적은 전기 커넥터와 같이 전자 부품과 정합하기 위한 "론치" 또는 "진출" 영역으로 사용될 수도 있고, 구조물이 회로 기판의 관통 구멍에 정합되는 한 쌍의 차동 신호 트레이스를 포함하고, 트레이스가 차동 신호 시스템의 임피던스에 영향을 미치기 위해서 바이어로부터 이들이 진출하는 영역의 특별한 구조물을 갖는, 인쇄 회로 기판 구조물을 제공하는 것이다.
본 발명의 추가의 목적은, 한 쌍의 차동 신호 바이어가 관련된 접지 바이어에 인접하여 위치설정되고, 회로 기판이 내부에 형성된 적어도 하나의 접지 평면 층을 갖고, 접지 평면이 두 개의 차동 신호 바이어를 에워싸고 관련된 접지 바이어와 차동 신호 바이어의 다른 쌍에 관련된 다른 접지 바이어에 연결되는, 내부에 형성된 안티 패드를 갖고, 다른 안티 패드에 인접하여 설정되는 다른 안티 패드는 차동 신호 바이어의 인접한 제2 쌍을 에워싸지만, 차동 신호 바이어의 인접한 쌍과 관련된 제2 접지 바이어와 접촉하는 향상된 회로 기판 구조체를 제공하는 것이다.
본 발명의 추가의 목적은, 진출 패턴(exit pattern)이 트레이스의 각각의 진출부에 만곡부를 포함하고, 트레이스 진출부 중 하나의 일 만곡부는 다른 외부 트레이스 진출부의 만곡 반경의 내측에 놓여서, 트레이스 진출부 중 하나가 트레이스 중 하나가 관련된 바이어로부터 진출하는 위치를 이들이 한정하는 전송 라인의 본체로부터 유사한 그리고 일치하는 거리 만큼 대체로 서로 이격되는, 한 쌍의 차동 신호 바이어로부터 이르는 전도성 트레이스를 위한 신규한 진출 패턴을 갖춘 회로 기판을 제공하는 것이다.
본 발명의 또 다른 목적은, 각각의 트레이스가 대응 바이어를 에워싸고 접촉하는 전도성 칼라 부분을 포함하고, 진출부가 칼라(collar) 부분으로부터 연장되고 신호 전송부에서 종단 접속하고, 진출부는 증가된 폭 부분을 포함하고, 신호 전송부는 차동 신호 바이어 쌍으로부터 이격되고 바이어와 교차하지 않는 회로 기판의 범위를 따라 길이 방향으로 연장되고, 진출부는 신호 전송 라인과 만나지 않기 위해서 적어도 하나의 방향의 변화를 포함하는, 개별 차동 신호 바이어 쌍을 진출시키고 회로 기판 상의 차동 신호 전송 라인에 이르는 한 쌍의 전도성 회로 기판 트레이스를 제공하는 것이다.
본 발명의 추가의 목적은, 상술된 차동 신호 바이어 트레이스 진출 패턴을 갖고, 복수의 접지 평면 층을 포함하고, 각각의 접지 평면 층은 주변부가 칼라와 차동 신호 트레이스 쌍의 진출부를 에워싸는 안티 패드를 갖는 회로 기판을 제공하는 것이다.
본 발명은 그 구조에 의해 이들 목적, 장점 및 잇점을 제공한다. 본 발명의 주요한 일 태양에서는, 네 개의 바이어가 회로 기판 상에 제공된다. 바이어 중 두 개는 차동 신호 바이어로서 설계되는데, 이들은 회로 기판의 층 내부 또는 위에 차동 신호 바이어로부터 멀리 이르는 전도성 트레이스를 포함하고, 이들 트레이스는 회로 기판 층의 차동 신호 전송 라인을 한정한다. 나머지 두 개의 바이어는 접지 바이어로서 설계되는데, 이들은 차동 신호 전송 라인이 연장되는 평면 또는 층과는 다른 양호하게는 회로 기판의 평면 또는 층인 접지 기준 평면에 연결된다. 접지 기준 평면은 두 개의 차동 신호 바이어의 쌍을 에워싸는 내부에 형성된 개구를 갖는 방식으로 형성된다. 접지 기준 평면은 접지 바이어 양자 모두에 연결된다. 네 개의 바이어는, 사각형, 직사각형, 마름모 등과 같이 가상의 네 개의 측면을 갖는 형체의 코너에 배열되고, 접지 기준 평면은 중실 및 평탄할 수도 있고, 또는 그리드 또는 격자형 구조를 가질 수도 있다.
본 발명의 다른 주요 태양에서는, 한 쌍의 차동 신호 바이어로부터 이르는 전도성 트레이스를 위한 신규한 론치 또는 진출 패턴이 제공된다. 진출 패턴은 한 쌍의 관련된 바이어, 양호하게는 한 쌍의 차동 신호 바이어로부터 회로 기판의 평면 또는 층에 연장되는 한 쌍의 전도성 트레이스를 포함하고, 각각의 트레이스는 그 론치 또는 트레이스의 진출부 내에 만곡부를 포함한다. 트레이스 진출부 중 하나의 일 만곡부는 다른 (및 외부) 트레이스 진출부의 만곡 반경의 내측에 배치되어, 서로로부터의 트레이스 진출부의 쌍의 간극이 관련된 바이어로부터 전송 라인의 본체까지 대체로 유사 및 일치하는 거리이다.
본 발명의 다른 주요 태양에서는, 한 쌍의 개별 차동 신호 바이어에서 진출하고 (또는 진입하고), 회로 기판 상의 차동 신호 전송 라인에 이르는 한 쌍의 전도성 회로 기판을 위한 패턴이 제공된다. 각각의 트레이스는 대응하는 바이어를 에워싸고 접촉하는 전도성 칼라 부분을 포함하고, 이는 칼라 부분으로부터 연장되고 신호 전송 라인과 접합 또는 종단 접속하는 진출부를 추가로 포함한다. 진출부는 증가된 폭 부분을 포함하고, 일 실시예에서, 이 증가된 폭은 일 차동 신호 바이어의 중심으로부터 타 차동 신호 바이어까지 설치되는 중심선에 가까이 시작될 수도 있다. 이 증가된 폭 부분은 연장되어 신호 전송 라인으로의 그 경로에서 적어도 하나의 만곡부를 가로지를 수도 있고, 여기서 이는 접합되는 신호 전송 라인의 것으로 폭을 감소시킴으로써 종단 접속한다. 다른 실시예에서, 증가된 폭 부분은, 전도성 트레이스의 평면에 수직한 방향으로부터 또는 위에서 보았을 때, "플래그" 형상을 갖는다. 증가된 폭 부분은 또한 커플링을 목적으로 밀접한 간격으로 서로에 접근한다. 증가된 폭 부분은 통상 적어도 하나의 만곡부를 가로지르거나 또는 그 바이어로부터 신호 전송 라인까지 그 경로로 변할 것이다.
본 발명의 다른 목적, 특징 및 장점은 이하 상세한 설명의 고려를 통해 명확하게 이해될 것이다.
이러한 상세한 설명의 과정에서, 첨부 도면이 빈번히 참조될 것이다.
도1은 본 발명이 사용되는 환경, 즉 고속 신호 및 데이터 전송 기기를 위한 백플레인(backplane) 환경의 개략도이다.
도2는 내부에 형성된 두 개의 바이어를 갖춘 공지된 회로 기판 구조의 평면도이다.
도3은 회로 기판의 표면 상의 바이어 개구의 사시도이다.
도3A는 회로 기판의 본체의 정 위치에 형성되고 회로 기판을 통해 완전히 연장된 바이어를 갖추고, 본체 내부 또는 회로 기판의 다른 층 사이에 층으로서 배열된 다중 접지 평면을 갖는 공지된 인쇄 회로 기판의 도식적인 상세도이다.
도4는 차동 신호 기기용 다른 공지된 회로 기판 배열체의 평면도로서, 바이어 쌍을 둘러싸는 전도성 접지 평면에 형성된 비전도성 영역에 의해 둘러싸인 회로 기판의 두 개의 차동 신호 바이어를 도시한다.
도5는 도4의 것과 유사한, 내부에 형성된 두 개의 바이어를 갖춘 다른 공지된 회로 기판 배열체의 평면도로서, 여기서는 "도그본" 또는 "덤벨" 형태를 부여하기 위해, 바이어를 둘러싸는 비전도성 영역의 단부가 비전도성 영역의 잔류부에 대해 확대된다.
도6은 차동 신호 기기에 사용될 수도 있는 바이어의 5-다이 패턴을 도시하는 회로 기판의 사시도이다.
도7은 우선적 접지 배열체를 도시하는, 본 발명의 원리에 따라 구성된 회로 기판 배열체의 평면도이다.
도8은 도7과 동일한 도면이지만, 명확하게 할 목적으로 회로 기판의 상부의 정 위치에 와이드 접지 평면층을 갖추고, 차동 신호 바이어의 쌍을 둘러싸는 개방 영역의 크기 배열체를 도시하는 도면이다.
도9는 회로 기판 섹션의 상부면 상에 도시되고 그리드 또는 격자형 형상을 갖고 한 쌍의 차동 신호 바이어를 에워싸는 주변부를 갖춘 개방 영역을 갖는 접지 평면과 접지 바이어 중 두 개 사이에서의 상호연결 지점을 도시하는, 도8의 것과 유사한 바이어 배열체의 사시도이다.
도10은 도9의 바이어의 배열체의 사시도이지만, 개방 영역이 회로 기판의 깊이 또는 높이를 통해 차동 신호 바이어 쌍을 에워싸는 상태로, 접지 평면이 배열체의 접지 바이어에 선택적으로 연결되는 상태로, 전체 회로 기판 구조 중 일부로서 추가의 접지 평면층을 도시한다.
도10A는 도10의 접지 평면 배열체 및 바이어의 평면도로서, 한 쌍의 관련 차동 신호 바이어로부터 진출된 한 쌍의 차동 신호 전송 라인 트레이스를 추가로 도시한다.
도11은 약간 비스듬하게 취해진 평면도로서, 차동 신호 전송 라인 및 바이어로부터 진출, 또는 "론칭" 또는 "브레이킹 아웃"하는 한 쌍의 전도성 트레이스 및 한 쌍의 차동 신호 바이어를 도시한다.
도11A는 도11의 것과 유사한 평면도이지만, 여기서 진출부는 플래그 형상을 갖지만 증가된 폭부분은 갖지 않는다.
도12는 도11과 동일한 도면이지만, 90도 배향되고 보다 더 원근적인 사시도이고, 신호 바이어에 연결된 신호 트레이스 브레이크아웃과 바이어의 깊이를 도시한다.
도13은 다른 각도로 그 단부로부터 취해진 도11의 배열체의 사시도로서, 회로 트레이스가 그 두 개의 관련된 바이어로부터 어떻게 진출하는지를 도시하고, 전도성 트레이스의 폭 부분을 도시한다.
도13A는 본 발명의 원리에 따라 구성된 다른 전도성 트레이스의 평면도이다.
도14는 공지된 차동 신호 바이어 배열체와 그로부터 진출하는 한 쌍의 회로 트레이스의 평면도이다.
도15는 다른 공지된 차동 신호 바이어 배열체의 평면도로서, 한 쌍의 트레이스가 그로부터 진출하고 회로 기판의 신호 전송 라인을 형성한다.
도16은 차동 신호 트레이스 진출부의 다른 실시예의 사시도이다.
도16A는 접지 기준 평면이 트레이스 패턴 위에 중첩된 상태의, 도16의 차동 신호 트레이스 진출부의 평면도이다.
도1은 여기서 "마더보드"라고 불리는 인쇄 회로 기판이 하나 이상의 커넥터(103)에 의해 이차 회로 기판(102)에 접합되는 백플레인 조립체(100)의 사시도이다. 본 기술분야에 공지된 커넥터(103)는, 이차 회로 기판(102) 상에 배치된 회로(106)와 유사한, 마더보드(101)의 표면 상에 배치된 전도성 트레이스(105)를 이용하는, 전도성 회로(104)와 결합한다. 이들 회로(104, 106)는 통상 회로 기판에 장착된 전자 부품(110)에 이른다.
케이블은 다른 전자 조립체에 도1의 조립체(100)를 연결시키는 데 사용될 수도 있지만, 이들 케이블은 전자 신호 전송 라인의 일 형태이다. 이런 전송 라인의 다른 형태는 조립체의 회로 기판(104, 106)에 합체될 수도 있고, 이러한 일 형태는 회로 기판의 평면 또는 층 위에 또는 내부에 배치된 복수의 트레이스의 형태를 취할 수도 있다. 이러한 전송 라인의 일 예가 도2에 도시되고, 오늘날 전자 산업에 사용되는 회로 기판 구조물을 대표한다.
도2에서, 회로 기판(120)에 장착되지만 도시되지는 않는 전자 부품의 대응하는 전도성 미부(tail)를 수용하기 위해 패턴으로 배열된 복수의 바이어(121)를 갖는 회로 기판(120)이 도시된다. 바이어(121)는 통상 회로 기판(120)의 전체 두께를 통해 연장되는 구멍(122)을 포함한다. 바이어(121)는 그 내부면(128)을 따라 도금되고, 바이어(121)는 통상 회로 기판(120)의 표면과 구멍의 교차점에 수집될 수 있는 도금 재료(123)의 소형 환형 링을 포함한다. 한 쌍의 전도성 트레이스(124, 125)가 바이어(121)로부터 멀리 연장되는 것으로 도시되고, 차동 신호 응용에서 두 개의 트레이스(124, 125)는 커넥터, 전자 부품 등에 이르는 차동 신호 전송 라인 "ST"을 한정할 것이다.
바이어(121)는 회로 기판(120)에 커넥터 및 부품을 장착하는 데 사용될 뿐만 아니라, 기판의 다양한 회로를 함께 상호연결시키는 데 사용될 수도 있다. 상술된 바와 같이, 회로 기판은 통상 유리 섬유 수지 또는 유사한 합성물로 된 일련의 층으로 구성된다. 도금층이 이들 층 중 하나에 인가되고 층의 표면 상에 전도성 트레이스를 형성하도록 에칭된다. 섬유 유리 또는 수지로 된 다른 층이 제1 층에 인가되고, 회로 트레이스가 형성되고, 다층 회로 기판에는 그 다른 층 상에 기판을 통해 연장되는 복수의 회로가 형성된다. 바이어는 회로 기판에 구멍을 드릴가공하여 전도성 층을 노출시킴으로써 형성된 다음, 바이어의 내부면이 도금되어, 구멍 에지와 접촉하는 모든 층을 함께 연결시킨다.
도3은 바이어(121)를 포함하는 회로 기판(120)의 층을 확대하여 상세하게 도 시한다. 바이어는 도금되고 구멍(122)을 둘러싸는 도금 재료의 내부 코팅(128)을 포함한다. 간극(G)은 기판 층 상에 형성될 수도 있고 이 간극은 바이어 도금(128)과, 바이어(121)를 둘러싸는 접지 기준 평면 전도성 층(129) 사이에 분리를 제공한다. 이 간극(G)은 단락에 대항하여 보호부를 제공하고 접지 평면층이 한 쌍의 차동 신호 바이어로부터의 차동 신호의 전송에 악영향을 미칠 수도 있다는 것이 발견되었다. 그러나, 이러한 구조로, 바이어와 기준 평면의 에지 사이에 발생하는 간극(G)이 바이어를 기준 평면을 향한 커패시터로 만든다. 이 효과는 신호 반사를 야기할 수 있는 단일 바이어를 둘러싸는 간극 또는 개구를 갖춘 다중 접지 평면이 존재하는 구조로 특히 나타내어진다. 이 반사는 전체 전송 라인 시스템으로부터 에너지를 취한다.
도3A는 회로 기판(129)의 다른 층(129a, 129b, 129c)과, 바이어 구멍(122)이 어떻게 표면 트레이스(124a) 및 내부 층 트레이스(124b, 124c)과 정합하기 위해서 층(129a 내지 129c) 전체를 통해 연장되는지를, 개략적인 방식으로 도시한다.
회로 기판 상의 차동 신호 바이어의 성능을 향상시키는 한 방식은 도4에 도시되고 2003년 8월 19일자로 허여되고 테라딘, 인크.(Teradyne, Inc.)에 양도된 미국 특허 제6,607,402호에 개시된 것이다. 이 특허에서, 회로 기판(120)은 내부에 형성된 복수의 바이어(121)를 갖는 것으로 도시된다. 바이어(121)는 차동 신호 전송을 위해 쌍으로 배열되고, 회로 기판(120)은 접지 기준 평면(129)을 포함한다. 한 쌍의 차동 신호 바이어를 둘러싸는 하부 접지 평면 영역의 부분(130)이 개구를 형성하도록 제거된다. 이 제거된 영역, 또는 개구(130)는 본 기술 분야에서 통상 "안티 패드"라 불린다. '402호 특허는 안티 패드(130)가 두 개의 바이어(121)를 둘러싸야 하는지를 설명한다. 이 구조는 그와 관련된 소정의 단점을 갖는다. 예를 들어, 바이어(121) 양자 모두는 바이어(121)와 접지 평면 개구의 에지 사이의 간극을 가로질러 다중 장소에서 커패시터로서 작용한다. 이 커패시터 효과는 바이어(121)에 접합될 수도 있는 임의의 신호 전송 라인으로부터 에너지를 취하기 쉽다. 이 소형 바이어 안티 패드의 사용은 전기적으로 함께 두 개의 신호 바이어(121)를 느슨하게 커플링하려는 시도이지만, 둘러싸는 접지 패드 또는 평면의 접근은 두 개의 차동 신호 바이어(121) 사이의 진정한 강한 차동 커플링을 억제한다.
도5는, 안티 패드(131)가 전체적으로 "도그본" 또는 "덤벨" 외관을 차용하도록 두 개의 바이어(121) 사이에 그 중심부(133)에서 협소하게 되어 있는, 회로 기판 바이어에 대한 다른 공지된 변형예를 도시한다. 이 외관으로, 안티 패드(131)는 바이어(121)를 둘러싸는 영역에서는 크지만, 두 개의 바이어 사이의 영역(136) 사이에서는 조금 협소하다. 이 협소함은 작동시 보통 잃게 되는 시스템 에너지의 일부의 회복을 초래하지만, 접지 평면 안티 패드의 작은 영역은 적절한 성능을 제한한다. 이 구조는 시스템의 커패시턴스의 균형을 맞추고 그 둘러싸는 접지 평면을 위해 두 개의 신호 바이어의 친화력을 유지하면서 두 개의 신호 바이어를 느슨하게 커플링하려는 시도이다.
비대칭의 우선적인 바이어 위치설정
도6은 여기서 내부에 형성된 "5-다이" 바이어 패턴이라 불리는 다른 회로 기 판(200)을 도시한다. 이 패턴은 단일 중재 접지 바이어(205)의 대향측 상에 위치설정된 두 쌍의 차동 신호 바이어(202, 204)를 포함한다. 각각의 이러한 쌍의 차동 신호 바이어는 두 개의 별개의 바이어(202a, 202b)를 포함한다. 각각의 이러한 차동 쌍의 두 개의 바이어는 제1 축(L1)(도7에서 하부 좌측으로부터 상부 우측으로 연장되는 것으로 도시됨)을 따라 함께 정렬된다. 이 패턴은 제1 축(L1)에 대해 횡방향을 따라 반복된다. 차동 신호 바이어(202a, 202b, 204a, 204b)는 통상 이들로부터 회로 기판(200) 상의 다른 목적지에 이르는 전도성 트레이스를 갖는 반면, 접지 바이어(205)는 통상 그 내부면 상의 회로 기판(205) 내부에 배치된 접지 평면 층에 연결되고 도6에는 도시되지 않는다.
이러한 유형의 바이어 패턴에서, 두 쌍의 차동 신호 바이어는 각각 패턴의 중심에서 단일 접지 바이어를 공유한다. 이 5-다이 패턴이 누화를 생성하고 이러한 시스템의 임피던스를 미세하게 제어하는 것이 어렵다는 것이 발견되었다. 차동 바이어 쌍(202, 204) 중 하나와 중심 접지 바이어의 그루핑은 양호하게는 삼각형 형상이고, 세 개의 바이어는 도6의 굵은선(T)으로 나타낸 가상의 삼각형의 꼭지점에 위치된다.
도7은 한 쌍의 차동 신호 바이어 "AA"가 제2 쌍의 차동 신호 바이어 "BB"보다 그 관련된 접지 바이어(302)에 더 인접하게 (패턴의 대략 중심에서로 도시됨) 위치되도록, 바이어의 간극이 엇갈리게 되어 있는, 본 발명의 원리에 따라 구성된 바이어 레이아웃을 갖춘 회로 기판(30)의 평면도이다. 다중 바이어(301)는 회로 기판(300)에 형성되고 관련된 접지 바이어(302)는 한 쌍의 차동 신호 바이어(303) 와 관련되어 그리고 양호하게는 그와 정렬되어 제공된다. 두 개의 차동 신호 바이어(303)는 한 쌍의 차동 신호 바이어를 형성하도록 제1 축(L1)을 따라 정렬되고, 관련된 접지 바이어(302)는 제1 축으로부터 이격되지만, 제1 축(L1)에 대해 횡방향으로 보았을 때 두 개의 신호 바이어 사이에 위치된다.
하나의 차동 신호 바이어 쌍(AA)과 그 관련된 접지 바이어(302) 사이의 간극(W1)이 하나의 차동 신호 바이어 쌍(AA)과 차동 신호 바이어(306)의 다른 인접한 쌍(BB) 사이의 간극(W2)보다 작기 때문에, 이러한 구조를 "우선적 접지" 바이어 레이아웃이라고 부른다. 이러한 방식으로, 한 쌍의 차동 신호 바이어(AA)는, 다른 인접한 차동 신호 바이어 쌍(BB) 또는 차동 신호 바이어 쌍(BB)과 관련된 접지 바이어(302b)를 향해서가 아니라, 그 관련된 접지(302)를 향해 그 커플링에서 편향된다.
도8 내지 도10은 회로 기판의 하나 이상의 접지 기준 평면에 차동 신호 바이어 쌍을 구성하는 두 개의 차동 신호 바이어를 둘러싸는 특별히 형상화된 안티 패드가 제공되는, 본 발명의 다른 실시예를 도시한다. 이들 배열체의 치수 관계는 도8에 우선 도시되고, 여기서 도면 부호 400은 차동 신호 바이어의 쌍(402)을 형성하도록 두 개가 조합된 복수의 신호 바이어(401)를 포함하는, 회로 기판을 나타낸다. 큰 접지 평면(405)은 회로 기판의 표면 상에 또는 그 내부층 상에 존재한다. 접지 평면(405)은 그 내부에 형성된 큰 안티 패드(410)를 갖고, 도8에서 알 수 있는 바와 같이, 안티 패드(410)는 도시된 치수(B, H)를 갖는 대체로 사각형 형태이다. 개구가 식: AR = H/B에 의해 얻어지는, 약 1.2 내지 1.5의 종횡비를 갖는 것 이 바람직하다.
설명된 바와 같이, 차동 신호 바이어(401)의 쌍을 둘러싸는 접지 평면은 큰 접지 평면일 수도 있다. 이 방식에서는, 차동 신호 쌍이 복수의 단일-종단 신호로 분할될 가능성이 감소된다. 차동 신호 바이어(401)는 회로 기판(400)의 상부 금속 접지 평면층(405)을 관통하고 안티 패드(410) 또는 개구의 외부 치수, B 또는 H보다 작은 분리 간극(중심 대 중심)을 갖는 것으로 보인다. 이 방식에서는, 안티 패드(410)가 차동 신호 쌍으로부터 효과적으로 커플링 해제되고 공통 모드 커플링이 최소화되는 반면, 두 개의 차동 신호 바이어 사이의 차동 모드 커플링은 증가된다.
설명된 바와 같이, 차동 신호 바이어(401)의 쌍(402)을 둘러싸는 접지 평면(405)은 큰 접지 평면일 수도 있다. 이 방식에서는, 차동 신호 쌍이 복수의 단일-종단 신호로 분할될 가능성이 감소된다. 차동 신호 바이어(401)는 회로 기판(400)의 상부 금속 접지 평면층(405)을 관통하고 안티 패드(410) 또는 개구의 외부 치수, B 또는 H보다 작은 분리 간극(중심 대 중심)을 갖는 것으로 보인다. 이 방식에서는, 안티 패드(410)가 차동 신호 쌍으로부터 효과적으로 커플링 해제되고 공통 모드 커플링이 최소화되는 반면, 두 개의 차동 신호 바이어 사이의 차동 모드 커플링은 증가된다.
또한, 두 개의 접지 바이어(403, 404) 중 하나의 바이어(404)는 우선적 접지로서 정의되고, 다른 것보다 차동 쌍(402)에 더 인접하게 위치되고 따라서 일차 접지 기준으로서 설계되는 것을 의미한다. 이러한 비대칭적 관계로, 차동 신호 바이어의 쌍의 공통 모드 커플링은 최소화되고 시스템의 임피던스의 이후의 회전 동안, 즉 회로 기판을 통해 그 범위를 따라 한정된다. 접지 평면(405)은 도9에 도시된 바와 같이 회로 기판의 상부 및 하부면 상의 접지 바이어 양자 모두에 연결되고, 접지 평면이 그 방식으로 그리고 도10에 도시된 바와 같이 사용되면, 내부 접지 평면이 접지 바이어에 선택적으로 연결되는 것이 바람직하다. 도9에서, 접지 평면(405)이 그리드 또는 격자형 구조의 형태를 더 취하는 것을 주목해야 할 것이다. 이러한 그리드 또는 격자는 고밀도의 차동 신호 바이어의 쌍을 갖는 회로 기판의 영역에 사용하는 것으로 표시된다.
도10에서, 수지 또는 다른 절연 재료가 명확성을 위해 제거된 상태의, 다층, 또는 평면, 회로 기판이 도시된다. 접지 평면(405a, 405b)은 회로 기판의 대향 상부 및 하부면 상에 배치된다. 내부 접지 기준 평면층(405c, 405d)에서는, 접지 평면과 두 개의 바이어(403, 403) 중 어느 하나 사이에 어떠한 연결도 존재하지 않는다. 한 쌍의 신호 트레이스(420)가 접지 평면층(405e, 405f) 사이의 차동 신호 바이어 쌍(420)으로부터 진출하는 것으로 도시된다. 회로 기판(400) 및 그 층의 스택을 통해 바이어 성능을 최소화하기 위해서, 신호 트레이스(420)의 측면에 위치된, 두 개의 접지 평면이 접지 바이어(403, 404)에 연결된다.
도전성 신호 트레이스(420)가 세 개의 바이어(401, 402, 403) 사이에서 취하는 진출 경로가 도10A에 가장 잘 도시되어 있다. 도10A는 도10의 바이어 및 접지 평면 구조물의 평면도로서, (명확성을 위해 기판 구조물이 제거된 상태의) 회로 기판의 상부면 상의 접지 평면을 도시하고, 차동 신호 바이어 쌍에 대한 두 개의 내부 신호 트레이스의 연결을 도시한다. 이는 또한 신호 트레이스가 그 루트를 취하 거나 또는 차동 신호 바이어로부터 진출하는 경로를 도시한다.
바이어로부터의 신호 트레이스 브레이크아웃
트레이스가 바이어로부터 진출하고 회로 기판 상의 그 전송 경로를 계속하는 영역에서 전송 라인의 임피던스를 제어하는 것이 또한 바람직하다. 이들 진출 영역에서 문제점이 발생한다. 이전에, 차동 신호 바이어 쌍 사이에 설치된 중심선 둘레에 대칭 배열로 전도성 트레이스 쌍의 간극을 유지하려고 시도하는 것이 알려져 있다. 이는 도4에 도시되어 있고, 여기서 한 쌍의 차동 신호 바이어 중 두 개의 바이어(501, 502)가 거리(D)만큼 서로 이격된다. 한 쌍의 전도성 트레이스(503)는 바이어(501, 502)에 연결되고, 그로부터 진출한다. 그 진출 경로는 트레이스가 균일한 간극(DD)만큼 분리될 때까지 두 개의 바이어(501)를 분리시키는 중심선(C)을 향해 트레이스의 진출부(504)를 따라 소정 각도로 초기에 연장된다. 이들 진출부(503)는 짧은 길이를 갖고 그 범위에서 서로 교차하지 않지만, 이들은 중심선(C)의 대향측 상에 서로 평행하게 연장되는 대응하는 신장된 부분(505)과 접합한다. 두 개의 바이어(501, 502) 및 그 관련된 트레이스(503)는 이들을 지지하는 회로 기판(500)의 신호 전송 라인을 한정한다. 단일 쌍의 차동 신호 바이어에 의해, 진출부에서의 임의의 변동이 절대 최소값으로 유지되도록, 필요한 트레이스의 간극, 기하학적 형상 및 길이가 대칭인 상태로 유지될 수도 있다. 회로 트레이스의 기하학적 형상 및 대칭을 유지함으로써, 임피던스는 이 영역에서 제어될 수 있다. 그러나, 특히 고밀도이거나 또는 인접하게 이격된 쌍의 차동 신호 바이어가 존재하는 회로 기판의 영역에서, 대칭 패턴으로 바이어로부터 트레이스의 루트를 정하는 것이 항상 가능한 것은 아니다.
트레이스가 같은 길이가 되지 않거나 또는 쌍으로서 그 패턴이 대칭을 이루지 않도록, 한 쌍의 차동 신호 바이어로부터 이르는 전도성 트레이스가 엇갈릴 때, 문제점이 발생할 것이다. 이러한 문제성 배열이 도15에 도시되어 있고, 여기서 회로 기판(500)은 두 개의 선으로 쌍으로 배열된 바이어(501, 502)의 어레이를 갖는 것으로 도시된다. 두 개의 바이어(501, 502)는 차동 신호 쌍을 형성하고 두 개의 전도성 트레이스(505, 506)는 바이어로부터 신호 전송 라인(507)에 이르는 것으로 도시된다. 하나의 트레이스(506)는 짧은 진출부(510)를 갖는 반면, 다른 트레이스(505) 는 두 개의 바이어(501, 502) 사이에 간극을 점하기 위해 긴 진출부(511)를 갖는다. 트레이스의 신호 전송 라인 부분(507)은 바이어의 두 개의 열 사이에 연장된다. 신호 전송 라인의 임피던스가 소정값을 유지하는 것을 보장하기 위해서, 트레이스의 두 개의 진출부(510, 511)의 길이 및 각도의 차이를 고려하도록 전송 라인 부분(507)의 길이를 같게 할 필요가 있다. 이는, 측방향 길이를 지나치게 증가하지 않고 트레이스(506)의 전체 길이를 증가시키는, 부분 루프로서 도시된, 보상 부분(512)을 삽입함으로써 행해진다. 그러나, 이러한 보상 부분(512)의 사용은, 다르게는 추가의 회로에 사용될 수 있는, 회로 기판의 매우 쓸모있는 공간을 차지하고, 따라서 이 회로 기판 신호 전송 라인의 임피던스를 제어하는 것에 대한 이러한 해결책은 바람직하지 않다.
도11 내지 도13 및 도11A는 차동 신호 바이어(608a, 608b)의 쌍(609)으로부 터 진출하는 신호 전송 라인(610)의 원하는 임피던스 특성을 제공하는 회로 트레이스 패턴(611)을 갖는 회로 기판(600)의 일 실시예를 도시한다. 이 배열로, 도시된 그 관련된 신호 전송 라인(612)이 두 개의 전도성 트레이스(613a, 613b)로 형성되는 모든 방식으로, 바이어(608a, 608b)로부터 전송 시스템의 임피던스를 "조정"하는 것이 가능하다는 것을 발견하였다. 이들 도면에 도시된 회로 트레이스 패턴은 회로 기판(600)의 내부층에 통상 발견되는 것이고, 두 개의 트레이스(613a, 613b)는 그 도금된 본체부(604)를 따라 차동 신호 바이어(608a, 608b)와 정합한다(도12). 본 발명의 패턴을 사용시, 트레이스가 차동 신호 바이어로부터 이탈하거나 또는 "발진"함에 따라 시스템의 에너지를 론칭하는 것이 가능하다는 것을 발견하였다. 이들 구조는 시스템으로 에너지를 복귀시키는 역할을 한다. 이러한 방식으로, 본 발명은 표면상 바이어 쌍 사이에 있는 지점으로부터 연속적으로 커플링된 차동 트레이스 쌍을 제공할 수 있다.
상술된 바와 같이, 에너지의 큰 집중이 바이어(609)의 쌍에서 발생되고, 이 에너지를 회복하기 위해서, 바이어 진출부(620)는 환형 칼라 부분(622)에 의해 바이어에 접합되는 폭 부분 또는 영역(621)을 갖는다. 이 확대된 폭 부분(620)은 "플래그"라 설명되는 것을 갖춘 바이어 도금(622)에 더 접합된다. 이들 플래그 부분(623), 부분적으로, 확대된 폭 부분(621)은 전기 에너지가 집중되는 바이어 사이의 영역에 커패시턴스를 증가시키도록 더 많은 금속 플레이트 영역을 제공한다. 플래그 부분(623)은 진출부의 시작부에 우수한 90도 중심선 진출을 부여한다.
도11에 가장 잘 도시된 바와 같이, 회로 기판(600)에 배치된 두 쌍의 바이어 는 제1 축(L1)을 따라 배열된다. 도면의 바이어의 하부 쌍은 한 쌍의 차동 신호 바이어이고, 전도성 트레이스 진출부(620)는 확대된 폭으로 되어 있고 먼저 제1 축을 따라 서로를 향해 그리고 이어서, 양호하게는 도시된 바와 같이 제1 축(L1)에 대해 횡으로 연장되는, 도11에서 AX2로 표시된 제2 축을 따라 제1 축으로부터 외향 각도로 연장된다. 이들은 이어서 하나의 트레이스(613a)가 다른 트레이스(613b)의 내측에 끼워맞춰지고 축(L1)에 대체로 평행하고 축(AX2)에 대체로 횡방향인 제3 축(AX3)을 따라 계속되도록, 반경을 갖는 한 쌍의 밴드(680, 681)를 따라 회전한다. 이러한 방식으로, 일정한 간극(EE)이 플래그 부분(623)이 진출부가 신호 전송 영역(ST)과 접합하는 영역으로 서로를 향해 연장되는 영역(XX)으로부터 두 개의 트레이스 사이에 얻어질 수도 있다.
도11A는 한 쌍의 트레이스의 진출부의 평면도이다. 이 실시예에서, 두 개의 차동 신호 바이어는 도5에 도시된 것과 유사한 도그본 스타일 개구(690)에 의해 둘러싸인다. 상술된 바와 같이 그리고 이 실시예에서 설명된 바와 같이, 트레이스의 진출부(723)는 플래그형 구조의 형태를 취하고, 이는 바이어로부터 멀리 이르는 얇은 트레이스 대신에 플레이트형 영역이다. 이들 플레이트 영역은 바이어 영역에서 트레이스 사이의 용량성 커플링을 증가시키고 인덕턴스를 낮춘다. 플래그 부분은 또한 바이어로부터의 그 진출부의 트레이스 사이의 원하는 분리 거리를 유지하도록 서로 접근하고(제1 축을 따라 연장되고), 후속해서 진출부는 제1 축과 교차하는 제2 축을 따라 플래그 부분으로부터 연장된다. 트레이스는 세 개의 다른 경로, 즉 첫째 제1 축(L1)을 따르고, 이어서 둘째 제2 축(AX2)을 따르고, 이어서 마지막으로 제3 축(AX3)을 따른다. 축(L1, AX2)은 교차하고, 축(AX2, AX3)도 교차한다.
도13A는 신호 전송 라인(552)에 접합하기 전까지 한 쌍의 바이어(551)로부터 한 쌍의 전도성 트레이스(550)의 진출 경로를 도시하는 본 발명의 다른 실시예의 평면도이다. 트레이스(550)는 축(l1)을 따라 서로를 향해 바이어로부터 진출한 확대된 플레이트 영역을 갖춘 그 진출부의 일부로서 플래그 부분(555)을 포함한다. 트레이스(550a) 중 하나는 축(l1)에 대체로 횡으로 연장되는 신호 전송 라인 부분(552)으로 다시 스스로 구부러짐에 따라, 다른 트레이스(550b) 내측에 놓인다. 진출부는 그 내부에 대략 다섯 개의 별개의 밴드를 갖는 경로를 횡단하고, 도13A의 구조의 각각의 밴드는 선B-B에 의해 식별되고 트레이스 진출부가 방향을 변경할 때 각각의 밴드는 발생을 나타낸다.
접지 기준 평면(590)은 트레이스 진출 패턴 위에 중첩된 것으로 도시된다. 회로 기판의 이 층에서, 기준 평면(590) 및 환형 칼라 부분(591)이 발견된다. 이들은 트레이스 진출 패턴 위의 층에 위치되는 것으로 도시되지만, 이들은 또한 트레이스 진출 패턴 아래의 층에 위치될 수 있다. 접지 평면(590)에 상호연결되는 두 개의 접지 바이어(593)가 존재하고 이들은 두 개의 차동 신호 바이어(551)를 둘러싸는 접지 평면에 형성된 개구(594)의 에지에 위치된다. 접지 바이어(593a) 중 하나는 한 쌍의 차동 신호 바이어(551)와 관련된 일차 접지 바이어이고, 다른 접지 바이어(593b)는 좌측에 있는 차동 신호 바이어의 쌍과 관련되고 도13A에는 도시되지 않은 것이다. 차동 신호 바이어(551)의 쌍은, 쌍이 접지 바이어(593b)로부터 이격된 거리(W2)보다 더 짧게 된 거리(W1)만큼 그로부터 이격된, 그 관련된 접지 바이어(593a)에 더 인접하게 위치된다. 이들 접지 바이어의 환형 칼라 부분(595)은, 360도의 원형 경로를 따라 연장되지 않도록, 도13A의 접지 바이어의 우측 절반부에 도시된 바와 같이 제거되었다. 오히려, 이들 유형의 칼라 부분은 약 150 내지 200도, 양호하게는 약 180도의 커브 범위를 갖는 것이 바람직하다. 이는 신호 트레이스 진출부와 관련되지 않은 접지 바이어(593b) 사이에 용량성 커플링을 감소시키도록 행해진다.
도16은 본 발명의 원리에 따라 구성된 다른 스타일의 회로 트레이스 또는 브레이크아웃 패턴을 도시한다. 이 배열체에서, 두 개의 전도성 트레이스(450a, 450b)는 관련된 바이어(401, 402)로부터 진출한다. 이들 트레이스(450a, 450b)의 진출부는 다른 트레이스 만곡부(470) 내부에 포개어진 밀착 만곡 반경을 갖는 하나의 트레이스 부분(471)을 포함한다. 이 내부 트레이스(471)는, 초기에 바이어(401)로부터 그 다른 쌍을 이룬 바이어(402)를 향해 연장됨에 따라, 자체적으로 뒤로 만곡된 다음 스스로 회전하는 것으로 고려될 수도 있다. 이 구조의 중요한 부분은 바이어(401)로부터 다른 쌍을 이룬 바이어(402)로 연장되는 초기 부분에서 발견될 수도 있다. 트레이스는 이어서 외부 바이어의 진출부(471)에 인접하여 이격된 커브 부분이 연속된다. 이러한 방식으로, 두 개의 트레이스의 밀접성뿐만 아니라 유사한 경로 길이 양자 모두가 유지된다.
도16A는 도16의 평면도로서, 이는 도13A와 유사한 방식으로, 트레이스 진출 패턴의 위 또는 아래에 중첩된 접지 기준 평면을 도시한다. 이 접지 기준 평면에서, 관련된 접지 바이어는 관련되지 않은 접지 바이어보다 차동 신호 바이어의 쌍 에 더 인접하게 이격된다. 이 도면은 진출부(473)가 분리 거리를 달성하기 위해서 바이어 쌍의 다른 바이어(402)를 향해 그 바이어(401)로부터 먼저 어떻게 연장되는지를 가장 잘 도시한다. 이는 이어서 원하는 분리 거리에서 외부 바이어의 내부를 따를 수도 있는 지점(474)에서 뒤로 고리를 만든다.

Claims (20)

  1. 바이어가 회로 기판을 통해 연장되고 상기 회로 기판에 장착된 커넥터의 단자와 정합하기 위해 그 내부에서 도금된, 제어된 임피던스 바이어 레이아웃을 갖는 회로 기판이며,
    상기 회로 기판은 전도성 바이어의 반복 패턴을 포함하고, 패턴은 전도성 바이어의 적어도 제1 및 제2 트라이어드(triad)를 포함하고, 각각의 바이어 트라이어드는 회로 기판에 형성된 한 쌍의 차동 신호 전도성 바이어와 단일 접지 바이어를 포함하고, 상기 차동 신호 전도성 바이어는 제1 방향으로 서로 이격되고 상기 바이어 트라이어드의 상기 단일 접지 전도성 바이어는 상기 제1 방향과는 다른 제2 방향으로 상기 차동 신호 전도성 바이어 쌍으로부터 이격되고, 상기 제2 바이어 트라이어드의 관련 접지 바이어가 제1 및 제2 차동 신호 바이어 쌍 사이에 놓이도록 제1 바이어 트라이어드는 제2 바이어 트라이어드에 인접하게 상기 회로 기판 상에 배치되고, 제1 바이어 트라이어드 접지 바이어는 상기 제2 바이어 트라이어드 차동 신호 쌍보다 그 차동 신호 쌍에 더 인접하게 이격되는 회로 기판.
  2. 제1항에 있어서, 상기 회로 기판은 상기 회로 기판의 표면으로부터 이격된 제1 전도성 기준 평면을 더 포함하고, 제1 기준 평면은 내부에 형성된 적어도 하나의 비전도성 개구를 포함하고, 상기 제1 바이어 트라이어드의 상기 제1 차동 신호 바이어 쌍이 상기 비전도성 개구의 주변 내부에 둘러싸이도록 제1 기준 평면의 하 나의 비전도성 개구는 상기 제1 차동 신호 바이어 쌍과 정렬되고, 상기 제1 기준 평면은 제1 및 제2 바이어 트라이어드의 상기 관련된 접지 바이어와 더 접촉하는 회로 기판.
  3. 제2항에 있어서, 상기 회로 기판은 상기 제2 차동 신호 바이어 쌍과 정렬되는 제2 비전도성 개구를 더 포함하여 상기 제2 바이어 트라이어드의 상기 제2 차동 신호 바이어 쌍이 상기 제2 비전도성 개구의 주변 내부에 둘러싸이며, 상기 제2 기준 평면은 상기 제2 바이어 트라이어드 및 다른 바이어 트라이어드의 관련된 접지 바이어와 더 접촉하는 회로 기판.
  4. 제1항에 있어서, 상기 비전도성 개구는 비원형 형상을 갖는 회로 기판.
  5. 제1항에 있어서, 상기 비전도성 개구는 직사각형 형상을 갖는 회로 기판.
  6. 제2항에 있어서, 상기 회로 기판은 상기 제1 기준 평면으로부터 이격된 제2 전도성 기준 평면을 더 포함하고, 제2 기준 평면은 또한 내부에 형성된 적어도 하나의 비전도성 개구를 포함하고, 상기 제1 바이어 트라이어드의 상기 제1 차동 신호 바이어 쌍이 상기 제2 기준 평면의 하나의 비전도성 개구의 주변 내부에 둘러싸이도록 제2 기준 평면의 하나의 비전도성 개구는 상기 제1 바이어 트라이어드의 상기 제1 차동 신호 바이어 쌍과 정렬되고, 상기 제2 기준 평면은 제1 및 제2 바이어 트라이어드의 상기 관련된 접지 바이어와 더 접촉하는 회로 기판.
  7. 제2항에 있어서, 상기 제1 및 제2 바이어 트라이어드의 각각의 접지 바이어는 환형 칼라 부분에 의해 둘러싸이고, 환형 칼라 부분은 상기 제1 전도성 기준 평면에 접합되는 회로 기판.
  8. 제7항에 있어서, 상기 환형 칼라 부분은 360도 범위로 연장되는 회로 기판.
  9. 제7항에 있어서, 상기 환형 칼라 부분은 부분적으로 원형이고, 360도 미만 범위로 연장되는 회로 기판.
  10. 제9항에 있어서, 상기 환형 칼라 부분은 약 180도 이하로 연장되는 회로 기판.
  11. 회로 기판을 통해 차동 신호를 이송하는 데 사용되는 한 쌍의 도금된 바이어를 갖고, 상기 바이어로부터 진출하고 상기 바이어로부터 먼 상기 회로 기판의 위치로 연장되는 한 쌍의 전도성 트레이스를 더 포함하는, 차동 신호 응용에 사용되는 향상된 회로 기판이며,
    트레이스는 진출부 및 전송부를 갖고, 트레이스 진출부는 상기 바이어로부터 사전설정된 거리까지 연장되고, 상기 트레이스 진출부는 상기 전송부의 대응 폭보 다 더 큰 폭을 갖는 회로 기판.
  12. 제11항에 있어서, 상기 두 개의 차동 신호 바이어는 제1 축을 따라 정렬되고, 상기 트레이스 진출부의 각각은 상기 제1 축에 대해 횡방향으로 제2 축을 따라 상기 두 개의 바이어로부터 멀리 연장되는 회로 기판.
  13. 제12항에 있어서, 상기 트레이스의 상기 전송부는 상기 제1 축으로부터 이격되고 상기 제2 축에 대체로 횡방향인 제3 축을 따라 연장되는 회로 기판.
  14. 제12항에 있어서, 상기 트레이스 진출부 각각은 상기 제2 축으로부터 멀리 발산하는 만곡부를 포함하는 회로 기판.
  15. 제11항에 있어서, 상기 트레이스 진출부는 큰 연결 전도성 부분에 의해 상기 바이어에 접합되는 회로 기판.
  16. 제11항에 있어서, 두 개의 별개로 된 접지 바이어를 더 포함하고, 두 개의 접지 바이어는 상기 제1 축과 교차하는 가상선을 따라 함께 정렬되는 회로 기판.
  17. 제16항에 있어서, 접지 기준 평면을 더 포함하고, 접지 기준 평면은 상기 차동 신호 바이어를 에워싸는 개구를 포함하고, 상기 접지 기준 평면은 상기 접지 바 이어에 연결되는 회로 기판.
  18. 회로 기판을 통해 차동 신호를 이송하는 데 사용되는 한 쌍의 도금된 바이어를 갖고, 상기 바이어로부터 진출하고 상기 바이어로부터 먼 상기 회로 기판의 위치로 연장되는 한 쌍의 전도성 트레이스를 더 포함하는, 차동 신호 응용에 사용되는 회로 기판이며,
    트레이스는 진출부 및 전송부를 갖고, 트레이스 진출부는 상기 바이어로부터 외향 연장되고 제1 축을 따라 서로를 향해 연장되는 확대 영역을 포함하고, 상기 트레이스 진출부는 제1 축과 교차하는 제2 축을 따라 확대 영역으로부터 멀리 연장되는 다리부를 더 포함하고, 다리부는 전송부에 접합되는 회로 기판.
  19. 제18항에 있어서, 상기 트레이스 전송부는 상기 제2 축과 교차하는 제3 축을 따라 연장되는 회로 기판.
  20. 제18항에 있어서, 상기 확대 영역은 플래그형 형상을 갖는 회로 기판.
KR1020067018637A 2004-02-13 2005-02-14 인쇄 회로 기판을 위한 우선적 접지 및 바이어 진출 구조물 KR100839307B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US54452204P 2004-02-13 2004-02-13
US60/544,522 2004-02-13

Publications (2)

Publication Number Publication Date
KR20060118605A true KR20060118605A (ko) 2006-11-23
KR100839307B1 KR100839307B1 (ko) 2008-06-17

Family

ID=34886044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067018637A KR100839307B1 (ko) 2004-02-13 2005-02-14 인쇄 회로 기판을 위한 우선적 접지 및 바이어 진출 구조물

Country Status (7)

Country Link
US (1) US20050201065A1 (ko)
EP (1) EP1714531A2 (ko)
JP (3) JP4350132B2 (ko)
KR (1) KR100839307B1 (ko)
CN (4) CN101553085B (ko)
SG (1) SG135185A1 (ko)
WO (1) WO2005081595A2 (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005069428A1 (en) 2003-12-24 2005-07-28 Molex Incorporated Transmission line having a transforming impedance
WO2005065000A1 (en) * 2003-12-24 2005-07-14 Molex Incorporated Electromagnetically shielded slot transmission line
US20070188261A1 (en) * 2003-12-24 2007-08-16 Brunker David L Transmission line with a transforming impedance and solder lands
US20050151604A1 (en) * 2003-12-24 2005-07-14 Brunker David L. Triangular conforming transmission structure
US7116190B2 (en) * 2003-12-24 2006-10-03 Molex Incorporated Slot transmission line patch connector
KR100836968B1 (ko) * 2003-12-24 2008-06-10 몰렉스 인코포레이티드 변형 임피던스 및 납땜 랜드를 구비한 전송 라인
US7448909B2 (en) 2004-02-13 2008-11-11 Molex Incorporated Preferential via exit structures with triad configuration for printed circuit boards
EP1808010A2 (en) * 2004-10-25 2007-07-18 Intrado, Inc. System and method for unilateral verification of caller location information
WO2006050202A1 (en) * 2004-10-29 2006-05-11 Molex Incorporated Printed circuit board for high-speed electrical connectors
US7709747B2 (en) 2004-11-29 2010-05-04 Fci Matched-impedance surface-mount technology footprints
US7284221B2 (en) 2004-11-29 2007-10-16 Fci Americas Technology, Inc. High-frequency, high-signal-density, surface-mount technology footprint definitions
WO2006091595A1 (en) 2005-02-22 2006-08-31 Molex Incorporated Differential signal connector with wafer-style construction
JP2007180292A (ja) 2005-12-28 2007-07-12 Fujitsu Ltd 回路基板
US8044305B2 (en) * 2006-05-31 2011-10-25 Intel Corporation Circuit board including hybrid via structures
US7450396B2 (en) * 2006-09-28 2008-11-11 Intel Corporation Skew compensation by changing ground parasitic for traces
CN100454669C (zh) * 2007-07-26 2009-01-21 友达光电股份有限公司 电性连接装置、包含该电性连接装置的电子装置及电子产品
CN101384129B (zh) * 2007-09-06 2010-06-09 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN101389184B (zh) * 2007-09-10 2010-08-25 英业达股份有限公司 印刷电路板的组合式贯孔结构
KR20100037387A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 메모리 모듈 및 회로 기판의 토폴로지
CN103428990B (zh) * 2009-03-25 2016-06-01 莫列斯公司 高数据率连接器系统
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
JP2013511849A (ja) * 2009-11-18 2013-04-04 モレックス インコーポレイテド 空気孔を備えた回路基板
JP5311669B2 (ja) * 2009-12-27 2013-10-09 京セラＳｌｃテクノロジー株式会社 配線基板
JP2012142226A (ja) * 2011-01-05 2012-07-26 Fujitsu Component Ltd 伝送コネクタ用の中継基板
US9198280B2 (en) 2011-09-07 2015-11-24 Samtec, Inc. Via structure for transmitting differential signals
GB2503407B (en) * 2011-10-10 2015-12-09 Control Tech Ltd Barrier device
TWI449475B (zh) 2012-01-09 2014-08-11 Novatek Microelectronics Corp 電路板
CN103209539B (zh) * 2012-01-13 2016-01-13 联咏科技股份有限公司 电路板
US8748753B2 (en) * 2012-03-02 2014-06-10 Sae Magnetics (H.K.) Ltd. Printed circuit board
US8715006B2 (en) * 2012-06-11 2014-05-06 Tyco Electronics Corporation Circuit board having plated thru-holes and ground columns
JP5955124B2 (ja) * 2012-06-22 2016-07-20 京セラ株式会社 配線基板
CN103857179A (zh) * 2012-12-03 2014-06-11 泰科电子日本合同会社 Pwb占用区、具有pwb占用区的pwb、pwb与板对板连接器组件
US9544992B2 (en) * 2013-01-29 2017-01-10 Fci Americas Technology Llc PCB having offset differential signal routing
JP6098285B2 (ja) 2013-03-28 2017-03-22 富士通株式会社 配線基板及び電子装置
CN104167618B (zh) * 2013-05-16 2017-07-25 美国惠智科技（香港）有限公司 差分布线结构
JP2015099890A (ja) * 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ
US9775231B2 (en) 2014-11-21 2017-09-26 Amphenol Corporation Mating backplane for high speed, high density electrical connector
CN105764232A (zh) * 2014-12-17 2016-07-13 鸿富锦精密工业(武汉)有限公司 印刷电路板及应用该印刷电路板的电子装置
CN105188266A (zh) * 2015-08-27 2015-12-23 浪潮电子信息产业股份有限公司 一种dual模式高速信号线立体布线的方法
US10187972B2 (en) 2016-03-08 2019-01-22 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10201074B2 (en) * 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
JP2017212411A (ja) * 2016-05-27 2017-11-30 京セラ株式会社 印刷配線板
US10154581B2 (en) 2017-02-09 2018-12-11 Cray Inc. Method for impedance compensation in printed circuit boards
CN108575044B (zh) * 2017-03-13 2023-01-24 富士康(昆山)电脑接插件有限公司 印刷电路板及其组件
CN108631094B (zh) * 2017-03-16 2020-02-04 莫列斯有限公司 电连接器及电连接器组合
JP2018160492A (ja) * 2017-03-22 2018-10-11 日立金属株式会社 多層配線基板及び差動伝送モジュール
TWI640230B (zh) * 2017-05-16 2018-11-01 中華精測科技股份有限公司 高速傳輸結構的負載板
CN107204325B (zh) * 2017-05-25 2023-06-02 成都线易科技有限责任公司 电容器阵列及制造方法
JP6844035B2 (ja) 2017-12-13 2021-03-17 株式会社日立製作所 配線基板及び電子機器
US10342131B1 (en) 2018-04-05 2019-07-02 Lg Electronics Inc. PCB laminated structure and mobile terminal having the same
KR102269852B1 (ko) * 2018-04-05 2021-06-28 엘지전자 주식회사 Pcb 적층 구조체와 이를 포함하는 이동 단말기
CN108565256B (zh) * 2018-04-11 2019-10-18 杭州电子科技大学 差分硅通孔阵列中的噪声抑制方法及其差分信号传输结构
WO2019241107A1 (en) 2018-06-11 2019-12-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
JP7134803B2 (ja) * 2018-09-19 2022-09-12 株式会社東芝 プリント基板
JP7181388B2 (ja) * 2018-09-25 2022-11-30 モレックス エルエルシー 表面接地平面を有するコネクタ及びプリント回路基板
CN109195317A (zh) * 2018-10-15 2019-01-11 武汉精立电子技术有限公司 可优化阻抗方案的pcb板
CN109451651A (zh) * 2018-10-23 2019-03-08 惠科股份有限公司 一种电路板的差分走线及电路板
FR3090264B1 (fr) * 2018-12-13 2022-01-07 St Microelectronics Grenoble 2 Procédé de montage de composant
TW202109986A (zh) 2019-05-20 2021-03-01 美商安芬諾股份有限公司 高密度高速電連接器
CN217363377U (zh) 2019-07-05 2022-09-02 株式会社村田制作所 传输线路以及电子设备
US10912199B1 (en) * 2019-10-03 2021-02-02 Kioxia Corporation Resistive PCB traces for improved stability
TW202147717A (zh) 2020-01-27 2021-12-16 美商安芬諾股份有限公司 具有高速安裝界面之電連接器
TW202147718A (zh) 2020-01-27 2021-12-16 美商安芬諾股份有限公司 具有高速安裝界面之電連接器
JP7066772B2 (ja) * 2020-03-26 2022-05-13 株式会社日立製作所 信号伝送回路およびプリント基板
CN114521047A (zh) * 2020-11-19 2022-05-20 中兴通讯股份有限公司 一种印制电路板
CN113573472B (zh) * 2021-09-23 2022-02-01 中兴通讯股份有限公司 印制电路板及信号传输系统
JP7473258B1 (ja) 2023-03-17 2024-04-23 Ｎｅｃプラットフォームズ株式会社 配線基板切り替え装置および切り替え方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3499215A (en) * 1964-09-03 1970-03-10 Gen Electric Capacitive fixed memory system
US3871728A (en) * 1973-11-30 1975-03-18 Itt Matched impedance printed circuit board connector
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
US5757252A (en) 1995-08-31 1998-05-26 Itt Industries, Inc. Wide frequency band transition between via RF transmission lines and planar transmission lines
US5993259A (en) * 1997-02-07 1999-11-30 Teradyne, Inc. High speed, high density electrical connector
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
US6181219B1 (en) * 1998-12-02 2001-01-30 Teradyne, Inc. Printed circuit board and method for fabricating such board
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
JP3420126B2 (ja) * 1999-08-09 2003-06-23 株式会社エヌイーシー情報システムズ 両面プリント配線板
JP2001203300A (ja) * 2000-01-18 2001-07-27 Matsushita Electric Ind Co Ltd 配線用基板と半導体装置および配線用基板の製造方法
JP2001313504A (ja) * 2000-04-14 2001-11-09 Internatl Business Mach Corp <Ibm> 信号伝送線路接続用コネクタ、信号伝送線路、及び基板
US6350134B1 (en) * 2000-07-25 2002-02-26 Tyco Electronics Corporation Electrical connector having triad contact groups arranged in an alternating inverted sequence
US6528737B1 (en) * 2000-08-16 2003-03-04 Nortel Networks Limited Midplane configuration featuring surface contact connectors
JP3564555B2 (ja) * 2001-03-05 2004-09-15 日本航空電子工業株式会社 高速ディファレンシャル信号伝送用コネクタ
US6384341B1 (en) * 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
WO2003067711A2 (en) * 2001-10-10 2003-08-14 Molex Incorporated High speed differential signal edge card connector circuit board layouts
US6534854B1 (en) * 2001-11-08 2003-03-18 Conexant Systems, Inc. Pin grid array package with controlled impedance pins
JP4197234B2 (ja) * 2001-12-28 2008-12-17 三菱電機株式会社 光通信器
US20040039859A1 (en) * 2002-08-21 2004-02-26 Intel Corporation Via configuration for differential signaling through power or ground planes
US7047628B2 (en) * 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US7141742B2 (en) * 2003-07-17 2006-11-28 Hewlett-Packard Development Company, L.P. Alternating voided areas of anti-pads
KR100836968B1 (ko) * 2003-12-24 2008-06-10 몰렉스 인코포레이티드 변형 임피던스 및 납땜 랜드를 구비한 전송 라인
WO2005069428A1 (en) * 2003-12-24 2005-07-28 Molex Incorporated Transmission line having a transforming impedance
US20050151604A1 (en) * 2003-12-24 2005-07-14 Brunker David L. Triangular conforming transmission structure
WO2005065000A1 (en) * 2003-12-24 2005-07-14 Molex Incorporated Electromagnetically shielded slot transmission line
US7116190B2 (en) * 2003-12-24 2006-10-03 Molex Incorporated Slot transmission line patch connector
US7448909B2 (en) * 2004-02-13 2008-11-11 Molex Incorporated Preferential via exit structures with triad configuration for printed circuit boards
WO2006050202A1 (en) * 2004-10-29 2006-05-11 Molex Incorporated Printed circuit board for high-speed electrical connectors
US20060139117A1 (en) * 2004-12-23 2006-06-29 Brunker David L Multi-channel waveguide structure

Also Published As

Publication number Publication date
CN1943286A (zh) 2007-04-04
JP2009100003A (ja) 2009-05-07
CN101626659A (zh) 2010-01-13
KR100839307B1 (ko) 2008-06-17
JP2009147349A (ja) 2009-07-02
EP1714531A2 (en) 2006-10-25
JP2007522678A (ja) 2007-08-09
CN101553085A (zh) 2009-10-07
JP4350132B2 (ja) 2009-10-21
WO2005081595A3 (en) 2005-12-15
CN100512594C (zh) 2009-07-08
US20050201065A1 (en) 2005-09-15
CN101626659B (zh) 2011-04-20
WO2005081595A2 (en) 2005-09-01
CN1943286B (zh) 2012-01-04
CN101553085B (zh) 2011-04-20
JP4880666B2 (ja) 2012-02-22
SG135185A1 (en) 2007-09-28
CN1918952A (zh) 2007-02-21
JP4772856B2 (ja) 2011-09-14

Similar Documents

Publication Publication Date Title
KR100839307B1 (ko) 인쇄 회로 기판을 위한 우선적 접지 및 바이어 진출 구조물
JP4354489B2 (ja) 回路基板及び高速ビアシステム
US11805595B2 (en) Backplane footprint for high speed, high density electrical connectors
US11765813B2 (en) Backplane footprint for high speed, high density electrical connectors
US20230238745A1 (en) High-frequency electrical connector
CN107535044B (zh) 用于高速、高密度电连接器的配套背板
KR100904143B1 (ko) 고속 전기 커넥터용 인쇄 회로 기판
JP2008526034A (ja) 直交型アーキテクチャ電子システムに特に適用可能な中立面
JP2008525972A (ja) 直交型アーキテクチャ電子システムに特に適用可能な中立面
JP2003272774A (ja) Ｆｐｃケーブル用コネクタ
EP1841298A2 (en) Plated vias exit structure for printed circuit board
CN111602472B (zh) 用于高速、高密度电连接器的背板占板区

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee