JP4772856B2 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP4772856B2
JP4772856B2 JP2008327816A JP2008327816A JP4772856B2 JP 4772856 B2 JP4772856 B2 JP 4772856B2 JP 2008327816 A JP2008327816 A JP 2008327816A JP 2008327816 A JP2008327816 A JP 2008327816A JP 4772856 B2 JP4772856 B2 JP 4772856B2
Authority
JP
Japan
Prior art keywords
circuit board
vias
pair
differential signal
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008327816A
Other languages
English (en)
Other versions
JP2009100003A (ja
Inventor
イー レグニール ケント
エル ブランカー デビット
ユー オグブオーキリ マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Molex LLC
Original Assignee
Molex LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Molex LLC filed Critical Molex LLC
Publication of JP2009100003A publication Critical patent/JP2009100003A/ja
Application granted granted Critical
Publication of JP4772856B2 publication Critical patent/JP4772856B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6627Waveguides, e.g. microstrip line, strip line, coplanar line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1903Structure including wave guides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/044Details of backplane or midplane for mounting orthogonal PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09636Details of adjacent, not connected vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、一般に回路基板構成に関し、より詳細には、高速電気的伝達用途のプリント回路基板上で使用されるビア配置に関する。
データ通信の分野では、データ転送速度が年々着実に上昇してきている。この速度の上昇のために、インターネット利用やデータ転送及び記憶用途等、電気通信分野で使用する高速電子部品の開発が必要とされてきた。電気信号を伝送する速度を高めるために、差動信号を使用することが知られている。
ツイストペア線は、一般に差動信号を送信するために使用され、最も一般には電気ケーブルに使用されている。そのような信号ケーブルは、ケーブルの長さ方向に沿って捩(ねじ)られた1組以上のツイストペア線を有し、そのような各ツイストペアは、関連した接地シールドによって取囲まれている。これらのツイストペアは、一般に、相補的な信号電圧を受け、すなわち、ツイストペアの一方の線は+1.0ボルトの信号を伝え、ツイストペアの他方の線は−1.0ボルトの信号を伝える。ペア線は、各線がケーブルに沿った螺(ら)旋状経路で延在し、線がケーブルの全長に亘(わた)ってこの螺旋状経路に沿って同じ距離だけ離間されるように、ケーブルの軸方向に沿って一緒に捩られている。
信号ケーブルが、ある電子装置まで経路上を引回されるとき、信号ケーブルは、自ら電界を放射する他の電子装置の近くを通る場合がある。そのような装置は、信号ケーブルによって構成された伝送線路に電磁干渉を引起こす可能性がある。しかしながら、ケーブルのツイストペア構造は、ケーブル同士が容量結合するとともに、関連した接地シールド又はドレイン線と容量結合するように2本の線を望ましい向きに維持することによって誘導電界を最少にするか又は減少させ、それにより、この構造は、電磁干渉がケーブルに生じてケーブルを通してのデータ信号の伝送に影響を及ぼすのを実質的に防ぐ。
そのような伝送線路から関連した電子装置の回路までの電気性能の完全性を維持するために、伝送線路全体に亘って回路間のインピーダンスを実質的に一定にし、伝送線路のインピーダンスに大きな不連続性が生じることを防ぐことが望ましい。伝送線路のインピーダンスの大きな不連続性は、伝送線路の信号経路間に生じる望ましくないクロストーク又は電気的「ノイズ」の原因になることがある。このタイプのノイズ及びクロストークは何れも、高周波で送られる電気信号の完全性(又は、データ転送速度)に悪影響を及ぼす。電子装置間の「伝送線路」には、2台の装置を相互接続するケーブル及びコネクタだけでなく装置のプリント回路基板も含まれる。
信号導体及び接地シールドの特定の形状又は物理的配置を維持することは容易なので、ツイストペア伝送ケーブルのインピーダンスを制御することができるが、通常、ケーブルをコネクタに結合する領域、コネクタをプリント回路基板に実装する領域、及び、コネクタを回路基板に実装する領域では、インピーダンスの変化が生じる。この最後の領域は、当該技術分野では、回路基板上(又は、回路基板内)の伝送線路から、基板に実装されたコネクタに信号が送り出される「送出領域(launch area )」と呼ばれる。同様に、コネクタから回路基板内に信号が送り出される場合があり、この領域は、一般に「延出(exit)」領域と呼ばれる。これらの領域は同一であるが、信号経路の向きと方向によって異なる名称で呼ばれる。すなわち、回路基板からコネクタへの信号経路であるか、コネクタから回路基板への信号経路であるかによって異なる名称で呼ばれる。本発明は、そのような回路基板の送出領域、又は、延出領域で使用される改良された構造に向けられたものである。
回路基板は、導電材料及び非導電材料の複数の層から成る。各層は、回路基板の複数の平面のうちの1つの平面を規定すると考えることができる。一非導電層が、回路基板のベースとして使用され、その表面は、銅箔(はく)や銅めっき等の導電材料で覆われる。該導電材料の部分が、一般に当該技術分野において「トレース」と呼ばれる基板表面上の導電範囲を形成するために除去される。これらのトレースは、基板のベース層上に回路経路を画定する。そして、ベース層の表面に次の非導電層が付着され、その層に他の導電被覆が付着され、あるパターンにエッチングされる。この第2の導電層の上に第3の非導電層が付着され、多層回路基板が形成されるまでこのプロセスが繰返される。異なる導電層は、一般的に、当該技術分野において「ビア」として知られるものによって接続される。ビアとは、回路基板を貫通して開けられた穴であり、その内側面がめっきされている。該めっきによって異なる導電層が相互接続される。回路基板上のトレースを他のトレースに接続したいときに、トレースがビアの位置まで延される。また、ビアは、コネクタのスルーホール取付ピンや他の取付ピンを収容するために使用されることがある。
一対の差動信号を伝えるために回路基板層内にペアのトレースが形成されることがあり、各ペアは、回路基板の差動信号伝送線路を画定する。各回路基板層又は平面は、一本以上のそのような差動信号伝送線路を支持する。回路基板設計と回路基板上の回路配置を過度に複雑にすることなく、装置の動作中のクロストーク及び電気的干渉を最少にするには、これらの伝送線路のインピーダンスを制御することが重要である。
したがって、本発明は、電気信号伝送線路を協力的に画定する回路基板ビアと該ビアからの導電トレースの延出部を利用して高レベルな動作性能を提供し、回路基板の信号伝送線路のインピーダンス等の所望の電気的特性を維持する回路基板設計に関する。
したがって、本発明の一般的な目的は、高速信号伝送に使用される回路基板構造を提供することであり、該回路基板構造において、接地面が、回路基板上の差動信号伝送線路のために設けられており、また、差動信号トレースが回路基板上のビアに接続される位置に関して優先的な位置に配設され、その結果、各差動信号トレースとそれに対応するビアのペアが、一対の導電トレース及びビアから成る近くの差動信号伝送線路ではなく、接地面と電気結合する。
本発明の他の一般的な目的は、改善された回路基板構造を提供することであり、該回路基板構造において、ビアに延在するかビアから延在する一対の導電差動信号トレースの構成が、回路基板上に差動信号伝送線路を構成する導電トレースのインピーダンスを制御するように具体的に構成されている。
本発明の他の目的は、電気コネクタ等の電子部品と結合する「送出」又は「延出」領域として使用することができるプリント回路基板構造を提供することであり、この構造は、回路基板の貫通ビアに結合された一対の差動信号トレースを有し、トレースは、ビアから出て差動信号システムのインピーダンスに影響を及ぼす領域内において特定の構造を有する。
本発明の更に他の目的は、一対の差動信号ビアが関連した接地ビアの近くに位置決めされた改良された回路基板構造を提供することであり、この回路基板には、少なくとも1つの接地面層が形成されており、この接地面は、2個の差動信号ビアを包囲するアンチパッドを備え、関連した接地ビアと、他のペアの差動信号ビアと関連した他の接地ビアとに接続されている。また、前記アンチパッドに隣接するように位置決めされ、第2の隣接する一対の差動信号ビアを包囲し、隣接する一対の差動信号ビアと関連した第2の接地ビアと接触している他のアンチパッドが形成されている。
本発明の更に他の目的は、一対の差動信号ビアから延在する導電トレース用の新しい延出パターンを備えた回路基板を提供することであり、この延出パターンが、トレースの延出部のそれぞれに曲がり部を有し、一方のトレース延出部の曲がり部が、他方の外側にあるトレース延出部の曲がり半径の内側にあり、その結果、それらが形成する伝送線路の本体から一方のトレースが関連したビアから出る位置まで、一方のトレース延出部が互いに類似の一貫した距離だけ離間される。
本発明の更に他の目的は、一対のそれぞれの差動信号ビアから出て回路基板上の差動信号伝送線路に至る一対の導電回路基板トレースのパターンを提供することであり、それぞれのトレースが、対応するビアを取囲み接触する導電カラー部と、該カラー部から延在し信号伝送部で終端する延出部とを有し、該延出部が幅広部を有し、信号伝送部が、一対の差動信号ビアから離間され、かつ、ビアと交差しない回路基板の範囲に沿って長手方向に延在し、延出部が、信号伝送部とつながるように少なくとも1つの方向変化部を有する。
本発明の更に他の目的は、前述の差動信号ビアトレース延出パターンを有する回路基板を提供することであり、この回路基板は、複数の接地面層を有し、接地面層がそれぞれアンチパッドを有し、その周辺部が、差動信号トレース対のカラー部及び延出部を包囲する。
本発明は、これらの目的、利点及び利益をその構造によって提供する。本発明の主要な一形態においては、回路基板に4つのビアが設けられる。ビアのうちの2個のビアは、差動信号ビアとして指定され、したがって、これらのビアは、回路基板の層内又は層上の差動信号ビアから離れる導電トレースを有し、これらのトレースは、回路基板層の差動信号伝送線路を画定する。残りの2個のビアは、接地ビアとして指定され、したがって、これらのビアは、接地基準面に接続され、この接地基準面は、差動信号伝送線路が延在する面又は層以外の回路基板の面又は層にあることが好ましい。接地基準面は、ペアの2個の差動信号ビアを包囲する開口部を備えるように形成される。接地基準面は、両方の接地ビアに接続される。4個のビアは、正方形、長方形、菱(ひし)形等の仮想の4辺形の角に配設され、接地基準面は、中実(solid )でも平面でもよく、あるいは、グリッド状又は格子状構造でもよい。
本発明の他の主要な形態においては、一対の差動信号ビアから延在する導電トレースのための新しい送出又は延出パターンが提供される。該延出パターンは、回路基板の面又は層内において、一対の関連したビア、好ましくは、一対の差動信号ビアから延在する一対の導電トレースを有し、各トレースは、トレースの送出部又は延出部に曲がり部を有する。一方のトレース延出部の曲がり部は、他方(外側の)トレース延出部の曲がり半径の内側に配設されており、ペアのトレース延出部相互間の間隔が、関連したビアから伝送線路の本体まで概して類似の一定した距離となっている。
本発明の更に他の主要な形態においては、一対のそれぞれの差動信号ビアから出て(又は、入る)回路基板上の差動信号伝送線路に至る一対の導電回路基板トレースのためのパターンが提供される。それぞれのトレースは、対応するビアを包囲し接触する導電カラー部を有し、さらに、カラー部から延在して信号伝送線路につながるか又は終端する延出部を有する。該延出部は、幅広部を有し、一実施形態において、この幅広部は、一方の差動信号ビアの中心から他方の差動信号ビアまで延在する中心線の近くで始まることができる。この幅広部は、信号伝送線路まで延在し、信号伝送線路までの経路において少なくとも1つの曲がり部を通ってもよく、接続される信号伝送線路の幅に狭まることによって終端する。他の実施形態においては、幅広部は、上から、すなわち、導電トレースの面と垂直な方向から見たときに「旗」の形状を有する。幅広部は、また、結合のために互いに狭い間隔で接近する。幅広部は、通常、ビアから信号伝送線路までの経路に沿って、少なくとも1つの曲がり部を通る、すなわち、方向を変える。
本発明の上記及びその他の目的、機能及び利点は、以下の詳細な説明を検討することにより明確に理解されるであろう。
この詳細な説明において、添付図面をしばしば参照する。
図1は、本明細書において「マザーボード」101と呼ばれるプリント回路基板が、一個以上のコネクタ103によって二次回路基板102に接続されたバックプレーン組立体100の斜視図である。コネクタ103は、当該技術分野で知られているように、マザーボード101の表面に配設された導電トレース105を利用する導電回路104を、二次回路基板102上に配設された類似の回路106に接続する。これらの回路104、106は、通常、回路基板に取付けられた電子部品110に至る。
図1の組立体100を他の電子組立体に接続するためにケーブルが使用されるであろうが、そのようなケーブルは、電子信号伝送線路の一形態に過ぎない。他の形態のそのような伝送線路が、組立体の回路基板104、106に組込まれてもよく、そのような一形態は、回路基板の平面又は層の上又は中に配設された複数の導電トレースである。この伝送線路の例が図2に示されており、今日電子産業で使用されている回路基板構造の代表的なものである。
図2において、回路基板120は、該回路基板120に実装された電子部品(図示せず)の対応する導電テール部を収容するパターンで配列された複数のビア121を有するように示されている。該ビア121は、通常、回路基板120の厚さ全体を貫通する穴122を有する。ビア121は、その内側面128に沿ってめっきされており、ビア121は、通常、回路基板120の穴と表面の交差部分に集まることができるめっき材料123の小さな環状リングを有する。ビア121から延在する一対の導電トレース124、125が示されており、差動信号用途において、2本のトレース124、125は、協働してコネクタや電子部品等に至る差動信号伝送線路「ST」を画定する。
ビア121は、回路基板120にコネクタと部品を実装するために使用されるだけでなく、基板の様々な回路を相互接続するためにも使用される。以上のように、回路基板は、通常、ガラス繊維樹脂又は類似の複合材料の一連の層で構成される。これらの層のうちの一層にめっき層が付着されてエッチングされ、層の表面に導電トレースが形成される。最初の層にガラス繊維又は樹脂の他の層が付着され、回路トレースが形成され、この処理が、基板内の異なる層上に延在する複数の回路を有する多層回路基板が形成されるまで繰返えされる。ビアは、回路基板に穴を開け、導電層を露出させることによって形成される。次にビアの内側面がめっきされ、それにより、穴の縁に接触しているすべての層が接続される。
図3は、回路基板120のビア121を有する層を拡大して詳細に示す。ビアは、めっきされ、穴122を取囲むめっき材料の内側被覆128を有する。基板層上に間隙(げき)Gが形成され、この間隙は、ビアめっき128と、ビア121を取囲む接地基準面導体層129を分離する。この間隙Gは、短絡から保護するために設けられ、また、接地面層が、一対の差動信号ビアからの差動信号の伝送に悪影響を及ぼすことが発見された。しかしながら、この構造によって、ビアと基準面の縁との間に存在する間隙Gにより、ビアは基準面に対してキャパシタとして働く。この効果は、特に、単一ビアを取囲む間隙又は開口部を備えた複数の接地面がある構造において著しく、ビアは信号反射を引起こす可能性がある。この反射によって、伝送線路システム全体からエネルギーが奪われる。
図3Aは、回路基板129の異なる層129a、129b、129cと、表面トレース124a、並びに、内側層トレース124b及び124cを結合するために、ビアホール122が層129a〜cのすべてを貫通している様子とを概略的に示す。
回路基板上の差動信号ビアの性能を改善する1つの方法が図4に示されており、これは、2003年8月19日に発行されTeradyne社に譲渡された米国特許第6,607,402号に記載されている。この特許では、回路基板120は、複数のビア121が形成されているように示されている。ビア121は、差動信号伝送のためにペアで配設され、回路基板120は、接地基準面129を有する。一対の差動信号ビアを取囲む下側の接地面領域の一部130が除去され、開口部が形成されている。この除去された領域(すなわち、開口部130)は、一般に、当該技術分野において「アンチパッド(anti-pad)」と呼ばれている。402特許では、アンチパッド130が2個のビア121を取囲まなければならないと記載されている。この構造には、それに関連したいくつかの不都合がある。例えば、ビア121は、該ビア121と接地面開口部の縁との間の間隙を横切る複数箇所でキャパシタとして働く。このキャパシタの効果は、ビア121に接続される任意の信号伝送線路からエネルギーを奪う傾向がある。この小さいサイズのビアアンチパッドの使用は、2個の信号ビア121を電気的に疎結合しようとするものであるが、取囲む接地パッド又は接地面が近いために、2個の差動信号ビア121の間の真に強力な差動結合が抑制される。
図5は、回路基板ビアに対する他の既知の改良を示し、アンチパッド131は、全体が「ドッグボーン」又は「ダンベル」の外観になるように2個のビア121の間で中央部133が細くされている。この外観により、アンチパッド131は、ビア121を取囲む領域135が大きいが、2個のビアの間の領域136では少し狭くなっている。狭くすることによって、動作の際に通常失われる系のエネルギーの一部が取戻されるが、接地面アンチパッドの面積が小さいため適切な性能が得られない。この構造は、系のキャパシタンスを平衡状態にし、かつ、周囲の接地面に対する2個の信号ビアの親和性を維持したまま2個の信号ビアを疎結合しようとするものである。
非対称的な優先的ビア配置
図6は、本明細書において「5ダイ(5-die )」ビアパターンと呼ぶものが形成された他の回路基板200を示す。このパターンは、単一の介在接地ビア205の両側に配設された2対の差動信号ビア202、204を有する。そのような差動信号ビアの各ペアは、2個の別個のビア202a、202bと、204a、204bとを有する。そのような各差動ペアの2個のビアは、通常、(図7で左下から右上に延在するように示された)第1の軸L1の方向に位置合せされている。このパターンは、第1の軸L1と交わる方向に沿って繰返される。差動信号ビア202a−b、204a−bは、通常、これらのビアから回路基板200の他の箇所に至る導電トレースを有し、接地ビア205は、通常、回路基板205内の内側面に配設され、図6には示されていない接地面層に接続されている。
このタイプのビアパターンにおいて、2対の差動信号ビアが、それぞれ、パターンの中心にある単一の接地ビアを共有する。我々は、この5ダイパターンがクロストークを発生させ、その様な系のインピーダンスを極めて細かく制御することが困難であることを見出した。差動ビアのペア202、204のうちの1個と中央接地ビアのグループ化は、図6に太線Tで表わした仮想三角形の頂点に3個のビアがある三角形の形状であることが好ましい。
図7は、本発明の原理に従って構成されたビア配置を有する回路基板300の上面図であり、この図において、一方の対の差動信号ビア「AA」が、他方の対の差動信号ビア「BB」よりも、(パターンのほぼ中心に示した)関連した接地ビア302の近くに配設されるように、ビアの間隔が変えられている。複数のビア301が回路基板300に形成されており、関連した接地ビア302は、一対の差動信号ビア303と関連付けられて提供され、好ましくは、一対の差動信号ビア303と位置合せされている。2個の差動信号ビア303が、第1の軸L1に沿って並べられて一対の差動信号ビアが形成されることが好ましく、それと関連した接地ビア302は、第1の軸L1から離れているが、第1の軸L1と交わる方向で見たときに2個の信号ビアの間に配設されている。
我々は、この構造を「優先的接地(preferential ground )」ビア配置と呼ぶ。その理由は、一方の差動信号ビア対AAとその関連した接地ビア302との間隔W1が、接地ビア302と別の隣接する差動信号ビア303の対BBとの間隔W2よりも小さいためである。このようにして、一方の差動信号ビア対AAは、それに関連したアース302Aに対しての結合が強められ、他方の隣接する差動信号ビア対BB又はその差動信号ビア対BBと関連した接地ビア302Bに対しての結合は強められない。
図8〜10は、本発明の他の実施形態を示し、この実施形態において、回路基板の一以上の接地基準面は、差動信号ビアのペアを構成する2個の差動信号ビアを包囲する特別構成のアンチパッドを備えている。これらの構成の寸法関係は、最初に、図8に示されており、ここで、参照符号400は、複数の信号ビア401を有する回路基板を示し、そのうちの2個の信号ビアが結合されて差動信号ビアのペア402が構成されている。大きな接地面405が、回路基板の表面又はその内側層上にある。接地面405には大きなアンチパッド410が形成されており、図8で分かるように、アンチパッド410は、示したような寸法B及びHを有するほぼ長方形である。開口部は、式AR=H/Bによって求められる約1.2〜1.5の縦横比ARを有することが好ましい。
差動信号ビア401のペア402を取囲む接地面405は、図示のような大きな接地面とすることができる。このようにして、差動信号ペアが複数のシングルエンド信号(single-ended signal )に分離される可能性が低くなる。差動信号ビア401は、回路基板400の上側金属接地面層405を貫通していることが分かり、開口部、すなわち、アンチパッド410の外寸のB又はHよりも小さい(中心間)間隔を有する。このようにして、アンチパッド410は、差動信号ペアから有効に減結合され、同相モード結合が最小にされ、同時に、2個の差動信号ビア間の差動モード結合が大きくなる。
さらに、2個の接地ビア403、404のうちの一方のビア404は、優先的接地として規定される。すなわち、ビア404は、他方よりも差動ペア402の近くに配設され、したがって、主接地基準として指定される。この非対称的な関係によって、差動信号ビアのペアの同相モード結合は最小にされ、系のインピーダンス、すなわち、回路基板全体の広がりに沿ったインピーダンスを後で調整するために規定される。接地面がそのように使用される場合は、接地面405は、図9に示したように回路基板の上側面と下側面において接地ビアに接続され、図10に示したように、内側接地面層が接地ビアに選択的に接続されることが好ましい。図9では、接地面405が、大きな中実な接地面層ではなく、グリッド状又は格子状の構造の形をとっていることに注意されたい。このようなグリッド又は格子は、高密度なペアの差動信号ビアを有する回路基板の領域に使用される。
図10において、複数の層又は平面の回路基板が示されており、分かりやすくするために、樹脂や他の絶縁性材料が除去されている。接地面405a、405bは、回路基板の両側の上側面と下側面に配設され、接地ビア403及び404の両方に接続されている。内側接地基準平面層405c及び405dでは、接地面は2個のビア403、404の何れにも接続されていない。接地面層405eと405fとの間の差動信号ビアのペア420から一対の信号トレース420が出ているように示されている。回路基板400及びその層スタックを全体を通してビア性能を最適化するために、信号トレース420の側面にある2つの接地面は、接地ビア403、404に接続されている。
3個のビア401〜403の間での導電信号トレース420の延出経路(exit path )が図10Aに最もよく示されている。図10Aは、図10のビア及び接地面構造の上面図であり、回路基板(分かりやすくするために基板構造が除去されている)の上面の接地面を示し、2本の内部信号トレースの差動信号ビアのペアへの接続を示している。またこの図は、信号トレース420が差動信号ビアから分岐、すなわち、差動信号ビアから出る経路を示す。
ビアからの信号トレース取出し
また、トレースがビアから出て回路基板上の伝送経路を構成する領域内の伝送線路のインピーダンスを制御することが望ましい。それらの延出部で問題が起こる。従来、導電トレースペアの間隔を差動信号ビアのペア間に延在する中心線に対して対称的な構成で維持しようとすることは知られていた。これを図14に示す。ここで、一対の差動信号ビアの2個のビア501、502が距離Dだけ互いに離されている。一対の導電トレース503が、ビア501、502に接続されそこから出ている。それらの延出経路は、最初、トレースが均一な間隔DDだけ離れるまで、トレースの延出部504に沿って2個のビア501を分ける中心線Cの方に斜めに延在する。これらの延出部503は、長さが短いため、その延在範囲では互いに交差することはなく、中心線Cの両側に互いに平行に延在する対応する細長い部分505につながっている。2個のビア501、502とその関連したトレース503は、それらを支持する回路基板500の信号伝送線路を画定する。単一ペアの差動信号ビアの場合は、2本のトレースの必要な間隔、形状及び長さが対称的に維持され、それにより、延出部の変動が絶対的最小に維持される。回路トレースの形状と対称性を維持することによって、この領域のインピーダンスを制御することができる。しかしながら、特に、差動信号ビア対が高密度で又は接近して設けられている回路基板の領域では、ビアから対称パターンでトレースを引出すことができるとは限らない。
問題は、一対の差動信号ビアから出る導電トレースが互い違いにされ、その結果、トレースが等しい長さでなくなるか、それらのパターンがペアとして対称的でなくなるときに起こる。そのような問題のある構成を図15に示し、この図において、回路基板500は、2列にペアで配設されたビア501、502の配列を有するように示されている。2個のビア501、502が差動信号ペアを構成し、2本の導電トレース505、506が、ビアから信号伝送線路507に至るように示されている。一方のトレース506は短い延出部510を有し、他方のトレース505は、2個のビア501、502間の間隔を考慮して、それより長い延出部511を有する。トレースの信号伝送線路部分507が、2列のビアの間に延在している。信号伝送線路のインピーダンスが所望の値を維持するようにするためには、トレースの2つの延出部510、511の長さと角度の違いを考慮して、伝送線路部分507の長さを等しくしなければならない。これは、部分ループとして示された補償部512を挿入することによって行われる。この部分ループは、横方向の長さを過度に大きくすることなくトレース506の全長を長くする。しかしながら、そのような補償部512を使用すると、追加の回路のために使用することができる回路基板上の貴重なスペースが取られ、したがって、回路基板の信号伝送線路のインピーダンスを制御するこの解決策としては望ましくない。
図11〜13及び11Aは、差動信号ビア608a、608bの対609から出る、望ましいインピーダンス特性の信号伝送線路610を提供する回路トレースパターン601を有する回路基板600の一実施形態を示す。この構成について、我々は、図示したように2本の導電トレース613a、613bから成る関連した信号伝送線路612全体に亘って、ビア608a、608bからの伝送システムの性能を「調整(tune)」することができることを見出した。これらの図に示した回路トレースパターンは、一般に回路基板600と内側層上に見られるものであり、2本のトレース613a、613bは、めっきされた本体部604に沿って差動信号ビア608a、608bと結合されている(図12)。本発明のパターンを使用する際に、我々は、トレースが差動信号ビアから離れる、すなわち、「出る」ときに系のエネルギーを発射する可能性があることを見出した。そのような構造は、系にエネルギーを戻す働きをする。このようにして、本発明は、ビアのペアの間にある仮想の位置から連続的に結合された差動トレースペアを提供することができる。
以上のように、ビア609のペアにはエネルギーの大きな集中が生じ、このエネルギーを取戻すために、ビア延出部620には、環状カラー部622によってビアに接続された幅広部又は領域621がある。幅広部621は、さらに、我々が「旗」部623と呼んでいるものによってビアめっき622に接合されている。これらの旗部623と、部分的に幅広部621とは、電気エネルギーが集中するビア間の領域のキャパシタンスを増大させるために、より広い金属板領域を提供する。旗部623は、延出部の最初の部分に良好な90度の中心線を与える。
図11に最もよく示したように、回路基板600に配設された2対のビアは、第1の軸L1に沿って配設されている。図の下側にある一対のビアは一対の差動信号ビアであり、導電トレース延出部620は幅広のものであり、最初にその第1の軸に沿って互いに近付く方向に延在し、次に図11にAX2で示した第2の軸に沿って第1の軸から所定の角度で外方に延在し、第2の軸は、例示したように第1の軸L1に対して直交する方向に延在することが好ましい。次に、トレースは、一方のトレース613aが他方のトレース613bの内側に収まるような半径を有する一対の曲がり部680、681に沿って向きを変え、第3の軸AX3に沿って続く。該第3の軸AX3は、軸L1とほぼ平行で、かつ、軸AX2に対してほぼ直交方向である。このように、旗部623が互いに近付く方向に延在する領域XXから延出部が信号伝送領域STにつながる領域まで、2本のトレース間の間隔EEが一定に維持されている。これは、差動信号トレースの連続的な結合を提供する。
図11Aは、一対のトレースの延出部の上面図である。この実施形態においては、2個の差動信号ビアは、図5に示したものと類似のドッグボーン型開口部690で取囲まれている。前述のように、また本実施形態に示したように、トレースの延出部623は旗型構造の形をとる。この構造は、ビアから延在する細いトレースの代わりのプレート型領域である。これらのプレート領域は、ビア領域内のトレース間の容量結合を高め、またインダクタンスを下げる。旗部は、また、ビアから延出する箇所においてトレース間の所望の間隔を維持するように互いに接近し(第1の軸に沿って延在する)、次に、延出部は、第1の軸と交差する第2の軸に沿って旗部から外方に延在する。トレースが、最初に軸L1に沿った経路、次に軸AX2に沿った経路、最後に軸AX3に沿った経路の3つの異なる経路を辿(たど)ることが分かる。軸L1とAX2とは交差し、同じように、軸AX2とAX3とが交差する。
図13Aは、本発明の他の実施形態の上面図であり、この図は、一対のビア551から信号伝送線路552につながるまでの一対の導電トレース550の延出経路を示す。トレース550は、その延出部の一部として旗部555を有し、延出部は、ビアから軸L1に沿って互いに近付く方向に延出する拡大プレート領域を有する。一方のトレース550aは、他方のトレース550bの内側にある。何故なら、トレース550bは折返すように湾曲して、軸L1に対してほぼ直交して延在する信号伝送線路部分552に達しているからである。延出部は、さらに、約5つの別個の曲がり部を有する経路を通り、図13Aの構造の各曲がり部は、線B−Bで示され、各曲がり部は、トレース延出部が方向を変えるときに生じる。
接地基準面590は、トレース延出パターンの上に重ねられて示されている。回路基板のこの層に、基準面590及び環状カラー部591が見られる。これらは、トレース延出パターンの上の層に配設されているように示されているが、トレース延出パターンの下の層に配設することもできる。接地面590に相互接続された2個の接地ビア593があり、これらのビアは、接地面に形成され2個の差動信号ビア551を包囲する開口部594の縁に配設されている。接地ビア593aの一方は、ペアの差動信号ビア551と関連した主接地ビアであり、他方の接地ビア593bは、左側にあり、図13Aに示されていないペアの差動信号ビアと関連したものである。ペアの差動信号ビア551は、それに関連した接地ビア593aの方により接近させて配設されており、接地ビア593aから距離W1だけ離れており、この距離は、ペアが接地ビア593bからの離間距離W2よりも短い。これらの接地ビアの環状カラー部595は、図13Aの接地ビアの右半分に示したように、360度の環状経路に沿って延在しないように除去されている。より正確に言うと、このようなタイプの環状カラー部は、約150〜200度の湾曲した広がりを有することが好ましく、約180度が好ましい。これは、信号トレース延出部とこれに関連していない接地ビア593bとの間の容量結合を減少させるために行われる。
図16は、本発明の原理によって構成された他の型の回路トレース延出又は取出しパターンを示す。この構成において、2本の導電トレース450a、450bは、関連した一対のビア401、402から出ている。これらのトレース450a、450bの延出部の一方のトレース部471は、他方のトレース曲がり部470に入れ子にされた小さい曲げ半径を有する。この内側トレース471は、折返すように湾曲していると考えることができる。何故なら、内側トレース471は、最初にビア401から、このビアと対を成す他方のビア402の方に延在し、そして折返しているからである。この構造の重要な部分は、ビア401からペアになった他方のビア402まで延在する最初の部分に見ることができる。この場合、トレースは、外側ビアの延出部471の近くに離間された湾曲部に続く。このように、2本のトレースの近さと類似の経路長の両方が維持される。
図16Aは、図16の上面図であり、図13Aと同じように、トレース延出パターンの上又は下に重ねられた接地基準面を示す。この接地基準面において、関連した接地ビアは、関連していない接地ビアよりも差動信号ビアのペアに接近させて離間されている。この図は、離間距離を確立するために、延出部473が最初に、ビア401から、このビアと対を成す他方のビア402の方に延在している様子を最もよく示している。次に、トレースは、所望の離間距離で外側ビアの内側に沿うことができる場所474でループ状に折返す。
本発明が使用される環境、すなわち、高速信号及びデータ転送のためのバックプレーン環境の概略図である。 2個のビアが形成された既知の回路基板構造の平面図である。 回路基板の表面のビア開口部の斜視図である。 回路基板の本体の所定の場所に形成され、回路基板を完全に貫通するビアを有する既知のプリント回路基板の詳細図であり、この回路基板は、回路基板の本体内又は他の層の間の層として配設された複数の接地面を有する。 差動信号用途の他の既知の回路基板構成の平面図であり、ビア対を取囲む導電接地面に形成された非導電領域によって取囲まれた回路基板の2個の差動信号ビアを示す。 図4に示したものと類似の2個のビアが形成された更に他の既知の回路基板構成の平面図であり、ビアを取囲む非導電領域の端が、非導電領域の残りの部分よりも大きくされて、開口領域が「ドッグボーン」又は「ダンベル」の形にされている。 差動信号用途に使用されるビアの5ダイパターンを示す回路基板の斜視図である。 優先的接地構成を示す、本発明の原理に従って構成された回路基板ビア配置の平面図である。 図7と同じ図であるが、分かりやすくするために幅広い接地面層が回路基板の上の適所にあり、2個の接地ビアに接続されており、この図は、ペアの差動信号ビアを取囲む開口領域の寸法構成を示す。 回路基板部の上面に示された接地面と2個の接地ビアとの間の相互接続箇所を示す、図8と類似のビア配置の斜視図であり、接地面がグリッド又は格子状構成を有し、一対の差動信号ビアを包囲する周辺部を備えた開口領域を有する。 図9のビア配置の斜視図であるが、更に他の接地面層を回路基板構造全体の一部として示し、開口領域が、回路基板の高さ、すなわち、深さ全体に亘って差動信号ビア対を包囲し、接地面が配設の接地ビアに優先的に接続されている。 図10のビア及び接地面配置の上面図であり、一対の関連した差動信号ビアから出る一対の差動信号伝送線路トレースを更に示す。 少し斜めに見た上面図であり、一対の差動信号ビアと、このビアから出る、すなわち、「送出される」か又は「取出され」て差動信号伝送線路につながる一対の導電トレースを示す。 図11に示したものと類似の構造の上面図であるが、延出部には旗形状はあるが幅広部はない。 図11と同じ図であるが、90度回転されもう少し斜めに見た図であり、ビアの深さと信号ビアに接続された信号トレース取出し部分を示す。 異なる角度で端から見た図11の配設の斜視図であり、回路トレースがその関連した2個のビアから出ている様子を示すとともに、導電トレースの幅広部を示す。 本発明の原理によって構成された他の導電トレース延出パターンの上面図である。 既知の差動信号ビア構成とこの差動信号ビア構成とから出る一対の回路トレースの平面図である。 他の既知の差動信号ビア構成の平面図であり、一対のトレースが、この差動信号ビアから出て構成回路基板の信号伝送線路を形成している。 差動信号トレース延出パターンの他の実施形態の斜視図である。 接地基準面がトレースパターンの上に重ねられた状態の図16の差動信号トレース延出パターンの上面図である。

Claims (3)

  1. 差動信号用途に使用される回路基板であって、回路基板が、前記回路基板を通して差動信号を伝えるために使用される一対のめっきされたビアを含み、前記回路基板が、さらに、前記ビアから出て前記ビアから離れた前記回路基板の位置まで延在する一対の導電性のトレースを有し、改良点が、
    一対の前記ビアが第1の軸に沿って配設され、前記トレースが、延出部及び伝送部を備え、前記延出部が、前記ビアから外方に延在し、前記第1の軸に沿って互いに近付く方向に延在する拡大領域を含み、前記延出部が、さらに、前記第1の軸と交差する第2の軸に沿って前記拡大領域から延在する脚部を含み、脚部が前記伝送部につながっていることである回路基板。
  2. 記伝送部が、前記第2の軸と交差する第3の軸に沿って延在する、請求項1に記載の回路基板。
  3. 前記拡大領域が、旗の形状を備える、請求項1に記載の回路基板。
JP2008327816A 2004-02-13 2008-12-24 回路基板 Expired - Fee Related JP4772856B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US54452204P 2004-02-13 2004-02-13
US60/544,522 2004-02-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006553286A Division JP4350132B2 (ja) 2004-02-13 2005-02-14 回路基板

Publications (2)

Publication Number Publication Date
JP2009100003A JP2009100003A (ja) 2009-05-07
JP4772856B2 true JP4772856B2 (ja) 2011-09-14

Family

ID=34886044

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2006553286A Expired - Fee Related JP4350132B2 (ja) 2004-02-13 2005-02-14 回路基板
JP2008327816A Expired - Fee Related JP4772856B2 (ja) 2004-02-13 2008-12-24 回路基板
JP2008327793A Expired - Fee Related JP4880666B2 (ja) 2004-02-13 2008-12-24 回路基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006553286A Expired - Fee Related JP4350132B2 (ja) 2004-02-13 2005-02-14 回路基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008327793A Expired - Fee Related JP4880666B2 (ja) 2004-02-13 2008-12-24 回路基板

Country Status (7)

Country Link
US (1) US20050201065A1 (ja)
EP (1) EP1714531A2 (ja)
JP (3) JP4350132B2 (ja)
KR (1) KR100839307B1 (ja)
CN (4) CN101553085B (ja)
SG (1) SG135185A1 (ja)
WO (1) WO2005081595A2 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157987B2 (en) 2003-12-24 2007-01-02 Molex Incorporated Transmission line having a transforming impedance
US7151420B2 (en) * 2003-12-24 2006-12-19 Molex Incorporated Electromagnetically shielded slot transmission line
US7116190B2 (en) * 2003-12-24 2006-10-03 Molex Incorporated Slot transmission line patch connector
US20070188261A1 (en) * 2003-12-24 2007-08-16 Brunker David L Transmission line with a transforming impedance and solder lands
US20050151604A1 (en) * 2003-12-24 2005-07-14 Brunker David L. Triangular conforming transmission structure
US7154355B2 (en) * 2003-12-24 2006-12-26 Molex Incorporated Transmission line with a transforming impedance and solder lands
WO2005081596A2 (en) 2004-02-13 2005-09-01 Molex Incorporated Preferential ground and via exit structures for printed circuit boards
WO2006047425A2 (en) * 2004-10-25 2006-05-04 Intrado, Inc. System and method for unilateral verification of caller location information
EP1810552A1 (en) 2004-10-29 2007-07-25 Molex Incorporated Printed circuit board for high-speed electrical connectors
US7709747B2 (en) 2004-11-29 2010-05-04 Fci Matched-impedance surface-mount technology footprints
US7284221B2 (en) 2004-11-29 2007-10-16 Fci Americas Technology, Inc. High-frequency, high-signal-density, surface-mount technology footprint definitions
EP1851833B1 (en) 2005-02-22 2012-09-12 Molex Incorporated Differential signal connector with wafer-style construction
JP2007180292A (ja) 2005-12-28 2007-07-12 Fujitsu Ltd 回路基板
US8044305B2 (en) * 2006-05-31 2011-10-25 Intel Corporation Circuit board including hybrid via structures
US7450396B2 (en) * 2006-09-28 2008-11-11 Intel Corporation Skew compensation by changing ground parasitic for traces
CN100454669C (zh) * 2007-07-26 2009-01-21 友达光电股份有限公司 电性连接装置、包含该电性连接装置的电子装置及电子产品
CN101384129B (zh) * 2007-09-06 2010-06-09 鸿富锦精密工业(深圳)有限公司 印刷电路板
CN101389184B (zh) * 2007-09-10 2010-08-25 英业达股份有限公司 印刷电路板的组合式贯孔结构
KR20100037387A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 메모리 모듈 및 회로 기판의 토폴로지
CN102265708B (zh) * 2009-03-25 2015-02-11 莫列斯公司 高数据率连接器系统
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
JP2013511849A (ja) * 2009-11-18 2013-04-04 モレックス インコーポレイテド 空気孔を備えた回路基板
JP5311669B2 (ja) * 2009-12-27 2013-10-09 京セラSlcテクノロジー株式会社 配線基板
JP2012142226A (ja) * 2011-01-05 2012-07-26 Fujitsu Component Ltd 伝送コネクタ用の中継基板
DE112012003721T5 (de) 2011-09-07 2014-06-18 Samtec, Inc. Durchgangslochstruktur zum Übertragen differentieller Signale
GB2503407B (en) * 2011-10-10 2015-12-09 Control Tech Ltd Barrier device
TWI449475B (zh) 2012-01-09 2014-08-11 Novatek Microelectronics Corp 電路板
CN103209539B (zh) * 2012-01-13 2016-01-13 联咏科技股份有限公司 电路板
US8748753B2 (en) * 2012-03-02 2014-06-10 Sae Magnetics (H.K.) Ltd. Printed circuit board
US8715006B2 (en) * 2012-06-11 2014-05-06 Tyco Electronics Corporation Circuit board having plated thru-holes and ground columns
JP5955124B2 (ja) * 2012-06-22 2016-07-20 京セラ株式会社 配線基板
CN103857179A (zh) * 2012-12-03 2014-06-11 泰科电子日本合同会社 Pwb占用区、具有pwb占用区的pwb、pwb与板对板连接器组件
US9544992B2 (en) * 2013-01-29 2017-01-10 Fci Americas Technology Llc PCB having offset differential signal routing
JP6098285B2 (ja) 2013-03-28 2017-03-22 富士通株式会社 配線基板及び電子装置
CN104167618B (zh) * 2013-05-16 2017-07-25 美国惠智科技(香港)有限公司 差分布线结构
JP2015099890A (ja) * 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ
CN107535044B (zh) 2014-11-21 2019-12-10 安费诺公司 用于高速、高密度电连接器的配套背板
CN105764232A (zh) * 2014-12-17 2016-07-13 鸿富锦精密工业(武汉)有限公司 印刷电路板及应用该印刷电路板的电子装置
CN105188266A (zh) * 2015-08-27 2015-12-23 浪潮电子信息产业股份有限公司 一种dual模式高速信号线立体布线的方法
US10187972B2 (en) 2016-03-08 2019-01-22 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10201074B2 (en) * 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
JP2017212411A (ja) * 2016-05-27 2017-11-30 京セラ株式会社 印刷配線板
US10154581B2 (en) 2017-02-09 2018-12-11 Cray Inc. Method for impedance compensation in printed circuit boards
CN108575044B (zh) * 2017-03-13 2023-01-24 富士康(昆山)电脑接插件有限公司 印刷电路板及其组件
CN108631094B (zh) * 2017-03-16 2020-02-04 莫列斯有限公司 电连接器及电连接器组合
JP2018160492A (ja) * 2017-03-22 2018-10-11 日立金属株式会社 多層配線基板及び差動伝送モジュール
TWI640230B (zh) * 2017-05-16 2018-11-01 中華精測科技股份有限公司 高速傳輸結構的負載板
CN107204325B (zh) * 2017-05-25 2023-06-02 成都线易科技有限责任公司 电容器阵列及制造方法
JP6844035B2 (ja) 2017-12-13 2021-03-17 株式会社日立製作所 配線基板及び電子機器
US10342131B1 (en) 2018-04-05 2019-07-02 Lg Electronics Inc. PCB laminated structure and mobile terminal having the same
KR102269852B1 (ko) * 2018-04-05 2021-06-28 엘지전자 주식회사 Pcb 적층 구조체와 이를 포함하는 이동 단말기
CN108565256B (zh) * 2018-04-11 2019-10-18 杭州电子科技大学 差分硅通孔阵列中的噪声抑制方法及其差分信号传输结构
TWI830739B (zh) 2018-06-11 2024-02-01 美商安芬諾股份有限公司 包含用於高速且高密度之電連接器的連接器佔位面積之印刷電路板和互連系統以及其製造方法
JP7134803B2 (ja) * 2018-09-19 2022-09-12 株式会社東芝 プリント基板
US20220039250A1 (en) * 2018-09-25 2022-02-03 Molex, Llc Connector and printed circuit board with surface ground plane
CN109195317A (zh) * 2018-10-15 2019-01-11 武汉精立电子技术有限公司 可优化阻抗方案的pcb板
CN109451651A (zh) * 2018-10-23 2019-03-08 惠科股份有限公司 一种电路板的差分走线及电路板
FR3090264B1 (fr) * 2018-12-13 2022-01-07 St Microelectronics Grenoble 2 Procédé de montage de composant
EP3973597A4 (en) 2019-05-20 2023-06-28 Amphenol Corporation High density, high speed electrical connector
CN217363377U (zh) 2019-07-05 2022-09-02 株式会社村田制作所 传输线路以及电子设备
US10912199B1 (en) * 2019-10-03 2021-02-02 Kioxia Corporation Resistive PCB traces for improved stability
CN115298912A (zh) 2020-01-27 2022-11-04 安费诺有限公司 具有高速安装接口的电连接器
EP4097800A4 (en) 2020-01-27 2024-02-14 Amphenol Corp ELECTRICAL CONNECTOR WITH QUICK MOUNTING INTERFACE
JP7066772B2 (ja) * 2020-03-26 2022-05-13 株式会社日立製作所 信号伝送回路およびプリント基板
CN114521047A (zh) * 2020-11-19 2022-05-20 中兴通讯股份有限公司 一种印制电路板
CN113573472B (zh) * 2021-09-23 2022-02-01 中兴通讯股份有限公司 印制电路板及信号传输系统
JP7473258B1 (ja) 2023-03-17 2024-04-23 Necプラットフォームズ株式会社 配線基板切り替え装置および切り替え方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3499215A (en) * 1964-09-03 1970-03-10 Gen Electric Capacitive fixed memory system
US3871728A (en) * 1973-11-30 1975-03-18 Itt Matched impedance printed circuit board connector
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
US5757252A (en) 1995-08-31 1998-05-26 Itt Industries, Inc. Wide frequency band transition between via RF transmission lines and planar transmission lines
US5993259A (en) * 1997-02-07 1999-11-30 Teradyne, Inc. High speed, high density electrical connector
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
US6181219B1 (en) * 1998-12-02 2001-01-30 Teradyne, Inc. Printed circuit board and method for fabricating such board
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
JP3420126B2 (ja) 1999-08-09 2003-06-23 株式会社エヌイーシー情報システムズ 両面プリント配線板
JP2001203300A (ja) * 2000-01-18 2001-07-27 Matsushita Electric Ind Co Ltd 配線用基板と半導体装置および配線用基板の製造方法
JP2001313504A (ja) * 2000-04-14 2001-11-09 Internatl Business Mach Corp <Ibm> 信号伝送線路接続用コネクタ、信号伝送線路、及び基板
US6350134B1 (en) * 2000-07-25 2002-02-26 Tyco Electronics Corporation Electrical connector having triad contact groups arranged in an alternating inverted sequence
US6528737B1 (en) * 2000-08-16 2003-03-04 Nortel Networks Limited Midplane configuration featuring surface contact connectors
JP3564555B2 (ja) * 2001-03-05 2004-09-15 日本航空電子工業株式会社 高速ディファレンシャル信号伝送用コネクタ
US6384341B1 (en) 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
EP1470744A2 (en) * 2001-10-10 2004-10-27 Molex Incorporated High speed differential signal edge card connector circuit board layouts
US6534854B1 (en) * 2001-11-08 2003-03-18 Conexant Systems, Inc. Pin grid array package with controlled impedance pins
JP4197234B2 (ja) * 2001-12-28 2008-12-17 三菱電機株式会社 光通信器
US20040039859A1 (en) * 2002-08-21 2004-02-26 Intel Corporation Via configuration for differential signaling through power or ground planes
US7047628B2 (en) * 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US7141742B2 (en) * 2003-07-17 2006-11-28 Hewlett-Packard Development Company, L.P. Alternating voided areas of anti-pads
US7154355B2 (en) * 2003-12-24 2006-12-26 Molex Incorporated Transmission line with a transforming impedance and solder lands
US7157987B2 (en) * 2003-12-24 2007-01-02 Molex Incorporated Transmission line having a transforming impedance
US7116190B2 (en) * 2003-12-24 2006-10-03 Molex Incorporated Slot transmission line patch connector
US20050151604A1 (en) * 2003-12-24 2005-07-14 Brunker David L. Triangular conforming transmission structure
US7151420B2 (en) * 2003-12-24 2006-12-19 Molex Incorporated Electromagnetically shielded slot transmission line
WO2005081596A2 (en) * 2004-02-13 2005-09-01 Molex Incorporated Preferential ground and via exit structures for printed circuit boards
EP1810552A1 (en) * 2004-10-29 2007-07-25 Molex Incorporated Printed circuit board for high-speed electrical connectors
US20060139117A1 (en) * 2004-12-23 2006-06-29 Brunker David L Multi-channel waveguide structure

Also Published As

Publication number Publication date
JP2007522678A (ja) 2007-08-09
CN101626659B (zh) 2011-04-20
KR20060118605A (ko) 2006-11-23
JP2009147349A (ja) 2009-07-02
JP4880666B2 (ja) 2012-02-22
CN101626659A (zh) 2010-01-13
CN101553085A (zh) 2009-10-07
WO2005081595A3 (en) 2005-12-15
JP2009100003A (ja) 2009-05-07
CN1918952A (zh) 2007-02-21
CN100512594C (zh) 2009-07-08
CN1943286A (zh) 2007-04-04
SG135185A1 (en) 2007-09-28
KR100839307B1 (ko) 2008-06-17
WO2005081595A2 (en) 2005-09-01
CN1943286B (zh) 2012-01-04
JP4350132B2 (ja) 2009-10-21
US20050201065A1 (en) 2005-09-15
CN101553085B (zh) 2011-04-20
EP1714531A2 (en) 2006-10-25

Similar Documents

Publication Publication Date Title
JP4772856B2 (ja) 回路基板
JP4354489B2 (ja) 回路基板及び高速ビアシステム
US11805595B2 (en) Backplane footprint for high speed, high density electrical connectors
US11765813B2 (en) Backplane footprint for high speed, high density electrical connectors
KR100904143B1 (ko) 고속 전기 커넥터용 인쇄 회로 기판
US7601919B2 (en) Printed circuit boards for high-speed communication
JP2008525972A (ja) 直交型アーキテクチャ電子システムに特に適用可能な中立面
JP2008526034A (ja) 直交型アーキテクチャ電子システムに特に適用可能な中立面
US6750403B2 (en) Reconfigurable multilayer printed circuit board
EP1841298A2 (en) Plated vias exit structure for printed circuit board
US20060118332A1 (en) Multilayered circuit board for high-speed, differential signals
CN111602472B (zh) 用于高速、高密度电连接器的背板占板区
JP2006032270A (ja) 電気コネクタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110422

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees