CN103298249A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN103298249A
CN103298249A CN2013100493428A CN201310049342A CN103298249A CN 103298249 A CN103298249 A CN 103298249A CN 2013100493428 A CN2013100493428 A CN 2013100493428A CN 201310049342 A CN201310049342 A CN 201310049342A CN 103298249 A CN103298249 A CN 103298249A
Authority
CN
China
Prior art keywords
conducting shell
insulating barrier
transmission line
line section
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100493428A
Other languages
English (en)
Other versions
CN103298249B (zh
Inventor
林福明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YUNHUI TECHNOLOGY CO LTD
Original Assignee
SAE Magnetics HK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAE Magnetics HK Ltd filed Critical SAE Magnetics HK Ltd
Publication of CN103298249A publication Critical patent/CN103298249A/zh
Application granted granted Critical
Publication of CN103298249B publication Critical patent/CN103298249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种印刷电路板，包括第一传导层，所述第一传导层包括第一传输线部、两个焊盘；第一绝缘层，所述第一绝缘层布置在所述第一传导层之下；第四传导层，所述第四传导层布置在所述第一绝缘层之下，并且包括第二传输线部；两个通孔，所述两个通孔分别布置为穿过所述第一绝缘层；以及两个电容器，所述两个电容器分别连接所述第一传输线部和所述两个焊盘。所述两个通孔与所述两个焊盘直接连接并且将所述连接分别延伸至所述第二传输线部。

Description

印刷电路板
技术领域
本发明涉及一种印刷电路板技术，更具体地说，涉及一种具有结合DC阻塞电容器和通孔的走线构造的印刷电路板（PCB）。
背景技术
图1为传统印刷电路板（PCB）的立体图。参照图1，在PCB基板100上，两个表面贴装（SMT）的DC阻塞（或交流耦合的）电容器101被分别安装在与一对高速串行传输线102连接的两个焊盘104上，焊盘104被构造为连接两个高速逻辑集成电路（IC）。逻辑IC界面构造的实例为LVDS（低电压差分信号）和CML（电流型逻辑）。同时，由于PCB100的尺寸有限，需要采用电镀过的通孔（PTH）103以将在顶层中的信号连接至底层（反之亦然）。在高速传输线102和105中的DC阻塞电容器101和PTH通孔103的存在引起在PCB走线上流通的高速电信号的不连续性，这常常改变沿着走线的特性阻抗并引起大量的信号反射。因此，在传输线中的信号质量降低。
发明内容
本专利申请旨在一种印刷电路板（PCB）。在一个方面中，所述印刷电路板包括第一传导层；布置在所述第一传导层之下的第一绝缘层；布置在所述第一绝缘层之下的第二传导层；布置在所述第二传导层之下的第二绝缘层；布置在所述第二绝缘层之下第三传导层；布置在所述第三传导层之下的第三绝缘层、布置在所述第三绝缘层之下的第四传导层；两个通孔以及两个接地孔，所述两个通孔和所述两个接地孔分别布置为穿过所述第一绝缘层、所述第二传导层、所述第二绝缘层、所述第三传导层，以及所述第三绝缘层；以及两个电容器。所述第一传导层包括第一传输线部、两个焊盘，以及两个第一短柱。所述第四传导层包括两个连接部、两个第二短柱，以及第二传输线部，所述第二传输线部直接连接至所述两个连接部。所述两个电容器分别连接所述第一传输线部和所述两个焊盘。所述两个通孔与所述两个焊盘直接连接并且将所述连接分别延伸至所述两个连接部。所述两个接地孔分别与所述两个第一短柱和所述两个第二短柱物理和电地连接，并且与所述第二传导层和所述第三传导层物理和电地连接。两个窗部分别在所述第二传导层和所述第三传导层中被限定在所述通孔穿过的位置的附近，以使得所述通孔与所述第二传导层和所述第三传导层物理和电地隔绝。
所述两个电容器可为表面贴装DC阻塞电容器。所述第二和第三传导层可为关于所述传输线部的电气接地层。
所述第一传导层还可包括两个附加焊盘，所述两个附加焊盘布置在所述第一传输线部的端部，并且被构造为物理和电地连接所述第一传输线部和所述电容器。
在所述第一传导层中的所述焊盘和在所述第四传导层中的所述连接部可分别合并到所述通孔的端部中，所述通孔的端部可为圆形盘。
在所述第一传导层中的焊盘之间的边对边的间隔可为0.2mm至0.3mm。所述第一、第二和第三绝缘层的厚度为0.1mm或更小。
在另一方面中，该印刷电路板包括第一传导层；布置在所述第一传导层之下的第一绝缘层；布置在所述第一绝缘层之下的第二传导层；布置在所述第二传导层之下的第二绝缘层；布置在所述第二绝缘层之下的第三传导层；布置在所述第三传导层之下的第三绝缘层；布置在所述第三绝缘层之下的第四传导层；两个通孔，所述两个通孔分别布置为穿过所述第一绝缘层、所述第二传导层、所述第二绝缘层、所述第三传导层，以及所述第三绝缘层；以及两个电容器。所述第一传导层包括第一传输线部和两个焊盘。所述第四传导层包括两个连接部以及第二传输线部，所述第二传输线部直接连接至所述两个连接部。所述两个电容器分别连接所述第一传输线部和所述两个焊盘。所述两个通孔与所述两个焊盘直接连接并且将所述连接分别延伸至所述两个连接部。两个窗部分别在所述第二传导层和所述第三传导层中被限定在所述通孔穿过的位置的附近，以使得所述通孔与所述第二传导层和所述第三传导层电隔绝。
所述第一和所述第二传输线部可为微带线的差分对。所述PCB还可包括至少两个接地孔，所述至少两个接地孔分别布置为穿过所述第二绝缘层，并且与所述第二传导层和所述第三传导层物理和电地连接。所述第一传递层还可包括至少两个第一短柱，所述第四传递层还可包括至少两个第二短柱，并且所述至少两个接地孔分别布置为穿过所述第一绝缘层、所述第二传导层、所述第三传导层，以及所述第三绝缘层，并且与所述至少两个第一短柱和所述至少两个第二短柱电连接。
所述第一和第二传输线部可为共平面波导，分别包括顶表面接地平面和底表面接地平面。所述PCB还可包括至少两个接地孔，所述至少两个接地孔分别布置为穿过所述第一绝缘层、所述第二传导层、所述第二绝缘层、所述第三传导层，以及所述第三绝缘层，并且与所述顶表面接地平面、所述底表面平面、所述第二传导层以及所述第三传导层电连接。
所述两个电容器可为表面贴装DC阻塞电容器。所述第二和第三传导层可为关于所述传输线部的电气接地层。
在所述第一传导层中的所述焊盘和在所述第四传导层中的所述连接部可分别合并到所述通孔的端部中。所述通孔的端部可为圆形盘。
在所述第一传导层中的焊盘之间的边对边的间隔可为0.2mm至0.3mm。所述第一、第二和第三绝缘层的厚度可为0.1mm或更小。
在另一方面中，所述印刷电路板包括第一传导层，所述第一传导层包括第一传输线部和两个焊盘；布置在所述第一传导层之下的第一绝缘层；布置在所述第一绝缘层之下并且包括第二传输线部的第四传导层；两个通孔，所述两个通孔分别布置为穿过所述第一绝缘层；以及两个电容器，所述两个电容器分别连接所述第一传输线部和所述两个焊盘。所述两个通孔与所述两个焊盘直接连接并且将所述连接分别延伸至所述两个连接部。
所述PCB还可包括布置在所述第一绝缘层之下的第二传导层；布置在所述第二传导层之下的第二绝缘层；布置在所述第二绝缘层之下的第三传导层；以及布置在所述第三传导层之下的第三绝缘层。两个窗部分别在所述第二传导层和所述第三传导层中被限定在所述通孔穿过的位置的附近，以使得所述通孔与所述第二传导层和所述第三传导层电隔绝。
所述第一传输线部和所述第二传输线部可为共平面波导，分别包括顶表面接地平面和底表面接地平面。所述PCB还可包括至少两个接地孔，所述至少两个接地孔分别布置为穿过所述第一绝缘层，并且与所述顶表面接地平面和所述底表面接地平面电连接。
在所述第一传导层中的所述焊盘和在所述第四传导层中的所述连接部可分别合并到所述通孔的端部中。所述通孔的端部可为圆形盘。
在所述第一传导层中的焊盘之间的边对边的间隔可为0.2mm至0.3mm。所述第一层的厚度可为0.1mm或更小。
附图说明
图1为传统PCB的立体图。
图2A为根据本专利申请的实施方式的PCB的立体图。
图2B为图2A中描绘的PCB的分解视图。
图2C为图2A中描绘的PCB的截面图。
图3为根据本专利申请的另一实施方式的PCB的立体图。
图4A为根据本专利申请的另一实施方式的PCB的立体图。
图4B为图4A中描绘的PCB的截面图。
图5A为根据本专利申请的另一实施方式的PCB的立体图。
图5B为图5A中描绘的PCB的分解视图。
图5C为图5A中描绘的PCB的截面图。
图5D为图5A中描绘的PCB的底部立体图。
图6A示出根据传统设计和本专利申请的多种实施方式的PCB的异态的回波损耗。
图6B示出根据传统设计和本专利申请的多种实施方式的PCB的异态的插入损耗。
具体实施方式
现在将详细地参考在本专利申请中公开的PCB的优选实施方式，并且还将在下面的描述中提供其示例。在本专利申请中公开的PCB的示意性实施方式被详细地描述，但是对相关领域的那些技术人员而言显而易见的是，为了简洁，对于PCB的理解而言不是特别重要的一些特征可不示出。
此外，应当理解，在本专利申请中公开的PCB不限定于下文描述的确切的实施方式，并且技术人员可在不背离所保护的精神或范围的前提下做出对其的多种改变和修改。例如，在本公开的范围之内，不同的示意性实施方式的元素和/或特征可彼此结合以及/或者彼此替换。
图2A为根据本专利申请的实施方式的PCB的立体图。图2B为图2A中描绘的PCB的分解视图。图2C为图2A描绘的PCB的截面图。参照图2A-2C，PCB包括第一传导层、第一绝缘层220、第二传导层205、第二绝缘层230、第三传导层207、第三绝缘层240、第四传导层、两个通孔209、两个接地孔203，以及两个电容器201。第一传导层包括第一传输线部202、两个焊盘204，以及两个第一短柱211。第一绝缘层220布置在第一传导层之下。第二传导层205布置在第一绝缘层220之下。第二绝缘层230布置在第二传导层205之下。第三传导层207布置在第二绝缘层230之下。第三绝缘层230布置在第三传导层207之下。第四传导层布置在第三绝缘层240之下并且包括两个连接部213、两个第二短柱215以及直接连接至这两个连接部213的第二传输线部206。两个通孔209和两个接地孔203分别被布置为贯穿第一绝缘层220、第二传导层205、第二绝缘层230、第三传导层207以及第三绝缘层240，然而这两个通孔209并不物理或电地连接至第二传导层205和第三传导层207。两个电容器201分别连接第一传输线部202和两个焊盘204。两个通孔209与两个焊盘204直接连接，并且将该连接向下分别延伸至两个连接部213。换言之，两个通孔209与两个焊盘204直接物理接触。该直接的物理接触能够通过例如焊接的方法实现，但应当指出，不存在连接在通孔209和两个焊盘204之间的例如桥接传输线的中间电气部件。两个接地孔203分别与两个第一短柱211、两个第二短柱215以及第三传导层207物理和电地连接。两个窗部218和219分别在第二传导层205和第三传导层207中被限定在通孔209穿过第二传导层205和第三传导层207的位置附近，以使得通孔209与第二传导层205和第三传导层207物理和电地隔绝。应当指出，在第二传导层205中的窗部218延伸至在焊盘204下方的区域。
在该实施方式中，第一传导层还包括布置在第一传输线部202的端部的两个附加焊盘217。焊盘217被构造为物理和电地连接第一传输线部202和电容器201。
电容器201为表面贴装（SMT）DC阻塞电容器。第二传导层205和第三传导层207为分别关于传输线部201和206的电气接地层。在此提到的电气接地不一定与实际实施时参考的系统中的地面相同。应当理解，在其他实施方式中，接地孔203的数量可大于两个，以使得为流向地面（GND）的电流提供充足的路径。相应地，第一短柱211的数量和第二短柱215的数量也可大于二。
在第一传导层中用于DC阻塞电容器201的焊盘204以及在第四传导层中的连接部213分别合并到通孔209的端部中，而通孔209的端部实质上为圆形盘。通孔209为穿通PCB的传导性的电镀的通孔（PTH）。
在该实施方式中，在焊盘204之间的边到边的间隙为0.2mm至0.3mm，而电容器201为0201尺寸（通常，在物理尺寸中为0.6mmx0.3xmmx0.3mm）。绝缘层220、230和240的厚度为0.1mm（4.4mil）或更少。
应当理解，对于多层PCB，可存在布置在第二绝缘层230中的附加的传导和绝缘层，并且在此情形中，通孔209和接地孔203穿过这些附加层。
在该实施方式中，该结合的结构减小了沿着传输线部202和206的不连续性，因而将发生更少的信号反射。PCB走线构造在不降低高速电信号质量的情况下使得占用的空间最小化。
在上面的实施方式中示出的设计原理能够应用于传统的平面传输线结构。在该实施方式中，第一和第二传输线部202和206为微带线（MSL）的差分对。应当理解，这些传输线部可为共平面波导（CPW）。在该实施方式中，PCB走线构造中没有特别地考虑PCB制造过程。此外，在该实施方式中，仍然将常见的PCB布局技术应用到PCB上，用以进一步提高性能。例如，在焊盘下方添加狭槽以及添加接地孔。
在该实施方式中引入接地孔203还带来了高速性能的提高，因为接地孔203提供用于回路电流的路径。然而，应当指出，在本专利申请的另一实施方式中，如图3所示，在图2A-2C中的接地孔203可被省去。在该情形中，牺牲的是稍微的插入损耗，但总体结构占用的体积能够进一步被最小化。
图4A为根据本专利申请的另一实施方式的PCB的立体图。图4B为图4A中描绘的PCB的截面图。除了在该实施方式中短柱211和215被去除外,该实施方式与图2A描绘的实施方式类似。参照图4A和图4B，接地孔403分别与第二传导层205和第三传导层207物理和电地连接，即，顶部和底部GND层，并且不延伸越过这两个传导层。应当理解，在该实施方式中的接地孔的数量可大于二而所有的接地孔分别连接至第二传导层205和第三传导层207。
图5A为根据本专利申请的另一实施方式的PCB的立体图。图5B为图5A中描绘的PCB的分解图。图5C为图5A中描绘的PCB的截面图。图5D为图5A中描绘的PCB的底部立体图。参照图5A-5D，除了以下的不同外,该实施方式与图2A描绘的实施方式类似。第一传输线部202和第二传输线部206由传输线部502和506替换，传输线部502和506穿过电容器501连接。传输线部502和506为共平面波导（CPW），其分别包括顶表面接地平面521和底表面接地平面523。在该实施方式中存在两个通孔509和四个接地孔503。应当理解，接地孔的数量可不为四个，只要能够为流向地面（GND）的电流提供充足的路径即可。在该实施方式中，参照图5C，接地孔503分别与顶表面接地平面521、底表面接地平面523、第二传导层505和第二传导层507物理和电地连接。
应当理解，在该实施方式中，在简化的构造中可除去第二传导层505和第三传导层507。在该情形中，在顶表面接地平面521和底表面接地平面523之间将仅存在一个绝缘层。
图6A描绘了根据传统设计以及本专利申请的多种实施方式的PCB的异态的回波损耗。图6B描绘了根据传统设计以及本专利申请的多种实施方式的PCB的异态的插入损耗。参照图6A和图6B，在这些结果中，标记为“形式A”和“形式B”的曲线对应根据例如图1中示出的传统设计的PCB的测试结果；标记为“形式C”的曲线对应图3中描绘的PCB；标记为“形式D”的曲线对应图2A-2C中描绘的PCB。图6A示出，在通孔处的反射在形式C和形式D中比在形式A和形式B中低，而较小的反射将带来信号更小程度的失真。与形式B相比，形式D的回波损耗在较低频率处比形式B的更高，在较高频率处比形式B的更低。图6B示出，在形式C和形式D中由PCB传递的功率比在形式A和形式B中的更多，并且在形式C和形式D中预期信号发生的衰减更少。与形式C相比，形式D具有更好的插入损耗性能。
应当理解，由于接地孔的存在，常见模式的回波损耗和插入损耗也被改善（在图6A-6B中未示出数据），这确保了当常见模式的信号穿过PCB结构时，将生成更少的电磁（EM）辐射。
通过将DC阻塞电容器与具有根据本专利申请的实施方式的PCB走线的通孔结合，在由PCB提供的传输线中的电路中断被减少，并且有传输线传递的信号的质量被改善。
虽然本专利申请已经具体参考了其许多实施方式而被示出和描述，但应当指出，可在不背离本发明的范围的情况下做出多种其他的改变或修改。

Claims (20)

1.一种印刷电路板，包括；
第一传导层，所述第一传导层包括第一传输线部、两个焊盘，以及两个第一短柱；
第一绝缘层，所述第一绝缘层布置在所述第一传导层之下；
第二传导层，所述第二传导层布置在所述第一绝缘层之下；
第二绝缘层，所述第二绝缘层布置在所述第二传导层之下；
第三传导层，所述第三传导层布置在所述第二绝缘层之下；
第三绝缘层，所述第三绝缘层布置在所述第三传导层之下；
第四传导层，所述第四传导层布置在所述第三绝缘层之下，并且包括两个连接部、两个第二短柱，以及第二传输线部，所述第二传输线部直接连接至所述两个连接部；
两个通孔以及两个接地孔，所述两个通孔和所述两个接地孔分别布置为穿过所述第一绝缘层、所述第二传导层、所述第二绝缘层、所述第三传导层，以及所述第三绝缘层；以及
两个电容器，所述两个电容器分别连接所述第一传输线部和所述两个焊盘；其中：
所述两个通孔与所述两个焊盘直接连接并且将所述连接分别延伸至所述两个连接部；
所述两个接地孔分别与所述两个第一短柱和所述两个第二短柱物理和电地连接，并且与所述第二传导层和所述第三传导层电连接；以及
两个窗部，所述两个窗部分别在所述第二传导层和所述第三传导层中被限定在所述通孔穿过的位置的附近，以使得所述通孔与所述第二传导层和所述第三传导层物理和电地隔绝。
2.根据权利要求1所述的PCB，其中，所述两个电容器为表面贴装DC阻塞电容器，所述第二和第三传导层为关于所述传输线部的电气接地层。
3.根据权利要求1所述的PCB，其中，所述第一传导层还包括两个附加焊盘，所述两个附加焊盘布置在所述第一传输线部的端部，并且被构造为物理和电地连接所述第一传输线部和所述电容器。
4.根据权利要求1所述的PCB，其中，在所述第一传导层中的所述焊盘和在所述第四传导层中的所述连接部分别合并到所述通孔的端部中，所述通孔的端部为圆形盘。
5.根据权利要求1所述的PCB，其中，在所述第一传导层中的焊盘之间的边对边的间隔为0.2mm至0.3mm,并且所述第一、第二和第三绝缘层的厚度为0.1mm或更小。
6.一种印刷电路板，包括：第一传导层，所述第一传导层包括第一传输线部和两个焊盘；
第一绝缘层，所述第一绝缘层布置在所述第一传导层之下；
第二传导层，所述第二传导层布置在所述第一绝缘层之下；
第二绝缘层，所述第二绝缘层布置在所述第二传导层之下；
第三传导层，所述第三传导层布置在所述第二绝缘层之下；
第三绝缘层，所述第三绝缘层布置在所述第三传导层之下；
第四传导层，所述第四传导层布置在所述第三绝缘层之下，并且包括两个连接部，以及第二传输线部，所述第二传输线部直接连接至所述两个连接部；
两个通孔，所述两个通孔分别布置为穿过所述第一绝缘层、所述第二传导层、所述第二绝缘层、所述第三传导层，以及所述第三绝缘层；以及
两个电容器，所述两个电容器分别连接所述第一传输线部和所述两个焊盘；其中：
所述两个通孔与所述两个焊盘直接连接并且将所述连接分别延伸至所述两个连接部；以及
两个窗部，所述两个窗部分别在所述第二传导层和所述第三传导层中被限定在所述通孔穿过的位置的附近，以使得所述通孔与所述第二传导层和所述第三传导层电隔绝。
7.根据权利要求1所述的PCB，其中，所述第一和所述第二传输线部为微带线的差分对。
8.根据权利要求7所述的PCB，还包括至少两个接地孔，所述至少两个接地孔分别布置为穿过所述第二绝缘层并且与所述第二传导层和所述第三传导层电连接。
9.根据权利要求8所述的PCB，其中，所述第一传递层还包括至少两个第一短柱，所述第四传递层还包括至少两个第二短柱，所述至少两个接地孔分别布置为穿过所述第一绝缘层、所述第二传导层、所述第三传导层，以及所述第三绝缘层，并且与所述至少两个第一短柱和所述至少两个第二短柱电连接。
10.根据权利要求6所述的PCB，其中，所述第一和第二传输线部为共平面波导，分别包括顶表面接地平面和底表面接地平面。
11.根据权利要求10所述的PCB，还包括至少两个接地孔，所述至少两个接地孔分别布置为穿过所述第一绝缘层、所述第二传导层、所述第二绝缘层、所述第三传导层，以及所述第三绝缘层，并且与所述顶表面接地平面、所述底表面平面、所述第二传导层以及所述第三传导层电连接。
12.根据权利要求6所述的PCB，其中，所述两个电容器为表面贴装DC阻塞电容器，所述第二和第三传导层为关于所述传输线部的电气接地层。
13.根据权利要求6所述的PCB，其中，在所述第一传导层中的所述焊盘和在所述第四传导层中的所述连接部分别合并到所述通孔的端部中，所述通孔的端部为圆形盘。
14.根据权利要求6所述的PCB，其中，在所述第一传导层中的焊盘之间的边对边的间隔为0.2mm至0.3mm并且所述第一、第二和第三绝缘层的厚度为0.1mm或更小。
15.一种印刷电路板，包括：
第一传导层，所述第一传导层包括第一传输线部和两个焊盘；
第一绝缘层，所述第一绝缘层布置在所述第一传导层之下；
第四传导层，所述第四传导层布置在所述第一绝缘层之下，并且包括第二传输线部；
两个通孔，所述两个通孔分别布置为穿过所述第一绝缘层；以及
两个电容器，所述两个电容器分别连接所述第一传输线部和所述两个焊盘；其中：
所述两个通孔与所述两个焊盘直接连接并且将所述连接分别延伸至所述两个连接部。
16.根据权利要求15所述的PCB，还包括布置在所述第一绝缘层之下的第二传导层；布置在所述第二传导层之下的第二绝缘层；布置在所述第二绝缘层之下的第三传导层；以及布置在所述第三传导层之下的第三绝缘层，其中，两个窗部分别在所述第二传导层和所述第三传导层中被限定在所述通孔穿过的位置的附近，以使得所述通孔与所述第二传导层和所述第三传导层电隔绝。
17.根据权利要求15所述的PCB，其中，所述第一传输线部和所述第二传输线部为共平面波导，分别包括顶表面接地平面和底表面接地平面。
18.根据权利要求17所述的PCB，还包括至少两个接地孔，所述至少两个接地孔分别布置为穿过所述第一绝缘层，并且与所述顶表面接地平面和所述底表面接地平面电连接。
19.根据权利要求15所述的PCB，其中，在所述第一传导层中的所述焊盘和在所述第四传导层中的所述连接部分别合并到所述通孔的端部中，所述通孔的端部为圆形盘。
20.根据权利要求15所述的PCB，其中，在所述第一传导层中的焊盘之间的边对边的间隔为0.2mm至0.3mm并且所述第一层的厚度为0.1mm或更小。
CN201310049342.8A 2012-03-02 2013-02-07 印刷电路板 Active CN103298249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/410,311 US8748753B2 (en) 2012-03-02 2012-03-02 Printed circuit board
US13/410,311 2012-03-02

Publications (2)

Publication Number Publication Date
CN103298249A true CN103298249A (zh) 2013-09-11
CN103298249B CN103298249B (zh) 2017-07-28

Family

ID=49042172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310049342.8A Active CN103298249B (zh) 2012-03-02 2013-02-07 印刷电路板

Country Status (2)

Country Link
US (1) US8748753B2 (zh)
CN (1) CN103298249B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106646777B (zh) * 2016-12-14 2019-05-28 青岛海信宽带多媒体技术有限公司 一种光模块及其设计方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6098285B2 (ja) * 2013-03-28 2017-03-22 富士通株式会社 配線基板及び電子装置
WO2016047316A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 高周波部品
US9571059B2 (en) * 2015-03-28 2017-02-14 Intel Corporation Parallel via to improve the impedance match for embedded common mode filter design
JP2017199879A (ja) * 2016-04-28 2017-11-02 富士通株式会社 配線基板
US9947619B2 (en) 2016-07-06 2018-04-17 Intel Corporation Coupling structures for signal communication and method of making same
CN106209122A (zh) * 2016-07-18 2016-12-07 孙海华 发射机的射频一体化结构
CN109863591B (zh) * 2016-10-21 2023-07-07 京瓷株式会社 高频基体、高频封装件以及高频模块
JP6781102B2 (ja) * 2017-05-15 2020-11-04 日本電信電話株式会社 高周波線路基板
JP7473258B1 (ja) 2023-03-17 2024-04-23 Ｎｅｃプラットフォームズ株式会社 配線基板切り替え装置および切り替え方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244633A (ja) * 2000-02-28 2001-09-07 Nec Corp 多層プリント配線板
CN1918952A (zh) * 2004-02-13 2007-02-21 莫莱克斯公司 用于印刷电路板的优选接地和导孔出口结构
US20070136618A1 (en) * 2005-12-12 2007-06-14 Tohru Ohsaka Multilayer print circuit board
US20100108369A1 (en) * 2008-10-31 2010-05-06 Alexander Tom Printed Circuit Boards, Printed Circuit Board Capacitors, Electronic Filters, Capacitor Forming Methods, and Articles of Manufacture
CN101982024A (zh) * 2008-04-30 2011-02-23 松下电工株式会社 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板
CN102348323A (zh) * 2010-08-02 2012-02-08 鸿富锦精密工业（深圳）有限公司 电路板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812803B2 (en) 2002-02-05 2004-11-02 Force10 Networks, Inc. Passive transmission line equalization using circuit-board thru-holes
TWI264257B (en) 2004-11-24 2006-10-11 Via Tech Inc Signal transmission structure and circuit substrate thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244633A (ja) * 2000-02-28 2001-09-07 Nec Corp 多層プリント配線板
CN1918952A (zh) * 2004-02-13 2007-02-21 莫莱克斯公司 用于印刷电路板的优选接地和导孔出口结构
US20070136618A1 (en) * 2005-12-12 2007-06-14 Tohru Ohsaka Multilayer print circuit board
CN101982024A (zh) * 2008-04-30 2011-02-23 松下电工株式会社 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板
US20100108369A1 (en) * 2008-10-31 2010-05-06 Alexander Tom Printed Circuit Boards, Printed Circuit Board Capacitors, Electronic Filters, Capacitor Forming Methods, and Articles of Manufacture
CN102348323A (zh) * 2010-08-02 2012-02-08 鸿富锦精密工业（深圳）有限公司 电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106646777B (zh) * 2016-12-14 2019-05-28 青岛海信宽带多媒体技术有限公司 一种光模块及其设计方法

Also Published As

Publication number Publication date
US8748753B2 (en) 2014-06-10
CN103298249B (zh) 2017-07-28
US20130228366A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
CN103298249A (zh) 印刷电路板
US9986634B2 (en) Circuit board via configurations for high frequency signaling
JP5995723B2 (ja) 基準回路を有する多層回路部材
US9125314B2 (en) Printed circuit board
US7530167B2 (en) Method of making a printed circuit board with low cross-talk noise
US7459985B2 (en) Connector having a cut-out for reduced crosstalk between differential conductors
US20190037684A1 (en) Anti-pad for signal and power vias in printed circuit board
US7271348B1 (en) Providing decoupling capacitors in a circuit board
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
TWM377827U (en) Ground termination with dampened resonance
JP5983780B2 (ja) プリント配線基板、電子機器及び配線接続方法
KR20110042322A (ko) 다단계 보상을 갖는 고속 커넥터
CN103828496A (zh) 用于传输差分信号的通孔结构
JP4839362B2 (ja) 高周波回路モジュール
TWI578870B (zh) Anti - wear and grounding pattern structure of soft circuit board pad area
US6024587A (en) High speed circuit interconnection apparatus
US10045435B2 (en) Concentric vias and printed circuit board containing same
US7667980B2 (en) Printed circuit boards for countering signal distortion
US7679005B2 (en) Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
US20080087460A1 (en) Apparatus and method for a printed circuit board that reduces capacitance loading of through-holes
US20110011634A1 (en) Circuit package with integrated direct-current (dc) blocking capacitor
US7196906B1 (en) Circuit board having segments with different signal speed characteristics
US20060082984A1 (en) Cut via structure for and manufacturing method of connecting separate conductors
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180829

Address after: 3 / F, new science centre, 6 science and technology Avenue East, Hongkong Science Park, Sha Tin, New Territories, Hongkong, China

Patentee after: Yun Hui Technology Co., Ltd.

Address before: Chinese Hongkong Sha Hongkong Science Park Road No. six East New Technology Center

Patentee before: Xinke Industry Co., Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 1515-1519, 15 / F, 19W building, 19 science and technology Avenue, Hong Kong Science Park, Pak Shek Kok, New Territories, Hong Kong, China

Patentee after: Yunhui Technology Co.,Ltd.

Address before: 3 / F, new science centre, 6 science and technology Avenue East, Hongkong Science Park, Sha Tin, New Territories, Hongkong, China

Patentee before: Yunhui Technology Co.,Ltd.