JP2017199879A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2017199879A JP2017199879A JP2016091756A JP2016091756A JP2017199879A JP 2017199879 A JP2017199879 A JP 2017199879A JP 2016091756 A JP2016091756 A JP 2016091756A JP 2016091756 A JP2016091756 A JP 2016091756A JP 2017199879 A JP2017199879 A JP 2017199879A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer wiring
- inner layer
- surface layer
- differential transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 185
- 239000002344 surface layer Substances 0.000 claims abstract description 134
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims description 29
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 description 125
- 239000003990 capacitor Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 7
- 239000012212 insulator Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/32—Reducing cross-talk, e.g. by compensating
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
- H04B2001/305—Circuits for homodyne or synchrodyne receivers using dc offset compensation techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Abstract
Description
図4は、開示の技術の第1の実施形態に係る配線基板100の構成を示す平面図、図5は、図4における5−5線に沿った断面図である。図4には、一例として4ペアの差動伝送線路1、2、3および4が示されている。
図8は、開示の技術の第2の実施形態に係る配線基板101の構成を示す平面図、図9は、図8における9−9線に沿った断面図である。
図13は、開示の技術の第3の実施形態に係る配線基板102の構成を示す平面図である。本実施形態に係る配線基板102は、8ペアの差動伝送線路1〜8を含む。すなわち、本実施形態に係る配線基板102は、第2の実施形態に係る配線基板101に対して、差動伝送線路5〜8が追加されている。差動伝送線路5〜8は、差動伝送線路1〜4と同様の構成を有し、それぞれ、一対の表層配線15〜18、一対の内層配線25〜28および複数の信号ビア35〜38を有する。配線基板102において、差動伝送線路1〜4は、第2の実施形態に係る配線基板101と同様、オフセット配置されている。差動伝送線路5〜8も、差動伝送線路1〜4と同様、オフセット配置されている。表層配線11〜18は、いずれもY方向に伸びており、内層配線21〜28は、いずれもX方向に伸びている。
図14は、開示の技術の第4の実施形態に係る配線基板103の構成を示す平面図である。
基材の表面に設けられ、第1の方向に伸びる第1の表層配線と、
前記基材の表面に設けられ、前記第1の方向において前記第1の表層配線に隣接し且つ前記第1の方向に伸びる第2の表層配線と、
前記基材の表面に設けられ、前記第1の方向と交差する第2の方向において前記第1の表層配線に隣接し且つ前記第1の方向に伸びる第3の表層配線と、
前記第1の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第1のビアと、
前記第2の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第2のビアと、
前記第3の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第3のビアと、
前記第1のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第1の内層配線と、
前記第2のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第2の内層配線と、
前記第3のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第3の内層配線と、
を含む配線基板。
前記第3の表層配線および前記第3のビアの各々は、前記第1の表層配線および前記第1のビアの各々に対し、前記第1の方向に平行移動した位置に対応する位置に設けられている
付記1に記載の配線基板
前記第1の内層配線は、前記第3のビアの間を通過し、
前記第3の内層配線は、前記第1のビアの間を通過する
付記2に記載の配線基板。
前記第1のビアと前記第2のビアの間に設けられ、グランド電位が印加されるグランドビアを更に含む
付記1から付記3のいずれか1つに記載の配線基板。
前記第1の内層配線、前記第2の内層配線および前記第3の内層配線は、同じ層に設けられている
付記1から付記4のいずれか1つに記載の配線基板。
前記基材の内部において、前記第2の方向に伸び、前記第1のビアの間および前記第3のビアの間を通過する、前記第1乃至第3の内層配線とは異なる内層配線を更に含む
付記1から付記5のいずれか1つに記載の配線基板。
前記第1の表層配線、前記第1の内層配線、前記第2の表層配線、前記第2の内層配線、前記第3の表層配線および前記第3の内層配線は、それぞれ差動伝送線路を構成する一対の配線である
付記1から付記6のいずれか1つに記載の配線基板。
前記第1の表層配線、前記第2の表層配線および前記第3の表層配線には、それぞれ電子部品が搭載される
付記1から付記7のいずれか1つに記載の配線基板。
前記第1の内層配線、前記第2の内層配線および前記第3の内層配線は、それぞれ、前記第1のビア、前記第2のビアおよび前記第3のビアとの接続部から前記第1の方向に引き出された引き出し部と、前記引き出し部から前記第2の方向に屈曲して前記第2の方向に伸びる部分と、を有する
付記1から付記8のいずれか1つに記載の配線基板。
前記第1の内層配線、前記第2の内層配線および前記第3の内層配線は、前記グランドビアに接続されたグランドプレーンによって挟まれた配線層に形成されている
付記4に記載の配線基板。
前記基材の表面に設けられ、前記第1の方向において前記第3の表層配線に隣接するとともに前記第2の方向において前記第2の表層配線に隣接し且つ前記第1の方向に伸びる第4の表層配線と、
前記第4の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第4のビアと、
前記第4のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第4の内層配線と、
を更に含む
付記1から付記10のいずれか1つに記載の配線基板。
前記第4のビアの各々は、前記第2のビアの各々に対して前記第1の方向に平行移動した位置に対応する位置に設けられている
付記11に記載の配線基板。
前記第2の内層配線は、前記第4のビアの間を通過し、
前記第4の内層配線は、前記第2のビアの間を通過する
付記12に記載の配線基板。
前記第2のビアと前記第4のビアの間に設けられ、グランド電位が印加されるグランドビアを更に含む
付記11から付記13のいずれか1つに記載の配線基板。
前記第1の内層配線、前記第2の内層配線、前記第3の内層配線および前記第4の内層配線は、同じ層に設けられている
付記11から付記14のいずれか1つに記載の配線基板。
11〜18 表層配線
21〜28 内層配線
31〜38 信号ビア
101〜103 配線基板
120 基材
C キャパシタ
GV グランドビア
G1〜G5 グランドプレーン
Claims (7)
- 基材の表面に設けられ、第1の方向に伸びる第1の表層配線と、
前記基材の表面に設けられ、前記第1の方向において前記第1の表層配線に隣接し且つ前記第1の方向に伸びる第2の表層配線と、
前記基材の表面に設けられ、前記第1の方向と交差する第2の方向において前記第1の表層配線に隣接し且つ前記第1の方向に伸びる第3の表層配線と、
前記第1の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第1のビアと、
前記第2の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第2のビアと、
前記第3の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第3のビアと、
前記第1のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第1の内層配線と、
前記第2のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第2の内層配線と、
前記第3のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第3の内層配線と、
を含む配線基板。 - 前記第3の表層配線および前記第3のビアの各々は、前記第1の表層配線および前記第1のビアの各々に対し、前記第1の方向に平行移動した位置に対応する位置に設けられている
請求項1に記載の配線基板。 - 前記第1の内層配線は、前記第3のビアの間を通過し、
前記第3の内層配線は、前記第1のビアの間を通過する
請求項2に記載の配線基板。 - 前記第1のビアと前記第2のビアの間に設けられ、グランド電位が印加されるグランドビアを更に含む
請求項1から請求項3のいずれか1項に記載の配線基板。 - 前記第1の内層配線、前記第2の内層配線および前記第3の内層配線は、同じ層に設けられている
請求項1から請求項4のいずれか1項に記載の配線基板。 - 前記基材の内部において、前記第2の方向に伸び、前記第1のビアの間および前記第3のビアの間を通過する、前記第1乃至第3の内層配線とは異なる内層配線を更に含む
請求項1から請求項5のいずれか1項に記載の配線基板。 - 前記基材の表面に設けられ、前記第1の方向において前記第3の表層配線に隣接するとともに前記第2の方向において前記第2の表層配線に隣接し且つ前記第1の方向に伸びる第4の表層配線と、
前記第4の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第4のビアと、
前記第4のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第4の内層配線と、
を更に含む請求項1から請求項6のいずれか1項に記載の配線基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016091756A JP2017199879A (ja) | 2016-04-28 | 2016-04-28 | 配線基板 |
US15/465,150 US10057977B2 (en) | 2016-04-28 | 2017-03-21 | Wiring board and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016091756A JP2017199879A (ja) | 2016-04-28 | 2016-04-28 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017199879A true JP2017199879A (ja) | 2017-11-02 |
Family
ID=60157612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016091756A Pending JP2017199879A (ja) | 2016-04-28 | 2016-04-28 | 配線基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10057977B2 (ja) |
JP (1) | JP2017199879A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020260998A1 (en) * | 2019-06-28 | 2020-12-30 | 3M Innovative Properties Company | Multilayer circuit board |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5832498A (ja) * | 1981-08-20 | 1983-02-25 | 株式会社日立製作所 | 多層配線基板 |
JP2004095614A (ja) * | 2002-08-29 | 2004-03-25 | Fujitsu Ltd | 多層基板及び半導体装置 |
JP2009182065A (ja) * | 2008-01-30 | 2009-08-13 | Suzuka Fuji Xerox Co Ltd | プリント配線基板 |
US20130228366A1 (en) * | 2012-03-02 | 2013-09-05 | Sae Magnetics (H.K.) Ltd. | Printed circuit board |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10229256A (ja) | 1997-02-14 | 1998-08-25 | Ngk Spark Plug Co Ltd | 回路基板 |
US7190157B2 (en) * | 2004-10-25 | 2007-03-13 | Agilent Technologies, Inc. | Method and apparatus for layout independent test point placement on a printed circuit board |
US7679005B2 (en) * | 2005-03-23 | 2010-03-16 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same |
US7580240B2 (en) * | 2005-11-24 | 2009-08-25 | Ngk Spark Plug Co., Ltd. | Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same |
DE102006050882A1 (de) * | 2006-10-27 | 2008-05-08 | Qimonda Ag | Platine, insbesondere für ein Speichermodul, Speichermodul, Speichermodul-System, und Verfahren zur Herstellung einer Platine, insbesondere für ein Speichermodul |
JP4492690B2 (ja) | 2007-12-07 | 2010-06-30 | Tdk株式会社 | 貫通コンデンサの実装構造 |
JP2010212439A (ja) | 2009-03-10 | 2010-09-24 | Sumitomo Bakelite Co Ltd | 回路基板 |
EP2427825A1 (en) * | 2009-05-07 | 2012-03-14 | Rambus Inc. | Configurable, power supply voltage referenced single-ended signaling with esd protection |
JP5320345B2 (ja) * | 2010-06-09 | 2013-10-23 | 株式会社村田製作所 | 配線基板 |
KR20140008745A (ko) * | 2012-07-11 | 2014-01-22 | 삼성전자주식회사 | 자기 메모리 장치 |
US9241400B2 (en) * | 2013-08-23 | 2016-01-19 | Seagate Technology Llc | Windowed reference planes for embedded conductors |
JP6614903B2 (ja) * | 2014-11-04 | 2019-12-04 | キヤノン株式会社 | プリント回路板及びプリント配線板 |
JP2017069513A (ja) * | 2015-10-02 | 2017-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2016
- 2016-04-28 JP JP2016091756A patent/JP2017199879A/ja active Pending
-
2017
- 2017-03-21 US US15/465,150 patent/US10057977B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5832498A (ja) * | 1981-08-20 | 1983-02-25 | 株式会社日立製作所 | 多層配線基板 |
JP2004095614A (ja) * | 2002-08-29 | 2004-03-25 | Fujitsu Ltd | 多層基板及び半導体装置 |
JP2009182065A (ja) * | 2008-01-30 | 2009-08-13 | Suzuka Fuji Xerox Co Ltd | プリント配線基板 |
US20130228366A1 (en) * | 2012-03-02 | 2013-09-05 | Sae Magnetics (H.K.) Ltd. | Printed circuit board |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020260998A1 (en) * | 2019-06-28 | 2020-12-30 | 3M Innovative Properties Company | Multilayer circuit board |
Also Published As
Publication number | Publication date |
---|---|
US10057977B2 (en) | 2018-08-21 |
US20170318667A1 (en) | 2017-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9674941B2 (en) | Printed circuit board for mobile platforms | |
EP2654387B1 (en) | Printed circuit board | |
JP5352019B1 (ja) | 多層回路基板及び高周波回路モジュール | |
JP5860917B2 (ja) | プリント配線板 | |
US20120247825A1 (en) | Printed circuit board | |
US20100200276A1 (en) | Implementations of twisted differential pairs on a circuit board | |
JP2016219553A (ja) | 回路基板 | |
JP6671551B1 (ja) | 多層プリント基板 | |
JP2007520888A (ja) | 回路基板のための経路指定密度を増大する方法及びそのような回路基板 | |
JP2017199879A (ja) | 配線基板 | |
JP5610099B2 (ja) | 高周波スイッチモジュール | |
WO2022071235A1 (ja) | 回路モジュール | |
JP6187011B2 (ja) | プリント回路基板 | |
JP4964090B2 (ja) | 差動信号伝送用配線基板 | |
WO2012153835A1 (ja) | プリント配線基板 | |
JP6734911B2 (ja) | 回路基板及びそれを備えるケーブルハーネス | |
JP6425632B2 (ja) | プリント基板 | |
CN218975444U (zh) | 电子器件 | |
US9560743B2 (en) | Multilayer circuit substrate having core layer with through-hole | |
JP7226899B2 (ja) | 電子機器及び配線基板 | |
CN117678327A (zh) | 半导体芯片封装 | |
US20070138645A1 (en) | Semiconductor integrated circuit and semiconductor device having multilayer interconnection | |
JP5705601B2 (ja) | 分岐コネクタ | |
KR100632733B1 (ko) | 인쇄회로기판 | |
JP2013004830A (ja) | プリント配線基板およびプリント配線基板のビア配列方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200623 |