JP2017199879A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2017199879A
JP2017199879A JP2016091756A JP2016091756A JP2017199879A JP 2017199879 A JP2017199879 A JP 2017199879A JP 2016091756 A JP2016091756 A JP 2016091756A JP 2016091756 A JP2016091756 A JP 2016091756A JP 2017199879 A JP2017199879 A JP 2017199879A
Authority
JP
Japan
Prior art keywords
wiring
layer wiring
inner layer
surface layer
differential transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016091756A
Other languages
English (en)
Inventor
憲一 河合
Kenichi Kawai
憲一 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016091756A priority Critical patent/JP2017199879A/ja
Priority to US15/465,150 priority patent/US10057977B2/en
Publication of JP2017199879A publication Critical patent/JP2017199879A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/32Reducing cross-talk, e.g. by compensating
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers
    • H04B2001/305Circuits for homodyne or synchrodyne receivers using dc offset compensation techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709Staggered pads, lands or terminals; Parallel conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Abstract

【課題】配線基板において、クロストークを抑制するとともに、表層配線およびビアを配置するためのスペースを抑制しつつ配線の設計自由度を確保する。【解決手段】配線基板は、基材の表面に設けられた第1の方向に伸びる第1〜第3の表層配線を含む。第2の表層配線は、第1の方向において第1の表層配線に隣接し、第3の表層配線は、第1の方向と交差する第2の方向において第1の表層配線に隣接している。配線基板は、第1〜第3の表層配線の各々の一方の端部と他方の端部にそれぞれ接続され且つ基材を貫通する第1〜第3のビアを含む。配線基板は、第1〜第3のビアにそれぞれ接続され、基材の内部におい第2の方向に伸びる第1〜第3の内層配線を含む。【選択図】図4

Description

開示の技術は、配線基板に関する。
複数の配線層が積層された配線基板に関する技術として、以下の技術が知れられている。例えば、ハイブリッドICを構成する第1絶縁層の上の第1層パターンに対し、その下の第2層パターンを、表裏で極力重ならないように配置した配線基板が知られている。この配線基板では、第1層パターンは、電気部品の実装用ランドの集合体で余白部分が多く、第2層パターンは、電気部品の真下を通って、他の余白部分に引き回されている(特許文献1参照)。
また、電源側導体層に接続された電源側ビアホールと、接地側導体層に接続された接地側ビアホールとが行方向及び列方向において交互に並んで配置された配線基板が知られている。この配線基板には、電源側ビアホールおよび接地側ビアホールに接続された複数のコンデンサが搭載される(特許文献2参照)。
また、一対の信号配線の近傍にグランド層に接続されたガードパターンを配置した配線基板が知られている(特許文献3参照)。
特開平10−229256号公報 特開2009−141217号公報 特開2010−212439号公報
例えば、図1に示すように、一対の差動伝送線路Dを介して信号伝送を行う送信側回路Txおよび受信側回路Rxを含むシステムにおいては、差動伝送線路Dに混入した直流成分を除去するために、差動伝送線路D上にキャパシタCが設けられる。
図2は、差動伝送線路上にキャパシタが搭載された配線基板100Xの構成の一例を示す平面図、図3は、図2における3−3線に沿った断面図である。図2には、一例として4ペアの差動伝送線路1、2、3および4が示されている。
差動伝送線路1は、一対の表層配線11、一対の内層配線21および複数の信号ビア31を含んで構成されている。差動伝送線路2、3、4は、差動伝送線路1と同様の構成を有し、それぞれ、一対の表層配線12、13、14、一対の内層配線22、23、24および複数の信号ビア32、33、34を含んで構成されている。以下、差動伝送線路1の構成について説明し、差動伝送線路2〜4の構成については説明を省略する。
一対の表層配線11は、ガラスエポキシ樹脂等の絶縁体で構成される基材120の表面に形成されている。一対の表層配線11の各々には、キャパシタCが搭載されている。表層配線11の一方の端部および他方の端部には信号ビア31が設けられている。信号ビア31は、基材120を貫通する貫通孔と、この貫通孔の内壁を覆い且つ表層配線11に電気的に接続された導体と、を含んで構成されている。一対の内層配線21は、基材120の内部に延在し、信号ビア31を介して表層配線11と電気的に接続されている。
表層配線11の周囲には、グランド電位が印加されるグランドビアGVが設けられている。グランドビアGVは、それぞれ、基材120を貫通する貫通孔と、この貫通孔の内壁を覆う導体と、を含んで構成されている。基材120の内部にはグランドビアGVを介して互いに電気的に接続されたグランドプレーンG1〜G4が基材120を構成する絶縁体を間に挟んで積層されている。図3に示す例では、内層配線21は、グランドプレーンG3とグランドプレーンG4の間の配線層に設けられている。
図2に示す例では、表層配線11〜14および内層配線21〜24は、それぞれ、図中のY方向に伸びており、差動伝送線路1〜4は、図中のX方向に並置されている。また、差動伝送線路2を構成する表層配線12および信号ビア32は、隣接する差動伝送線路1を構成する表層配線11および信号ビア31並びに差動伝送線路3を構成する表層配線13および信号ビア33に対してY方向下方側にずらして配置されている。同様に、差動伝送線路4を構成する表層配線14および信号ビア34は、隣接する差動伝送線路3を構成する表層配線13および信号ビア33に対してY方向下方側にずらして配置されている。このように、差動伝送線路を構成する表層配線および信号ビアを互い違いに配置することで、隣接する差動伝送線路との間のクロストークを抑制することができる。更に、図2に示すように、信号ビア31と信号ビア32との間、信号ビア32と信号ビア33との間、信号ビア33と信号ビア34の間に、それぞれ、グランドビアGVを配置することで、クロストークを抑制する効果を更に増大することができる。
しかしながら、図2に示すように、差動伝送線路を構成する表層配線および信号ビアを互い違いに配置した場合には、表層配線および信号ビアを配置するためのスペース(図2において破線で囲む領域Sx)を確保する必要がある。また、差動伝送線路1〜4と共に用いられる他の内層配線(例えば、クロック信号を伝送するための配線)を、内層配線21〜24の伸びる方向(図2に示す例ではY方向)と同じ方向に沿って形成したい場合がある。この場合、図2に示す配線基板100Xの構成では、信号ビア31〜34およびグランドビアGVと上記他の内層配線との干渉を避ける必要があるため、上記他の内装配線が領域Sx内を通過するような配線設計を行うことは困難である。従って、領域Sxを迂回するように上記他の内層配線を配置することが必要となる。このように、配線基板100Xの構成では、配線の設計自由度が損なわれる場合がある。
開示の技術は、1つの側面として、配線基板において、クロストークを抑制するとともに、表層配線およびビアを配置するためのスペースを抑制しつつ配線の設計自由度を確保することを目的とする。
開示の技術に係る配線基板は、基材の表面に設けられ、第1の方向に伸びる第1の表層配線と、前記基材の表面に設けられ、前記第1の方向において前記第1の表層配線に隣接し且つ前記第1の方向に伸びる第2の表層配線を含む。配線基板は、前記基材の表面に設けられ、前記第1の方向と交差する第2の方向において前記第1の表層配線に隣接し且つ前記第1の方向に伸びる第3の表層配線を含む。配線基板は、前記第1の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第1のビアと、前記第2の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第2のビアを含む。配線基板は、前記第3の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第3のビアを含む。配線基板は、前記第1のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第1の内層配線と、前記第2のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第2の内層配線と、を含む。配線基板は、前記第3のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第3の内層配線を含む。
開示の技術は、一つの側面として、配線基板において、表層配線およびビアを配置するためのスペースを抑制しつつ配線の設計自由度を確保する、という効果を奏する。
一対の差動伝送線路を介して信号伝送を行う送信側回路および受信側回路Rxを含むシステムの構成の一例を示す図である。 差動伝送線路上にキャパシタが搭載された配線基板の構成の一例を示す平面図である。 図2における3−3線に沿った断面図である。 開示の技術の実施形態に係る配線基板の構成を示す平面図である。 図4における5−5線に沿った断面図である。 開示の技術の実施形態に係る配線基板の構成を示す平面図である。 図6における7−7線に沿った断面図である。 開示の技術の実施形態に係る配線基板の構成を示す平面図である。 図8における9−9線に沿った断面図である。 開示の技術の実施形態に係る配線基板の構成を示す平面図である。 図10における11−11線に沿った断面図である。 配線基板における差動伝送線路間のクロストークを算出した結果を示すグラフである。 開示の技術の実施形態に係る配線基板の構成を示す平面図である。 開示の技術の実施形態に係る配線基板の構成を示す平面図である。 開示の技術の実施形態に係る配線基板の構成を示す平面図である。
以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。
[第1の実施形態]
図4は、開示の技術の第1の実施形態に係る配線基板100の構成を示す平面図、図5は、図4における5−5線に沿った断面図である。図4には、一例として4ペアの差動伝送線路1、2、3および4が示されている。
差動伝送線路1は、一対の表層配線11、一対の内層配線21および複数の信号ビア31を含んで構成されている。差動伝送線路2、3および4は、差動伝送線路1と同様の構成を有し、それぞれ、一対の表層配線12、13、14、一対の内層配線22、23、24および複数の信号ビア32、33、34を含んで構成されている。以下、差動伝送線路1の構成について説明し、差動伝送線路2〜4の構成については説明を省略する。
表層配線11は、ガラスエポキシ樹脂等の絶縁体で構成される基材120の表面に形成されている。表層配線11は、図4においてY方向に伸びている。表層配線11の各々の中央には、キャパシタCが搭載されている。キャパシタCはいわゆるチップコンデンサの形態を有する電子部品である。表層配線11は、キャパシタCの一方の電極に接続される部分とキャパシタCの他方の電極に接続される部分とが分離されている。なお、表層配線11は、キャパシタCの各電極と接続される部分において、ランドパターンが形成されていてもよい。表層配線11の各々の一方の端部および他方の端部にはそれぞれ信号ビア31が設けられている。信号ビア31は、基材120を貫通する貫通孔と、この貫通孔の内壁を覆い且つ表層配線11に電気的に接続された導体と、を含んで構成されている。
内層配線21は、基材120の内部に延在し、信号ビア31を介して表層配線11と電気的に接続されている。内層配線21は、図4においてY方向と直交するX方向に伸びている。すなわち、内層配線21は、表層配線11の伸びる方向と交差する方向に伸びている。より具体的には、内層配線21は、信号ビア31との接続部から、表層配線11の中央側(キャパシタC側)にY方向に引き出された後、X方向に90°屈曲し、表層配線11の下方を経由して、表層配線11から離間する方向に伸びている。このように内層配線21を表層配線11の内側に引き込んで屈曲させることで、内層配線の形成領域をコンパクトにすることができる。本実施形態において、表層配線11の上端側の信号ビア31に接続された内層配線21は、X方向左側に伸びており、表層配線11の下端側の信号ビア31に接続された内層配線21は、X方向右側に伸びている。
差動伝送線路2の表層配線12は、Y方向において差動伝送線路1の表層配線11に隣接し且つY方向に伸びている。換言すれば、表層配線12は、表層配線11の延長線上に設けられており、表層配線12の両端に設けられた各信号ビア32は、差動伝送線路1の対応する信号ビア31とX方向における位置が同じである。
差動伝送線路3の表層配線13は、X方向において差動伝送線路1の表層配線11に隣接し且つY方向に伸びている。表層配線13の両端に設けられた各信号ビア33は、差動伝送線路1の対応する信号ビア31とY方向における位置が同じである。
差動伝送線路4の表層配線14は、Y方向において差動伝送線路3の表層配線13に隣接するとともにX方向において差動伝送線路2の表層配線12に隣接し且つY方向に伸びている。表層配線14は、表層配線13の延長線上に設けられている。表層配線14の両端に設けられた各信号ビア34は、差動伝送線路2の対応する信号ビア32とY方向における位置が同じであり、且つ差動伝送線路3の対応する信号ビア33とX方向における位置が同じである。
表層配線11、12、13および14の周囲には、グランド電位が印加される複数のグランドビアGVが設けられている。グランドビアGVは、それぞれ、基材120を貫通する貫通孔と、この貫通孔の内壁を覆う導体と、を含んで構成されている。基材120の内部にはグランドビアGVを介して互いに電気的に接続された導体で構成されたグランドプレーンG1〜G4が基材120を構成する絶縁体を間に挟んで積層されている。
図5に示すように、差動伝送線路1の内層配線21は一例としてグランドプレーンG3とグランドプレーンG4の間の配線層に設けられ、差動伝送線路3の内層配線23は一例としてグランドプレーンG2とグランドプレーンG3の間の配線層に設けられている。内層配線23は、内層配線21の真上を通過するように配置されている。同様に、差動伝送線路2の内層配線22は、一例として、グランドプレーンG3とグランドプレーンG4の間の配線層に設けられ、差動伝送線路4の内層配線24は、一例として、グランドプレーンG2とグランドプレーンG3の間の配線層に設けられている。内層配線24は、内層配線22の真上を通過するように配置されている。
本実施形態に係る配線基板100によれば、差動伝送線路1〜4を、X方向およびY方向に並置することにより、図2に示す配線基板100Xと比較して、表層配線および信号ビアを配置するための領域(図4において破線で囲む領域S)の面積を小さくすることができる。具体的には、図4に示す領域Sの面積を、図2に示す領域Sxの面積に対して25%程度小さくすることができる。
また、本実施形態に係る配線基板100によれば、内層配線21〜24は、表層配線11〜14の伸びる方向(Y方向)と交差する方向(X方向)に伸びている。これにより、差動伝送線路1〜4と共に用いられる他の内層配線(例えば、クロック信号を伝送するための配線)を、内層配線21〜24の伸びる方向(X方向)と同じ方向に沿って形成する場合に、上記他の内層配線が領域S内を通過するような配線設計が可能となる。すなわち、領域Sを迂回するように上記他の内層配線を配置せざるを得ないといった状況を解消することができる。
例えば、図6に示すように、差動伝送線路1〜4を構成する内層配線21〜24とは別の、X方向に伸びる内層配線50を表層配線11の両端に設けられた信号ビア31間および表層配線13の両端に設けられた信号ビア33間を通過するように配置してもよい。すなわち、この場合、内層配線50は、表層配線11および13にそれぞれ接続されたキャパシタCの下方を通過する。なお、内層配線50が表層配線12および14にそれぞれ接続されたキャパシタCの下方を通過するように内層配線50を配置してもよい。
図7は、図6における7−7線に沿った断面図である。図7に示すように、内層配線50は、例えば、差動伝送線路3を構成する内層配線23と同じ配線層に配置することが可能である。なお、内層配線50を配置する層は、適宜変更することが可能である。
以上のように、本実施形態に係る配線基板100によれば、表層配線および信号ビアを配置するためのスペースを抑制しつつ配線の設計自由度を確保することが可能となる。
[第2の実施形態]
図8は、開示の技術の第2の実施形態に係る配線基板101の構成を示す平面図、図9は、図8における9−9線に沿った断面図である。
本実施形態に係る配線基板101は、差動伝送線路3および4の配置が、差動伝送線路1および2に対してY方向にずれている(オフセットしている若しくは平行移動している)点が上記第1の実施形態に係る配線基板100と異なる。具体的には、差動伝送線路3の配置は、差動伝送線路1に対してY方向下方側にオフセットしている。換言すれば、差動伝送線路3の配置は、差動伝送線路1に対してY方向下方側に平行移動した位置に対応する位置に設けられている。従って、差動伝送線路3の各信号ビア33は、差動伝送線路1の対応する信号ビア31に対してY方向下方側に平行移動した位置に対応した位置に配置されている。同様に、差動伝送線路4の配置は、差動伝送線路2に対してY方向下方側にオフセットしている。従って、差動伝送線路4の各信号ビア34の配置は、差動伝送線路2の対応する信号ビア32に対してY方向下側に平行移動した位置に対応する位置に配置されている。
このように差動伝送線路3および4の配置を、それぞれ差動伝送線路1および2に対してオフセットさせることで、信号ビア31と信号ビア33との距離および信号ビア32と信号ビア34との距離を長くすることができる。これにより、信号ビア31および信号ビア33を介した差動伝送線路1と3との間のクロストーク、信号ビア32および信号ビア34を介した差動伝送線路2と4との間のクロストークがそれぞれ抑制される。
また、本実施形態に係る配線基板101において、差動伝送線路1側に伸びる差動伝送線路3の内層配線23は、差動伝送線路1の表層配線11の両端に設けられた信号ビア31の間、すなわち、表層配線11上に設けられたキャパシタCの下方を通過する。一方、差動伝送線路3側に伸びる差動伝送線路1の内層配線21は、差動伝送線路3の表層配線13の両端に設けられた信号ビア33の間、すなわち、表層配線13上に設けられたキャパシタCの下方を通過する。
このように、差動伝送線路3の配置を、差動伝送線路1に対してオフセットさせることで、内層配線21と内層配線23とが重ならない配線設計が容易となる。これにより、図9に示すように、内層配線21と内層配線23とを同じ配線層に配置することが可能となり、効率的な配線の配置が可能となる。図9に示す例では、内層配線21および内層配線23は、ともにグランドプレーンG4とG5の間の配線層に設けられている。
同様に、差動伝送線路2側に伸びる差動伝送線路4の内層配線24は、差動伝送線路2の表層配線12の両端に設けられた信号ビア32の間、すなわち、表層配線12上に設けられたキャパシタCの下方を通過する。一方、差動伝送線路4側に伸びる差動伝送線路2の内層配線22は、差動伝送線路4の両端に設けられた信号ビア34の間、すなわち、表層配線14上に設けられたキャパシタCの下方を通過する。内層配線22および内層配線24は、内層配線21および内層配線23と同じ配線層に配置することが可能である。すなわち、本実施形態に係る配線基板101によれば、内層配線21〜24を同じ配線層に配置する配線設計が容易となる。
また、図8に示すように、Y方向において隣接する信号ビア31と信号ビア32との間およびY方向において隣接する信号ビア33と信号ビア34との間にそれぞれグランドビアGVが設けられている。このように、隣接する異なる差動伝送線路の信号ビア間にグランドビアGVを設けることで、信号ビアを介した差動伝送路間のクロストークが抑制される。
本実施形態に係る配線基板101によれば、第1の実施形態に係る配線基板100と同様、表層配線および信号ビアを配置するためのスペースを小さくすることができる。また、例えば、図10に示すように、差動伝送線路1〜4を構成する内層配線21〜24とは別の、X方向に伸びる内層配線50および51を、表層配線11および13にそれぞれ接続されたキャパシタCの下方を通過するように配置することも可能である。さらに、内層配線21〜24とは別の、X方向に伸びる内層配線52を、グランドビアGVと信号ビア31との間およびグランドビアGVと信号ビア33との間を通過するように配置することも可能である。
図11は、図10における11−11線に沿った断面図である。図11に示すように、内層配線50は、一例として、グランドプレーンG2とG3との間の配線層に配置され、内層配線23の真上を通過する。内層配線51は、一例として、内層配線50と同様、グランドプレーンG2とG3との間の配線層に配置され、内層配線21の真上を通過する。内層配線52は、一例として、グランドプレーンG3とG4の間の配線層に配置される。なお、内層配線50、51および52を配置する配線層は、適宜変更することが可能である。
本実施形態に係る配線基板101によれば、上記のように、差動伝送線路1〜4のオフセット配置および信号ビア間へのグランドビアGVの設置により、差動伝送線路1〜4の相互間におけるクロストークを抑制することができる。ここで、図12は、配線基板101における差動伝送線路1と、それ以外の差動伝送線路2〜4との間のクロストークを算出した結果を示すグラフである。図12には、比較例として図2に示す配線基板100Xにおける差動伝送線路1と差動伝送線路2との間のクロストークの算出結果も示されている。図12に示すように、本実施形態に係る配線基板101によれば、比較例に係る配線基板100Xに対してクロストークを約50%以下に抑制することが可能である。
[第3の実施形態]
図13は、開示の技術の第3の実施形態に係る配線基板102の構成を示す平面図である。本実施形態に係る配線基板102は、8ペアの差動伝送線路1〜8を含む。すなわち、本実施形態に係る配線基板102は、第2の実施形態に係る配線基板101に対して、差動伝送線路5〜8が追加されている。差動伝送線路5〜8は、差動伝送線路1〜4と同様の構成を有し、それぞれ、一対の表層配線15〜18、一対の内層配線25〜28および複数の信号ビア35〜38を有する。配線基板102において、差動伝送線路1〜4は、第2の実施形態に係る配線基板101と同様、オフセット配置されている。差動伝送線路5〜8も、差動伝送線路1〜4と同様、オフセット配置されている。表層配線11〜18は、いずれもY方向に伸びており、内層配線21〜28は、いずれもX方向に伸びている。
差動伝送線路1側に伸びる差動伝送線路3の内層配線23は、差動伝送線路1の表層配線11の両端に設けられた信号ビア31の間、すなわち、表層配線11上に設けられたキャパシタCの下方を通過する。一方、差動伝送線路3側に伸びる差動伝送線路1の内層配線21は、信号ビア33の間、信号ビア35の間および信号ビア37の間を通過する。
差動伝送線路2側に伸びる差動伝送線路4の内層配線24は、差動伝送線路2の表層配線12の両端に設けられた信号ビア32の間、すなわち、表層配線12上に設けられたキャパシタCの下方を通過する。一方、差動伝送線路4側に伸びる差動伝送線路2の内層配線22は、信号ビア34の間、信号ビア36の間および信号ビア38の間を通過する。内層配線21、22、23および24は、互いに同じ配線層に設けられている。
差動伝送線路5側に伸びる差動伝送線路7の内層配線27は、信号ビア35の間、信号ビア33の間および信号ビア31の間を通過する。一方、差動伝送線路7側に伸びる差動伝送線路5の内層配線25は、差動伝送線路7の両端に設けられた信号ビア37の間、すなわち、表層配線17上に設けられたキャパシタCの下方を通過する。
差動伝送線路6側に伸びる差動伝送線路8の内層配線28は、信号ビア36の間、信号ビア34および信号ビア32の間を通過する。一方、差動伝送線路8側に伸びる差動伝送線路6の内層配線26は、差動伝送線路8の両端に設けられた信号ビア38の間、すなわち、表層配線18上に設けられたキャパシタCの下方を通過する。内層配線25、26、27および28は、内層配線21、22、23および24が設けられている層とは異なる配線層であって、互いに同じ配線層に設けられている。
内層配線25は、内層配線21の真上を通過するように配置され、内層配線26は、内層配線22の真上を通過するように配置されている。内層配線27は、内層配線23の真上を通過するように配置され、内層配線28は、内層配線24の真上を通過するように配置されている。
本実施形態に係る配線基板102によれば、上記の第1の実施形態および第2の実施形態に係る配線基板と同様、表層配線および信号ビアを配置するためのスペースを抑制しつつ配線の設計自由度を確保することが可能となる。
[第4の実施形態]
図14は、開示の技術の第4の実施形態に係る配線基板103の構成を示す平面図である。
上記した第1〜3の実施形態に係る配線基板100〜102においては、表層配線の上端側の信号ビアに接続された内層配線と、表層配線の下端側の信号ビアに接続された内層配線とは、X方向の異なる側に伸びている。例えば、図4に示すように、表層配線11の上端側の信号ビア31に接続された内層配線21は、X方向左側に伸びており、表層配線11の下端側の信号ビア31に接続された内層配線21は、X方向右側に伸びている。これに対し、本実施形態に係る配線基板103において、表層配線の上端側の信号ビアに接続された内層配線と、表層配線の下端側の信号ビアに接続された内層配線とは、X方向の同じ側に伸びている。例えば、表層配線11の上端側の信号ビア31に接続された内層配線21と、表層配線11の下端側の信号ビア31に接続された内層配線21は、図14に示す例では、X方向左側に伸びている。差動伝送線路2についても同様であり、表層配線12の上端側の信号ビア32に接続された内層配線22と、表層配線12の下端側の信号ビア32に接続された内層配線21は、X方向左側に伸びている。差動伝送線路3および4においては、表層配線13、14の上端側の信号ビア33、34に接続された内層配線23、24と、表層配線13、14の下端側の信号ビア33、34に接続された内層配線23、24は、X方向右側に伸びている。内層配線の伸長方向以外は、上記した第1の実施形態に係る配線基板100と同様である。
本実施形態に係る配線基板103によれば、上記の第1〜3の実施形態に係る配線基板と同様、表層配線および信号ビアを配置するためのスペースを抑制しつつ配線の設計自由度を確保することが可能となる。また、内層配線を折り返す構成とすることで、内層配線の一端側に接続される送信側回路Tx(図1参照)と内層配線の他端側に接続される受信側回路Rx(図1参照)とを配線基板103上に隣接して配置したい場合に対応することができる。
なお、本実施形態に係る配線基板103において、上記第2の実施形態に係る配線基板101のように、差動伝送線路1〜4をオフセット配置してもよい。また、Y方向において隣接する信号ビア31と信号ビア32との間およびY方向において隣接する信号ビア33と信号ビア34との間にそれぞれグランドビアGVを設けてもよい。
なお、上記第1〜第4の実施形態において、例えば、内層配線は、信号ビアとの接続部から、表層配線の中央側(キャパシタC側)にY方向に引き出された後、X方向に90°屈曲し、表層配線の下方を経由して、表層配線から離間する方向に伸びている。しかしながら、内層配線の引き回しは、例えば、図15に示すように改変することも可能である。例えば、上端側の信号ビア31、33に接続された内層配線21、23は、それぞれ、信号ビア31、33との接続部から表層配線11の外側(図中上側)にY方向に引き出された後、X方向に90°屈曲し、表層配線11、13から離間する方向に伸びていてもよい。同様に、下端側の信号ビア32、34に接続された内層配線22、24は、それぞれ、信号ビア32、34との接続部から表層配線11の外側(図中下側)にY方向に引き出された後、X方向に90°屈曲し、表層配線12、14から離間する方向に伸びていてもよい。
また、上記第1〜第4の実施形態においては、差動伝送線路を構成する一対の表層配線および一対の内層配線を含む配線基板を例示したが、開示の技術は、シングルエンド伝送線路を備えた配線基板に適用することも可能である。すなわち、配線基板に形成される各伝送線路は、シングルの表層配線およびシングルの内層配線を含んで構成されるものであってもよい。
なお、配線基板100〜103は、開示の技術における配線基板の一例である。基材120は、開示の技術における基材の一例である。表層配線11〜14は、それぞれ、開示の技術における第1〜第4の表層配線の一例である。内層配線21〜24は、それぞれ、開示の技術における第1〜第4の内層配線の一例である。信号ビア31〜34は、それぞれ開示の技術における第1〜第4のビアの一例である。グランドビアGVは、開示の技術におけるグランドビアの一例である。
以上の第1〜第4の実施形態に関し、更に以下の付記を開示する。
(付記1)
基材の表面に設けられ、第1の方向に伸びる第1の表層配線と、
前記基材の表面に設けられ、前記第1の方向において前記第1の表層配線に隣接し且つ前記第1の方向に伸びる第2の表層配線と、
前記基材の表面に設けられ、前記第1の方向と交差する第2の方向において前記第1の表層配線に隣接し且つ前記第1の方向に伸びる第3の表層配線と、
前記第1の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第1のビアと、
前記第2の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第2のビアと、
前記第3の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第3のビアと、
前記第1のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第1の内層配線と、
前記第2のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第2の内層配線と、
前記第3のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第3の内層配線と、
を含む配線基板。
(付記2)
前記第3の表層配線および前記第3のビアの各々は、前記第1の表層配線および前記第1のビアの各々に対し、前記第1の方向に平行移動した位置に対応する位置に設けられている
付記1に記載の配線基板
(付記3)
前記第1の内層配線は、前記第3のビアの間を通過し、
前記第3の内層配線は、前記第1のビアの間を通過する
付記2に記載の配線基板。
(付記4)
前記第1のビアと前記第2のビアの間に設けられ、グランド電位が印加されるグランドビアを更に含む
付記1から付記3のいずれか1つに記載の配線基板。
(付記5)
前記第1の内層配線、前記第2の内層配線および前記第3の内層配線は、同じ層に設けられている
付記1から付記4のいずれか1つに記載の配線基板。
(付記6)
前記基材の内部において、前記第2の方向に伸び、前記第1のビアの間および前記第3のビアの間を通過する、前記第1乃至第3の内層配線とは異なる内層配線を更に含む
付記1から付記5のいずれか1つに記載の配線基板。
(付記7)
前記第1の表層配線、前記第1の内層配線、前記第2の表層配線、前記第2の内層配線、前記第3の表層配線および前記第3の内層配線は、それぞれ差動伝送線路を構成する一対の配線である
付記1から付記6のいずれか1つに記載の配線基板。
(付記8)
前記第1の表層配線、前記第2の表層配線および前記第3の表層配線には、それぞれ電子部品が搭載される
付記1から付記7のいずれか1つに記載の配線基板。
(付記9)
前記第1の内層配線、前記第2の内層配線および前記第3の内層配線は、それぞれ、前記第1のビア、前記第2のビアおよび前記第3のビアとの接続部から前記第1の方向に引き出された引き出し部と、前記引き出し部から前記第2の方向に屈曲して前記第2の方向に伸びる部分と、を有する
付記1から付記8のいずれか1つに記載の配線基板。
(付記10)
前記第1の内層配線、前記第2の内層配線および前記第3の内層配線は、前記グランドビアに接続されたグランドプレーンによって挟まれた配線層に形成されている
付記4に記載の配線基板。
(付記11)
前記基材の表面に設けられ、前記第1の方向において前記第3の表層配線に隣接するとともに前記第2の方向において前記第2の表層配線に隣接し且つ前記第1の方向に伸びる第4の表層配線と、
前記第4の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第4のビアと、
前記第4のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第4の内層配線と、
を更に含む
付記1から付記10のいずれか1つに記載の配線基板。
(付記12)
前記第4のビアの各々は、前記第2のビアの各々に対して前記第1の方向に平行移動した位置に対応する位置に設けられている
付記11に記載の配線基板。
(付記13)
前記第2の内層配線は、前記第4のビアの間を通過し、
前記第4の内層配線は、前記第2のビアの間を通過する
付記12に記載の配線基板。
(付記14)
前記第2のビアと前記第4のビアの間に設けられ、グランド電位が印加されるグランドビアを更に含む
付記11から付記13のいずれか1つに記載の配線基板。
(付記15)
前記第1の内層配線、前記第2の内層配線、前記第3の内層配線および前記第4の内層配線は、同じ層に設けられている
付記11から付記14のいずれか1つに記載の配線基板。
1〜8 差動伝送線路
11〜18 表層配線
21〜28 内層配線
31〜38 信号ビア
101〜103 配線基板
120 基材
C キャパシタ
GV グランドビア
G1〜G5 グランドプレーン

Claims (7)

  1. 基材の表面に設けられ、第1の方向に伸びる第1の表層配線と、
    前記基材の表面に設けられ、前記第1の方向において前記第1の表層配線に隣接し且つ前記第1の方向に伸びる第2の表層配線と、
    前記基材の表面に設けられ、前記第1の方向と交差する第2の方向において前記第1の表層配線に隣接し且つ前記第1の方向に伸びる第3の表層配線と、
    前記第1の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第1のビアと、
    前記第2の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第2のビアと、
    前記第3の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第3のビアと、
    前記第1のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第1の内層配線と、
    前記第2のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第2の内層配線と、
    前記第3のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第3の内層配線と、
    を含む配線基板。
  2. 前記第3の表層配線および前記第3のビアの各々は、前記第1の表層配線および前記第1のビアの各々に対し、前記第1の方向に平行移動した位置に対応する位置に設けられている
    請求項1に記載の配線基板。
  3. 前記第1の内層配線は、前記第3のビアの間を通過し、
    前記第3の内層配線は、前記第1のビアの間を通過する
    請求項2に記載の配線基板。
  4. 前記第1のビアと前記第2のビアの間に設けられ、グランド電位が印加されるグランドビアを更に含む
    請求項1から請求項3のいずれか1項に記載の配線基板。
  5. 前記第1の内層配線、前記第2の内層配線および前記第3の内層配線は、同じ層に設けられている
    請求項1から請求項4のいずれか1項に記載の配線基板。
  6. 前記基材の内部において、前記第2の方向に伸び、前記第1のビアの間および前記第3のビアの間を通過する、前記第1乃至第3の内層配線とは異なる内層配線を更に含む
    請求項1から請求項5のいずれか1項に記載の配線基板。
  7. 前記基材の表面に設けられ、前記第1の方向において前記第3の表層配線に隣接するとともに前記第2の方向において前記第2の表層配線に隣接し且つ前記第1の方向に伸びる第4の表層配線と、
    前記第4の表層配線の一方の端部と他方の端部にそれぞれ接続され且つ前記基材を貫通する第4のビアと、
    前記第4のビアの各々に接続され、前記基材の内部において前記第2の方向に伸びる第4の内層配線と、
    を更に含む請求項1から請求項6のいずれか1項に記載の配線基板。
JP2016091756A 2016-04-28 2016-04-28 配線基板 Pending JP2017199879A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016091756A JP2017199879A (ja) 2016-04-28 2016-04-28 配線基板
US15/465,150 US10057977B2 (en) 2016-04-28 2017-03-21 Wiring board and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016091756A JP2017199879A (ja) 2016-04-28 2016-04-28 配線基板

Publications (1)

Publication Number Publication Date
JP2017199879A true JP2017199879A (ja) 2017-11-02

Family

ID=60157612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016091756A Pending JP2017199879A (ja) 2016-04-28 2016-04-28 配線基板

Country Status (2)

Country Link
US (1) US10057977B2 (ja)
JP (1) JP2017199879A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020260998A1 (en) * 2019-06-28 2020-12-30 3M Innovative Properties Company Multilayer circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832498A (ja) * 1981-08-20 1983-02-25 株式会社日立製作所 多層配線基板
JP2004095614A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 多層基板及び半導体装置
JP2009182065A (ja) * 2008-01-30 2009-08-13 Suzuka Fuji Xerox Co Ltd プリント配線基板
US20130228366A1 (en) * 2012-03-02 2013-09-05 Sae Magnetics (H.K.) Ltd. Printed circuit board

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229256A (ja) 1997-02-14 1998-08-25 Ngk Spark Plug Co Ltd 回路基板
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board
US7679005B2 (en) * 2005-03-23 2010-03-16 Endicott Interconnect Technologies, Inc. Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
US7580240B2 (en) * 2005-11-24 2009-08-25 Ngk Spark Plug Co., Ltd. Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
DE102006050882A1 (de) * 2006-10-27 2008-05-08 Qimonda Ag Platine, insbesondere für ein Speichermodul, Speichermodul, Speichermodul-System, und Verfahren zur Herstellung einer Platine, insbesondere für ein Speichermodul
JP4492690B2 (ja) 2007-12-07 2010-06-30 Tdk株式会社 貫通コンデンサの実装構造
JP2010212439A (ja) 2009-03-10 2010-09-24 Sumitomo Bakelite Co Ltd 回路基板
EP2427825A1 (en) * 2009-05-07 2012-03-14 Rambus Inc. Configurable, power supply voltage referenced single-ended signaling with esd protection
JP5320345B2 (ja) * 2010-06-09 2013-10-23 株式会社村田製作所 配線基板
KR20140008745A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치
US9241400B2 (en) * 2013-08-23 2016-01-19 Seagate Technology Llc Windowed reference planes for embedded conductors
JP6614903B2 (ja) * 2014-11-04 2019-12-04 キヤノン株式会社 プリント回路板及びプリント配線板
JP2017069513A (ja) * 2015-10-02 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832498A (ja) * 1981-08-20 1983-02-25 株式会社日立製作所 多層配線基板
JP2004095614A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 多層基板及び半導体装置
JP2009182065A (ja) * 2008-01-30 2009-08-13 Suzuka Fuji Xerox Co Ltd プリント配線基板
US20130228366A1 (en) * 2012-03-02 2013-09-05 Sae Magnetics (H.K.) Ltd. Printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020260998A1 (en) * 2019-06-28 2020-12-30 3M Innovative Properties Company Multilayer circuit board

Also Published As

Publication number Publication date
US10057977B2 (en) 2018-08-21
US20170318667A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
US9674941B2 (en) Printed circuit board for mobile platforms
EP2654387B1 (en) Printed circuit board
JP5352019B1 (ja) 多層回路基板及び高周波回路モジュール
JP5860917B2 (ja) プリント配線板
US20120247825A1 (en) Printed circuit board
US20100200276A1 (en) Implementations of twisted differential pairs on a circuit board
JP2016219553A (ja) 回路基板
JP6671551B1 (ja) 多層プリント基板
JP2007520888A (ja) 回路基板のための経路指定密度を増大する方法及びそのような回路基板
JP2017199879A (ja) 配線基板
JP5610099B2 (ja) 高周波スイッチモジュール
WO2022071235A1 (ja) 回路モジュール
JP6187011B2 (ja) プリント回路基板
JP4964090B2 (ja) 差動信号伝送用配線基板
WO2012153835A1 (ja) プリント配線基板
JP6734911B2 (ja) 回路基板及びそれを備えるケーブルハーネス
JP6425632B2 (ja) プリント基板
CN218975444U (zh) 电子器件
US9560743B2 (en) Multilayer circuit substrate having core layer with through-hole
JP7226899B2 (ja) 電子機器及び配線基板
CN117678327A (zh) 半导体芯片封装
US20070138645A1 (en) Semiconductor integrated circuit and semiconductor device having multilayer interconnection
JP5705601B2 (ja) 分岐コネクタ
KR100632733B1 (ko) 인쇄회로기판
JP2013004830A (ja) プリント配線基板およびプリント配線基板のビア配列方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200623