TWI835074B - 電路板及其製作方法與電子裝置 - Google Patents
電路板及其製作方法與電子裝置 Download PDFInfo
- Publication number
- TWI835074B TWI835074B TW111106293A TW111106293A TWI835074B TW I835074 B TWI835074 B TW I835074B TW 111106293 A TW111106293 A TW 111106293A TW 111106293 A TW111106293 A TW 111106293A TW I835074 B TWI835074 B TW I835074B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- substrate
- circuit
- base material
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims abstract description 124
- 239000010410 layer Substances 0.000 claims description 518
- 239000000463 material Substances 0.000 claims description 141
- 239000004020 conductor Substances 0.000 claims description 64
- 239000012792 core layer Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 230000001568 sexual effect Effects 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 description 8
- 238000005553 drilling Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Abstract
一種電路板,包括一第一基材、一第二基材、一第三基
材、多個導電結構以及一導通孔結構。第二基材配置於第一基材與第三基材之間。第三基材具有一開口且包括一第一介電層、一第二介電層及一第三介電層。開口貫穿第一介電層及第二介電層,而第三介電層填滿開口。導通孔結構貫穿第一基材、第二基材、第三基材的第三介電層,且電性連接第一基材與第三基材,而定義出一訊號路徑。第一基材、第二基材以及第三基材透過導電結構電性連接而定義出一接地路徑,其中接地路徑環繞訊號路徑。
Description
本發明是有關於一種基板結構及其製作方法,且特別是有關於一種電路板及其製作方法與採用此電路板的電子裝置。
在現有電路板中,同軸穿孔(coaxial via)的設計在內部導體層與外部導體層之間需要有一層或一層以上的絕緣層來作阻絕,其中形成絕緣層的方式是透過壓合增層的方式來達成。因此在同軸穿孔的兩端會有阻抗不匹配且會出現電磁干擾(electromagnetic interference,EMI)屏蔽缺口,進而影響高頻訊號完整性。此外,在同軸穿孔的設計中,訊號路徑的兩端分別接地路徑的兩端位於不同平面上,且無法減少雜訊干擾。
本發明提供一種電路板,其具有良好的訊號迴路,可具有較佳的訊號完整性。
本發明還提供一種電路板的製作方法,用以製作上述的
電路板。
本發明更提供一種電子裝置,其包括上述的電路板,具有較佳的電磁干擾(EMI)屏蔽及阻抗匹配效果,可提升訊號傳輸可靠度。
本發明的電路板,包括一第一基材、一第二基材、一第三基材、多個導電結構以及一導通孔結構。第二基材配置於第一基材與第三基材之間。第三基材具有一開口且包括一第一介電層、一第二介電層及一第三介電層。開口貫穿第一介電層及第二介電層,而第三介電層填滿開口。導通孔結構貫穿第一基材、第二基材、第三基材的第三介電層,且電性連接第一基材與第三基材,而定義出一訊號路徑。第一基材、第二基材以及第三基材透過導電結構電性連接而定義出一接地路徑,其中接地路徑環繞訊號路徑。
在本發明的一實施例中,上述的導電結構包括多個第一導通孔、多個導電柱以及一導電連接層。第一基材包括一核心層、一第一外部線路層、一第一線路層以及第一導通孔。第一外部線路層與第一線路層分別配置於核心層的相對兩側。第一導通孔貫穿核心層且電性連接第一外部線路層與第一線路層。第二基材包括一基底以及貫穿基底的導電柱。第三基材更包括一第二線路層、一第三線路層、一第二外部線路層、多個第二導通孔以及導電連接層。第二線路層與第三線路層位於第一介電層的相對兩側,而第二介電層覆蓋第三線路層且位於第三線路層與第二外部
線路層之間。第二導通孔貫穿第二介電層且電性連接第二外部線路層與第三線路層。導電連接層覆蓋開口的內壁且連接第二線路層、第三線路層及第二外部線路層。導通孔結構包括一貫孔以及一導電材料。貫孔貫穿第一基材的核心層、第二基材的基底、第三基材的第三介電層。導電材料覆蓋貫孔的內壁且電性連接第一外部線路層與第二外部線路層。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路。第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導電材料以及第二訊號線路定義出訊號路徑。第一接地線路、第一導通孔、第一線路層、導電柱、第二線路層、導電連接層以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述的電路板還包括一第四介電層,填滿貫孔。第四介電層彼此相對的一第一表面與一第二表面分別切齊於第一外部線路層的一上表面與第二外部線路層的一下表面。
在本發明的一實施例中,上述的電路板還包括一罩蓋層,配置於第一外部線路層的上表面、第二外部線路層的下表面以及第四介電層的第一表面與第二表面上。
本發明的電路板的製作方法,其包括以下步驟。提供一第一基材、一第二基材以及一第三基材。第三基材具有一開口且包括一第一介電層、一第二介電層及一第三介電層。開口貫穿第
一介電層及第二介電層,而第三介電層填滿開口。壓合第一基材、第二基材以及第三基材,以使第二基材位於第一基材與第三基材之間。形成多個導電結構,以使而第一基材、第二基材以及第三基材透過導電結構電性連接而定義出一接地路徑。形成一導通孔結構,以貫穿第一基材、第二基材以及第三基材的第三介電層。導通孔結構電性連接第一基材與第三基材而定義出一訊號路徑,且接地路徑環繞訊號路徑。
在本發明的一實施例中,上述提供第一基材、第二基材以及第三基材的步驟,包括提供第一基材。第一基材包括一核心層、一第一導電層、一第一線路層。第一導電層與第一線路層分別配置於核心層的相對兩側。提供第二基材。第二基材包括一基底以及貫穿基底的多個導電柱。提供第三基材。第三基材更包括一第二線路層、一第三線路層、一第二導電層以及一導電連接層。第二線路層與第三線路層位於第一介電層的相對兩側。第二介電層覆蓋第三線路層且位於第三線路層與第二導電層之間。導電連接層覆蓋開口的內壁且連接第二線路層、第三線路層及第二導電層。
在本發明的一實施例中,上述於導電結構包括多個第一導通孔、導電柱以及導電連接層。
在本發明的一實施例中,上述形成導電結構的第一導通孔與導通孔結構的步驟,包括:形成多個第一盲孔、多個第二盲孔以及一貫孔。第一盲孔從第一導電層延伸至第一線路層,而第
二盲孔從第二導電層延伸至第三線路層。貫孔貫穿第一基材的核心層、第二基材的基底以及第三基材的第三介電層。形成一導電材料層,以填滿第一盲孔與第二盲孔,且延伸覆蓋第一導電層、第二導電層以及貫孔的內壁。填滿第一盲孔的導電材料層定義出第一導通孔。填滿第二盲孔的導電材料層定義出多個第二導通孔。圖案化導電材料層、第一導電層以及第二導電層,而形成一第一外部線路層、一第二外部線路層以及覆蓋貫孔的內壁且電性連接第一外部線路層與第二外部線路層的一導電材料。第一外部線路層位於第一基材的核心層上。第二外部線路層位於第三基材的第二介電層上。貫孔及導電材料定義出導通孔結構。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路。第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導電材料以及第二訊號線路定義出訊號路徑。第一接地線路、第一導通孔、第一線路層、導電柱、第二線路層、導電連接層以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述的電路板的製作方法,更包括形成導電材料層之後,且圖案化導電材料層、第一導電層以及第二導電層之前,填充一第四介電層於貫孔內。第四介電層填滿貫孔,且第四介電層彼此相對的一第一表面與一第二表面分別切齊於導電材料層的一上表面與一下表面。
在本發明的一實施例中,上述的電路板的製作方法,更
包括填充第四介電層於貫孔內之後,且圖案化導電材料層、第一導電層以及第二導電層之前,形成一金屬層於導電材料層上。金屬層覆蓋導電材料層的上表面與下表面以及第四介電層的第一表面與第二表面。圖案化導電材料層、第一導電層以及第二導電層時,同時圖案化金屬層,而同時形成一罩蓋層。罩蓋層覆蓋第一外部線路層、第二外部線路層以及第四介電層的第一表面與第二表面。
本發明的電子裝置,其包括一電路板以及一電子元件。電路板包括一第一基材、一第二基材、一第三基材、多個導電結構以及一導通孔結構。第二基材配置於第一基材與第三基材之間。第三基材具有一開口且包括一第一介電層、一第二介電層及一第三介電層。開口貫穿第一介電層及第二介電層,而第三介電層填滿開口。導通孔結構貫穿第一基材、第二基材、第三基材的第三介電層,且電性連接第一基材與第三基材,而定義出一訊號路徑。第一基材、第二基材以及第三基材透過導電結構電性連接而定義出一接地路徑,其中接地路徑環繞訊號路徑。電子元件電性連接電路板。
在本發明的一實施例中,上述的電子裝置還包括多個連接件,配置於電路板的第三基材與電子元件之間。電子元件透過連接件與電路板電性連接。
基於上述,在本發明的電路板的設計中,導通孔結構貫穿第一基材、第二基材及第三基材的第三介電層,且電性連接第
一基材與第三基材而定義出訊號路徑,而第一基材、第二基材以及第三基材透過導電結構電性連接而定義出接地路徑,其中接地路徑環繞訊號路徑。藉此,可形成良好的高頻高速訊號迴路,且後續在積體電路與天線的應用上,亦可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
10a、10b、10c:電子裝置
100a、100b、100c:電路板
110、110a:第一基材
112:核心層
114:第一導電層
116:第一線路層
118:第一導通孔
120:第二基材
122:基底
124:導電柱
130、130a:第三基材
131:第一介電層
132:第二線路層
133:第二介電層
134:第三線路層
135:第三介電層
136:第二導電層
137:開口
138:導電連接層
139:第二導通孔
140:導電材料層
141:上表面
143:下表面
145:導電材料
150:導通孔結構
160:第四介電層
161:第一表面
163:第二表面
170:金屬層
175:罩蓋層
200:電子元件
210:接墊
300:連接件
C1:第一外部線路層
C11:第一訊號線路
C12:第一接地線路
C2:第二外部線路層
C21:第二訊號線路
C22:第二接地線路
L1:訊號路徑
L2:接地路徑
H1:第一盲孔
H2:第二盲孔
T:貫孔
圖1A至圖1E是依照本發明的一實施例的一種電路板的製作方法的剖面示意圖。
圖1F是圖1E的電路板的俯視示意圖。
圖2A至圖2B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖3A至圖3B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖4是依照本發明的一實施例的一種電子裝置的剖面示意圖。
圖5是依照本發明的另一實施例的一種電子裝置的剖面示意圖。
圖6是依照本發明的另一實施例的一種電子裝置的剖面示意圖。
圖1A至圖1E是依照本發明的一實施例的一種電路板的製作方法的剖面示意圖。圖1F是圖1E的電路板的俯視示意圖。關於本實施例的電路板的製作方法,首先,請同時參考圖1A,提供一第一基材110、一第二基材120以及一第三基材130。
詳細來說,在本實施例中,第一基材110包括一核心層112、一第一導電層114以及一第一線路層116。第一導電層114與第一線路層116分別配置於核心層112的相對兩側,其中第一導電層114未圖案化,且完全覆蓋核心層112的一側表面,而第一線路層116暴露出核心層112的部分另一側表面。此處,核心層112的材質例如是介電材料,其中核心層112的介電常數(Dielectric Constant,Dk)例如是介於2到3.5之間,而核心層112的介電損耗(Dissipation Factor,Df)例如是小於0.006,而第一導電層114與第一線路層116的材質例如是銅,但不以此為限。
第二基材120包括一基底122以及貫穿基底122的多個導電柱124。提供第二基材120的步驟包括先提供基底122,其中基底122於此時處於一B階段狀態,意即尚未完全固化。接著,可於基底122的相對兩側貼附離型膜,其中離型膜的材質如是聚酯聚合物(PET)。之後,對基底122進行鑽孔程序,而形成通孔,
其中鑽孔程序例如是雷射鑽孔或機械鑽孔,但不以此為限。最後,以印刷(printing)或注入(injection)的方式,於通孔內填充導電膠材,而形成導電柱124。之後,移除貼附在基底122相對兩側的離型膜,而使導電柱124的相對兩表面分別突出於基底122的相對兩表面,而完成第二基材120的製作。
第三基材130包括具有一開口137且包括一第一介電層131、一第二介電層133、一第三介電層135、一第二線路層132、一第三線路層134、一第二導電層136以及一導電連接層138。第三基材130的第二線路層132與第三線路層134位於第一介電層131的相對兩側。第二介電層133覆蓋第三線路層134且位於第三線路層134與第二導電層136之間。開口137貫穿第一介電層131及第二介電層133,而第三介電層135填滿開口137。導電連接層138覆蓋開口137的內壁且連接第二線路層132、第三線路層134及第二導電層136。此處,第一介電層131的介電常數(Dk)例如是介於2.4至4.0之間,而第一介電層131的介電損耗(Df)例如是小於0.02。第二介電層133的介電常數(Dk)例如是介於2.0至3.5之間,而第二介電層133的介電損耗(Df)例如是小於0.008。第三介電層135的介電常數(Dk)例如是介於2.1至5.0之間,而第三介電層135的介電損耗(Df)例如是小於0.025。
進一步來說,提供第三基材130的步驟包括先提供第一介電層131以及配置於第一介電層131相對兩側的兩導電層,其中兩導電層完全覆蓋第一介電層131的相對兩側。接著,對兩導
電層進行圖案化程序,而形成第二線路層132以及第三線路層134。接著,提供第二介電層133及配置於第二介電層133上的第二導電層136,並將第二介電層133壓合於第三線路層134上,而使第二介電層133位於第三線路層134與第二導電層136之間。此時,第二導電層136未圖案化,且完全覆蓋第二介電層133相對遠離第一介電層131的一側。接著,形成開口137以貫穿第二線路層132、第一介電層131、第三線路層134、第二介電層133以及第二導電層136。之後,形成導電連接層138於開口137的內壁,其中導電連接層138電性連接第二線路層132、第三線路層134以及第二導電層136。最後,進行塞孔(plugging)程序,填充第三介電層135於開口137內,其中第三介電層135填滿開口137,而完成第三基材130的製作。
接著,請參考圖1B,壓合第一基材110、第二基材120以及第三基材130,以使第二基材120位於第一基材110與第三基材130之間。此處,由於採用是熱壓合的製程,因此此時的第二基材120的基底122會由原來的B階段狀態轉變成一C階段狀態,意即呈現完全固化狀態,而使第一基材110與第三基材130連接固定在第二基材120上。第二基材120的導電柱124因抵接第一線路層116與第二線路層132而產生變形,且導電柱124電性連接第一基材110的第一線路層116與第三基材130的第二線路層132。
接著,請參考圖1C,形成多個第一盲孔H1、多個第二盲
孔H2以及一貫孔T。第一盲孔H1從第一導電層114延伸至第一線路層116,而第二盲孔H2從第二導電層136延伸至第三線路層134。貫孔T貫穿第一基材110的第一導電層114與核心層112、第二基材120的基底122以及第三基材130的第三介電層135。此處,形成第一盲孔H1與第二盲孔H2的方式例如是雷射鑽孔,而形成貫孔T的方式例如是機械鑽孔,但不以此為限。
之後,請參考圖1D,形成一導電材料層140,以填滿第一盲孔H1與第二盲孔H2,且延伸覆蓋第一導電層114、第二導電層136以及貫孔T的內壁。此時,填滿第一盲孔H1的導電材料層140定義出導電結構的多個第一導通孔118。填滿第二盲孔H2的導電材料層140定義出導電結構的多個第二導通孔139。此處,形成導電材料層140的方法例如是化學鍍法(Electroless plating)或電鍍法(electrolytic plating process),而導電材料層140例如是銅,但不以此為限。
最後,請同時參考圖1D以及圖1E,透過微影製程,以圖案化導電材料層140、第一導電層114以及第二導電層136,而形成一第一外部線路層C1、一第二外部線路層C2以及覆蓋貫孔T的內壁且電性連接第一外部線路層C1與第二外部線路層C2的一導電材料145。第一外部線路層C1位於第一基材110的核心層112上。第二外部線路層C2位於第三基材130的第二介電層133上。貫孔T及導電材料145定義出導通孔結構150。
於此,已形成導電結構(即第一導通孔118、導電柱124、
導電連接層138),以使而第一基材110、第二基材120以及第三基材130透過導電結構電性連接而定義出一接地路徑L2。已形成導通孔結構150,以貫穿第一基材110、第二基材120以及第三基材130的第三介電層135,其中導通孔結構150電性連接第一基材110與第三基材130而定義出訊號路徑L1,且接地路徑L2環繞訊號路徑L1。更進一步來說,第一外部線路層C1包括一第一訊號線路C11與一第一接地線路C12。第二外部線路層C2包括一第二訊號線路C21與一第二接地線路C22。第一訊號線路C11、導電材料145以及第二訊號線路C21定義出訊號路徑L1。第一接地線路C12、第一導通孔118、第一線路層116、導電柱124、第二線路層132、導電連接層138以及第二接地線路C22定義出接地路徑L2。至此,已完成電路板100a的製作。
在結構上,請同時參考圖1E以及圖1F,電路板100a包括第一基材110a、第二基材120、第三基材130a、導電結構以及導通孔結構150。第二基材120配置於第一基材110a與第三基材130a之間。第三基材130a具有開口137且包括第一介電層131、第二介電層133及第三介電層135。開口137貫穿第一介電層131及第二介電層133,而第三介電層135填滿開口137。導通孔結構150貫穿第一基材110a、第二基材120、第三基材130a的第三介電層135,且電性連接第一基材110a與第三基材130a,而定義出訊號路徑L1。第一基材110a、第二基材120以及第三基材130a透過導電結構電性連接而定義出接地路徑L2,其中接地路徑L2
環繞訊號路徑L1。
詳細來說,在本實施例中,導電結構包括第一導通孔118、導電柱124以及導電連接層138。第一基材110a包括核心層112、第一外部線路層C1、第一線路層116以及第一導通孔118。第一外部線路層C1與第一線路層116分別配置於核心層112的相對兩側。第一導通孔118貫穿核心層112且電性連接第一外部線路層C1與第一線路層116。第二基材120包括基底122以及貫穿基底122的導電柱124。第三基材130a更包括第二線路層132、第三線路層134、第二外部線路層C2、第二導通孔139以及導電連接層138。第二線路層132與第三線路層134位於第一介電層131的相對兩側,而第二介電層133覆蓋第三線路層134且位於第三線路層134與第二外部線路層C2之間。第二導通孔139貫穿第二介電層133且電性連接第二外部線路層C2與第三線路層134。導電連接層138覆蓋開口137的內壁且連接第二線路層132、第三線路層134及第二外部線路層C2。導通孔結構150包括貫孔T以及導電材料145。貫孔T貫穿第一基材110a的核心層112、第二基材120的基底122、第三基材130a的第三介電層135。導電材料145覆蓋貫孔T的內壁且電性連接第一外部線路層C1與第二外部線路層C2。
此處,第一外部線路層C1包括第一訊號線路C11與第一接地線路C12。第二外部線路層C2包括第二訊號線路C21與第二接地線路C22。第一訊號線路C11、導電材料145以及第二訊號線
路C21定義出訊號路徑L1。第一接地線路C12、第一導通孔118、第一線路層116、導電柱124、第二線路層132、導電連接層138以及第二接地線路C22定義出接地路徑L2。由於訊號路徑L1被接地路徑L2所環繞且呈封閉性包圍,因此可形成良好的高頻高速迴路。再者,第一導通孔118、導電柱124以及導電連接層138的設置可將屏蔽缺口補起來而形成完整的屏蔽,意即為閉環式屏蔽曲面(closed shielding surface),無電磁屏蔽(EMI)缺口區段,藉此可有效的降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度及高頻訊號完整性。此外,由於第一外部線路層C1的第一訊號線路C11與第一接地線路C12是位於同一平面上,因此可具有較佳的共平面性(co-planar),平坦度較佳,因此後續進行封裝作業時,不會損壞或傷害到元件(如晶片),可具有較高的產品良率與結構可靠度。
簡言之,本實例由第一訊號線路C11、導電材料145以及第二訊號線路C21所定義出的訊號路徑L1被由第一接地線路C12、第一導通孔118、第一線路層116、導電柱124、第二線路層132、導電連接層138以及第二接地線路C22所定義出的接地路徑L2環繞包圍住。意即,可傳輸5G等高頻高速訊號的訊號路徑L1的周圍設置封閉性佳的接地路徑L2,藉此可形成良好的高頻高速迴路,而使得本實施例的電路板100a可具有較佳的訊號完整性。此處,所述的高頻是指頻率大於1GHz;而所述的高速是指資料傳輸的速度大於100Mbps。一般皆知,高頻電路講求的是傳輸訊號
的速度與品質,而影響這兩項的主要因素是傳輸材料的電氣特性,即材料介電常數(Dk)與介電損耗(Df)。藉由降低基材的介電常數和介電損耗,可有效地縮短訊號延遲(Signal Propagation Delay Time),並可提高訊號傳輸速率與減少訊號傳輸損失(Signal Transmission Loss)。
再者,本實施例所提供的第二基材120為線路板完成品,而第一基材110與第三基材130則屬於線路板的半成品,且以壓合的方式將第一基材110、第二基材120以及第三基材130整合在一起。因此相較於現有技術中以壓合絕緣層的增層法方式來阻絕同軸穿孔的內部導體層與外部導體層而言,本實施例的電路板100a的製作方法除了可避免產生阻抗不匹配而影響高頻訊號的完整性的問題之外,亦可具有製程簡單且節省成本的優勢。此外,本實施例的第一導通孔118、導電柱124、第二導通孔139沒有位於同一軸線上,因此可改善疊孔的熱應力可靠度不佳的問題。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,下述實施例不再重複贅述。
圖2A至圖2B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請先參考圖1D以及圖2A,本實施例的電路板100b的製作方法與上述的電路板100a的製作方法相似,兩者差異在於:在圖1D形成導電材料層140的步
驟之後,填充一第四介電層160於貫孔T內。第四介電層160填滿貫孔T,且第四介電層160彼此相對的一第一表面161與一第二表面163分別切齊於導電材料層140的一上表面141與一下表面143。此處,第四介電層160的介電常數(Dk)例如是介於2.0至4.8之間,而第四介電層160的介電損耗(Df)例如是小於0.021。
之後,請同時參考圖2A與圖2B,透過微影製程,以圖案化導電材料層140、第一導電層114以及第二導電層136,而形成第一外部線路層C1、第二外部線路層C2以及覆蓋貫孔T的內壁且電性連接第一外部線路層C1與第二外部線路層C2的導電材料145。第一外部線路層C1位於第一基材110的核心層112上。第二外部線路層C2位於第三基材130的第二介電層133上。貫孔T及導電材料145定義出導通孔結構150。至此,已完成電路板100b的製作。
圖3A至圖3B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請先參考圖2A以及圖3A,本實施例的電路板100c的製作方法與上述的電路板100b的製作方法相似,兩者差異在於:在圖2A填充第四介電層160於貫孔T內的步驟之後,請參考圖3A,形成一金屬層170於導電材料層140上。金屬層170覆蓋導電材料層140的上表面141與下表面143以及第四介電層160的第一表面161與第二表面163。此處,形成金屬層170的方法例如是化學鍍法(Electroless plating)或電鍍法(electrolytic plating process),而金屬層170例如是銅,
但不以此為限。
之後,請同時參考圖3A與圖3B,透過微影製程,以圖案化金屬層170、導電材料層140、第一導電層114以及第二導電層136,而形成第一外部線路層C1、第二外部線路層C2、覆蓋貫孔T的內壁且電性連接第一外部線路層C1與第二外部線路層C2的導電材料145以及一罩蓋層175。第一外部線路層C1位於第一基材110的核心層112上。第二外部線路層C2位於第三基材130的第二介電層133上。貫孔T及導電材料145定義出導通孔結構150。罩蓋層175覆蓋第一外部線路層C1、第二外部線路層C2以及第四介電層160的第一表面161與第二表面163。至此,已完成電路板100c的製作。
圖4是依照本發明的一實施例的一種電子裝置的剖面示意圖。請參考圖4,在本實施例中,電子裝置10a包括上述例如是圖1E的電路板100a以及一電子元件200,其中電子元件200電性連接電路板100a,且電子元件200包括多個接墊210。此外,本實施例的電子裝置10a還包括多個連接件300,配置於電路板100a的第三基材130a的第二外部線路層C2與電子元件200之間,其中電子元件200透過連接件300與電路板100a電性連接。此處,連接件300例如是銲球,但不以此為限。在應用上,可在電路板100a相對於電子元件200的另一側上設置天線結構,並使天線結構與電路板100a電性連接。在積體電路與天線的應用上,本實施例的電路板100a可解決同一平面訊號干擾的問題,可降低訊號能
量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
圖5是依照本發明的另一實施例的一種電子裝置的剖面示意圖。請參考圖5,在本實施例中,電子裝置10b包括上述例如是圖2B的電路板100b以及一電子元件200,其中電子元件200電性連接電路板100b,且電子元件200包括多個接墊210。此外,本實施例的電子裝置10b還包括多個連接件300,配置於電路板100b的第三基材130a的第二外部線路層C2與電子元件200之間,其中電子元件200透過連接件300與電路板100b電性連接。此處,連接件300例如是銲球,但不以此為限。在應用上,可在電路板100b相對於電子元件200的另一側上設置天線結構,並使天線結構與電路板100b電性連接。在積體電路與天線的應用上,本實施例的電路板100b可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
圖6是依照本發明的另一實施例的一種電子裝置的剖面示意圖。請參考圖6,在本實施例中,電子裝置10c包括上述例如是圖3B的電路板100c以及一電子元件200,其中電子元件200電性連接電路板100c,且電子元件200包括多個接墊210。此外,本實施例的電子裝置10c還包括多個連接件300,配置於電路板100c的罩蓋層175與電子元件200之間,其中電子元件200透過連接件300與電路板100c電性連接。此處,連接件300例如是銲球,但不以此為限。在應用上,可在電路板100c相對於電子元件200的另一側上設置天線結構,並使天線結構與電路板100c電性
連接。在積體電路與天線的應用上,本實施例的電路板100c可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
綜上所述,在本發明的電路板的設計中,導通孔結構貫穿第一基材、第二基材及第三基材的第三介電層,且電性連接第一基材與第三基材而定義出訊號路徑,而第一基材、第二基材以及第三基材透過導電結構電性連接而定義出接地路徑,其中接地路徑環繞訊號路徑。藉此,可形成良好的高頻高速訊號迴路,且後續在積體電路與天線的應用上,亦可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a:電路板
110a:第一基材
112:核心層
116:第一線路層
118:第一導通孔
120:第二基材
122:基底
124:導電柱
130a:第三基材
131:第一介電層
132:第二線路層
133:第二介電層
134:第三線路層
135:第三介電層
137:開口
138:導電連接層
139:第二導通孔
145:導電材料
150:導通孔結構
C1:第一外部線路層
C11:第一訊號線路
C12:第一接地線路
C2:第二外部線路層
C21:第二訊號線路
C22:第二接地線路
L1:訊號路徑
L2:接地路徑
T:貫孔
Claims (12)
- 一種電路板,包括一第一基材、一第二基材、一第三基材、多個導電結構、一導通孔結構、一第四介電層以及一罩蓋層,其中該第一基材包括一第一外部線路層;該第二基材配置於該第一基材與該第三基材之間;該第三基材具有一開口且包括一第二外部線路層、一第一介電層、一第二介電層及一第三介電層,該開口貫穿該第一介電層及該第二介電層,而該第三介電層填滿該開口;該導通孔結構包括貫穿該第一基材、該第二基材、該第三基材的該第三介電層的一貫孔,且該導通孔結構電性連接該第一基材與該第三基材,而定義出一訊號路徑;該第一基材、該第二基材以及該第三基材透過該些導電結構電性連接而定義出一接地路徑,其中該接地路徑環繞該訊號路徑;該第四介電層填滿該貫孔,其中該第四介電層彼此相對的一第一表面與一第二表面分別切齊於該第一外部線路層的一上表面與該第二外部線路層的一下表面;以及該罩蓋層配置於該第一外部線路層的該上表面、該第二外部線路層的該下表面以及該第四介電層的該第一表面與該第二表面上。
- 如請求項1所述的電路板,其中該些導電結構包括多個第一導通孔、多個導電柱以及一導電連接層; 該第一基材更包括一核心層、一第一線路層以及該些第一導通孔,該第一外部線路層與該第一線路層分別配置於該核心層的相對兩側,該些第一導通孔貫穿該核心層且電性連接該第一外部線路層與該第一線路層;該第二基材包括一基底以及貫穿該基底的該些導電柱;以及該第三基材更包括一第二線路層、一第三線路層、多個第二導通孔以及該導電連接層,該第二線路層與該第三線路層位於該第一介電層的相對兩側,而該第二介電層覆蓋該第三線路層且位於該第三線路層與該第二外部線路層之間,該些第二導通孔貫穿該第二介電層且電性連接該第二外部線路層與該第三線路層,而該導電連接層覆蓋該開口的內壁且連接該第二線路層、該第三線路層及該第二外部線路層;以及該導通孔結構更包括一導電材料,該貫孔貫穿該第一基材的該核心層、該第二基材的該基底、該第三基材的該第三介電層,而該導電材料覆蓋該貫孔的內壁且電性連接該第一外部線路層與該第二外部線路層。
- 如請求項2所述的電路板,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導電材料以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些第一導通孔、該第一線路層、該些導電柱、該第二線路層、該導電連接層以及該第二接地線路定義出該接地路徑。
- 一種電路板的製作方法,包括:提供一第一基材、一第二基材以及一第三基材,其中該第一基材包括一第一外部線路層,該第三基材具有一開口且包括一第二外部線路層、一第一介電層、一第二介電層及一第三介電層,該開口貫穿該第一介電層及該第二介電層,而該第三介電層填滿該開口;壓合該第一基材、該第二基材以及該第三基材,以使該第二基材位於該第一基材與該第三基材之間;形成多個導電結構,以使而該第一基材、該第二基材以及該第三基材透過該些導電結構電性連接而定義出一接地路徑;形成一導通孔結構,該導通孔結構包括貫穿該第一基材、該第二基材以及該第三基材的該第三介電層的一貫孔,其中該導通孔結構電性連接該第一基材與該第三基材而定義出一訊號路徑,且該接地路徑環繞該訊號路徑;填充一第四介電層於該貫孔內,該第四介電層填滿該貫孔,且該第四介電層彼此相對的一第一表面與一第二表面分別切齊於該第一外部線路層的一上表面與該第二外部線路層的一下表面;以及形成一罩蓋層覆蓋於該第一外部線路層的該上表面、該第二外部線路層的該下表面以及該第四介電層的該第一表面與該第二表面上。
- 如請求項4所述的電路板的製作方法,其中提供該第一基材、該第二基材以及該第三基材的步驟,包括:提供該第一基材,該第一基材包括一核心層、一第一導電層、一第一線路層,該第一導電層與該第一線路層分別配置於該核心層的相對兩側;提供該第二基材,該第二基材包括一基底以及貫穿該基底的多個導電柱;以及提供該第三基材,該第三基材更包括一第二線路層、一第三線路層、一第二導電層以及一導電連接層,該第二線路層與該第三線路層位於該第一介電層的相對兩側,而該第二介電層覆蓋該第三線路層且位於該第三線路層與該第二導電層之間,而該導電連接層覆蓋該開口的內壁且連接該第二線路層、該第三線路層及該第二導電層。
- 如請求項5所述的電路板的製作方法,其中該些導電結構包括多個第一導通孔、該些導電柱以及該導電連接層。
- 如請求項6所述的電路板的製作方法,其中形成該些導電結構的該些第一導通孔與該導通孔結構的步驟,包括:形成多個第一盲孔、多個第二盲孔以及該貫孔,其中該些第一盲孔從該第一導電層延伸至該第一線路層,而該些第二盲孔從該第二導電層延伸至該第三線路層,該貫孔貫穿該第一基材的該核心層、該第二基材的該基底以及該第三基材的該第三介電層; 形成一導電材料層,以填滿該些第一盲孔與該些第二盲孔,且延伸覆蓋該第一導電層、該第二導電層以及該貫孔的內壁,其中填滿該些第一盲孔的該導電材料層定義出該些第一導通孔,而填滿該些第二盲孔的該導電材料層定義出多個第二導通孔;以及圖案化該導電材料層、該第一導電層以及該第二導電層,而形成該第一外部線路層、該第二外部線路層以及覆蓋該貫孔的內壁且電性連接該第一外部線路層與該第二外部線路層的一導電材料,其中該第一外部線路層位於該第一基材的該核心層上,而該第二外部線路層位於該第三基材的該第二介電層上,且該貫孔及該導電材料定義出該導通孔結構。
- 如請求項7所述的電路板的製作方法,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導電材料以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些第一導通孔、該第一線路層、該些導電柱、該第二線路層、該導電連接層以及該第二接地線路定義出該接地路徑。
- 如請求項7所述的電路板的製作方法,更包括:於形成該導電材料層之後,且圖案化該導電材料層、該第一導電層以及該第二導電層之前,填充該第四介電層於該貫孔內,該第四介電層彼此相對的該第一表面與該第二表面分別切齊於該導電材料層的相對兩表面。
- 如請求項9所述的電路板的製作方法,更包括: 填充該第四介電層於該貫孔內之後,且圖案化該導電材料層、該第一導電層以及該第二導電層之前,形成一金屬層於該導電材料層上,其中該金屬層覆蓋該導電材料層的該兩表面以及該第四介電層的該第一表面與該第二表面;以及圖案化該導電材料層、該第一導電層以及該第二導電層時,同時圖案化該金屬層,而同時形成該罩蓋層。
- 一種電子裝置,包括:一電路板,包括一第一基材、一第二基材、一第三基材、多個導電結構、一導通孔結構、一第四介電層以及一罩蓋層,其中該第一基材包括一第一外部線路層;該第二基材配置於該第一基材與該第三基材之間;該第三基材具有一開口且包括一第二外部線路層、一第一介電層、一第二介電層及一第三介電層,該開口貫穿該第一介電層及該第二介電層,而該第三介電層填滿該開口;該導通孔結構包括貫穿該第一基材、該第二基材、該第三基材的該第三介電層的一貫孔,且該導通孔結構電性連接該第一基材與該第三基材,而定義出一訊號路徑;該第一基材、該第二基材以及該第三基材透過該些導電結構電性連接而定義出一接地路徑,其中該接地路徑環繞該訊號路徑;該第四介電層填滿該貫孔,其中該第四介電層彼此相對的一第一表面與一第二表面分別切齊於該第一外部線路層的一上 表面與該第二外部線路層的一下表面;以及該罩蓋層配置於該第一外部線路層的該上表面、該第二外部線路層的該下表面以及該第四介電層的該第一表面與該第二表面上;以及一電子元件,電性連接該電路板。
- 如請求項11所述的電子裝置,更包括:多個連接件,配置於該電路板的該第三基材與該電子元件之間,其中該電子元件透過該些連接件與該電路板電性連接。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163235105P | 2021-08-19 | 2021-08-19 | |
US63/235,105 | 2021-08-19 | ||
US17/498,757 | 2021-10-12 | ||
US17/498,757 US20220230949A1 (en) | 2021-01-21 | 2021-10-12 | Circuit board and manufacturing method thereof and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202310695A TW202310695A (zh) | 2023-03-01 |
TWI835074B true TWI835074B (zh) | 2024-03-11 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201220967A (en) | 2010-02-25 | 2012-05-16 | R & Amp D Circuits Inc | Method and structure for coaxial via routing in printed circuit boards for improved signal integrity |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201220967A (en) | 2010-02-25 | 2012-05-16 | R & Amp D Circuits Inc | Method and structure for coaxial via routing in printed circuit boards for improved signal integrity |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11800636B2 (en) | Electronic substrate having differential coaxial vias | |
US11057996B2 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
US8111954B2 (en) | Module substrate including optical transmission mechanism and method of producing the same | |
US8552815B2 (en) | High-frequency line structure for impedance matching a microstrip line to a resin substrate and method of making | |
KR20050065038A (ko) | 비수직 비아가 구비된 인쇄회로기판 및 패키지 | |
CN109803481B (zh) | 多层印刷电路板及制作多层印刷电路板的方法 | |
US20220232695A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
TWI777768B (zh) | 電路板及其製作方法與電子裝置 | |
TWI785896B (zh) | 電路板及其製作方法與電子裝置 | |
CN115708396A (zh) | 电路板及其制作方法与电子装置 | |
TWI835074B (zh) | 電路板及其製作方法與電子裝置 | |
TWI665950B (zh) | 多層印刷電路板及製作多層印刷電路板的方法 | |
US11785707B2 (en) | Circuit board and manufacturing method thereof and electronic device | |
KR101214671B1 (ko) | 전자 부품 내장형 인쇄회로기판 및 그 제조 방법 | |
US20220230949A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
TWI779831B (zh) | 電路板及其製作方法與電子裝置 | |
US20230262893A1 (en) | Circuit board, manufacturing method thereof, and electronic device | |
US11737209B2 (en) | Circuit board and manufacturing method thereof and electronic device | |
JP2009010004A (ja) | 積層プリント基板とその製造方法 | |
US11737206B2 (en) | Circuit board structure | |
US11895773B2 (en) | Circuit board structure | |
TWI815528B (zh) | 電路板結構 | |
CN214901422U (zh) | 线路板及半导体封装结构 | |
US20230262890A1 (en) | Circuit board structure | |
US11818833B2 (en) | Circuit board structure |