CN115708396A - 电路板及其制作方法与电子装置 - Google Patents
电路板及其制作方法与电子装置 Download PDFInfo
- Publication number
- CN115708396A CN115708396A CN202210164117.8A CN202210164117A CN115708396A CN 115708396 A CN115708396 A CN 115708396A CN 202210164117 A CN202210164117 A CN 202210164117A CN 115708396 A CN115708396 A CN 115708396A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- conductive
- dielectric layer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明提供一种电路板及其制作方法与电子装置。电路板包括第一基材、第二基材、第三基材、多个导电结构以及导通孔结构。第二基材配置于第一基材与第三基材之间。第三基材具有开口且包括第一介电层、第二介电层及第三介电层。开口贯穿第一介电层及第二介电层,而第三介电层填满开口。导通孔结构贯穿第一基材、第二基材、第三基材的第三介电层,且电性连接第一基材与第三基材,而定义出信号路径。第一基材、第二基材以及第三基材通过导电结构电性连接而定义出接地路径,其中接地路径环绕信号路径。本发明的电路板,其具有良好的信号回路,可具有较佳的信号完整性。
Description
技术领域
本发明涉及一种基板结构及其制作方法,尤其涉及一种电路板及其制作方法与采用此电路板的电子装置。
背景技术
在现有电路板中,同轴穿孔(coaxial via)的设计在内部导体层与外部导体层之间需要有一层或一层以上的绝缘层来作阻绝,其中形成绝缘层的方式是通过压合增层的方式来达成。因此在同轴穿孔的两端会有阻抗不匹配且会出现电磁干扰(electromagneticinterference,EMI)屏蔽缺口,进而影响高频信号完整性。此外,在同轴穿孔的设计中,信号路径的两端分别接地路径的两端位于不同平面上,且无法减少噪声干扰。
发明内容
本发明是针对一种电路板,其具有良好的信号回路,可具有较佳的信号完整性。
本发明还针对一种电路板的制作方法,用以制作上述的电路板。
本发明还针对一种电子装置,其包括上述的电路板,具有较佳的电磁干扰(EMI)屏蔽及阻抗匹配效果,可提升信号传输可靠度。
根据本发明的实施例,电路板包括第一基材、第二基材、第三基材、多个导电结构以及导通孔结构。第二基材配置于第一基材与第三基材之间。第三基材具有开口且包括第一介电层、第二介电层及第三介电层。开口贯穿第一介电层及第二介电层,而第三介电层填满开口。导通孔结构贯穿第一基材、第二基材、第三基材的第三介电层,且电性连接第一基材与第三基材,而定义出信号路径。第一基材、第二基材以及第三基材通过导电结构电性连接而定义出接地路径,其中接地路径环绕信号路径。
在根据本发明的实施例的电路板中,上述的导电结构包括多个第一导通孔、多个导电柱以及导电连接层。第一基材包括核心层、第一外部线路层、第一线路层以及第一导通孔。第一外部线路层与第一线路层分别配置于核心层的相对两侧。第一导通孔贯穿核心层且电性连接第一外部线路层与第一线路层。第二基材包括基底以及贯穿基底的导电柱。第三基材还包括第二线路层、第三线路层、第二外部线路层、多个第二导通孔以及导电连接层。第二线路层与第三线路层位于第一介电层的相对两侧,而第二介电层覆盖第三线路层且位于第三线路层与第二外部线路层之间。第二导通孔贯穿第二介电层且电性连接第二外部线路层与第三线路层。导电连接层覆盖开口的内壁且连接第二线路层、第三线路层及第二外部线路层。导通孔结构包括贯孔以及导电材料。贯孔贯穿第一基材的核心层、第二基材的基底、第三基材的第三介电层。导电材料覆盖贯孔的内壁且电性连接第一外部线路层与第二外部线路层。
在根据本发明的实施例的电路板中,上述的第一外部线路层包括第一信号线路与第一接地线路。第二外部线路层包括第二信号线路与第二接地线路。第一信号线路、导电材料以及第二信号线路定义出信号路径。第一接地线路、第一导通孔、第一线路层、导电柱、第二线路层、导电连接层以及第二接地线路定义出接地路径。
在根据本发明的实施例的电路板中,上述的电路板还包括第四介电层,填满贯孔。第四介电层彼此相对的第一表面与第二表面分别切齐于第一外部线路层的上表面与第二外部线路层的下表面。
在根据本发明的实施例的电路板中,上述的电路板还包括罩盖层,配置于第一外部线路层的上表面、第二外部线路层的下表面以及第四介电层的第一表面与第二表面上。
根据本发明的实施例,电路板的制作方法,其包括以下步骤。提供第一基材、第二基材以及第三基材。第三基材具有开口且包括第一介电层、第二介电层及第三介电层。开口贯穿第一介电层及第二介电层,而第三介电层填满开口。压合第一基材、第二基材以及第三基材,以使第二基材位于第一基材与第三基材之间。形成多个导电结构,以使而第一基材、第二基材以及第三基材通过导电结构电性连接而定义出接地路径。形成导通孔结构,以贯穿第一基材、第二基材以及第三基材的第三介电层。导通孔结构电性连接第一基材与第三基材而定义出信号路径,且接地路径环绕信号路径。
在根据本发明的实施例的电路板的制作方法中,上述提供第一基材、第二基材以及第三基材的步骤,包括提供第一基材。第一基材包括核心层、第一导电层、第一线路层。第一导电层与第一线路层分别配置于核心层的相对两侧。提供第二基材。第二基材包括基底以及贯穿基底的多个导电柱。提供第三基材。第三基材还包括第二线路层、第三线路层、第二导电层以及导电连接层。第二线路层与第三线路层位于第一介电层的相对两侧。第二介电层覆盖第三线路层且位于第三线路层与第二导电层之间。导电连接层覆盖开口的内壁且连接第二线路层、第三线路层及第二导电层。
在根据本发明的实施例的电路板的制作方法中,上述于导电结构包括多个第一导通孔、导电柱以及导电连接层。
在根据本发明的实施例的电路板的制作方法中,上述形成导电结构的第一导通孔与导通孔结构的步骤,包括:形成多个第一盲孔、多个第二盲孔以及贯孔。第一盲孔从第一导电层延伸至第一线路层,而第二盲孔从第二导电层延伸至第三线路层。贯孔贯穿第一基材的核心层、第二基材的基底以及第三基材的第三介电层。形成导电材料层,以填满第一盲孔与第二盲孔,且延伸覆盖第一导电层、第二导电层以及贯孔的内壁。填满第一盲孔的导电材料层定义出第一导通孔。填满第二盲孔的导电材料层定义出多个第二导通孔。图案化导电材料层、第一导电层以及第二导电层,而形成第一外部线路层、第二外部线路层以及覆盖贯孔的内壁且电性连接第一外部线路层与第二外部线路层的导电材料。第一外部线路层位于第一基材的核心层上。第二外部线路层位于第三基材的第二介电层上。贯孔及导电材料定义出导通孔结构。
在根据本发明的实施例的电路板的制作方法中,上述的第一外部线路层包括第一信号线路与第一接地线路。第二外部线路层包括第二信号线路与第二接地线路。第一信号线路、导电材料以及第二信号线路定义出信号路径。第一接地线路、第一导通孔、第一线路层、导电柱、第二线路层、导电连接层以及第二接地线路定义出接地路径。
在根据本发明的实施例的电路板的制作方法中,上述的电路板的制作方法,还包括形成导电材料层之后,且图案化导电材料层、第一导电层以及第二导电层之前,填充第四介电层于贯孔内。第四介电层填满贯孔,且第四介电层彼此相对的第一表面与第二表面分别切齐于导电材料层的上表面与下表面。
在根据本发明的实施例的电路板的制作方法中,上述的电路板的制作方法,还包括填充第四介电层于贯孔内之后,且图案化导电材料层、第一导电层以及第二导电层之前,形成金属层于导电材料层上。金属层覆盖导电材料层的上表面与下表面以及第四介电层的第一表面与第二表面。图案化导电材料层、第一导电层以及第二导电层时,同时图案化金属层,而同时形成罩盖层。罩盖层覆盖第一外部线路层、第二外部线路层以及第四介电层的第一表面与第二表面。
根据本发明的实施例,电子装置包括电路板以及电子元件。电路板包括第一基材、第二基材、第三基材、多个导电结构以及导通孔结构。第二基材配置于第一基材与第三基材之间。第三基材具有开口且包括第一介电层、第二介电层及第三介电层。开口贯穿第一介电层及第二介电层,而第三介电层填满开口。导通孔结构贯穿第一基材、第二基材、第三基材的第三介电层,且电性连接第一基材与第三基材,而定义出信号路径。第一基材、第二基材以及第三基材通过导电结构电性连接而定义出接地路径,其中接地路径环绕信号路径。电子元件电性连接电路板。
在根据本发明的实施例的电子装置中,上述的电子装置还包括多个连接件,配置于电路板的第三基材与电子元件之间。电子元件通过连接件与电路板电性连接。
基于上述,在本发明的电路板的设计中,导通孔结构贯穿第一基材、第二基材及第三基材的第三介电层,且电性连接第一基材与第三基材而定义出信号路径,而第一基材、第二基材以及第三基材通过导电结构电性连接而定义出接地路径,其中接地路径环绕信号路径。借此,可形成良好的高频高速信号回路,且后续在集成电路与天线的应用上,亦可解决同一平面信号干扰的问题,可降低信号能量损失及减少噪声干扰,进而可提升信号传输可靠度。
附图说明
图1A至图1E是依照本发明的一实施例的一种电路板的制作方法的剖面示意图;
图1F是图1E的电路板的俯视示意图;
图2A至图2B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图;
图3A至图3B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图;
图4是依照本发明的一实施例的一种电子装置的剖面示意图;
图5是依照本发明的另一实施例的一种电子装置的剖面示意图;
图6是依照本发明的另一实施例的一种电子装置的剖面示意图。
附图标记说明
10a、10b、10c:电子装置;
100a、100b、100c:电路板;
110、110a:第一基材;
112:核心层;
114:第一导电层;
116:第一线路层;
118:第一导通孔;
120:第二基材;
122:基底;
124:导电柱;
130、130a:第三基材;
131:第一介电层;
132:第二线路层;
133:第二介电层;
134:第三线路层;
135:第三介电层;
136:第二导电层;
137:开口;
138:导电连接层;
139:第二导通孔;
140:导电材料层;
141:上表面;
143:下表面;
145:导电材料;
150:导通孔结构;
160:第四介电层;
161:第一表面;
163:第二表面;
170:金属层;
175:罩盖层;
200:电子元件;
210:接垫;
300:连接件;
C1:第一外部线路层;
C11:第一信号线路;
C12:第一接地线路;
C2:第二外部线路层;
C21:第二信号路线;
C22:第二接地路线;
L1:信号路径;
L2:接地路径;
H1:第一盲孔;
H2:第二盲孔;
T:贯孔。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1E是依照本发明的一实施例的一种电路板的制作方法的剖面示意图。图1F是图1E的电路板的俯视示意图。关于本实施例的电路板的制作方法,首先,请同时参考图1A,提供第一基材110、第二基材120以及第三基材130。
详细来说,在本实施例中,第一基材110包括核心层112、第一导电层114以及第一线路层116。第一导电层114与第一线路层116分别配置于核心层112的相对两侧,其中第一导电层114未图案化,且完全覆盖核心层112的一侧表面,而第一线路层116暴露出核心层112的部分另一侧表面。此处,核心层112的材质例如是介电材料,其中核心层112的介电常数(Dielectric Constant,Dk)例如是介于2到3.5之间,而核心层112的介电损耗(Dissipation Factor,Df)例如是小于0.006,而第一导电层114与第一线路层116的材质例如是铜,但不以此为限。
第二基材120包括基底122以及贯穿基底122的多个导电柱124。提供第二基材120的步骤包括先提供基底122,其中基底122于此时处于B阶段状态,意即尚未完全固化。接着,可于基底122的相对两侧贴附离型膜,其中离型膜的材质如是聚酯聚合物(PET)。之后,对基底122进行钻孔程序,而形成通孔,其中钻孔程序例如是激光钻孔或机械钻孔,但不以此为限。最后,以印刷(printing)或注入(injection)的方式,于通孔内填充导电胶材,而形成导电柱124。之后,移除贴附在基底122相对两侧的离型膜,而使导电柱124的相对两表面分别突出于基底122的相对两表面,而完成第二基材120的制作。
第三基材130包括具有开口137且包括第一介电层131、第二介电层133、第三介电层135、第二线路层132、第三线路层134、第二导电层136以及导电连接层138。第三基材130的第二线路层132与第三线路层134位于第一介电层131的相对两侧。第二介电层133覆盖第三线路层134且位于第三线路层134与第二导电层136之间。开口137贯穿第一介电层131及第二介电层133,而第三介电层135填满开口137。导电连接层138覆盖开口137的内壁且连接第二线路层132、第三线路层134及第二导电层136。此处,第一介电层131的介电常数(Dk)例如是介于2.4至4.0之间,而第一介电层131的介电损耗(Df)例如是小于0.02。第二介电层133的介电常数(Dk)例如是介于2.0至3.5之间,而第二介电层133的介电损耗(Df)例如是小于0.008。第三介电层135的介电常数(Dk)例如是介于2.1至5.0之间,而第三介电层135的介电损耗(Df)例如是小于0.025。
进一步来说,提供第三基材130的步骤包括先提供第一介电层131以及配置于第一介电层131相对两侧的两导电层,其中两导电层完全覆盖第一介电层131的相对两侧。接着,对两导电层进行图案化程序,而形成第二线路层132以及第三线路层134。接着,提供第二介电层133及配置于第二介电层133上的第二导电层136,并将第二介电层133压合于第三线路层134上,而使第二介电层133位于第三线路层134与第二导电层136之间。此时,第二导电层136未图案化,且完全覆盖第二介电层133相对远离第一介电层131的一侧。接着,形成开口137以贯穿第二线路层132、第一介电层131、第三线路层134、第二介电层133以及第二导电层136。之后,形成导电连接层138于开口137的内壁,其中导电连接层138电性连接第二线路层132、第三线路层134以及第二导电层136。最后,进行塞孔(plugging)程序,填充第三介电层135于开口137内,其中第三介电层135填满开口137,而完成第三基材130的制作。
接着,请参考图1B,压合第一基材110、第二基材120以及第三基材130,以使第二基材120位于第一基材110与第三基材130之间。此处,由于采用是热压合的制程,因此此时的第二基材120的基底122会由原来的B阶段状态转变成C阶段状态,意即呈现完全固化状态,而使第一基材110与第三基材130连接固定在第二基材120上。第二基材120的导电柱124因抵接第一线路层116与第二线路层132而产生变形,且导电柱124电性连接第一基材110的第一线路层116与第三基材130的第二线路层132。
接着,请参考图1C,形成多个第一盲孔H1、多个第二盲孔H2以及贯孔T。第一盲孔H1从第一导电层114延伸至第一线路层116,而第二盲孔H2从第二导电层136延伸至第三线路层134。贯孔T贯穿第一基材110的第一导电层114与核心层112、第二基材120的基底122以及第三基材130的第三介电层135。此处,形成第一盲孔H1与第二盲孔H2的方式例如是激光钻孔,而形成贯孔T的方式例如是机械钻孔,但不以此为限。
之后,请参考图1D,形成导电材料层140,以填满第一盲孔H1与第二盲孔H2,且延伸覆盖第一导电层114、第二导电层136以及贯孔T的内壁。此时,填满第一盲孔H1的导电材料层140定义出导电结构的多个第一导通孔118。填满第二盲孔H2的导电材料层140定义出导电结构的多个第二导通孔139。此处,形成导电材料层140的方法例如是化学镀法(Electroless plating)或电镀法(electrolytic plating process),而导电材料层140例如是铜,但不以此为限。
最后,请同时参考图1D以及图1E,通过微影制程,以图案化导电材料层140、第一导电层114以及第二导电层136,而形成第一外部线路层C1、第二外部线路层C2以及覆盖贯孔T的内壁且电性连接第一外部线路层C1与第二外部线路层C2的导电材料145。第一外部线路层C1位于第一基材110的核心层112上。第二外部线路层C2位于第三基材130的第二介电层133上。贯孔T及导电材料145定义出导通孔结构150。
于此,已形成导电结构(即第一导通孔118、导电柱124、导电连接层138),以使而第一基材110、第二基材120以及第三基材130通过导电结构电性连接而定义出接地路径L2。已形成导通孔结构150,以贯穿第一基材110、第二基材120以及第三基材130的第三介电层135,其中导通孔结构150电性连接第一基材110与第三基材130而定义出信号路径L1,且接地路径L2环绕信号路径L1。更进一步来说,第一外部线路层C1包括第一信号线路C11与第一接地线路C12。第二外部线路层C2包括第二信号线路C21与第二接地线路C22。第一信号线路C11、导电材料145以及第二信号线路C21定义出信号路径L1。第一接地线路C12、第一导通孔118、第一线路层116、导电柱124、第二线路层132、导电连接层138以及第二接地线路C22定义出接地路径L2。至此,已完成电路板100a的制作。
在结构上,请同时参考图1E以及图1F,电路板100a包括第一基材110a、第二基材120、第三基材130a、导电结构以及导通孔结构150。第二基材120配置于第一基材110a与第三基材130a之间。第三基材130a具有开口137且包括第一介电层131、第二介电层133及第三介电层135。开口137贯穿第一介电层131及第二介电层133,而第三介电层135填满开口137。导通孔结构150贯穿第一基材110a、第二基材120、第三基材130a的第三介电层135,且电性连接第一基材110a与第三基材130a,而定义出信号路径L1。第一基材110a、第二基材120以及第三基材130a通过导电结构电性连接而定义出接地路径L2,其中接地路径L2环绕信号路径L1。
详细来说,在本实施例中,导电结构包括第一导通孔118、导电柱124以及导电连接层138。第一基材110a包括核心层112、第一外部线路层C1、第一线路层116以及第一导通孔118。第一外部线路层C1与第一线路层116分别配置于核心层112的相对两侧。第一导通孔118贯穿核心层112且电性连接第一外部线路层C1与第一线路层116。第二基材120包括基底122以及贯穿基底122的导电柱124。第三基材130a还包括第二线路层132、第三线路层134、第二外部线路层C2、第二导通孔139以及导电连接层138。第二线路层132与第三线路层134位于第一介电层131的相对两侧,而第二介电层133覆盖第三线路层134且位于第三线路层134与第二外部线路层C2之间。第二导通孔139贯穿第二介电层133且电性连接第二外部线路层C2与第三线路层134。导电连接层138覆盖开口137的内壁且连接第二线路层132、第三线路层134及第二外部线路层C2。导通孔结构150包括贯孔T以及导电材料145。贯孔T贯穿第一基材110a的核心层112、第二基材120的基底122、第三基材130a的第三介电层135。导电材料145覆盖贯孔T的内壁且电性连接第一外部线路层C1与第二外部线路层C2。
此处,第一外部线路层C1包括第一信号线路C11与第一接地线路C12。第二外部线路层C2包括第二信号线路C21与第二接地线路C22。第一信号线路C11、导电材料145以及第二信号线路C21定义出信号路径L1。第一接地线路C21、第一导通孔118、第一线路层116、导电柱124、第二线路层132、导电连接层138以及第二接地线路C22定义出接地路径L2。由于信号路径L1被接地路径L2所环绕且呈封闭性包围,因此可形成良好的高频高速回路。再者,第一导通孔118、导电柱124以及导电连接层138的设置可将屏蔽缺口补起来而形成完整的屏蔽,意即为闭环式屏蔽曲面(closed shielding surface),无电磁屏蔽(EMI)缺口区段,借此可有效的降低信号能量损失及减少噪声干扰,进而可提升信号传输可靠度及高频信号完整性。此外,由于第一外部线路层C1的第一信号线路C11与第一接地线路C12是位于同一平面上,因此可具有较佳的共平面性(co-planar),平坦度较佳,因此后续进行封装作业时,不会损坏或伤害到元件(如芯片),可具有较高的产品良率与结构可靠度。
简言之,本实例由第一信号线路C11、导电材料145以及第二信号线路C21所定义出的信号路径L1被由第一接地线路C12、第一导通孔118、第一线路层116、导电柱124、第二线路层132、导电连接层138以及第二接地线路C22所定义出的接地路径L2环绕包围住。意即,可传输5G等高频高速信号的信号路径L1的周围设置封闭性佳的接地路径L2,借此可形成良好的高频高速回路,而使得本实施例的电路板100a可具有较佳的信号完整性。此处,所述的高频是指频率大于1GHz;而所述的高速是指资料传输的速度大于100Mbps。一般皆知,高频电路讲求的是传输信号的速度与质量,而影响这两项的主要因素是传输材料的电气特性,即材料介电常数(Dk)与介电损耗(Df)。通过降低基材的介电常数和介电损耗,可有效地缩短信号延迟(Signal Propagation Delay Time),并可提高信号传输速率与减少信号传输损失(Signal Transmission Loss)。
再者,本实施例所提供的第二基材120为线路板完成品,而第一基材110与第三基材130则属于线路板的半成品,且以压合的方式将第一基材110、第二基材120以及第三基材130整合在一起。因此相较于现有技术中以压合绝缘层的增层法方式来阻绝同轴穿孔的内部导体层与外部导体层而言,本实施例的电路板100a的制作方法除了可避免产生阻抗不匹配而影响高频信号的完整性的问题之外,亦可具有制程简单且节省成本的优势。此外,本实施例的第一导通孔118、导电柱124、第二导通孔139没有位于同一轴线上,因此可改善叠孔的热应力可靠度不佳的问题。
在此必须说明的是,下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例,下述实施例不再重复赘述。
图2A至图2B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图。请先参考图1D以及图2A,本实施例的电路板100b的制作方法与上述的电路板100a的制作方法相似,两者差异在于:在图1D形成导电材料层140的步骤之后,填充第四介电层160于贯孔T内。第四介电层160填满贯孔T,且第四介电层160彼此相对的第一表面161与第二表面163分别切齐于导电材料层140的上表面141与下表面143。此处,第四介电层160的介电常数(Dk)例如是介于2.0至4.8之间,而第四介电层160的介电损耗(Df)例如是小于0.021。
之后,请同时参考图2A与图2B,通过微影制程,以图案化导电材料层140、第一导电层114以及第二导电层136,而形成第一外部线路层C1、第二外部线路层C2以及覆盖贯孔T的内壁且电性连接第一外部线路层C1与第二外部线路层C2的导电材料145。第一外部线路层C1位于第一基材110的核心层112上。第二外部线路层C2位于第三基材130的第二介电层133上。贯孔T及导电材料145定义出导通孔结构150。至此,已完成电路板100b的制作。
图3A至图3B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图。请先参考图2A以及图3A,本实施例的电路板100c的制作方法与上述的电路板100b的制作方法相似,两者差异在于:在图2A填充第四介电层160于贯孔T内的步骤之后,请参考图3A,形成金属层170于导电材料层140上。金属层170覆盖导电材料层140的上表面141与下表面143以及第四介电层160的第一表面161与第二表面163。此处,形成金属层170的方法例如是化学镀法(Electroless plating)或电镀法(electrolytic platingprocess),而金属层170例如是铜,但不以此为限。
之后,请同时参考图3A与图3B,通过微影制程,以图案化金属层170、导电材料层140、第一导电层114以及第二导电层136,而形成第一外部线路层C1、第二外部线路层C2、覆盖贯孔T的内壁且电性连接第一外部线路层C1与第二外部线路层C2的导电材料145以及罩盖层175。第一外部线路层C1位于第一基材110的核心层112上。第二外部线路层C2位于第三基材130的第二介电层133上。贯孔T及导电材料145定义出导通孔结构150。罩盖层175覆盖第一外部线路层C1、第二外部线路层C2以及第四介电层160的第一表面161与第二表面163。至此,已完成电路板100c的制作。
图4是依照本发明的一实施例的一种电子装置的剖面示意图。请参考图4,在本实施例中,电子装置10a包括上述例如是图1E的电路板100a以及电子元件200,其中电子元件200电性连接电路板100a,且电子元件200包括多个接垫210。此外,本实施例的电子装置10a还包括多个连接件300,配置于电路板100a的第三基材130a的第二外部线路层C2与电子元件200之间,其中电子元件200通过连接件300与电路板100a电性连接。此处,连接件300例如是焊球,但不以此为限。在应用上,可在电路板100a相对于电子元件200的另一侧上设置天线结构,并使天线结构与电路板100a电性连接。在集成电路与天线的应用上,本实施例的电路板100a可解决同一平面信号干扰的问题,可降低信号能量损失及减少噪声干扰,进而可提升信号传输可靠度。
图5是依照本发明的另一实施例的一种电子装置的剖面示意图。请参考图5,在本实施例中,电子装置10b包括上述例如是图2B的电路板100b以及电子元件200,其中电子元件200电性连接电路板100b,且电子元件200包括多个接垫210。此外,本实施例的电子装置10b还包括多个连接件300,配置于电路板100b的第三基材130a的第二外部线路层C2与电子元件200之间,其中电子元件200通过连接件300与电路板100b电性连接。此处,连接件300例如是焊球,但不以此为限。在应用上,可在电路板100b相对于电子元件200的另一侧上设置天线结构,并使天线结构与电路板100b电性连接。在集成电路与天线的应用上,本实施例的电路板100b可解决同一平面信号干扰的问题,可降低信号能量损失及减少噪声干扰,进而可提升信号传输可靠度。
图6是依照本发明的另一实施例的一种电子装置的剖面示意图。请参考图6,在本实施例中,电子装置10c包括上述例如是图3B的电路板100c以及电子元件200,其中电子元件200电性连接电路板100c,且电子元件200包括多个接垫210。此外,本实施例的电子装置10c还包括多个连接件300,配置于电路板100c的罩盖层165与电子元件200之间,其中电子元件200通过连接件300与电路板100c电性连接。此处,连接件300例如是焊球,但不以此为限。在应用上,可在电路板100c相对于电子元件200的另一侧上设置天线结构,并使天线结构与电路板100c电性连接。在集成电路与天线的应用上,本实施例的电路板100c可解决同一平面信号干扰的问题,可降低信号能量损失及减少噪声干扰,进而可提升信号传输可靠度。
综上所述,在本发明的电路板的设计中,导通孔结构贯穿第一基材、第二基材及第三基材的第三介电层,且电性连接第一基材与第三基材而定义出信号路径,而第一基材、第二基材以及第三基材通过导电结构电性连接而定义出接地路径,其中接地路径环绕信号路径。借此,可形成良好的高频高速信号回路,且后续在集成电路与天线的应用上,亦可解决同一平面信号干扰的问题,可降低信号能量损失及减少噪声干扰,进而可提升信号传输可靠度。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种电路板,其特征在于,包括:第一基材、第二基材、第三基材、多个导电结构以及导通孔结构,其中
所述第二基材配置于所述第一基材与所述第三基材之间;
所述第三基材具有开口且包括第一介电层、第二介电层及第三介电层,所述开口贯穿所述第一介电层及所述第二介电层,而所述第三介电层填满所述开口;
所述导通孔结构贯穿所述第一基材、所述第二基材、所述第三基材的所述第三介电层,且电性连接所述第一基材与所述第三基材,而定义出信号路径;以及
所述第一基材、所述第二基材以及所述第三基材通过所述多个导电结构电性连接而定义出接地路径,其中所述接地路径环绕所述信号路径。
2.根据权利要求1所述的电路板,其特征在于,所述多个导电结构包括多个第一导通孔、多个导电柱以及导电连接层;
所述第一基材包括核心层、第一外部线路层、第一线路层以及所述多个第一导通孔,所述第一外部线路层与所述第一线路层分别配置于所述核心层的相对两侧,所述多个第一导通孔贯穿所述核心层且电性连接所述第一外部线路层与所述第一线路层;
所述第二基材包括基底以及贯穿所述基底的所述多个导电柱;以及
所述第三基材还包括第二线路层、第三线路层、第二外部线路层、多个第二导通孔以及所述导电连接层,所述第二线路层与所述第三线路层位于所述第一介电层的相对两侧,而所述第二介电层覆盖所述第三线路层且位于所述第三线路层与所述第二外部线路层之间,所述多个第二导通孔贯穿所述第二介电层且电性连接所述第二外部线路层与所述第三线路层,而所述导电连接层覆盖所述开口的内壁且连接所述第二线路层、所述第三线路层及所述第二外部线路层;以及
所述导通孔结构包括贯孔以及导电材料,所述贯孔贯穿所述第一基材的所述核心层、所述第二基材的所述基底、所述第三基材的所述第三介电层,而所述导电材料覆盖所述贯孔的内壁且电性连接所述第一外部线路层与所述第二外部线路层。
3.根据权利要求2所述的电路板,其特征在于,所述第一外部线路层包括第一信号线路与第一接地线路,而所述第二外部线路层包括第二信号线路与第二接地线路,所述第一信号线路、所述导电材料以及所述第二信号线路定义出所述信号路径,所述第一接地线路、所述多个第一导通孔、所述第一线路层、所述多个导电柱、所述第二线路层、所述导电连接层以及所述第二接地线路定义出所述接地路径。
4.根据权利要求2所述的电路板,其特征在于,还包括:
第四介电层,填满所述贯孔,其中所述第四介电层彼此相对的第一表面与第二表面分别切齐于所述第一外部线路层的上表面与所述第二外部线路层的下表面。
5.根据权利要求4所述的电路板,其特征在于,还包括:
罩盖层,配置于所述第一外部线路层的所述上表面、所述第二外部线路层的所述下表面以及所述第四介电层的所述第一表面与所述第二表面上。
6.一种电路板的制作方法,其特征在于,包括:
提供第一基材、第二基材以及第三基材,其中所述第三基材具有开口且包括第一介电层、第二介电层及第三介电层,所述开口贯穿所述第一介电层及所述第二介电层,而所述第三介电层填满所述开口;
压合所述第一基材、所述第二基材以及所述第三基材,以使所述第二基材位于所述第一基材与所述第三基材之间;
形成多个导电结构,以使而所述第一基材、所述第二基材以及所述第三基材通过所述多个导电结构电性连接而定义出接地路径;以及
形成导通孔结构,以贯穿所述第一基材、所述第二基材以及所述第三基材的所述第三介电层,其中所述导通孔结构电性连接所述第一基材与所述第三基材而定义出信号路径,且所述接地路径环绕所述信号路径。
7.根据权利要求6所述的电路板的制作方法,其特征在于,提供所述第一基材、所述第二基材以及所述第三基材的步骤,包括:
提供所述第一基材,所述第一基材包括核心层、第一导电层、第一线路层,所述第一导电层与所述第一线路层分别配置于所述核心层的相对两侧;
提供所述第二基材,所述第二基材包括基底以及贯穿所述基底的多个导电柱;以及
提供所述第三基材,所述第三基材还包括第二线路层、第三线路层、第二导电层以及导电连接层,所述第二线路层与所述第三线路层位于所述第一介电层的相对两侧,而所述第二介电层覆盖所述第三线路层且位于所述第三线路层与所述第二导电层之间,而所述导电连接层覆盖所述开口的内壁且连接所述第二线路层、所述第三线路层及所述第二导电层。
8.根据权利要求7所述的电路板的制作方法,其特征在于,所述多个导电结构包括多个第一导通孔、所述多个导电柱以及所述导电连接层。
9.根据权利要求8所述的电路板的制作方法,其特征在于,形成所述多个导电结构的所述多个第一导通孔与所述导通孔结构的步骤,包括:
形成多个第一盲孔、多个第二盲孔以及贯孔,其中所述多个第一盲孔从所述第一导电层延伸至所述第一线路层,而所述多个第二盲孔从所述第二导电层延伸至所述第三线路层,所述贯孔贯穿所述第一基材的所述核心层、所述第二基材的所述基底以及所述第三基材的所述第三介电层;
形成导电材料层,以填满所述多个第一盲孔与所述多个第二盲孔,且延伸覆盖所述第一导电层、所述第二导电层以及所述贯孔的内壁,其中填满所述多个第一盲孔的所述导电材料层定义出所述多个第一导通孔,而填满所述多个第二盲孔的所述导电材料层定义出多个第二导通孔;以及
图案化所述导电材料层、所述第一导电层以及所述第二导电层,而形成第一外部线路层、第二外部线路层以及覆盖所述贯孔的内壁且电性连接所述第一外部线路层与所述第二外部线路层的导电材料,其中所述第一外部线路层位于所述第一基材的所述核心层上,而所述第二外部线路层位于所述第三基材的所述第二介电层上,且所述贯孔及所述导电材料定义出所述导通孔结构。
10.根据权利要求9所述的电路板的制作方法,其特征在于,所述第一外部线路层包括第一信号线路与第一接地线路,而所述第二外部线路层包括第二信号线路与第二接地线路,所述第一信号线路、所述导电材料以及所述第二信号线路定义出所述信号路径,所述第一接地线路、所述多个第一导通孔、所述第一线路层、所述多个导电柱、所述第二线路层、所述导电连接层以及所述第二接地线路定义出所述接地路径。
11.根据权利要求9所述的电路板的制作方法,其特征在于,还包括:
在形成所述导电材料层之后,且图案化所述导电材料层、所述第一导电层以及所述第二导电层之前,填充第四介电层于所述贯孔内,所述第四介电层填满所述贯孔,且所述第四介电层彼此相对的第一表面与第二表面分别切齐于所述导电材料层的上表面与下表面。
12.根据权利要求11所述的电路板的制作方法,其特征在于,还包括:
填充所述第四介电层于所述贯孔内之后,且图案化所述导电材料层、所述第一导电层以及所述第二导电层之前,形成金属层于所述导电材料层上,其中所述金属层覆盖所述导电材料层的所述上表面与所述下表面以及所述第四介电层的所述第一表面与所述第二表面;以及
图案化所述导电材料层、所述第一导电层以及所述第二导电层时,同时图案化所述金属层,而同时形成罩盖层,其中所述罩盖层覆盖所述第一外部线路层、所述第二外部线路层以及所述第四介电层的所述第一表面与所述第二表面。
13.一种电子装置,其特征在于,包括:
电路板,包括第一基材、第二基材、第三基材、多个导电结构以及导通孔结构,其中
所述第二基材配置于所述第一基材与所述第三基材之间;
所述第三基材具有开口且包括第一介电层、第二介电层及第三介电层,所述开口贯穿所述第一介电层及所述第二介电层,而所述第三介电层填满所述开口;
所述导通孔结构贯穿所述第一基材、所述第二基材、所述第三基材的所述第三介电层,且电性连接所述第一基材与所述第三基材,而定义出信号路径;以及
所述第一基材、所述第二基材以及所述第三基材通过所述多个导电结构电性连接而定义出接地路径,其中所述接地路径环绕所述信号路径;以及
电子元件,电性连接所述电路板。
14.根据权利要求13所述的电子装置,其特征在于,还包括:
多个连接件,配置于所述电路板的所述第三基材与所述电子元件之间,其中所述电子元件通过所述多个连接件与所述电路板电性连接。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163235105P | 2021-08-19 | 2021-08-19 | |
US63/235,105 | 2021-08-19 | ||
US17/498,757 | 2021-10-12 | ||
US17/498,757 US20220230949A1 (en) | 2021-01-21 | 2021-10-12 | Circuit board and manufacturing method thereof and electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115708396A true CN115708396A (zh) | 2023-02-21 |
Family
ID=85212932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210164117.8A Pending CN115708396A (zh) | 2021-08-19 | 2022-02-22 | 电路板及其制作方法与电子装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115708396A (zh) |
TW (1) | TWI835074B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117156729A (zh) * | 2023-10-30 | 2023-12-01 | 圆周率半导体(南通)有限公司 | 一种先进的射频线信号屏蔽结构印制线路板制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8354601B2 (en) * | 2010-02-25 | 2013-01-15 | Russell James V | Method and structure for coaxial via routing in printed circuit boards for improved signal integrity |
-
2022
- 2022-02-22 TW TW111106293A patent/TWI835074B/zh active
- 2022-02-22 CN CN202210164117.8A patent/CN115708396A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117156729A (zh) * | 2023-10-30 | 2023-12-01 | 圆周率半导体(南通)有限公司 | 一种先进的射频线信号屏蔽结构印制线路板制备方法 |
CN117156729B (zh) * | 2023-10-30 | 2023-12-29 | 圆周率半导体(南通)有限公司 | 一种先进的射频线信号屏蔽结构印制线路板制备方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202310695A (zh) | 2023-03-01 |
TWI835074B (zh) | 2024-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8111954B2 (en) | Module substrate including optical transmission mechanism and method of producing the same | |
US8552815B2 (en) | High-frequency line structure for impedance matching a microstrip line to a resin substrate and method of making | |
KR20050065038A (ko) | 비수직 비아가 구비된 인쇄회로기판 및 패키지 | |
CN109803481B (zh) | 多层印刷电路板及制作多层印刷电路板的方法 | |
US7088200B2 (en) | Method and structure to control common mode impedance in fan-out regions | |
CN115708396A (zh) | 电路板及其制作方法与电子装置 | |
KR20150138059A (ko) | 배선 기판 | |
US20220232695A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
TWI777768B (zh) | 電路板及其製作方法與電子裝置 | |
CN115776760A (zh) | 电路板及其制作方法与电子装置 | |
US9060430B1 (en) | Shielded trace structure and fabrication method | |
US11785707B2 (en) | Circuit board and manufacturing method thereof and electronic device | |
US20220230949A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
US20230262893A1 (en) | Circuit board, manufacturing method thereof, and electronic device | |
CN114828385A (zh) | 电路板及其制作方法与电子装置 | |
US20230262890A1 (en) | Circuit board structure | |
US20230156909A1 (en) | Circuit board structure | |
CN104604341A (zh) | 布线基板及其制造方法 | |
US20230268256A1 (en) | Electronic package structure and manufacturing method thereof | |
CN214901422U (zh) | 线路板及半导体封装结构 | |
TWI815528B (zh) | 電路板結構 | |
US11895773B2 (en) | Circuit board structure | |
US20230292431A1 (en) | Shielded signal vias in printed circuit boards for high-frequency and broadband signals | |
US20230156908A1 (en) | Circuit board structure | |
CN115411510A (zh) | 天线封装体的制作方法以及天线封装体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |