TWI777768B - 電路板及其製作方法與電子裝置 - Google Patents
電路板及其製作方法與電子裝置 Download PDFInfo
- Publication number
- TWI777768B TWI777768B TW110134179A TW110134179A TWI777768B TW I777768 B TWI777768 B TW I777768B TW 110134179 A TW110134179 A TW 110134179A TW 110134179 A TW110134179 A TW 110134179A TW I777768 B TWI777768 B TW I777768B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- conductive
- circuit
- dielectric
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一種電路板,包括一第一外部線路層、一第一基材、一第二基材、一第三基材以及一導通孔結構。第一基材包括電性連接第一外部線路層與第二基材多個導電柱。第二基材具有一開口且包括一第一介電層。開口貫穿第二基材,且第一介電層填滿開口。第三基材包括一絕緣層、一第二外部線路層以及多個導通孔。導通孔結構的一導電材料層覆蓋一貫孔的內壁且電性連接第一外部線路層與第二外部線路層,而定義出一訊號路徑。第一外部線路層、導電柱、第二基材、導通孔以及第二外部線路層電性連接而定義出一接地路徑,其中接地路徑環繞訊號路徑。
Description
本發明是有關於一種基板結構及其製作方法,且特別是有關於一種電路板及其製作方法與採用此電路板的電子裝置。
在現有電路板中,同軸穿孔(coaxial via)的設計在內部導體層與外部導體層之間需要有一層或一層以上的絕緣層來作阻絕,其中形成絕緣層的方式是透過壓合增層的方式來達成。因此在同軸穿孔的兩端會有阻抗不匹配且會出現電磁干擾(electromagnetic interference, EMI)屏蔽缺口,進而影響高頻訊號完整性。此外,在同軸穿孔的設計中,訊號路徑的兩端分別接地路徑的兩端位於不同平面上,且無法減少雜訊干擾。
本發明提供一種電路板,其具有良好的訊號迴路,可具有較佳的訊號完整性。
本發明還提供一種電路板的製作方法,用以製作上述的電路板。
本發明更提供一種電子裝置,其包括上述的電路板,具有較佳的訊號傳輸可靠度。
本發明的電路板,其包括一第一外部線路層、一第一基材、一第二基材、一第三基材以及一導通孔結構。第一基材配置於第一外部線路層與第二基材之間。第一基材包括多個導電柱,且導電柱電性連接第一外部線路層與第二基材。第二基材具有一開口且包括一第一介電層。開口貫穿第二基材,且第一介電層填滿開口。第二基材配置於第一基材與第三基材之間。第三基材包括一絕緣層、位於絕緣層上的一第二外部線路層以及貫穿絕緣層且電性連接第二基材與第二外部線路層的多個導通孔。導通孔結構包括一貫孔以及一導電材料層。貫孔貫穿第一基材、第二基材的第一介電層以及第三基材。導電材料層覆蓋貫孔的內壁且電性連接第一外部線路層與第二外部線路層,而定義出一訊號路徑。第一外部線路層、導電柱、第二基材、導通孔以及第二外部線路層電性連接而定義出一接地路徑,其中接地路徑環繞訊號路徑。
在本發明的一實施例中,上述的第一基材還包括一基底,且導電柱貫穿基底。第二基材還包括一核心層、一第一線路層、一第二線路層以及一導電連接層。第一線路層與第二線路層分別配置於核心層的相對兩側。核心層具有開口,而導電連接層配置於開口的內壁且位於第一介電層與核心層之間。導電連接層電性連接第一線路層與第二線路層。導電柱電性連接第一外部線路層與第一線路層。
在本發明的一實施例中,上述的第一基材還包括一介電材料塊,貫穿基底且位於導電柱之間。介電材料塊的周圍表面直接接觸導電柱。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路。第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導電材料層以及第二訊號線路定義出訊號路徑。第一接地線路、導電柱、第一線路層、導電連接層、第二線路層、導通孔以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述的導通孔結構還包括一第二介電層,填滿貫孔。第二介電層彼此相對的一第一表面與一第二表面分別切齊於第一外部線路層的一上表面與第二外部線路層的一下表面。
在本發明的一實施例中,上述的導通孔結構還包括一第二介電層,填滿貫孔。第一外部線路層與第二外部線路層分別覆蓋第二介電層彼此相對的一第一表面與一第二表面。
本發明的電路板的製作方法,其包括以下步驟。壓合一金屬層、一第一基材、一第二基材以及一第三基材,以使第一基材位於金屬層與第二基材之間,而第二基材位於第一基材與第三基材之間。第一基材包括多個導電柱。第二基材具有一開口且包括一第一介電層。開口貫穿第二基材,且第一介電層填滿開口。第三基材包括一絕緣層與位於絕緣層上的一導電層。形成多個盲孔以及一貫孔。盲孔從第三基材延伸至第二基材。貫孔貫穿金屬層、第一基材、第二基材的第一介電層以及第三基材的絕緣層與導電層。形成一導電材料層,覆蓋金屬層、第三基材的導電層以及貫孔的內壁,且填滿盲孔而定義出多個導通孔。圖案化導電材料層、金屬層以及導電層,而形成位於第一基材上且電性連接導電柱的一第一外部線路層以及位於絕緣層上且電性連接導通孔的一第二外部線路層,並定義出連接第一外部線路層與第二外部線路層且位於貫孔內的一導通孔結構。導通孔結構電性連接第一外部線路層與第二外部線路層而定義出一訊號路徑。第一外部線路層、導電柱、第二基材、導通孔以及第二外部線路層電性連接而定義出一接地路徑。接地路徑環繞訊號路徑。
在本發明的一實施例中,上述的壓合金屬層、第一基材、第二基材以及第三基材的步驟包括提供金屬層。提供第一基材,其中第一基材還包括一基底,而導電柱貫穿基底。提供第二基材,其中第二基材還包括一核心層、一第一線路層、一第二線路層以及一導電連接層。第一線路層與第二線路層分別配置於核心層的相對兩側。核心層具有開口,而導電連接層配置於開口的內壁且位於第一介電層與核心層之間。導電連接層電性連接第一線路層與第二線路層。提供第三基材。令第一基材與第二基材位於金屬層與第三基材之間,且第一基材位於金屬層與第二基材之間,而第二基材位於第一基材與第三基材之間。進行一熱壓合程序,以壓合金屬層、第一基材、第二基材以及第三基材,而使金屬層直接覆蓋第一基材的基底與導電柱的一側。導電柱連接金屬層與第二基材的第一線路層,而第三基材的絕緣層連接第二基材的第二線路層。
在本發明的一實施例中,上述的電路板的製作方法,還包括於形成導電材料層之後,且於圖案化導電材料層、金屬層以及導電層之前,填充一第二介電層於貫孔內。第二介電層填滿貫孔,且第二介電層彼此相對的一第一表面與一第二表面分別切齊於導電材料層的一上表面與一下表面。
在本發明的一實施例中,上述的電路板的製作方法,還包括於填充第二介電層於貫孔內之後,且於圖案化導電材料層、金屬層以及導電層之前,形成一罩蓋層於導電材料層上。罩蓋層覆蓋導電材料層以及第二介電層的第一表面與第二表面。圖案化罩蓋層、導電材料層、金屬層以及導電層,而形成第一外部線路層以及第二外部線路層。第一外部線路層位於第一基材的基底上及第二介電層的第一表面上。第二外部線路層位於第三基材的絕緣層上及第二介電層的第二表面上。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路。第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導電材料層以及第二訊號線路定義出訊號路徑。第一接地線路、導電柱、第一線路層、導電連接層、第二線路層、導通孔以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述的壓合金屬層、第一基材、第二基材以及第三基材的步驟包括提供金屬層。提供第一基材,其中第一基材還包括一基底與貫穿基底的一介電材料塊。介電材料塊位於導電柱之間,且介電材料塊的周圍表面直接接觸導電柱。提供第二基材,其中第二基材還包括一核心層、一第一線路層、一第二線路層以及一導電連接層。第一線路層與第二線路層分別配置於核心層的相對兩側。核心層具有開口,而導電連接層配置於開口的內壁且位於第一介電層與核心層之間。導電連接層電性連接第一線路層與第二線路層。提供第三基材。令第一基材與第二基材位於金屬層與第三基材之間。第一基材位於金屬層與第二基材之間。第二基材位於第一基材與第三基材之間。進行一熱壓合程序,以壓合金屬層、第一基材、第二基材以及第三基材,而使金屬層直接覆蓋第一基材的基底、導電柱的一側以及介電材料塊的一表面。導電柱連接金屬層與第二基材的第一線路層。介電材料塊的一另一表面直接接觸第二基材的第一介電層與第一線路層。第三基材的絕緣層連接第二基材的第二線路層。
在本發明的一實施例中,上述的形成貫孔時,貫孔同時貫穿介電材料塊。
在本發明的一實施例中,上述的電路板的製作方法,還包括於形成導電材料層之後,且於圖案化導電材料層、金屬層以及導電層之前,填充一第二介電層於貫孔內。第二介電層填滿貫孔,且第二介電層彼此相對的一第一表面與一第二表面分別切齊於導電材料層的一上表面與一下表面。
在本發明的一實施例中,上述的電路板的製作方法,還包括於填充第二介電層於貫孔內之後,且於圖案化導電材料層、金屬層以及導電層之前,形成一罩蓋層於導電材料層上。罩蓋層覆蓋導電材料層以及第二介電層的第一表面與第二表面。圖案化罩蓋層、導電材料層、金屬層以及導電層,而形成第一外部線路層以及第二外部線路層。第一外部線路層位於第一基材的基底上及第二介電層的第一表面上。第二外部線路層位於第三基材的絕緣層上及第二介電層的第二表面上。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路。第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導電材料層以及第二訊號線路定義出訊號路徑。第一接地線路、導電柱、第一線路層、導電連接層、第二線路層、導通孔以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述的介電材料塊的介電損耗(Dissipation Factor, Df)大於0且小於 0.016。
本發明的電子裝置,其包括一電路板以及一電子元件。電路板,其包括一第一外部線路層、一第一基材、一第二基材、一第三基材以及一導通孔結構。第一基材配置於第一外部線路層與第二基材之間。第一基材包括多個導電柱,且導電柱電性連接第一外部線路層與第二基材。第二基材具有一開口且包括一第一介電層。開口貫穿第二基材,且第一介電層填滿開口。第二基材配置於第一基材與第三基材之間。第三基材包括一絕緣層、位於絕緣層上的一第二外部線路層以及貫穿絕緣層且電性連接第二基材與第二外部線路層的多個導通孔。導通孔結構包括一貫孔以及一導電材料層。貫孔貫穿第一基材、第二基材的第一介電層以及第三基材。導電材料層覆蓋貫孔的內壁且電性連接第一外部線路層與第二外部線路層,而定義出一訊號路徑。第一外部線路層、導電柱、第二基材、導通孔以及第二外部線路層電性連接而定義出一接地路徑,其中接地路徑環繞訊號路徑。電子元件電性連接電路板。
在本發明的一實施例中,上述的電子裝置還包括多個連接件,配置於電路板的第三基材與電子元件之間。電子元件透過連接件與電路板電性連接。
在本發明的一實施例中,上述的連接件包括多個銲球。
基於上述,在本發明的電路板的設計中,導通孔結構的導電材料層電性連接第一外部線路層與第二外部線路層而定義出訊號路徑,而第一外部線路層、導電柱、第二基材、導通孔以及第二外部線路層電性連接而定義出接地路徑,其中接地路徑環繞訊號路徑。藉此,可形成良好的高頻高速訊號迴路,且後續在積體電路與天線的應用上,亦可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1E是依照本發明的一實施例的一種電路板的製作方法的剖面示意圖。圖1F是圖1E的電路板的俯視示意圖。關於本實施例的電路板的製作方法,首先,請參考圖1A,提供一金屬層112、一第一基材120、一第二基材130以及一第三基材140。
詳細來說,第一基材120包括一基底122貫穿基底122的多個導電柱124。提供第一基材120的步驟包括先提供基底122,其中基底122於此時處於一B階段狀態,意即尚未完全固化。接著,可於基底122的相對兩側貼附離型膜,其中離型膜的材質如是聚酯聚合物(PET)。之後,對基底122進行鑽孔程序,而形成通孔,其中鑽孔程序例如是雷射鑽孔或機械鑽孔,但不以此為限。最後,以印刷(printing)或注入(injection)的方式,於通孔內填充導電膠材,而形成導電柱124。之後,移除貼附在基底122相對兩側的離型膜,而使導電柱124的相對兩表面分別突出於基底122的相對兩表面,而完成第一基材120的製作。
接著,請再參考圖1A,第二基材130包括一核心層132、一第一線路層134、一第一介電層135、一第二線路層136以及一導電連接層138。核心層132具有一開口133,且開口133貫穿第二基材130,而第一介電層135填滿開口133。此處,第一介電層135彼此相對的兩側實質上切齊於開口133彼此相對的兩端。第一線路層134與第二線路層136分別配置於核心層132的相對兩側。導電連接層138覆蓋開口133的內壁,且位於第一介電層135與核心層132之間,其中導電連接層138電性連接第一線路層134與第二線路層136。第三基材140包括一絕緣層142與位於絕緣層142上的一導電層143。
接著,請再參考圖1A,令第一基材120與第二基材130位於金屬層112與第三基材140之間,且第一基材120位於金屬層112與第二基材130之間,而第二基材130位於第一基材120與第三基材140之間。
接著,請參考圖1B,進行一熱壓合程序,以壓合金屬層112、第一基材120、第二基材130以及第三基材140,而使金屬層112直接覆蓋第一基材120的基底122與導電柱124的一側。此處,由於採用是熱壓合的製程,因此此時的第一基材120的基底122會由原來的B階段狀態轉變成一C階段狀態,意即呈現完全固化狀態,而使金屬層112與第二基材130分別連接在第一基材120上。第一基材120的導電柱124因抵接金屬層112與第一線路層134而產生變形,且導電柱124電性連接金屬層112與第二基材130的第一線路層134。第一基材120的基底122覆蓋第二基材130的核心層132、第一線路層134以及第一介電層135。第三基材140的絕緣層142連接第二線路層136且覆蓋第二基材130的核心層132、第一介電層135以及第二線路層136。
接著,請參考圖1C,形成多個盲孔145以及一貫孔T。盲孔145從第三基材140延伸至第二基材130,而暴露出第二線路層136。貫孔T貫穿金屬層112、第一基材120、第二基材130的第一介電層135以及第三基材140的絕緣層142與導電層143。此處,形成盲孔145的方式例如是雷射鑽孔,而形成貫孔T的方式例如是機械鑽孔,但不以此為限。
之後,請參考圖1D,形成一導電材料層150,覆蓋金屬層112、第三基材140的導電層143以及貫孔T的內壁,且填滿盲孔145而定義出多個導通孔148。此處,形成導電材料層150的方式例如是電鍍法(plating),而導電材料層150例如是銅,但不以此為限。
最後,請同時參考圖1D以及圖1E,透過微影製程,以圖案化導電材料層150、金屬層112以及導電層143,而形成位於第一基材120上且電性連接導電柱124的一第一外部線路層110a以及位於絕緣層142上且電性連接導通孔148的一第二外部線路層144a,並定義出連接第一外部線路層110a與第二外部線路層144a且位於貫孔T內的一導通孔結構160a。導通孔結構160a電性連接第一外部線路層110a與第二外部線路層144a而定義出一訊號路徑L1。第一外部線路層110a、導電柱124、第二基材130、導通孔148以及第二外部線路層144a電性連接而定義出一接地路徑L2。特別是,接地路徑L2環繞訊號路徑L1,且訊號路徑L1的兩側分別與接地路徑L2的兩側位於同一平面上。至此,已完成電路板100a的製作。
在結構上,請同時參考圖1E與圖1F,在本實施例中,電路板100a包括第一外部線路層110a、第一基材120、第二基材130、第三基材140以及導通孔結構160a。第一基材120配置於第一外部線路層110a與第二基材130之間。第一基材120包括導電柱124,且導電柱124電性連接第一外部線路層110a與第二基材130。第二基材130具有開口133且包括第一介電層135。開口133貫穿第二基材130,且第一介電層135填滿開口133。第二基材130配置於第一基材120與第三基材140之間。第三基材140包括絕緣層142、位於絕緣層142上的第二外部線路層144a以及貫穿絕緣層142且電性連接第二基材130與第二外部線路層144a的導通孔148。導通孔結構160a包括貫孔T以及導電材料層150。貫孔T貫穿第一基材120、第二基材130的第一介電層135以及第三基材140。導電材料層150覆蓋貫孔T的內壁且電性連接第一外部線路層110a與第二外部線路層144a,而定義出L1訊號路徑。第一外部線路層110a、導電柱124、第二基材130、導通孔148以及第二外部線路層144a電性連接而定義出L2接地路徑,其中接地路徑L2環繞訊號路徑L1。
詳細來說,第一基材120還包括基底122,且導電柱124貫穿基底122。第二基材130還包括核心層132、第一線路層134、第二線路層136以及導電連接層138。第一線路層134與第二線路層136分別配置於核心層132的相對兩側。核心層132具有開口133,而導電連接層138配置於開口133的內壁且位於第一介電層135與核心層132之間。導電連接層138電性連接第一線路層134與第二線路層136。導電柱124電性連接第一外部線路層110a與第一線路層134。
此外,本實施例的第一外部線路層110a包括一第一訊號線路114a1與一第一接地線路114a2。第二外部線路層144a包括一第二訊號線路144a1與一第二接地線路144a2。第一訊號線路114a1、導電材料層150以及第二訊號線路144a1定義出訊號路徑L1。第一接地線路114a2、導電柱124、第一線路層134、導電連接層138、第二線路層136、導通孔148以及第二接地線路144a2定義出接地路徑L2。由於訊號路徑L1被接地路徑L2所環繞且呈封閉性包圍,因此可形成良好的高頻高速迴路。此外,訊號路徑L1的兩側分別接地路徑L2的兩側位於同一平面上,且由於本實施例的電路板100a具有導電柱124及導通孔148的設置可將屏蔽缺口補起來,而形成完整的屏蔽,可有效的降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
簡言之,本實例由第一訊號線路114a1、導電材料層150以及第二訊號線路144a1所定義出的訊號路徑L1被由第一接地線路114a2、導電柱124、第一線路層134、導電連接層138、第二線路層136、導通孔148以及第二接地線路144a2所定義出的接地路徑L2環繞包圍住。意即,可傳輸5G等高頻高速訊號的訊號路徑L1的周圍設置封閉性佳的接地路徑L2,藉此可形成良好的高頻高速迴路,而使得本實施例的電路板100a可具有較佳的訊號完整性。此處,所述的高頻是指頻率大於1GHz;而所述的高速是指資料傳輸的速度大於100Mbps。
再者,本實施例所提供的第一基材120與第二基材130為線路板完成品,而金屬層112與第三基材140則屬於半成品,且以壓合的方式將金屬層112、第一基材120、第二基材130以及第三基材140整合在一起。導通孔結構160a、第二基材130的導電連接層138及第一介電層135定義出同軸穿孔(coaxial via),其中第一介電層135位於導通孔結構160a與導電連接層138之間。相較於現有技術中以壓合絕緣層的增層法方式來阻絕同軸穿孔的內部導體層與外部導體層而言,本實施例的電路板100a的製作方法可避免產生阻抗不匹配而影響高頻訊號的完整性的問題。
此外,由於本實施例不是採用壓合絕緣層的增層法來增加電路板的層數,因此不會採用導通孔的疊孔設計來導通相鄰的結構層。因此,本實施例的電路板100a的製作方法除了可以克服導通孔的能量損耗之外,還可以避免疊孔的熱應力可靠度不佳的問題。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,下述實施例不再重複贅述。
圖2A至圖2B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請同時參考圖1D以及圖2A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在圖1D形成導電材料層150的步驟之後,請參考圖2A,進行塞孔(plugging)程序,填充一第二介電層162於貫孔T內,其中第二介電層162填滿貫孔T。較佳地,第二介電層162彼此相對的一第一表面163與一第二表面165分別切齊於導電材料層150的一上表面S1與一下表面S2。若第二介電層162高於導電材料層150的上表面S1與下表面S2,則可選擇性地透過研磨的方式,而使第二介電層162的第一表面163與第二表面165分別切齊於導電材料層150的上表面S1與下表面S2,藉此維持較佳的平整度。此處,第二介電層162的材質例如是樹脂,可視為塞孔劑。
之後,請同時參考圖2A與圖2B,進行微影程序,以圖案化導電材料層150、金屬層112以及導電層143,而形成一第一外部線路層110b與一第二外部線路層144b。第一外部線路層110b位於第一基材120的基底132上,而第二外部線路層144a位於第三基材140b的絕緣層142上。此處,導通孔結構160b包括貫孔T、導電材料層150以及位於貫孔T內的第二介電層162。至此,已完成電路板100b的製作。
圖3A至圖3B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請同時參考圖2A以及圖3A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在圖2A填充第二介電層162於貫孔T內的步驟之後,請參考圖3A,形成一罩蓋層155於導電材料層150上。罩蓋層155覆蓋導電材料層150以及第二介電層162的第一表面163與第二表面165。此處,罩蓋層155的材質例如是銅,但不以此為限。
之後,請同時參考圖3A與圖3B,進行微影程序,以圖案化罩蓋層155、導電材料層150、金屬層112以及導電層143,而形成一第一外部線路層110c與一第二外部線路層144c。第一外部線路層110c位於第一基材120的基底122上及第二介電層162的第一表面163上。第二外部線路層144c位於第三基材140c的絕緣層142上及第二介電層162的第二表面165上。至此,已完成電路板100c的製作。
圖4A至圖4E是依照本發明的另一實施例的另一種電路板的製作方法的剖面示意圖。請先同時參考圖1A以及圖4A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:本實施例的第一基材120d不同於上述的第一基材120。
詳細來說,本實施例的第一基材120d還包括貫穿基底122的一介電材料塊126,其中介電材料塊126位於導電柱124之間,且介電材料塊126的周圍表面直接接觸導電柱124。在製作上,先提供基底122,其中基底122於此時處於一B階段狀態,意即尚未完全固化,其中基底122的材質例如是環氧數酯(Epoxy)、鐵氟龍(PTFE)、聚苯醚(Polyphenylene Ether, PPE)、聚醯亞胺(Polyimide, PI)、BT樹脂(Bismaleimide Triazine, BT)、酚醛樹脂(Phenolic Novolac, PN)、碳氫化合物(Hydrocarbon)。接著,可於基底122的相對兩側貼附離型膜,其中離型膜的材質如是聚酯聚合物(PET)。接著,對基底122進行鑽孔程序,而形成通孔及開口,其中鑽孔程序例如是雷射鑽孔或機械鑽沖壓(punch),但不以此為限。接著,以印刷(printing)或注入(injection)的方式,於通孔內填充導電膠材,而形成導電柱124。之後,以印刷(printing)或注入(injection)的方式,於開口內印刷低介電常數(Dielectric Constant; Dk)與低介電損耗(Dielectric Loss; Df)的介電材料,且進行預烤而形成介電材料塊126。之後,移除貼附在基底122相對兩側的離型膜,而使導電柱124及介電材料塊126的相對兩表面分別突出於基底122的相對兩表面,而完成第二基材120d的製作。此處,介電材料塊126的介電損耗介於0.0002至0.006。
一般皆知,高頻電路講求的是傳輸訊號的速度與品質,而影響這兩項的主要因素是傳輸材料的電氣特性,即材料介電常數( Dk )與介電損耗( Df )。藉由降低基材的介電常數和介電損耗,可有效地縮短訊號延遲( Signal Propagation Delay Time ),並可提高訊號傳輸速率與減少訊號傳輸損失( Signal Transmission Loss )。由於本實施例僅在貫孔T的周圍設置價格較昂貴的介電材料塊126,相較於以往整個基材都採用此介電材料而言,本實施例可有效的可減少介電材料的使用量,可有效地降低成本,並可提高訊號傳輸速率與減少訊號傳輸損失。
接著,請參考圖4B,進行一熱壓合程序,以壓合金屬層112、第一基材120d、第二基材130以及第三基材140,而使金屬層112直接覆蓋第一基材120d的基底122、導電柱124的一側以及介電材料塊126的一表面126a。導電柱124連接金屬層112與第二基材130的第一線路層134。介電材料塊126的一另一表面126b直接接觸第二基材130的第一介電層135與第一線路層134。第三基材140的絕緣層142連接第二基材130的第二線路層136,且覆蓋核心層132、第一介電層135以及第二線路層136。
接著,請參考圖4C,形成多個盲孔145以及一貫孔T’。盲孔145從第三基材140延伸至第二基材130,而暴露出第二線路層136。貫孔T’貫穿金屬層112、第一基材120d的介電材料塊126、第二基材130的第一介電層135以及第三基材140的絕緣層142與導電層143。此處,形成盲孔145的方式例如是雷射鑽孔,而形成貫孔T’的方式例如是機械鑽孔,但不以此為限。
接著,請參考圖4D,形成一導電材料層150’,覆蓋金屬層112、第三基材140的導電層143以及貫孔T’的內壁,且填滿盲孔145而定義出多個導通孔148’。此處,形成導電材料層150’的方式例如是電鍍法(plating),而導電材料層150’例如是銅,但不以此為限。
最後,請同時參考圖4D以及圖4E,透過微影製程,以圖案化導電材料層150’、金屬層112以及導電層143,而形成位於第一基材120d上且電性連接導電柱124的一第一外部線路層110d以及位於絕緣層142上且電性連接導通孔148’的一第二外部線路層144d,並定義出連接第一外部線路層110d與第二外部線路層144d且位於貫孔T’內的一導通孔結構160d。導通孔結構160d電性連接第一外部線路層110d與第二外部線路層144d而定義出一訊號路徑L1’。第一外部線路層110d、導電柱124、第二基材130、導通孔148’以及第二外部線路層144d電性連接而定義出一接地路徑L2’。特別是,接地路徑L2’環繞訊號路徑L1’ ,且訊號路徑L1’的兩側分別與接地路徑L2’的兩側位於同一平面上。至此,已完成電路板100d的製作。
在結構上,請同時參考圖1E與圖4E,本實施例的電路板100d與上述的電路板100a相似,兩者差異在於:在本實施例中,第一基材120d還包括一介電材料塊126,貫穿基底122且位於導電柱124之間,其中介電材料塊126的周圍表面直接接觸導電柱124。透過介電材料塊126的設置,不但可以減少整體電路板100d的成本外,亦可提高訊號傳輸速率與減少訊號傳輸損失。
更進一步來說,本實施例的第一外部線路層110d包括一第一訊號線路114d1與一第一接地線路114d2。第二外部線路層144d包括一第二訊號線路144d1與一第二接地線路144d2。第一訊號線路114d1、導電材料層150’以及第二訊號線路144d1定義出訊號路徑L1’。第一接地線路114d2、導電柱124、第一線路層134、導電連接層138、第二線路層136、導通孔148’以及第二接地線路144d2定義出接地路徑L2’。
簡言之,本實施例由第一訊號線路114d1、導電材料層150’以及第二訊號線路144d1所定義出的訊號路徑L1’被由第一接地線路114d2、導電柱124、第一線路層134、導電連接層138、第二線路層136、導通孔148’以及第二接地線路144d2所定義出的接地路徑L2’ 環繞包圍住。意即,可傳輸5G等高頻高速訊號的訊號路徑L1’的周圍設置封閉性佳的接地路徑L2’,藉此可形成良好的高頻高速迴路,而使得本實施例的電路板100d可具有較佳的訊號完整性。
圖5A至圖5B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請同時參考圖4D以及圖5A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在4D形成導電材料層150’的步驟之後,請參考圖5A,進行塞孔(plugging)程序,填充一第二介電層162於貫孔T’內,其中第二介電層162填滿貫孔T’。較佳地,第二介電層162彼此相對的一第一表面163與一第二表面165分別切齊於導電材料層150’的一上表面S1’與一下表面S2’。若第二介電層162高於導電材料層150’的上表面S1’與下表面S2’,則可選擇性地透過研磨的方式,而使第二介電層162的第一表面163與第二表面165分別切齊於導電材料層150’的上表面S1’與下表面S2’。此處,第二介電層162的材質例如是樹脂,可視為塞孔劑。
之後,請同時參考圖5A與圖5B,進行微影程序,以圖案化導電材料層150’、金屬層112以及導電層143,而形成一第一外部線路層110e與一第二外部線路層144e。第一外部線路層110e位於第一基材120的基底132上,而第二外部線路層144e位於第三基材140e的絕緣層142上。此處,導通孔結構160e包括貫孔T’、導電材料層150’以及位於貫孔T’內的第二介電層162。至此,已完成電路板100e的製作。
圖6A至圖6B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請同時參考圖5A以及圖6A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在圖5A填充第二介電層162於貫孔T’內的步驟之後,請參考圖6A,形成一罩蓋層155’於導電材料層150’上。罩蓋層155’覆蓋導電材料層150’以及第二介電層162的第一表面163與第二表面165。此處,罩蓋層155’的材質例如是銅,但不以此為限。
之後,請同時參考圖6A與圖6B,進行微影程序,以圖案化罩蓋層155’、導電材料層150’、金屬層112以及導電層143,而形成一第一外部線路層110f與一第二外部線路層144f。第一外部線路層110f位於第一基材120的基底122上及第二介電層162的第一表面163上。第二外部線路層144f位於第三基材140f的絕緣層142上及第二介電層162的第二表面165上。至此,已完成電路板100f的製作。
圖7是依照本發明的一實施例的一種電子裝置的剖面示意圖。請參考圖7,在本實施例中,電子裝置10a包括上述例如是圖3B的電路板100c以及一電子元件200,其中電子元件200電性連接電路板100c,且電子元件200包括多個接墊210。此外,本實施例的電子裝置10a還包括多個連接件300,配置於電路板100c的第三基材140c與電子元件200之間,其中電子元件200透過連接件300與電路板100c電性連接。此處,連接件300例如是銲球,但不以此為限。在應用上,可在電路板100c相對於電子元件200的另一側上設置天線結構,並使天線結構與電路板100c電性連接。在積體電路與天線的應用上,本實施例的電路板100c可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
圖8是依照本發明的另一實施例的一種電子裝置的剖面示意圖。請參考圖8,在本實施例中,電子裝置10b包括上述例如是圖6B的電路板100f以及一電子元件200,其中電子元件200電性連接電路板100f,且電子元件200包括多個接墊210。此外,本實施例的電子裝置10b還包括多個連接件300,配置於電路板100f的第三基材140f與電子元件200之間,其中電子元件200透過連接件300與電路板100f電性連接。此處,連接件300例如是銲球,但不以此為限。在應用上,可在電路板100f相對於電子元件200的另一側上設置天線結構,並使天線結構與電路板100f電性連接。在積體電路與天線的應用上,本實施例的電路板100f可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
綜上所述,在本發明的電路板的設計中,導通孔結構的導電材料層電性連接第一外部線路層與第二外部線路層而定義出訊號路徑,而第一外部線路層、導電柱、第二基材、導通孔以及第二外部線路層電性連接而定義出接地路徑,其中接地路徑環繞訊號路徑。藉此,可形成良好的高頻高速訊號迴路,且後續在積體電路與天線的應用上,亦可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a、10b:電子裝置
100a、100b、100c、100d、100e、100f:電路板
110a、110b、110c、110d、110e、110f:第一外部線路層
112:金屬層
114a1:第一訊號線路
114a2:第一接地線路
120、120d:第一基材
122:基底
124:導電柱
126:介電材料塊
126a:表面
126b:另一表面
130:第二基材
132:核心層
133:開口
134:第一線路層
135:第一介電層
136:第二線路層
138:導電連接層
140、140a、140b、140c、140d、140e、140f:第三基材
142:絕緣層
143:導電層
144a、144b、144c、144d、144e、144f:第二外部線路層
144a1:第二訊號線路
144a2:第二接地線路
145:盲孔
148、148’:導通孔
150、150’:導電材料層
155、155’:罩蓋層
160a、160b、160d、160e:導通孔結構
162:第二介電層
163:第一表面
165:第二表面
200:電子元件
210:接墊
300:連接件
L1、L1’:訊號路徑
L2、L2’:接地路徑
S1、S1’:上表面
S2、S2’:下表面
T、T’:貫孔
圖1A至圖1E是依照本發明的一實施例的一種電路板的製作方法的剖面示意圖。
圖1F是圖1E的電路板的俯視示意圖。
圖2A至圖2B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖3A至圖3B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖4A至圖4E是依照本發明的另一實施例的另一種電路板的製作方法的剖面示意圖。
圖5A至圖5B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖6A至圖6B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖7是依照本發明的一實施例的一種電子裝置的剖面示意圖。
圖8是依照本發明的另一實施例的一種電子裝置的剖面示意圖。
100a:電路板
110a:第一外部線路層
114a1:第一訊號線路
114a2:第一接地線路
120:第一基材
122:基底
124:導電柱
130:第二基材
132:核心層
133:開口
134:第一線路層
135:第一介電層
136:第二線路層
138:導電連接層
140a:第三基材
142:絕緣層
144a:第二外部線路層
144a1:第二訊號線路
144a2:第二接地線路
148:導通孔
150:導電材料層
160a:導通孔結構
L1:訊號路徑
L2:接地路徑
T:貫孔
Claims (20)
- 一種電路板,包括一第一外部線路層、一第一基材、一第二基材、一第三基材以及一導通孔結構,其中 該第一基材配置於該第一外部線路層與該第二基材之間,且該第一基材包括多個導電柱,該些導電柱電性連接該第一外部線路層與該第二基材; 該第二基材具有一開口且包括一第一介電層,該開口貫穿該第二基材,且該第一介電層填滿該開口,該第二基材配置於該第一基材與該第三基材之間; 該第三基材包括一絕緣層、位於該絕緣層上的一第二外部線路層以及貫穿該絕緣層且電性連接該第二基材與該第二外部線路層的多個導通孔; 該導通孔結構包括一貫孔以及一導電材料層,該貫孔貫穿該第一基材、該第二基材的該第一介電層以及該第三基材,而該導電材料層覆蓋該貫孔的內壁且電性連接該第一外部線路層與該第二外部線路層,而定義出一訊號路徑;以及 該第一外部線路層、該些導電柱、該第二基材、該些導通孔以及該第二外部線路層電性連接而定義出一接地路徑,其中該接地路徑環繞該訊號路徑。
- 如請求項1所述的電路板,其中該第一基材更包括一基底,且該些導電柱貫穿該基底,該第二基材更包括一核心層、一第一線路層、一第二線路層以及一導電連接層,該第一線路層與該第二線路層分別配置於該核心層的相對兩側,該核心層具有該開口,而該導電連接層配置於該開口的內壁且位於該第一介電層與該核心層之間,該導電連接層電性連接該第一線路層與該第二線路層,且該些導電柱電性連接該第一外部線路層與該第一線路層。
- 如請求項2所述的電路板,其中該第一基材更包括一介電材料塊,貫穿該基底且位於該些導電柱之間,該介電材料塊的周圍表面直接接觸該些導電柱。
- 如請求項2所述的電路板,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導電材料層以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些導電柱、該第一線路層、該導電連接層、該第二線路層、該些導通孔以及該第二接地線路定義出該接地路徑。
- 如請求項1所述的電路板,其中該導通孔結構更包括一第二介電層,填滿該貫孔,且該第二介電層彼此相對的一第一表面與一第二表面分別切齊於該第一外部線路層的一上表面與該第二外部線路層的一下表面。
- 如請求項1所述的電路板,其中該導通孔結構更包括一第二介電層,填滿該貫孔,且該第一外部線路層與該第二外部線路層分別覆蓋該第二介電層彼此相對的一第一表面與一第二表面。
- 一種電路板的製作方法,包括: 壓合一金屬層、一第一基材、一第二基材以及一第三基材,以使該第一基材位於該金屬層與該第二基材之間,而該第二基材位於該第一基材與該第三基材之間,其中該第一基材包括多個導電柱,該第二基材具有一開口且包括一第一介電層,該開口貫穿該第二基材,且該第一介電層填滿該開口,該第三基材包括一絕緣層與位於該絕緣層上的一導電層; 形成多個盲孔以及一貫孔,其中該些盲孔從該第三基材延伸至該第二基材,該貫孔貫穿該金屬層、該第一基材、該第二基材的該第一介電層以及該第三基材的該絕緣層與該導電層; 形成一導電材料層,覆蓋該金屬層、該第三基材的該導電層以及該貫孔的內壁,且填滿該些盲孔而定義出多個導通孔;以及 圖案化該導電材料層、該金屬層以及該導電層,而形成位於該第一基材上且電性連接該些導電柱的一第一外部線路層以及位於該絕緣層上且電性連接該些導通孔的一第二外部線路層,並定義出連接該第一外部線路層與該第二外部線路層且位於該貫孔內的一導通孔結構,其中該導通孔結構電性連接該第一外部線路層與該第二外部線路層而定義出一訊號路徑,該第一外部線路層、該些導電柱、該第二基材、該些導通孔以及該第二外部線路層電性連接而定義出一接地路徑,且該接地路徑環繞該訊號路徑。
- 如請求項7所述的電路板的製作方法,其中壓合該金屬層、該第一基材、該第二基材以及該第三基材的步驟包括: 提供該金屬層; 提供該第一基材,該第一基材更包括一基底,而該些導電柱貫穿該基底; 提供該第二基材,該第二基材更包括一核心層、一第一線路層、一第二線路層以及一導電連接層,該第一線路層與該第二線路層分別配置於該核心層的相對兩側,該核心層具有該開口,而該導電連接層配置於該開口的內壁且位於該第一介電層與該核心層之間,該導電連接層電性連接該第一線路層與該第二線路層; 提供該第三基材; 令該第一基材與該第二基材位於該金屬層與該第三基材之間,且該第一基材位於該金屬層與該第二基材之間,而該第二基材位於該第一基材與該第三基材之間;以及 進行一熱壓合程序,以壓合該金屬層、該第一基材、該第二基材以及該第三基材,而使該金屬層直接覆蓋該第一基材的該基底與該些導電柱的一側,且該些導電柱連接該金屬層與該第二基材的該第一線路層,而該第三基材的該絕緣層連接該第二基材的該第二線路層。
- 如請求項8所述的電路板的製作方法,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導電材料層以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些導電柱、該第一線路層、該導電連接層、該第二線路層、該些導通孔以及該第二接地線路定義出該接地路徑。
- 如請求項7所述的電路板的製作方法,更包括: 於形成該導電材料層之後,且於圖案化該導電材料層、該金屬層以及該導電層之前,填充一第二介電層於該貫孔內,該第二介電層填滿該貫孔,且該第二介電層彼此相對的一第一表面與一第二表面分別切齊於該導電材料層的一上表面與一下表面。
- 如請求項10所述的電路板的製作方法,更包括: 於填充該第二介電層於該貫孔內之後,且於圖案化該導電材料層、該金屬層以及該導電層之前,形成一罩蓋層於該導電材料層上,其中該罩蓋層覆蓋該導電材料層以及該第二介電層的該第一表面與該第二表面;以及 圖案化該罩蓋層、該導電材料層、該金屬層以及該導電層,而形成該第一外部線路層以及該第二外部線路層,其中該第一外部線路層位於該第一基材的該基底上及該第二介電層的該第一表面上,而該第二外部線路層位於該第三基材的該絕緣層上及該第二介電層的該第二表面上。
- 如請求項7所述的電路板的製作方法,其中壓合該金屬層、該第一基材、該第二基材以及該第三基材的步驟包括: 提供該金屬層; 提供該第一基材,該第一基材更包括一基底與貫穿該基底的一介電材料塊,其中該介電材料塊位於該些導電柱之間,且該介電材料塊的周圍表面直接接觸該些導電柱; 提供該第二基材,該第二基材更包括一核心層、一第一線路層、一第二線路層以及一導電連接層,該第一線路層與該第二線路層分別配置於該核心層的相對兩側,該核心層具有該開口,而該導電連接層配置於該開口的內壁且位於該第一介電層與該核心層之間,該導電連接層電性連接該第一線路層與該第二線路層; 提供該第三基材; 令該第一基材與該第二基材位於該金屬層與該第三基材之間,且該第一基材位於該金屬層與該第二基材之間,而該第二基材位於該第一基材與該第三基材之間;以及 進行一熱壓合程序,以壓合該金屬層、該第一基材、該第二基材以及該第三基材,而使該金屬層直接覆蓋該第一基材的該基底、該些導電柱的一側以及該介電材料塊的一表面,且該些導電柱連接該金屬層與該第二基材的該第一線路層,且該介電材料塊的一另一表面直接接觸該第二基材的該第一介電層與該第一線路層,而該第三基材的該絕緣層連接該第二基材的該第二線路層。
- 如請求項12所述的電路板的製作方法,其中形成該貫孔時,該貫孔同時貫穿該介電材料塊。
- 如請求項12所述的電路板的製作方法,更包括: 於形成該導電材料層之後,且於圖案化該導電材料層、該金屬層以及該導電層之前,填充一第二介電層於該貫孔內,該第二介電層填滿該貫孔,且該第二介電層彼此相對的一第一表面與一第二表面分別切齊於該導電材料層的一上表面與一下表面。
- 如請求項14所述的電路板的製作方法,更包括: 於填充該第二介電層於該貫孔內之後,且於圖案化該導電材料層、該金屬層以及該導電層之前,形成一罩蓋層於該導電材料層上,其中該罩蓋層覆蓋該導電材料層以及該第二介電層的該第一表面與該第二表面;以及 圖案化該罩蓋層、該導電材料層、該金屬層以及該導電層,而形成該第一外部線路層以及該第二外部線路層,其中該第一外部線路層位於該第一基材的該基底上及該第二介電層的該第一表面上,而該第二外部線路層位於該第三基材的該絕緣層上及該第二介電層的該第二表面上。
- 如請求項12所述的電路板的製作方法,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導電材料層以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些導電柱、該第一線路層、該導電連接層、該第二線路層、該些導通孔以及該第二接地線路定義出該接地路徑。
- 如請求項12所述的電路板的製作方法,其中該介電材料塊的介電損耗大於0且小於0.016。
- 一種電子裝置,包括: 一電路板,包括一第一外部線路層、一第一基材、一第二基材、一第三基材以及一導通孔結構,其中 該第一基材配置於該第一外部線路層與該第二基材之間,且該第一基材包括多個導電柱,該些導電柱電性連接該第一外部線路層與該第二基材; 該第二基材具有一開口且包括一第一介電層,該開口貫穿該第二基材,且該第一介電層填滿該開口,該第二基材配置於該第一基材與該第三基材之間; 該第三基材包括一絕緣層、位於該絕緣層上的一第二外部線路層以及貫穿該絕緣層且電性連接該第二基材與該第二外部線路層的多個導通孔; 該導通孔結構包括一貫孔以及一導電材料層,該貫孔貫穿該第一基材、該第二基材的該第一介電層以及該第三基材,而該導電材料層覆蓋該貫孔的內壁且電性連接該第一外部線路層與該第二外部線路層,而定義出一訊號路徑;以及 該第一外部線路層、該些導電柱、該第二基材、該些導通孔以及該第二外部線路層電性連接而定義出一接地路徑,其中該接地路徑環繞該訊號路徑;以及 一電子元件,電性連接該電路板。
- 如請求項18所述的電子裝置,更包括: 多個連接件,配置於該電路板的該第三基材與該電子元件之間,其中該電子元件透過該些連接件與該電路板電性連接。
- 如請求項19所述的電子裝置,其中該些連接件包括多個銲球。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/498,757 US20220230949A1 (en) | 2021-01-21 | 2021-10-12 | Circuit board and manufacturing method thereof and electronic device |
US17/711,027 US20220232695A1 (en) | 2021-01-21 | 2022-04-01 | Circuit board and manufacturing method thereof and electronic device |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163139795P | 2021-01-21 | 2021-01-21 | |
US63/139,795 | 2021-01-21 | ||
US202163235105P | 2021-08-19 | 2021-08-19 | |
US63/235,105 | 2021-08-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202231147A TW202231147A (zh) | 2022-08-01 |
TWI777768B true TWI777768B (zh) | 2022-09-11 |
Family
ID=82525806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110134179A TWI777768B (zh) | 2021-01-21 | 2021-09-14 | 電路板及其製作方法與電子裝置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114828384B (zh) |
TW (1) | TWI777768B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117156729B (zh) * | 2023-10-30 | 2023-12-29 | 圆周率半导体(南通)有限公司 | 一种先进的射频线信号屏蔽结构印制线路板制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200738095A (en) * | 2006-03-31 | 2007-10-01 | Advanced Semiconductor Eng | Coreless thin substrate with embedded circuits in dielectric layer and method for manufacturing the same |
TW201919446A (zh) * | 2017-11-12 | 2019-05-16 | 財團法人工業技術研究院 | 線路基板 |
CN109819581A (zh) * | 2017-11-20 | 2019-05-28 | 鹏鼎控股(深圳)股份有限公司 | 射频电路板及其制作方法 |
TW202002742A (zh) * | 2018-06-08 | 2020-01-01 | 欣興電子股份有限公司 | 線路載板結構及其製作方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4034477B2 (ja) * | 1999-07-01 | 2008-01-16 | 株式会社日立製作所 | インターポーザ及びその製造方法とそれを用いた回路モジュール |
JP5056080B2 (ja) * | 2007-03-07 | 2012-10-24 | 日本電気株式会社 | 多層プリント配線板及びその製造方法 |
US8107254B2 (en) * | 2008-11-20 | 2012-01-31 | International Business Machines Corporation | Integrating capacitors into vias of printed circuit boards |
US9949360B2 (en) * | 2011-03-10 | 2018-04-17 | Mediatek Inc. | Printed circuit board design for high speed application |
US10070525B2 (en) * | 2016-12-28 | 2018-09-04 | Intel Corporation | Internal to internal coaxial via transition structures in package substrates |
CN110121237B (zh) * | 2018-02-07 | 2020-05-26 | 欣兴电子股份有限公司 | 线路板结构及其制作方法 |
US20190380200A1 (en) * | 2018-03-20 | 2019-12-12 | Unimicron Technology Corp. | Embedded component structure and manufacturing method thereof |
-
2021
- 2021-09-14 TW TW110134179A patent/TWI777768B/zh active
- 2021-09-14 CN CN202111074801.9A patent/CN114828384B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200738095A (en) * | 2006-03-31 | 2007-10-01 | Advanced Semiconductor Eng | Coreless thin substrate with embedded circuits in dielectric layer and method for manufacturing the same |
TW201919446A (zh) * | 2017-11-12 | 2019-05-16 | 財團法人工業技術研究院 | 線路基板 |
CN109819581A (zh) * | 2017-11-20 | 2019-05-28 | 鹏鼎控股(深圳)股份有限公司 | 射频电路板及其制作方法 |
TW202002742A (zh) * | 2018-06-08 | 2020-01-01 | 欣興電子股份有限公司 | 線路載板結構及其製作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114828384B (zh) | 2024-06-11 |
TW202231147A (zh) | 2022-08-01 |
CN114828384A (zh) | 2022-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7867888B2 (en) | Flip-chip package substrate and a method for fabricating the same | |
US11057996B2 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
US6483044B1 (en) | Interconnecting substrates for electrical coupling of microelectronic components | |
US9331030B1 (en) | Integrated antenna package and manufacturing method thereof | |
US8111954B2 (en) | Module substrate including optical transmission mechanism and method of producing the same | |
US20090310323A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
KR20030088357A (ko) | 금속 코어 기판 및 그 제조 방법 | |
KR20050065038A (ko) | 비수직 비아가 구비된 인쇄회로기판 및 패키지 | |
TWI777768B (zh) | 電路板及其製作方法與電子裝置 | |
TWI835074B (zh) | 電路板及其製作方法與電子裝置 | |
TWI785896B (zh) | 電路板及其製作方法與電子裝置 | |
US20220232695A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
TWI779831B (zh) | 電路板及其製作方法與電子裝置 | |
US11785707B2 (en) | Circuit board and manufacturing method thereof and electronic device | |
US20220230949A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
WO2014141607A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20230262893A1 (en) | Circuit board, manufacturing method thereof, and electronic device | |
US11737209B2 (en) | Circuit board and manufacturing method thereof and electronic device | |
US20230268256A1 (en) | Electronic package structure and manufacturing method thereof | |
TWI847651B (zh) | 電子封裝結構及其製造方法 | |
US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure | |
TWI846342B (zh) | 電子封裝件及其承載基板與製法 | |
KR20100132358A (ko) | 범프비아를 구비한 인쇄회로기판의 제조방법 | |
CN117790457A (zh) | 封装基板及其制法 | |
TW202247302A (zh) | 天線封裝體的製作方法以及天線封裝體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |