CN114828384A - 电路板及其制作方法与电子装置 - Google Patents
电路板及其制作方法与电子装置 Download PDFInfo
- Publication number
- CN114828384A CN114828384A CN202111074801.9A CN202111074801A CN114828384A CN 114828384 A CN114828384 A CN 114828384A CN 202111074801 A CN202111074801 A CN 202111074801A CN 114828384 A CN114828384 A CN 114828384A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- conductive
- circuit
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 339
- 239000004020 conductor Substances 0.000 claims abstract description 86
- 239000010410 layer Substances 0.000 claims description 643
- 239000002184 metal Substances 0.000 claims description 74
- 229910052751 metal Inorganic materials 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 63
- 239000012792 core layer Substances 0.000 claims description 36
- 239000003989 dielectric material Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 28
- 238000010030 laminating Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 238000007731 hot pressing Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 description 13
- 238000005553 drilling Methods 0.000 description 11
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000007906 compression Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
Abstract
本发明提供一种电路板及其制作方法与电子装置。电路板包括第一外部线路层、第一基材、第二基材、第三基材以及导通孔结构。第一基材包括电性连接第一外部线路层与第二基材多个导电柱。第二基材具有开口且包括第一介电层。开口贯穿第二基材，且第一介电层填满开口。第三基材包括绝缘层、第二外部线路层以及多个导通孔。导通孔结构的导电材料层覆盖贯孔的内壁且电性连接第一外部线路层与第二外部线路层，而定义出信号路径。第一外部线路层、导电柱、第二基材、导通孔以及第二外部线路层电性连接而定义出接地路径，其中接地路径环绕信号路径。本发明的电路板，其具有良好的信号回路，可具有较佳的信号完整性。
Description
技术领域
本发明涉及一种基板结构及其制作方法，尤其涉及一种电路板及其制作方法与采用此电路板的电子装置。
背景技术
在现有电路板中，同轴穿孔(coaxial via)的设计在内部导体层与外部导体层之间需要有一层或一层以上的绝缘层来作阻绝，其中形成绝缘层的方式是通过压合增层的方式来达成。因此在同轴穿孔的两端会有阻抗不匹配且会出现电磁干扰(electromagneticinterference,EMI)屏蔽缺口，进而影响高频信号完整性。此外，在同轴穿孔的设计中，信号路径的两端分别接地路径的两端位于不同平面上，且无法减少噪声干扰。
发明内容
本发明是针对一种电路板，其具有良好的信号回路，可具有较佳的信号完整性。
本发明还针对一种电路板的制作方法，用以制作上述的电路板。
本发明还针对一种电子装置，其包括上述的电路板，具有较佳的信号传输可靠度。
根据本发明的实施例，电路板包括第一外部线路层、第一基材、第二基材、第三基材以及导通孔结构。第一基材配置于第一外部线路层与第二基材之间。第一基材包括多个导电柱，且导电柱电性连接第一外部线路层与第二基材。第二基材具有开口且包括第一介电层。开口贯穿第二基材，且第一介电层填满开口。第二基材配置于第一基材与第三基材之间。第三基材包括绝缘层、位于绝缘层上的第二外部线路层以及贯穿绝缘层且电性连接第二基材与第二外部线路层的多个导通孔。导通孔结构包括贯孔以及导电材料层。贯孔贯穿第一基材、第二基材的第一介电层以及第三基材。导电材料层覆盖贯孔的内壁且电性连接第一外部线路层与第二外部线路层，而定义出信号路径。第一外部线路层、导电柱、第二基材、导通孔以及第二外部线路层电性连接而定义出接地路径，其中接地路径环绕信号路径。
在根据本发明的实施例的电路板中，上述的第一基材还包括基底，且导电柱贯穿基底。第二基材还包括核心层、第一线路层、第二线路层以及导电连接层。第一线路层与第二线路层分别配置于核心层的相对两侧。核心层具有开口，而导电连接层配置于开口的内壁且位于第一介电层与核心层之间。导电连接层电性连接第一线路层与第二线路层。导电柱电性连接第一外部线路层与第一线路层。
在根据本发明的实施例的电路板中，上述的第一基材还包括介电材料块，贯穿基底且位于导电柱之间。介电材料块的周围表面直接接触导电柱。
在根据本发明的实施例的电路板中，上述的第一外部线路层包括第一信号线路与第一接地线路。第二外部线路层包括第二信号线路与第二接地线路。第一信号线路、导电材料层以及第二信号线路定义出信号路径。第一接地线路、导电柱、第一线路层、导电连接层、第二线路层、导通孔以及第二接地线路定义出接地路径。
在根据本发明的实施例的电路板中，上述的导通孔结构还包括第二介电层，填满贯孔。第二介电层彼此相对的第一表面与第二表面分别切齐于第一外部线路层的上表面与第二外部线路层的下表面。
在根据本发明的实施例的电路板中，上述的导通孔结构还包括第二介电层，填满贯孔。第一外部线路层与第二外部线路层分别覆盖第二介电层彼此相对的第一表面与第二表面。
根据本发明的实施例，电路板的制作方法，其包括以下步骤。压合金属层、第一基材、第二基材以及第三基材，以使第一基材位于金属层与第二基材之间，而第二基材位于第一基材与第三基材之间。第一基材包括多个导电柱。第二基材具有开口且包括第一介电层。开口贯穿第二基材，且第一介电层填满开口。第三基材包括绝缘层与位于绝缘层上的导电层。形成多个盲孔以及贯孔。盲孔从第三基材延伸至第二基材。贯孔贯穿金属层、第一基材、第二基材的第一介电层以及第三基材的绝缘层与导电层。形成导电材料层，覆盖金属层、第三基材的导电层以及贯孔的内壁，且填满盲孔而定义出多个导通孔。图案化导电材料层、金属层以及导电层，而形成位于第一基材上且电性连接导电柱的第一外部线路层以及位于绝缘层上且电性连接导通孔的第二外部线路层，并定义出连接第一外部线路层与第二外部线路层且位于贯孔内的导通孔结构。导通孔结构电性连接第一外部线路层与第二外部线路层而定义出信号路径。第一外部线路层、导电柱、第二基材、导通孔以及第二外部线路层电性连接而定义出接地路径。接地路径环绕信号路径。
在根据本发明的实施例的电路板的制作方法中，上述的压合金属层、第一基材、第二基材以及第三基材的步骤包括提供金属层。提供第一基材，其中第一基材还包括基底，而导电柱贯穿基底。提供第二基材，其中第二基材还包括核心层、第一线路层、第二线路层以及导电连接层。第一线路层与第二线路层分别配置于核心层的相对两侧。核心层具有开口，而导电连接层配置于开口的内壁且位于第一介电层与核心层之间。导电连接层电性连接第一线路层与第二线路层。提供第三基材。令第一基材与第二基材位于金属层与第三基材之间，且第一基材位于金属层与第二基材之间，而第二基材位于第一基材与第三基材之间。进行热压合程序，以压合金属层、第一基材、第二基材以及第三基材，而使金属层直接覆盖第一基材的基底与导电柱的一侧。导电柱连接金属层与第二基材的第一线路层，而第三基材的绝缘层连接第二基材的第二线路层。
在根据本发明的实施例的电路板的制作方法中，上述的电路板的制作方法，还包括于形成导电材料层之后，且于图案化导电材料层、金属层以及导电层之前，填充第二介电层于贯孔内。第二介电层填满贯孔，且第二介电层彼此相对的第一表面与第二表面分别切齐于导电材料层的上表面与下表面。
在根据本发明的实施例的电路板的制作方法中，上述的电路板的制作方法，还包括于填充第二介电层于贯孔内之后，且于图案化导电材料层、金属层以及导电层之前，形成罩盖层于导电材料层上。罩盖层覆盖导电材料层以及第二介电层的第一表面与第二表面。图案化罩盖层、导电材料层、金属层以及导电层，而形成第一外部线路层以及第二外部线路层。第一外部线路层位于第一基材的基底上及第二介电层的第一表面上。第二外部线路层位于第三基材的绝缘层上及第二介电层的第二表面上。
在根据本发明的实施例的电路板的制作方法中，上述的第一外部线路层包括第一信号线路与第一接地线路。第二外部线路层包括第二信号线路与第二接地线路。第一信号线路、导电材料层以及第二信号线路定义出信号路径。第一接地线路、导电柱、第一线路层、导电连接层、第二线路层、导通孔以及第二接地线路定义出接地路径。
在根据本发明的实施例的电路板的制作方法中，上述的压合金属层、第一基材、第二基材以及第三基材的步骤包括提供金属层。提供第一基材，其中第一基材还包括基底与贯穿基底的介电材料块。介电材料块位于导电柱之间，且介电材料块的周围表面直接接触导电柱。提供第二基材，其中第二基材还包括核心层、第一线路层、第二线路层以及导电连接层。第一线路层与第二线路层分别配置于核心层的相对两侧。核心层具有开口，而导电连接层配置于开口的内壁且位于第一介电层与核心层之间。导电连接层电性连接第一线路层与第二线路层。提供第三基材。令第一基材与第二基材位于金属层与第三基材之间。第一基材位于金属层与第二基材之间。第二基材位于第一基材与第三基材之间。进行热压合程序，以压合金属层、第一基材、第二基材以及第三基材，而使金属层直接覆盖第一基材的基底、导电柱的一侧以及介电材料块的表面。导电柱连接金属层与第二基材的第一线路层。介电材料块的另一表面直接接触第二基材的第一介电层与第一线路层。第三基材的绝缘层连接第二基材的第二线路层。
在根据本发明的实施例的电路板的制作方法中，上述的形成贯孔时，贯孔同时贯穿介电材料块。
在根据本发明的实施例的电路板的制作方法中，上述的电路板的制作方法，还包括于形成导电材料层之后，且于图案化导电材料层、金属层以及导电层之前，填充第二介电层于贯孔内。第二介电层填满贯孔，且第二介电层彼此相对的第一表面与第二表面分别切齐于导电材料层的上表面与下表面。
在根据本发明的实施例的电路板的制作方法中，上述的电路板的制作方法，还包括于填充第二介电层于贯孔内之后，且于图案化导电材料层、金属层以及导电层之前，形成罩盖层于导电材料层上。罩盖层覆盖导电材料层以及第二介电层的第一表面与第二表面。图案化罩盖层、导电材料层、金属层以及导电层，而形成第一外部线路层以及第二外部线路层。第一外部线路层位于第一基材的基底上及第二介电层的第一表面上。第二外部线路层位于第三基材的绝缘层上及第二介电层的第二表面上。
在根据本发明的实施例的电路板的制作方法中，上述的第一外部线路层包括第一信号线路与第一接地线路。第二外部线路层包括第二信号线路与第二接地线路。第一信号线路、导电材料层以及第二信号线路定义出信号路径。第一接地线路、导电柱、第一线路层、导电连接层、第二线路层、导通孔以及第二接地线路定义出接地路径。
在根据本发明的实施例的电路板的制作方法中，上述的介电材料块的介电损耗(Dissipation Factor,Df)大于0且小于0.016。
根据本发明的实施例，电子装置包括电路板以及电子元件。电路板，其包括第一外部线路层、第一基材、第二基材、第三基材以及导通孔结构。第一基材配置于第一外部线路层与第二基材之间。第一基材包括多个导电柱，且导电柱电性连接第一外部线路层与第二基材。第二基材具有开口且包括第一介电层。开口贯穿第二基材，且第一介电层填满开口。第二基材配置于第一基材与第三基材之间。第三基材包括绝缘层、位于绝缘层上的第二外部线路层以及贯穿绝缘层且电性连接第二基材与第二外部线路层的多个导通孔。导通孔结构包括贯孔以及导电材料层。贯孔贯穿第一基材、第二基材的第一介电层以及第三基材。导电材料层覆盖贯孔的内壁且电性连接第一外部线路层与第二外部线路层，而定义出信号路径。第一外部线路层、导电柱、第二基材、导通孔以及第二外部线路层电性连接而定义出接地路径，其中接地路径环绕信号路径。电子元件电性连接电路板。
在根据本发明的实施例的电子装置中，上述的电子装置还包括多个连接件，配置于电路板的第三基材与电子元件之间。电子元件通过连接件与电路板电性连接。
在根据本发明的实施例的电子装置中，上述的连接件包括多个焊球。
基于上述，在本发明的电路板的设计中，导通孔结构的导电材料层电性连接第一外部线路层与第二外部线路层而定义出信号路径，而第一外部线路层、导电柱、第二基材、导通孔以及第二外部线路层电性连接而定义出接地路径，其中接地路径环绕信号路径。藉此，可形成良好的高频高速信号回路，且后续在集成电路与天线的应用上，亦可解决同一平面信号干扰的问题，可降低信号能量损失及减少噪声干扰，进而可提升信号传输可靠度。
附图说明
图1A至图1E是依照本发明的一实施例的一种电路板的制作方法的剖面示意图；
图1F是图1E的电路板的俯视示意图；
图2A至图2B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图；
图3A至图3B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图；
图4A至图4E是依照本发明的另一实施例的另一种电路板的制作方法的剖面示意图；
图5A至图5B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图；
图6A至图6B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图；
图7是依照本发明的一实施例的一种电子装置的剖面示意图；
图8是依照本发明的另一实施例的一种电子装置的剖面示意图。
附图标记说明
10a、10b:电子装置；
100a、100b、100c、100d、100e、100f:电路板；
110a、110b、110c、110d、110e、110f:第一外部线路层；
112:金属层；
114a1:第一信号线路；
114a2:第一接地线路；
120、120d:第一基材；
122:基底；
124:导电柱；
126:介电材料块；
126a:表面；
126b:另一表面；
130:第二基材；
132:核心层；
133:开口；
134:第一线路层；
135:第一介电层；
136:第二线路层；
138:导电连接层；
140、140a、140b、140c、140d、140e、140f:第三基材；
142:绝缘层；
143:导电层；
144a、144b、144c、144d、144e、144f:第二外部线路层；
144a1:第二信号线路；
144a2:第二接地线路；
145:盲孔；
148、148’:导通孔；
150、150’:导电材料层；
155、155’:罩盖层；
160a、160b、160d、160e:导通孔结构；
162:第二介电层；
163:第一表面；
165:第二表面；
200:电子元件；
210:接垫；
300:连接件；
L1、L1’:信号路径；
L2、L2’:接地路径；
S1、S1’:上表面；
S2、S2’:下表面；
T、T’:贯孔。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1E是依照本发明的一实施例的一种电路板的制作方法的剖面示意图。图1F是图1E的电路板的俯视示意图。关于本实施例的电路板的制作方法，首先，请参考图1A，提供金属层112、第一基材120、第二基材130以及第三基材140。
详细来说，第一基材120包括基底122贯穿基底122的多个导电柱124。提供第一基材120的步骤包括先提供基底122，其中基底122于此时处于B阶段状态，意即尚未完全固化。接着，可于基底122的相对两侧贴附离型膜，其中离型膜的材质如是聚酯聚合物(PET)。之后，对基底122进行钻孔程序，而形成通孔，其中钻孔程序例如是激光钻孔或机械钻孔，但不以此为限。最后，以印刷(printing)或注入(injection)的方式，于通孔内填充导电胶材，而形成导电柱124。之后，移除贴附在基底122相对两侧的离型膜，而使导电柱124的相对两表面分别突出于基底122的相对两表面，而完成第一基材120的制作。
接着，请再参考图1A，第二基材130包括核心层132、第一线路层134、第一介电层135、第二线路层136以及导电连接层138。核心层132具有开口133，且开口133贯穿第二基材130，而第一介电层135填满开口133。此处，第一介电层135彼此相对的两侧实质上切齐于开口133彼此相对的两端。第一线路层134与第二线路层136分别配置于核心层132的相对两侧。导电连接层138覆盖开口133的内壁，且位于第一介电层135与核心层132之间，其中导电连接层138电性连接第一线路层134与第二线路层136。第三基材140包括绝缘层142与位于绝缘层142上的导电层143。
接着，请再参考图1A，令第一基材120与第二基材130位于金属层112与第三基材140之间，且第一基材120位于金属层112与第二基材130之间，而第二基材130位于第一基材120与第三基材140之间。
接着，请参考图1B，进行热压合程序，以压合金属层112、第一基材120、第二基材130以及第三基材140，而使金属层112直接覆盖第一基材120的基底122与导电柱124的一侧。此处，由于采用是热压合的制程，因此此时的第一基材120的基底122会由原来的B阶段状态转变成C阶段状态，意即呈现完全固化状态，而使金属层112与第二基材130分别连接在第一基材120上。第一基材120的导电柱124因抵接金属层112与第一线路层134而产生变形，且导电柱124电性连接金属层112与第二基材130的第一线路层134。第一基材120的基底122覆盖第二基材130的核心层132、第一线路层134以及第一介电层135。第三基材140的绝缘层142连接第二线路层136且覆盖第二基材130的核心层132、第一介电层135以及第二线路层136。
接着，请参考图1C，形成多个盲孔145以及贯孔T。盲孔145从第三基材140延伸至第二基材130，而暴露出第二线路层136。贯孔T贯穿金属层112、第一基材120、第二基材130的第一介电层135以及第三基材140的绝缘层142与导电层143。此处，形成盲孔145的方式例如是激光钻孔，而形成贯孔T的方式例如是机械钻孔，但不以此为限。
之后，请参考图1D，形成导电材料层150，覆盖金属层112、第三基材140的导电层143以及贯孔T的内壁，且填满盲孔145而定义出多个导通孔148。此处，形成导电材料层150的方式例如是电镀法(plating)，而导电材料层150例如是铜，但不以此为限。
最后，请同时参考图1D以及图1E，通过微影制程，以图案化导电材料层150、金属层112以及导电层143，而形成位于第一基材120上且电性连接导电柱124的第一外部线路层110a以及位于绝缘层142上且电性连接导通孔148的第二外部线路层144a，并定义出连接第一外部线路层110a与第二外部线路层144a且位于贯孔T内的导通孔结构160a。导通孔结构160a电性连接第一外部线路层110a与第二外部线路层144a而定义出信号路径L1。第一外部线路层110a、导电柱124、第二基材130、导通孔148以及第二外部线路层144a电性连接而定义出接地路径L2。特别是，接地路径L2环绕信号路径L1，且信号路径L1的两侧分别与接地路径L2的两侧位于同一平面上。至此，已完成电路板100a的制作。
在结构上，请同时参考图1E与图1F，在本实施例中，电路板100a包括第一外部线路层110a、第一基材120、第二基材130、第三基材140以及导通孔结构160a。第一基材120配置于第一外部线路层110a与第二基材130之间。第一基材120包括导电柱124，且导电柱124电性连接第一外部线路层110a与第二基材130。第二基材130具有开口133且包括第一介电层135。开口133贯穿第二基材130，且第一介电层135填满开口133。第二基材130配置于第一基材120与第三基材140之间。第三基材140包括绝缘层142、位于绝缘层142上的第二外部线路层144a以及贯穿绝缘层142且电性连接第二基材130与第二外部线路层144a的导通孔148。导通孔结构160a包括贯孔T以及导电材料层150。贯孔T贯穿第一基材120、第二基材130的第一介电层135以及第三基材140。导电材料层150覆盖贯孔T的内壁且电性连接第一外部线路层110a与第二外部线路层144a，而定义出L1信号路径。第一外部线路层110a、导电柱124、第二基材130、导通孔148以及第二外部线路层144a电性连接而定义出L2接地路径，其中接地路径L2环绕信号路径L1。
详细来说，第一基材120还包括基底122，且导电柱124贯穿基底122。第二基材130还包括核心层132、第一线路层134、第二线路层136以及导电连接层138。第一线路层134与第二线路层136分别配置于核心层132的相对两侧。核心层132具有开口133，而导电连接层138配置于开口133的内壁且位于第一介电层135与核心层132之间。导电连接层138电性连接第一线路层134与第二线路层136。导电柱124电性连接第一外部线路层110a与第一线路层134。
此外，本实施例的第一外部线路层110a包括第一信号线路114a1与第一接地线路114a2。第二外部线路层144a包括第二信号线路144a1与第二接地线路144a2。第一信号线路114a1、导电材料层150以及第二信号线路144a1定义出信号路径L1。第一接地线路114a2、导电柱124、第一线路层134、导电连接层138、第二线路层136、导通孔148以及第二接地线路144a2定义出接地路径L2。由于信号路径L1被接地路径L2所环绕且呈封闭性包围，因此可形成良好的高频高速回路。此外，信号路径L1的两侧分别接地路径L2的两侧位于同一平面上，且由于本实施例的电路板100a具有导电柱124及导通孔148的设置可将屏蔽缺口补起来，而形成完整的屏蔽，可有效的降低信号能量损失及减少噪声干扰，进而可提升信号传输可靠度。
简言之，本实例由第一信号线路114a1、导电材料层150以及第二信号线路144a1所定义出的信号路径L1被由第一接地线路114a2、导电柱124、第一线路层134、导电连接层138、第二线路层136、导通孔148以及第二接地线路144a2所定义出的接地路径L2环绕包围住。意即，可传输5G等高频高速信号的信号路径L1的周围设置封闭性佳的接地路径L2，藉此可形成良好的高频高速回路，而使得本实施例的电路板100a可具有较佳的信号完整性。此处，所述的高频是指频率大于1GHz；而所述的高速是指数据传输的速度大于100Mbps。
再者，本实施例所提供的第一基材120与第二基材130为线路板完成品，而金属层112与第三基材140则属于半成品，且以压合的方式将金属层112、第一基材120、第二基材130以及第三基材140整合在一起。导通孔结构160a、第二基材130的导电连接层138及第一介电层135定义出同轴穿孔(coaxial via)，其中第一介电层135位于导通孔结构160a与导电连接层138之间。相较于现有技术中以压合绝缘层的增层法方式来阻绝同轴穿孔的内部导体层与外部导体层而言，本实施例的电路板100a的制作方法可避免产生阻抗不匹配而影响高频信号的完整性的问题。
此外，由于本实施例不是采用压合绝缘层的增层法来增加电路板的层数，因此不会采用导通孔的叠孔设计来导通相邻的结构层。因此，本实施例的电路板100a的制作方法除了可以克服导通孔的能量损耗之外，还可以避免叠孔的热应力可靠度不佳的问题。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，下述实施例不再重复赘述。
图2A至图2B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图。请同时参考图1D以及图2A，本实施例的电路板的制作方法与上述的电路板的制作方法相似，两者差异在于：在图1D形成导电材料层150的步骤之后，请参考图2A，进行塞孔(plugging)程序，填充第二介电层162于贯孔T内，其中第二介电层162填满贯孔T。较佳地，第二介电层162彼此相对的第一表面163与第二表面165分别切齐于导电材料层150的上表面S1与下表面S2。若第二介电层162高于导电材料层150的上表面S1与下表面S2，则可选择性地通过研磨的方式，而使第二介电层162的第一表面163与第二表面165分别切齐于导电材料层150的上表面S1与下表面S2，藉此维持较佳的平整度。此处，第二介电层162的材质例如是树脂，可视为塞孔剂。
之后，请同时参考图2A与图2B，进行微影程序，以图案化导电材料层150、金属层112以及导电层143，而形成第一外部线路层110b与第二外部线路层144b。第一外部线路层110b位于第一基材120的基底132上，而第二外部线路层144a位于第三基材140b的绝缘层142上。此处，导通孔结构160b包括贯孔T、导电材料层150以及位于贯孔T内的第二介电层162。至此，已完成电路板100b的制作。
图3A至图3B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图。请同时参考图2A以及图3A，本实施例的电路板的制作方法与上述的电路板的制作方法相似，两者差异在于：在图2A填充第二介电层162于贯孔T内的步骤之后，请参考图3A，形成罩盖层155于导电材料层150上。罩盖层155覆盖导电材料层150以及第二介电层162的第一表面163与第二表面165。此处，罩盖层155的材质例如是铜，但不以此为限。
之后，请同时参考图3A与图3B，进行微影程序，以图案化罩盖层155、导电材料层150、金属层112以及导电层143，而形成第一外部线路层110c与第二外部线路层144c。第一外部线路层110c位于第一基材120的基底122上及第二介电层162的第一表面163上。第二外部线路层144c位于第三基材140c的绝缘层142上及第二介电层162的第二表面165上。至此，已完成电路板100c的制作。
图4A至图4E是依照本发明的另一实施例的另一种电路板的制作方法的剖面示意图。请先同时参考图1A以及图4A，本实施例的电路板的制作方法与上述的电路板的制作方法相似，两者差异在于：本实施例的第一基材120d不同于上述的第一基材120。
详细来说，本实施例的第一基材120d还包括贯穿基底122的介电材料块126，其中介电材料块126位于导电柱124之间，且介电材料块126的周围表面直接接触导电柱124。在制作上，先提供基底122，其中基底122于此时处于B阶段状态，意即尚未完全固化，其中基底122的材质例如是环氧数酯(Epoxy)、铁氟龙(PTFE)、聚苯醚(Polyphenylene Ether,PPE)、聚酰亚胺(Polyimide,PI)、BT树脂(Bismaleimide Triazine,BT)、酚醛树脂(PhenolicNovolac,PN)、碳氢化合物(Hydrocarbon)。接着，可于基底122的相对两侧贴附离型膜，其中离型膜的材质如是聚酯聚合物(PET)。接着，对基底122进行钻孔程序，而形成通孔及开口，其中钻孔程序例如是激光钻孔或机械钻冲压(punch)，但不以此为限。接着，以印刷(printing)或注入(injection)的方式，于通孔内填充导电胶材，而形成导电柱124。之后，以印刷(printing)或注入(injection)的方式，于开口内印刷低介电常数(DielectricConstant；Dk)与低介电损耗(Dielectric Loss；Df)的介电材料，且进行预烤而形成介电材料块126。之后，移除贴附在基底122相对两侧的离型膜，而使导电柱124及介电材料块126的相对两表面分别突出于基底122的相对两表面，而完成第二基材120d的制作。此处，介电材料块126的介电损耗介于0.0002至0.006。
一般皆知，高频电路讲求的是传输信号的速度与品质，而影响这两项的主要因素是传输材料的电气特性，即材料介电常数(Dk)与介电损耗(Df)。通过降低基材的介电常数和介电损耗，可有效地缩短信号延迟(Signal Propagation Delay Time)，并可提高信号传输速率与减少信号传输损失(Signal Transmission Loss)。由于本实施例仅在贯孔T的周围设置价格较昂贵的介电材料块126，相较于以往整个基材都采用此介电材料而言，本实施例可有效的可减少介电材料的使用量，可有效地降低成本，并可提高信号传输速率与减少信号传输损失。
接着，请参考图4B，进行热压合程序，以压合金属层112、第一基材120d、第二基材130以及第三基材140，而使金属层112直接覆盖第一基材120d的基底122、导电柱124的一侧以及介电材料块126的表面126a。导电柱124连接金属层112与第二基材130的第一线路层134。介电材料块126的另一表面126b直接接触第二基材130的第一介电层135与第一线路层134。第三基材140的绝缘层142连接第二基材130的第二线路层136，且覆盖核心层132、第一介电层135以及第二线路层136。
接着，请参考图4C，形成多个盲孔145以及贯孔T’。盲孔145从第三基材140延伸至第二基材130，而暴露出第二线路层136。贯孔T’贯穿金属层112、第一基材120d的介电材料块126、第二基材130的第一介电层135以及第三基材140的绝缘层142与导电层143。此处，形成盲孔145的方式例如是激光钻孔，而形成贯孔T’的方式例如是机械钻孔，但不以此为限。
接着，请参考图4D，形成导电材料层150’，覆盖金属层112、第三基材140的导电层143以及贯孔T’的内壁，且填满盲孔145而定义出多个导通孔148’。此处，形成导电材料层150’的方式例如是电镀法(plating)，而导电材料层150’例如是铜，但不以此为限。
最后，请同时参考图4D以及图4E，通过微影制程，以图案化导电材料层150’、金属层112以及导电层143，而形成位于第一基材120d上且电性连接导电柱124的第一外部线路层110d以及位于绝缘层142上且电性连接导通孔148’的第二外部线路层144d，并定义出连接第一外部线路层110d与第二外部线路层144d且位于贯孔T’内的导通孔结构160d。导通孔结构160d电性连接第一外部线路层110d与第二外部线路层144d而定义出信号路径L1’。第一外部线路层110d、导电柱124、第二基材130、导通孔148’以及第二外部线路层144d电性连接而定义出接地路径L2’。特别是，接地路径L2’环绕信号路径L1’，且信号路径L1’的两侧分别与接地路径L2’的两侧位于同一平面上。至此，已完成电路板100d的制作。
在结构上，请同时参考图1E与图4E，本实施例的电路板100d与上述的电路板100a相似，两者差异在于：在本实施例中，第一基材120d还包括介电材料块126，贯穿基底122且位于导电柱124之间，其中介电材料块126的周围表面直接接触导电柱124。通过介电材料块126的设置，不但可以减少整体电路板100d的成本外，亦可提高信号传输速率与减少信号传输损失。
更进一步来说，本实施例的第一外部线路层110d包括第一信号线路114d1与第一接地线路114d2。第二外部线路层144d包括第二信号线路144d1与第二接地线路144d2。第一信号线路114d1、导电材料层150’以及第二信号线路144d1定义出信号路径L1’。第一接地线路114d2、导电柱124、第一线路层134、导电连接层138、第二线路层136、导通孔148’以及第二接地线路144d2定义出接地路径L2’。
简言之，本实施例由第一信号线路114d1、导电材料层150’以及第二信号线路144d1所定义出的信号路径L1’被由第一接地线路114d2、导电柱124、第一线路层134、导电连接层138、第二线路层136、导通孔148’以及第二接地线路144d2所定义出的接地路径L2’环绕包围住。意即，可传输5G等高频高速信号的信号路径L1’的周围设置封闭性佳的接地路径L2’，藉此可形成良好的高频高速回路，而使得本实施例的电路板100d可具有较佳的信号完整性。
图5A至图5B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图。请同时参考图4D以及图5A，本实施例的电路板的制作方法与上述的电路板的制作方法相似，两者差异在于：在4D形成导电材料层150’的步骤之后，请参考图5A，进行塞孔(plugging)程序，填充第二介电层162于贯孔T’内，其中第二介电层162填满贯孔T’。较佳地，第二介电层162彼此相对的第一表面163与第二表面165分别切齐于导电材料层150’的上表面S1’与下表面S2’。若第二介电层162高于导电材料层150’的上表面S1’与下表面S2’，则可选择性地通过研磨的方式，而使第二介电层162的第一表面163与第二表面165分别切齐于导电材料层150’的上表面S1’与下表面S2’。此处，第二介电层162的材质例如是树脂，可视为塞孔剂。
之后，请同时参考图5A与图5B，进行微影程序，以图案化导电材料层150’、金属层112以及导电层143，而形成第一外部线路层110e与第二外部线路层144e。第一外部线路层110e位于第一基材120的基底132上，而第二外部线路层144e位于第三基材140e的绝缘层142上。此处，导通孔结构160e包括贯孔T’、导电材料层150’以及位于贯孔T’内的第二介电层162。至此，已完成电路板100e的制作。
图6A至图6B是依照本发明的另一实施例的另一种电路板的制作方法的局部步骤的剖面示意图。请同时参考图5A以及图6A，本实施例的电路板的制作方法与上述的电路板的制作方法相似，两者差异在于：在图5A填充第二介电层162于贯孔T’内的步骤之后，请参考图6A，形成罩盖层155’于导电材料层150’上。罩盖层155’覆盖导电材料层150’以及第二介电层162的第一表面163与第二表面165。此处，罩盖层155’的材质例如是铜，但不以此为限。
之后，请同时参考图6A与图6B，进行微影程序，以图案化罩盖层155’、导电材料层150’、金属层112以及导电层143，而形成第一外部线路层110f与第二外部线路层144f。第一外部线路层110f位于第一基材120的基底122上及第二介电层162的第一表面163上。第二外部线路层144f位于第三基材140f的绝缘层142上及第二介电层162的第二表面165上。至此，已完成电路板100f的制作。
图7是依照本发明的一实施例的一种电子装置的剖面示意图。请参考图7，在本实施例中，电子装置10a包括上述例如是图3B的电路板100c以及电子元件200，其中电子元件200电性连接电路板100c，且电子元件200包括多个接垫210。此外，本实施例的电子装置10a还包括多个连接件300，配置于电路板100c的第三基材140c与电子元件200之间，其中电子元件200通过连接件300与电路板100c电性连接。此处，连接件300例如是焊球，但不以此为限。在应用上，可在电路板100c相对于电子元件200的另一侧上设置天线结构，并使天线结构与电路板100c电性连接。在集成电路与天线的应用上，本实施例的电路板100c可解决同一平面信号干扰的问题，可降低信号能量损失及减少噪声干扰，进而可提升信号传输可靠度。
图8是依照本发明的另一实施例的一种电子装置的剖面示意图。请参考图8，在本实施例中，电子装置10b包括上述例如是图6B的电路板100f以及电子元件200，其中电子元件200电性连接电路板100f，且电子元件200包括多个接垫210。此外，本实施例的电子装置10b还包括多个连接件300，配置于电路板100f的第三基材140f与电子元件200之间，其中电子元件200通过连接件300与电路板100f电性连接。此处，连接件300例如是焊球，但不以此为限。在应用上，可在电路板100f相对于电子元件200的另一侧上设置天线结构，并使天线结构与电路板100f电性连接。在集成电路与天线的应用上，本实施例的电路板100f可解决同一平面信号干扰的问题，可降低信号能量损失及减少噪声干扰，进而可提升信号传输可靠度。
综上所述，在本发明的电路板的设计中，导通孔结构的导电材料层电性连接第一外部线路层与第二外部线路层而定义出信号路径，而第一外部线路层、导电柱、第二基材、导通孔以及第二外部线路层电性连接而定义出接地路径，其中接地路径环绕信号路径。藉此，可形成良好的高频高速信号回路，且后续在集成电路与天线的应用上，亦可解决同一平面信号干扰的问题，可降低信号能量损失及减少噪声干扰，进而可提升信号传输可靠度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (20)
1.一种电路板，其特征在于，包括第一外部线路层、第一基材、第二基材、第三基材以及导通孔结构，其中
所述第一基材配置于所述第一外部线路层与所述第二基材之间，且所述第一基材包括多个导电柱，所述多个导电柱电性连接所述第一外部线路层与所述第二基材；
所述第二基材具有开口且包括第一介电层，所述开口贯穿所述第二基材，且所述第一介电层填满所述开口，所述第二基材配置于所述第一基材与所述第三基材之间；
所述第三基材包括绝缘层、位于所述绝缘层上的第二外部线路层以及贯穿所述绝缘层且电性连接所述第二基材与所述第二外部线路层的多个导通孔；
所述导通孔结构包括贯孔以及导电材料层，所述贯孔贯穿所述第一基材、所述第二基材的所述第一介电层以及所述第三基材，而所述导电材料层覆盖所述贯孔的内壁且电性连接所述第一外部线路层与所述第二外部线路层，而定义出信号路径；以及
所述第一外部线路层、所述多个导电柱、所述第二基材、所述多个导通孔以及所述第二外部线路层电性连接而定义出接地路径，其中所述接地路径环绕所述信号路径。
2.根据权利要求1所述的电路板，其特征在于，所述第一基材还包括基底，且所述多个导电柱贯穿所述基底，所述第二基材还包括核心层、第一线路层、第二线路层以及导电连接层，所述第一线路层与所述第二线路层分别配置于所述核心层的相对两侧，所述核心层具有所述开口，而所述导电连接层配置于所述开口的内壁且位于所述第一介电层与所述核心层之间，所述导电连接层电性连接所述第一线路层与所述第二线路层，且所述多个导电柱电性连接所述第一外部线路层与所述第一线路层。
3.根据权利要求2所述的电路板，其特征在于，所述第一基材还包括介电材料块，贯穿所述基底且位于所述多个导电柱之间，所述介电材料块的周围表面直接接触所述多个导电柱。
4.根据权利要求2所述的电路板，其特征在于，所述第一外部线路层包括第一信号线路与第一接地线路，而所述第二外部线路层包括第二信号线路与第二接地线路，所述第一信号线路、所述导电材料层以及所述第二信号线路定义出所述信号路径，所述第一接地线路、所述多个导电柱、所述第一线路层、所述导电连接层、所述第二线路层、所述多个导通孔以及所述第二接地线路定义出所述接地路径。
5.根据权利要求1所述的电路板，其特征在于，所述导通孔结构还包括第二介电层，填满所述贯孔，且所述第二介电层彼此相对的第一表面与第二表面分别切齐于所述第一外部线路层的上表面与所述第二外部线路层的下表面。
6.根据权利要求1所述的电路板，其特征在于，所述导通孔结构还包括第二介电层，填满所述贯孔，且所述第一外部线路层与所述第二外部线路层分别覆盖所述第二介电层彼此相对的第一表面与第二表面。
7.一种电路板的制作方法，其特征在于，包括：
压合金属层、第一基材、第二基材以及第三基材，以使所述第一基材位于所述金属层与所述第二基材之间，而所述第二基材位于所述第一基材与所述第三基材之间，其中所述第一基材包括多个导电柱，所述第二基材具有开口且包括第一介电层，所述开口贯穿所述第二基材，且所述第一介电层填满所述开口，所述第三基材包括绝缘层与位于所述绝缘层上的导电层；
形成多个盲孔以及贯孔，其中所述多个盲孔从所述第三基材延伸至所述第二基材，所述贯孔贯穿所述金属层、所述第一基材、所述第二基材的所述第一介电层以及所述第三基材的所述绝缘层与所述导电层；
形成导电材料层，覆盖所述金属层、所述第三基材的所述导电层以及所述贯孔的内壁，且填满所述多个盲孔而定义出多个导通孔；以及
图案化所述导电材料层、所述金属层以及所述导电层，而形成位于所述第一基材上且电性连接所述多个导电柱的第一外部线路层以及位于所述绝缘层上且电性连接所述多个导通孔的第二外部线路层，并定义出连接所述第一外部线路层与所述第二外部线路层且位于所述贯孔内的导通孔结构，其中所述导通孔结构电性连接所述第一外部线路层与所述第二外部线路层而定义出信号路径，所述第一外部线路层、所述多个导电柱、所述第二基材、所述多个导通孔以及所述第二外部线路层电性连接而定义出接地路径，且所述接地路径环绕所述信号路径。
8.根据权利要求7所述的电路板的制作方法，其特征在于，压合所述金属层、所述第一基材、所述第二基材以及所述第三基材的步骤包括：
提供所述金属层；
提供所述第一基材，所述第一基材还包括基底，而所述多个导电柱贯穿所述基底；
提供所述第二基材，所述第二基材还包括核心层、第一线路层、第二线路层以及导电连接层，所述第一线路层与所述第二线路层分别配置于所述核心层的相对两侧，所述核心层具有所述开口，而所述导电连接层配置于所述开口的内壁且位于所述第一介电层与所述核心层之间，所述导电连接层电性连接所述第一线路层与所述第二线路层；
提供所述第三基材；
令所述第一基材与所述第二基材位于所述金属层与所述第三基材之间，且所述第一基材位于所述金属层与所述第二基材之间，而所述第二基材位于所述第一基材与所述第三基材之间；以及
进行热压合程序，以压合所述金属层、所述第一基材、所述第二基材以及所述第三基材，而使所述金属层直接覆盖所述第一基材的所述基底与所述多个导电柱的一侧，且所述多个导电柱连接所述金属层与所述第二基材的所述第一线路层，而所述第三基材的所述绝缘层连接所述第二基材的所述第二线路层。
9.根据权利要求8所述的电路板的制作方法，其特征在于，所述第一外部线路层包括第一信号线路与第一接地线路，而所述第二外部线路层包括第二信号线路与第二接地线路，所述第一信号线路、所述导电材料层以及所述第二信号线路定义出所述信号路径，所述第一接地线路、所述多个导电柱、所述第一线路层、所述导电连接层、所述第二线路层、所述多个导通孔以及所述第二接地线路定义出所述接地路径。
10.根据权利要求8所述的电路板的制作方法，其特征在于，还包括：
于形成所述导电材料层之后，且于图案化所述导电材料层、所述金属层以及所述导电层之前，填充第二介电层于所述贯孔内，所述第二介电层填满所述贯孔，且所述第二介电层彼此相对的第一表面与第二表面分别切齐于所述导电材料层的上表面与下表面。
11.根据权利要求10所述的电路板的制作方法，其特征在于，还包括：
于填充所述第二介电层于所述贯孔内之后，且于图案化所述导电材料层、所述金属层以及所述导电层之前，形成罩盖层于所述导电材料层上，其中所述罩盖层覆盖所述导电材料层以及所述第二介电层的所述第一表面与所述第二表面；以及
图案化所述罩盖层、所述导电材料层、所述金属层以及所述导电层，而形成所述第一外部线路层以及所述第二外部线路层，其中所述第一外部线路层位于所述第一基材的所述基底上及所述第二介电层的所述第一表面上，而所述第二外部线路层位于所述第三基材的所述绝缘层上及所述第二介电层的所述第二表面上。
12.根据权利要求7所述的电路板的制作方法，其特征在于，压合所述金属层、所述第一基材、所述第二基材以及所述第三基材的步骤包括：
提供所述金属层；
提供所述第一基材，所述第一基材还包括基底与贯穿所述基底的介电材料块，其中所述介电材料块位于所述多个导电柱之间，且所述介电材料块的周围表面直接接触所述多个导电柱；
提供所述第二基材，所述第二基材还包括核心层、第一线路层、第二线路层以及导电连接层，所述第一线路层与所述第二线路层分别配置于所述核心层的相对两侧，所述核心层具有所述开口，而所述导电连接层配置于所述开口的内壁且位于所述第一介电层与所述核心层之间，所述导电连接层电性连接所述第一线路层与所述第二线路层；
提供所述第三基材；
令所述第一基材与所述第二基材位于所述金属层与所述第三基材之间，且所述第一基材位于所述金属层与所述第二基材之间，而所述第二基材位于所述第一基材与所述第三基材之间；以及
进行热压合程序，以压合所述金属层、所述第一基材、所述第二基材以及所述第三基材，而使所述金属层直接覆盖所述第一基材的所述基底、所述多个导电柱的一侧以及所述介电材料块的表面，且所述多个导电柱连接所述金属层与所述第二基材的所述第一线路层，且所述介电材料块的另一表面直接接触所述第二基材的所述第一介电层与所述第一线路层，而所述第三基材的所述绝缘层连接所述第二基材的所述第二线路层。
13.根据权利要求12所述的电路板的制作方法，其特征在于，形成所述贯孔时，所述贯孔同时贯穿所述介电材料块。
14.根据权利要求12所述的电路板的制作方法，其特征在于，还包括：
于形成所述导电材料层之后，且于图案化所述导电材料层、所述金属层以及所述导电层之前，填充第二介电层于所述贯孔内，所述第二介电层填满所述贯孔，且所述第二介电层彼此相对的第一表面与第二表面分别切齐于所述导电材料层的上表面与下表面。
15.根据权利要求14所述的电路板的制作方法，其特征在于，还包括：
于填充所述第二介电层于所述贯孔内之后，且于图案化所述导电材料层、所述金属层以及所述导电层之前，形成罩盖层于所述导电材料层上，其中所述罩盖层覆盖所述导电材料层以及所述第二介电层的所述第一表面与所述第二表面；以及
图案化所述罩盖层、所述导电材料层、所述金属层以及所述导电层，而形成所述第一外部线路层以及所述第二外部线路层，其中所述第一外部线路层位于所述第一基材的所述基底上及所述第二介电层的所述第一表面上，而所述第二外部线路层位于所述第三基材的所述绝缘层上及所述第二介电层的所述第二表面上。
16.根据权利要求12所述的电路板的制作方法，其特征在于，所述第一外部线路层包括第一信号线路与第一接地线路，而所述第二外部线路层包括第二信号线路与第二接地线路，所述第一信号线路、所述导电材料层以及所述第二信号线路定义出所述信号路径，所述第一接地线路、所述多个导电柱、所述第一线路层、所述导电连接层、所述第二线路层、所述多个导通孔以及所述第二接地线路定义出所述接地路径。
17.根据权利要求12所述的电路板的制作方法，其特征在于，所述介电材料块的介电损耗大于0且小于0.016。
18.一种电子装置，其特征在于，包括：
电路板，包括第一外部线路层、第一基材、第二基材、第三基材以及导通孔结构，其中
所述第一基材配置于所述第一外部线路层与所述第二基材之间，且所述第一基材包括多个导电柱，所述多个导电柱电性连接所述第一外部线路层与所述第二基材；
所述第二基材具有开口且包括第一介电层，所述开口贯穿所述第二基材，且所述第一介电层填满所述开口，所述第二基材配置于所述第一基材与所述第三基材之间；
所述第三基材包括绝缘层、位于所述绝缘层上的第二外部线路层以及贯穿所述绝缘层且电性连接所述第二基材与所述第二外部线路层的多个导通孔；
所述导通孔结构包括贯孔以及导电材料层，所述贯孔贯穿所述第一基材、所述第二基材的所述第一介电层以及所述第三基材，而所述导电材料层覆盖所述贯孔的内壁且电性连接所述第一外部线路层与所述第二外部线路层，而定义出信号路径；以及
所述第一外部线路层、所述多个导电柱、所述第二基材、所述多个导通孔以及所述第二外部线路层电性连接而定义出接地路径，其中所述接地路径环绕所述信号路径；以及
电子元件，电性连接所述电路板。
19.根据权利要求18所述的电子装置，其特征在于，还包括：
多个连接件，配置于所述电路板的所述第三基材与所述电子元件之间，其中所述电子元件通过所述多个连接件与所述电路板电性连接。
20.根据权利要求19所述的电子装置，其特征在于，所述多个连接件包括多个焊球。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163139795P | 2021-01-21 | 2021-01-21 | |
| US63/139,795 | 2021-01-21 | ||
| US202163235105P | 2021-08-19 | 2021-08-19 | |
| US63/235,105 | 2021-08-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114828384A true CN114828384A (zh) | 2022-07-29 |
Family
ID=82525806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111074801.9A Pending CN114828384A (zh) | 2021-01-21 | 2021-09-14 | 电路板及其制作方法与电子装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114828384A (zh) |
| TW (1) | TWI777768B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117156729A (zh) * | 2023-10-30 | 2023-12-01 | 圆周率半导体(南通)有限公司 | 一种先进的射频线信号屏蔽结构印制线路板制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015654A (ja) * | 1999-07-01 | 2001-01-19 | Hitachi Ltd | インターポーザ及びその製造方法とそれを用いた回路モジュール |
| US20080218985A1 (en) * | 2007-03-07 | 2008-09-11 | Tsutomu Takeda | Multilayer printed circuit board and method of manufacturing same |
| US20100124035A1 (en) * | 2008-11-20 | 2010-05-20 | International Business Machines Corporation | Integrating Capacitors Into Vias Of Printed Circuit Boards |
| US20120228006A1 (en) * | 2011-03-10 | 2012-09-13 | Mediatek Inc. | Printed circuit board design for high speed application |
| US20180184522A1 (en) * | 2016-12-28 | 2018-06-28 | Intel Corporation | Internal to internal coaxial via transition structures in package substrates |
| CN110121237A (zh) * | 2018-02-07 | 2019-08-13 | 欣兴电子股份有限公司 | 线路板结构及其制作方法 |
| US20190380200A1 (en) * | 2018-03-20 | 2019-12-12 | Unimicron Technology Corp. | Embedded component structure and manufacturing method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI306370B (en) * | 2006-03-31 | 2009-02-11 | Advanced Semiconductor Eng | Coreless thin substrate with embedded circuits in dielectric layer and method for manufacturing the same |
| TWI692997B (zh) * | 2017-11-12 | 2020-05-01 | 財團法人工業技術研究院 | 線路基板 |
| CN109819581A (zh) * | 2017-11-20 | 2019-05-28 | 鹏鼎控股(深圳)股份有限公司 | 射频电路板及其制作方法 |
| CN110581075B (zh) * | 2018-06-08 | 2021-11-02 | 欣兴电子股份有限公司 | 线路载板结构及其制作方法 |
-
2021
- 2021-09-14 TW TW110134179A patent/TWI777768B/zh active
- 2021-09-14 CN CN202111074801.9A patent/CN114828384A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015654A (ja) * | 1999-07-01 | 2001-01-19 | Hitachi Ltd | インターポーザ及びその製造方法とそれを用いた回路モジュール |
| US20080218985A1 (en) * | 2007-03-07 | 2008-09-11 | Tsutomu Takeda | Multilayer printed circuit board and method of manufacturing same |
| US20100124035A1 (en) * | 2008-11-20 | 2010-05-20 | International Business Machines Corporation | Integrating Capacitors Into Vias Of Printed Circuit Boards |
| US20120228006A1 (en) * | 2011-03-10 | 2012-09-13 | Mediatek Inc. | Printed circuit board design for high speed application |
| US20180184522A1 (en) * | 2016-12-28 | 2018-06-28 | Intel Corporation | Internal to internal coaxial via transition structures in package substrates |
| CN110121237A (zh) * | 2018-02-07 | 2019-08-13 | 欣兴电子股份有限公司 | 线路板结构及其制作方法 |
| US20190380200A1 (en) * | 2018-03-20 | 2019-12-12 | Unimicron Technology Corp. | Embedded component structure and manufacturing method thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117156729A (zh) * | 2023-10-30 | 2023-12-01 | 圆周率半导体(南通)有限公司 | 一种先进的射频线信号屏蔽结构印制线路板制备方法 |
| CN117156729B (zh) * | 2023-10-30 | 2023-12-29 | 圆周率半导体(南通)有限公司 | 一种先进的射频线信号屏蔽结构印制线路板制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202231147A (zh) | 2022-08-01 |
| TWI777768B (zh) | 2022-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101017874B1 (ko) | 전송 케이블 | |
| US7867888B2 (en) | Flip-chip package substrate and a method for fabricating the same | |
| US8134086B2 (en) | Electrical isolating structure for conductors in a substrate | |
| US8111954B2 (en) | Module substrate including optical transmission mechanism and method of producing the same | |
| US8559184B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
| KR20110003453A (ko) | 회로판 및 그 제조방법 | |
| KR20050065038A (ko) | 비수직 비아가 구비된 인쇄회로기판 및 패키지 | |
| US20100308941A1 (en) | High-frequency line structure on resin substrate and method of manufacturing the same | |
| CN112153811A (zh) | 电路板及其制作方法 | |
| US20030012004A1 (en) | Printed wiring board having non-through lead mounting hole and manufacturing method of the same | |
| CN114828384A (zh) | 电路板及其制作方法与电子装置 | |
| CN115708396A (zh) | 电路板及其制作方法与电子装置 | |
| CN115776760A (zh) | 电路板及其制作方法与电子装置 | |
| US20220232695A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
| US7832097B1 (en) | Shielded trace structure and fabrication method | |
| US20080123309A1 (en) | Slim design main board | |
| TWI835074B (zh) | 電路板及其製作方法與電子裝置 | |
| JP2005072503A (ja) | 配線基板およびそれを用いた電子装置 | |
| CN114828385A (zh) | 电路板及其制作方法与电子装置 | |
| US20230389172A1 (en) | Manufacturing method of circuit board | |
| US20220230949A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
| CN107026666B (zh) | 无线通信组件 | |
| JP2005019730A (ja) | 配線基板およびそれを用いた電子装置 | |
| US20230262893A1 (en) | Circuit board, manufacturing method thereof, and electronic device | |
| US20230268256A1 (en) | Electronic package structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |