JP2023005501A - 半導体パッケージ用ステム、半導体パッケージ - Google Patents
半導体パッケージ用ステム、半導体パッケージ Download PDFInfo
- Publication number
- JP2023005501A JP2023005501A JP2021107468A JP2021107468A JP2023005501A JP 2023005501 A JP2023005501 A JP 2023005501A JP 2021107468 A JP2021107468 A JP 2021107468A JP 2021107468 A JP2021107468 A JP 2021107468A JP 2023005501 A JP2023005501 A JP 2023005501A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor package
- hole
- insulating substrate
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000001816 cooling Methods 0.000 claims abstract description 30
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 239000011521 glass Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 description 21
- 238000012986 modification Methods 0.000 description 20
- 230000004048 modification Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 239000011295 pitch Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910000833 kovar Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02315—Support members, e.g. bases or carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/38—Cooling arrangements using the Peltier effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/0231—Stems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/0232—Lead-frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】特性インピーダンスや冷却性能を考慮した構造の半導体パッケージ用ステムの提供。【解決手段】本半導体パッケージ用ステムは、上面から下面に貫通する貫通孔が形成されたアイレットと、前記貫通孔に挿入された第1リードと、前記アイレットの上面に配置され、平面視で前記第1リードの一端と重複する位置に第1スルーホールが設けられた絶縁基板と、を有し、前記絶縁基板の熱伝導率は、前記第1リードの熱伝導率よりも低く、前記第1スルーホールの内壁面には第1導電層が形成され、前記第1導電層は前記絶縁基板の上面に延伸し、前記第1リードの一端側は前記第1導電層と電気的に接続され、前記第1スルーホール内の前記第1リードの一端よりも上側に空間が設けられている。【選択図】図1
Description
本発明は、半導体パッケージ用ステム、及び半導体パッケージに関する。
発光素子を搭載した半導体パッケージにおいて、搭載される発光素子の発熱が大きい場合には、温度調節用の冷却素子が搭載され、冷却素子上に配置された素子搭載用絶縁基板に発光素子を搭載されることがある。
このような構造では、冷却素子が比較的厚いため、信号用のリードから発光素子までの伝送線路長が長くなり、所定の特性インピーダンスが得られない場合がある。また、冷却効率の低下を抑制するためには、冷却素子によって移動された発光素子の熱が再び発光素子へ帰還されないような考慮が必要である。
したがって、発光素子や冷却素子を搭載可能な半導体パッケージ用ステムにおいても、半導体パッケージとして用いられる場合の特性インピーダンスや冷却性能を考慮した構造が求められている。
本発明は、上記の点に鑑みてなされたものであり、特性インピーダンスや冷却性能を考慮した構造の半導体パッケージ用ステムの提供を課題とする。
本半導体パッケージ用ステムは、上面から下面に貫通する貫通孔が形成されたアイレットと、前記貫通孔に挿入された第1リードと、前記アイレットの上面に配置され、平面視で前記第1リードの一端と重複する位置に第1スルーホールが設けられた絶縁基板と、を有し、前記絶縁基板の熱伝導率は、前記第1リードの熱伝導率よりも低く、前記第1スルーホールの内壁面には第1導電層が形成され、前記第1導電層は前記絶縁基板の上面に延伸し、前記第1リードの一端側は前記第1導電層と電気的に接続され、前記第1スルーホール内の前記第1リードの一端よりも上側に空間が設けられている。
開示の技術によれば、特性インピーダンスや冷却性能を考慮した構造の半導体パッケージ用ステムを提供できる。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第1実施形態〉
図1は、第1実施形態に係る半導体パッケージ用ステムを例示する図であり、図1(a)は平面図、図(b)は図1(a)のA-A線に沿う部分断面図である。
図1は、第1実施形態に係る半導体パッケージ用ステムを例示する図であり、図1(a)は平面図、図(b)は図1(a)のA-A線に沿う部分断面図である。
図1を参照すると、第1実施形態に係る半導体パッケージ用ステム1は、アイレット10と、第1リード21と、第2リード22と、第3リード23と、第4リード24と、第5リード25と、第6リード26と、第7リード27と、第8リード28と、封止部30と、絶縁基板40とを有する。半導体パッケージ用ステム1は、例えば、光通信用のステムとして用いることができる。
なお、第1リード21と、第2リード22と、第3リード23と、第4リード24と、第5リード25と、第6リード26と、第7リード27と、第8リード28とを特に区別する必要がない場合には、単に、リードと称する。
アイレット10は、円板状の部材である。アイレット10の直径は、特に制限がなく、目的に応じて適宜決定できるが、例えば、φ3.8mmやφ5.6mm等である。アイレット10の厚さは、特に制限がなく、目的に応じて適宜決定できるが、例えば、1.0~1.5mm程度である。アイレット10は、例えば、鉄等の金属材料から形成できる。アイレット10を、複数の金属層(銅層や鉄層等)が積層された金属材料(例えば、所謂クラッド材)から形成してもよい。アイレット10の表面に金めっき等を施してもよい。
なお、本願において、円板状とは、平面形状が略円形で所定の厚さを有するものを指す。直径に対する厚さの大小は問わない。又、部分的に凹部や凸部、貫通孔等が形成されているものも含むものとする。又、本願において、平面視とは対象物をアイレット10の上面10aの法線方向から視ることを指し、平面形状とは対象物をアイレット10の上面10aの法線方向から視た形状を指すものとする。
アイレット10の外縁部に、平面視において、外周側から中心側に窪んだ形状の1つ以上の切り欠き部が形成されてもよい。切り欠き部は、例えば、平面形状が略三角状や略四角状の窪みである。切り欠き部は、例えば、半導体パッケージ用ステム1に半導体素子を搭載する際の素子搭載面の位置出し等に用いることができる。又、切り欠き部は、例えば、半導体パッケージ用ステム1の回転方向の位置出し等に用いることができる。
各リードは、アイレット10を上面10aから下面10bに貫通する貫通孔10x内に、長手方向をアイレット10の厚さ方向に向けて挿入され、周囲を封止部30に封止されている。封止部30は、例えば、ガラス等の絶縁材料から構成されている。ガラスとしては、例えば、比誘電率が約6.7に代表される軟質ガラスを用いることができる。なお、1本のリードを1つの貫通孔10x内に配置してもよいし、複数本のリードを1つの貫通孔10x内に配置してもよい。図1の例では、2本のリードを1つの貫通孔10x内に配置している。
第1リード21及び第2リード22の一部は、アイレット10の上面10aから上側に突出している。突出量は、例えば、0.1mm~0.3mm程度である。第1リード21及び第2リード22以外のリードも、必要に応じ、アイレット10の上面10aから上側に突出してもよい。各リードは、アイレット10の下面10bから下側に突出している。各リードのアイレット10の下面10bからの突出量は、例えば、6~10mm程度である。各リードは、例えば、鉄ニッケル合金やコバール等の金属から構成されており、各リードの表面に、金めっき等が形成されてもよい。
第1リード21及び第2リード22は、隣接して配置され、半導体パッケージ用ステム1に発光素子が搭載されて半導体パッケージとして使用される際に、発光素子と電気的に接続される差動信号が通る経路となる。第1リード21及び第2リード22以外のリードは、例えば、GNDや、半導体パッケージ用ステム1に搭載される冷却素子と電気的に接続される信号や、半導体パッケージ用ステム1に搭載される温度センサと電気的に接続される信号等が通る経路となる。なお、リードの本数は限定されず、必要に応じて増減してよい。
絶縁基板40は、アイレット10の上面10aに配置されている。絶縁基板40は、例えば、金錫(AnSn)はんだや銀ペースト等を用いてアイレット10の上面10aと接合されている。絶縁基板40の材料としては、各リードの熱伝導率よりも低い材料が選定される。具体的には、絶縁基板40の材料としては、ガラス基板が好適に用いられる。ガラス基板を構成するガラスとしては、無アルカリガラス、石英ガラス、ソーダライムガラス、硼珪酸ガラス等が挙げられる。
絶縁基板40は、例えば、直方体状である。アイレット10の上面10aを基準とする絶縁基板40の高さは、例えば、1mm~2mm程度である。絶縁基板40は、平面視で第1リード21の一端と重複する位置に第1スルーホール40xを有する。また、絶縁基板40は、平面視で第2リード22の一端と重複する位置に第2スルーホール40yを有する。第1スルーホール40x及び第2スルーホール40yは、第1リード21及び第2リード22の長手方向に平行な方向に設けられている。
第1スルーホール40xの内壁面には第1導電層41が形成されており、第1導電層41は絶縁基板40の上面に延伸している。また、第2スルーホール40yの内壁面には第2導電層42が形成されており、第2導電層42は絶縁基板40の上面に延伸している。第1導電層41及び第2導電層42は、例えば、チタン、銅、ニッケル、金等から形成できる。
第1スルーホール40x及び第2スルーホール40yの平面形状は、例えば、円形である。第1スルーホール40xの内径は第1リード21を挿入可能な値とされており、第2スルーホール40yの内径は第2リード22を挿入可能な値とされている。例えば、第1リード21及び第2リード22の直径が0.3mmであれば、第1スルーホール40x及び第2スルーホール40yの内径は0.45mmとすることができる。
第1リード21の一端側はアイレット10の上面10aから突出し、第1スルーホール40x内に挿入されている。第1リード21の一端側は、導電性接合材50を介して、第1導電層41と電気的に接続されている。また、第2リード22の一端側はアイレット10の上面10aから突出し、第2スルーホール40y内に挿入されている。第2リード22の一端側は、導電性接合材50を介して、第2導電層42と電気的に接続されている。導電性接合材50としては、例えば、はんだ(例えば、金錫合金)、導電性ペースト(例えば、銀ペースト)等が挙げられる。第1スルーホール40x内の第1リード21の一端よりも上側には、空間が設けられている。また、第2スルーホール40y内の第2リード22の一端よりも上側には、空間が設けられている。
図2は、第1実施形態に係る半導体パッケージを例示する図であり、図2(a)は平面図、図2(b)は図2(a)のB-B線に沿う部分断面図である。
図2を参照すると、第1実施形態に係る半導体パッケージ2は、半導体パッケージ用ステム1(図1参照)と、冷却素子100と、素子搭載用基板110と、発光素子120とを有している。なお、半導体パッケージ2において、半導体パッケージ用ステム1には、発光素子120の出射光を取り出すためのレンズや窓等と一体になったキャップが抵抗溶接等により固定されるが、周知の構造であるため、ここでは図示を省略している。キャップは、例えば、ステンレス鋼等の金属から形成され、内側に半導体パッケージ用ステム1の発光素子120等の主要部品を気密封止する。
冷却素子100は、アイレット10の上面10aに配置されている。冷却素子100は、例えば、熱伝導性の高い接着剤等により、アイレット10の上面10aの中央部近傍に固定されている。冷却素子100は、発光するとことで発熱した発光素子120を冷却する冷却素子であり、例えば、ペルチェ素子である。冷却素子100は、外部から印加する電圧を変えることにより冷却能力が調整される。
素子搭載用基板110は、冷却素子100上に配置されている。素子搭載用基板110は、例えば、熱伝導性の高い接着剤等により、冷却素子100上に固定されている。素子搭載用基板110上には、発光素子120が実装されている。発光素子120は、例えば、波長が1310nm等の半導体レーザチップである。
素子搭載用基板110上に、発光素子120の端子と電気的に接続された配線111及び112が形成されている。なお、図2では、配線111及び112の図示を一部省略している。配線111及び112は、素子搭載用基板110上の絶縁基板40に近い側まで延伸している。配線111は、線状部材130を介して、第1導電層41の絶縁基板40の上面に延伸する部分と電気的に接続されている。また、配線112は、線状部材130を介して、第2導電層42の絶縁基板40の上面に延伸する部分と電気的に接続されている。線状部材130としては、例えば、ボンディングワイヤが挙げられるが、線状の部材であれば特に限定されない。
配線111及び112は、差動配線である。例えば、配線111には、第1リード21、導電性接合材50、第1導電層41、及び線状部材130を介して正相信号が入力される。また、配線112には、第2リード22、導電性接合材50、第2導電層42、及び線状部材130を介して正相信号を反転した逆相信号が入力される。
半導体パッケージ用ステム1は、半導体パッケージを構成したときの特性インピーダンスや冷却性能を考慮した構造とされている。これに関し、図3~図7等を参照しながら、以下に説明する。
図3は、比較例に係る半導体パッケージを例示する図であり、図3(a)は平面図、図3(b)は図3(a)のC-C線に沿う部分断面図である。
図3を参照すると、比較例に係る半導体パッケージ2Xは、絶縁基板40を有していない点と、第1リード21及び第2リード22の一端が素子搭載用基板110の上面付近に位置している点が、半導体パッケージ2(図2参照)と相違する。
半導体パッケージ2Xでは、アイレット10の上面10aからの第1リード21及び第2リード22の突出量が大きい。そのため、冷却素子100によりアイレット10側に移動された発光素子120の動作に起因する熱が、熱伝導率が比較的高く体積も比較的大きい第1リード21及び第2リード22を経由して発光素子120に帰還する。その結果、冷却素子100による冷却効率が低下し、発光素子120の特性を損なう場合があった。
一方、半導体パッケージ2では、アイレット10の上面10aからの第1リード21及び第2リード22の突出量が抑制されている。そして、リードに代えて、絶縁基板40の第1スルーホール40x内に設けられた第1導電層41及び第2スルーホール40y内に設けられた第2導電層42が絶縁基板40の上面に延伸して線状部材130と接続される。
絶縁基板40は、第1リード21及び第2リード22よりも熱伝導率が低いため、冷却素子100によりアイレット10側に移動された発光素子120の動作に起因する熱の発光素子120への帰還が抑制される。また、第1導電層41及び第2導電層42は数μm程度と薄いため、熱も帰還にはほとんど寄与しない。その結果、冷却素子100による冷却効率が低下せず、発光素子120は所定の特性を発揮できる。
第1リード21及び第2リード22が例えばコバールから形成されている場合、熱伝導率は、約16.7W/m・Kである。一方、絶縁基板40がガラスから形成されている場合、熱伝導率は、約1.1W/m・Kであり、コバールの1/10以下である。そのため、半導体パッケージ2では、アイレット10側から発光素子120側への熱の帰還を大幅に抑制できる。
なお、第1スルーホール40x内及び第2スルーホール40y内における第1リード21及び第2リード22の突出量を大きくすると、熱の帰還を抑制する効果が低下する。そのため、第1スルーホール40x内及び第2スルーホール40y内における第1リード21及び第2リード22の突出量は、第1リード21及び第2リード22と第1導電層41及び第2導電層42とを信頼性よく接合できる範囲内で少ないことが好ましい。
また、アイレット10の上面10aに絶縁基板40を配置し、絶縁基板40に設けた第1スルーホール40x及び第2スルーホール40yのスルーホール径とスルーホールピッチと絶縁基板40の誘電率を調整選択することにより、特性インピーダンスを整合させて、反射損失を低減することができる。その結果、半導体パッケージ2では、発光素子120に高周波信号を良好に伝送することができる。
比較例に係る半導体パッケージ2Xでは、例えば、第1リード21及び第2リード22の直径が0.3mm、ピッチが0.7mmの場合、第1リード21および第2リード22の差動インピーダンスは170Ω程度となる。
一方、半導体パッケージ2は、第1スルーホール40x及び第2スルーホール40yの内径が0.45mm、ピッチが0.7mmの場合、第1リード21および第2リード22の差動インピーダンスを50Ω付近とすることができる。なお、特性インピーダンスは、絶縁基板40の材料、第1スルーホール40xと第2スルーホール40yの内径とピッチを変えることで調整可能である。
また、図2と図3とを比較するとわかるように、半導体パッケージ2では、半導体パッケージ2Xと比較して、線状部材130を短くできるため、寄生インダクタンスを低減できる。この点でも、高周波信号の伝送に有利となる。半導体パッケージ2Xでは、線状部材130の長さは例えば0.65mm程度である。これに対して、半導体パッケージ2では、線状部材130の長さは例えば0.31mm程度であり、半導体パッケージ2Xの半分以下にできる。
また、図4に示す半導体パッケージ2Aのように、絶縁基板40の上面に延伸する第1導電層41及び第2導電層42を配線111及び112と対向する部分を有するように引き回すことで、線状部材130をさらに短くできる。その結果、寄生インダクタンスを一層低減でき、高周波信号の伝送に一層有利となる。
〈シミュレーション〉
次に、半導体パッケージ2、2A、及び2Xについて、シミュレーションを行った結果について、詳しく説明する。シミュレーションには、解析ソフト:ANSYS Electromagnetics Suite 2019 R3を使用した。第1リード21及び第2リード22は、直径0.3mmのコバールとし、ピッチは0.7mmとした。絶縁基板40は、比誘電率5.5のガラス基板とし、第1スルーホール40x及び第2スルーホール40yの内径を0.45mm、ピッチを0.7mmとした。
次に、半導体パッケージ2、2A、及び2Xについて、シミュレーションを行った結果について、詳しく説明する。シミュレーションには、解析ソフト:ANSYS Electromagnetics Suite 2019 R3を使用した。第1リード21及び第2リード22は、直径0.3mmのコバールとし、ピッチは0.7mmとした。絶縁基板40は、比誘電率5.5のガラス基板とし、第1スルーホール40x及び第2スルーホール40yの内径を0.45mm、ピッチを0.7mmとした。
半導体パッケージ2、2A、及び2Xについて、特性インピーダンス(Ω)を求めたところ、図5に示す結果が得られた。図5より、絶縁基板40を有していない半導体パッケージ2Xでは、40ps時の特性インピーダンスが120Ω程度である。これに対して、絶縁基板40を有している半導体パッケージ2及び2Aでは、全体を通して特性インピーダンスが50Ω付近であり、理想に近い特性インピーダンスが得られることが確認できる。
また、半導体パッケージ2、2A、及び2Xについて、挿入損失(dB)及び反射損失(dB)を求めたところ、図6及び図7に示す結果が得られた。図6及び図7より、絶縁基板40を有していない半導体パッケージ2Xに比べて、絶縁基板40を有している半導体パッケージ2及び2Aでは、15GHz程度までの挿入損失(dB)及び反射損失(dB)が大きく改善されていることがわかる。特に、線状部材130を短くした半導体パッケージ2Aでは、10GHz付近の反射損失(dB)が著しく改善されている。
〈第1実施形態の変形例1〉
第1実施形態の変形例1では、差動配線のシールド性を強化する例を示す。なお、第1実施形態の変形例1において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
第1実施形態の変形例1では、差動配線のシールド性を強化する例を示す。なお、第1実施形態の変形例1において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
図8は、第1実施形態の変形例1に係る半導体パッケージ用ステムを例示する図であり、図1(a)に対応する部分断面図である。
図8に示すように、絶縁基板40の側面に第3導電層43を形成してもよい。第3導電層43は、例えば、チタン、銅、ニッケル、金等から形成できる。絶縁基板40の側面に第3導電層43を設けることにより、第1スルーホール40x及び第2スルーホール40y内を通る差動配線のシールド性を強化できる。第3導電層43は、導電性接合材50(はんだ等)によりGND電位となるアイレット10と電気的に接続することが好ましい。GND電位となる第3導電層43を設けたことで特性インピーダンスが低下する場合には、絶縁基板40の材料や第1スルーホール40x及び第2スルーホール40yの内径とピッチにより調整すればよい。
〈第1実施形態の変形例2〉
第1実施形態の変形例2では、シングルエンド配線の例を示す。なお、第1実施形態の変形例2において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
第1実施形態の変形例2では、シングルエンド配線の例を示す。なお、第1実施形態の変形例2において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
図9は、第1実施形態の変形例2に係る半導体パッケージ用ステムを例示する図(その1)であり、図1(a)に対応する部分断面図である。図9の例では、絶縁基板40には、1つの第1スルーホール40xのみが設けられており、信号が通るリードは第1リード21のみである。第1リード21と第1導電層41との接続については、差動配線の場合と同様である。絶縁基板40の側面には第3導電層43が設けられており、第3導電層43は、導電性接合材50(はんだ等)によりGND電位となるアイレット10と電気的に接続されている。
このような構造により、シングルエンド配線の場合も、所定の特性インピーダンスを確保できると共に、アイレット10側から発光素子120側への熱の帰還を抑制できる。
なお、図10(a)に示すように、絶縁基板40に、信号用の第1スルーホール40xに加え、1つ以上のGND用の第3スルーホール40zを設けてもよい。第3スルーホール40zの内壁面には第4導電層44が形成されており、第4導電層44は絶縁基板40の上面に延伸している。第4導電層44は、例えば、チタン、銅、ニッケル、金等から形成できる。第4導電層44は、導電性接合材50(はんだ等)によりGND電位となるアイレット10と電気的に接続されている。図10(a)の例では第3スルーホール40zを2つ設けているが、第3スルーホール40zは1つでもよく、3つ以上であってもよい。
また、図10(b)に示すように、絶縁基板40に設ける第3スルーホール40zは、絶縁基板40の側面に面した平面視で半円状等の形状であってもよい。図10(b)に示す第3スルーホール40zは、図10(a)に示す第3スルーホール40zを、中心を通るように縦方向に切断した形状であり、第3スルーホール40zの内壁面に形成された第4導電層44は絶縁基板40の側面に露出している。この構造では、第3スルーホール40zの内壁面に形成された第4導電層44を導電性接合材50(はんだ等)により容易にGND電位となるアイレット10と電気的に接続できる。図10(b)の例では第3スルーホール40zを2つ設けているが、第3スルーホール40zは1つでもよい。
〈第1実施形態の変形例3〉
第1実施形態の変形例3では、リードのバリエーションを示す。なお、第1実施形態の変形例3において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
第1実施形態の変形例3では、リードのバリエーションを示す。なお、第1実施形態の変形例3において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
図11は、第1実施形態の変形例3に係る半導体パッケージ用ステムを例示する図(その1)である。図11(a)に示す第1リード21A及び第2リード22Aのように、リードは、一端側(絶縁基板40側)が拡幅した釘状の形状であってもよい。第1リード21A及び第2リード22Aにおいて、例えば、拡幅した部分の径は、第1スルーホール40x及び第2スルーホール40yの径よりも大きい。この場合、第1リード21A及び第2リード22Aは第1スルーホール40x及び第2スルーホール40yには挿入されず、第1リード21A及び第2リード22Aの上面と第1導電層41が導電性接合材50(はんだ等)により接続される。
図11(b)に示す第1リード21B及び第2リード22Bのように、拡幅した一端側は、絶縁基板40側が凸になるように湾曲していてもよい。第1リード21B及び第2リード22Bの拡幅した一端側は、例えば、半球状である。第1リード21B及び第2リード22Bの一端側の一部は、第1スルーホール40x及び第2スルーホール40y内に入り込んでいる。このような構造により、第1リード21B及び第2リード22Bと第1スルーホール40x及び第2スルーホール40yの位置決めが容易となる。
図12は、第1実施形態の変形例3に係る半導体パッケージ用ステムを例示する図(その2)である。図12(a)及び図12(b)に示すように、アイレット10の上面10aと絶縁基板40の下面との間に隙間を設けてもよい。アイレット10の上面10aと絶縁基板40の下面との隙間は、例えば、0~0.3mm程度とすることができる。各リードと第1導電層41及び第2導電層42との接続部で寄生キャパシタンスが確認される場合は、図12のような隙間を設けることで寄生キャパシタンスを低減できる。
以上、好ましい実施形態について詳説したが、上述した実施形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
例えば、絶縁基板40は、各リードよりも熱伝導率の低い材料から形成されていれば、セラミック基板等を用いてもよい。ただし、アイレット10側から発光素子120側への熱の帰還を抑制する効果は、セラミック基板よりも熱伝導率が低いガラス基板の方が大きい。特性インピーダンスを制御する観点では、ガラス基板とセラミック基板とは、同程度の効果を発揮する。また、導電性接合材50として、銀ペースト等の低温熱処理が可能な材料を用いる場合には、絶縁基板40として樹脂基板(ガラスエポキシ基板等)を用いてもよい。この場合、アイレット10の上面10aと垂直な方向の熱伝導率が低い材料を選択することが好ましい。
1 半導体パッケージ用ステム
2,2A 半導体パッケージ
10 アイレット
10a 上面
10b 下面
10x 貫通孔
21,21A,21B 第1リード
22,22A,22B 第2リード
23 第3リード
24 第4リード
25 第5リード
26 第6リード
27 第7リード
28 第8リード
30 封止部
40 絶縁基板
40x 第1スルーホール
40y 第2スルーホール
40z 第3スルーホール
41 第1導電層
42 第2導電層
43 第3導電層
44 第4導電層
50 導電性接合材
100 冷却素子
110 素子搭載用基板
111,112 配線
120 発光素子
130 線状部材
2,2A 半導体パッケージ
10 アイレット
10a 上面
10b 下面
10x 貫通孔
21,21A,21B 第1リード
22,22A,22B 第2リード
23 第3リード
24 第4リード
25 第5リード
26 第6リード
27 第7リード
28 第8リード
30 封止部
40 絶縁基板
40x 第1スルーホール
40y 第2スルーホール
40z 第3スルーホール
41 第1導電層
42 第2導電層
43 第3導電層
44 第4導電層
50 導電性接合材
100 冷却素子
110 素子搭載用基板
111,112 配線
120 発光素子
130 線状部材
Claims (10)
- 上面から下面に貫通する貫通孔が形成されたアイレットと、
前記貫通孔に挿入された第1リードと、
前記アイレットの上面に配置され、平面視で前記第1リードの一端と重複する位置に第1スルーホールが設けられた絶縁基板と、を有し、
前記絶縁基板の熱伝導率は、前記第1リードの熱伝導率よりも低く、
前記第1スルーホールの内壁面には第1導電層が形成され、前記第1導電層は前記絶縁基板の上面に延伸し、
前記第1リードの一端側は前記第1導電層と電気的に接続され、
前記第1スルーホール内の前記第1リードの一端よりも上側に空間が設けられている、半導体パッケージ用ステム。 - 前記第1リードに隣接する第2リードを有し、
前記絶縁基板の熱伝導率は、前記第1リード及び前記第2リードの熱伝導率よりも低く、
前記絶縁基板は、前記第2リードの一端と重複する位置に第2スルーホールを有し、
前記第2スルーホールの内壁面には第2導電層が形成され、前記第2導電層は前記絶縁基板の上面に延伸し、
前記第2リードの一端側は前記第2導電層と電気的に接続され、
前記第2スルーホール内の前記第2リードの一端よりも上側に空間が設けられている、請求項1に記載の半導体パッケージ用ステム。 - 前記絶縁基板の側面に第3導電層が形成され、
前記第3導電層は、前記アイレットと電気的に接続されている、請求項1又は2に記載の半導体パッケージ用ステム。 - 前記絶縁基板は、第3スルーホールを有し、
前記第3スルーホールの内壁面には第4導電層が形成され、
前記第4導電層は、前記アイレットと電気的に接続されている、請求項1又は3に記載の半導体パッケージ用ステム。 - 前記第3スルーホールの内壁面に形成された前記第4導電層は、前記絶縁基板の側面に露出している、請求項4に記載の半導体パッケージ用ステム。
- 前記第1リードは、前記一端側が拡幅している、請求項1乃至5のいずれか一項に記載の半導体パッケージ用ステム。
- 前記第1リードの前記一端側は、前記絶縁基板側が凸になるように湾曲し、
前記第1リードの前記一端側の一部が前記第1スルーホール内に入り込んでいる、請求項6に記載の半導体パッケージ用ステム。 - 前記アイレットの上面と前記絶縁基板の下面との間に隙間を有する、請求項6又は7に記載の半導体パッケージ用ステム。
- 前記絶縁基板は、ガラス基板である、請求項1乃至8のいずれか一項に記載の半導体パッケージ用ステム。
- 請求項1乃至9のいずれか一項に記載の半導体パッケージ用ステムと、
前記アイレットの上面に配置された冷却素子と、
前記冷却素子上に配置された基板と、
前記基板上に実装された発光素子と、を有し、
前記基板上に、前記発光素子と電気的に接続された配線が形成され、
前記配線は、線状部材を介して、前記第1導電層の前記絶縁基板の上面に延伸する部分と電気的に接続されている、半導体パッケージ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021107468A JP2023005501A (ja) | 2021-06-29 | 2021-06-29 | 半導体パッケージ用ステム、半導体パッケージ |
US17/806,572 US20220416142A1 (en) | 2021-06-29 | 2022-06-13 | Header for semiconductor package, and semiconductor package |
EP22179286.4A EP4113589A3 (en) | 2021-06-29 | 2022-06-15 | Header for semiconductor package, and semiconductor package |
CN202210701203.8A CN115548861A (zh) | 2021-06-29 | 2022-06-20 | 半导体封装用管座以及半导体封装 |
KR1020220076125A KR20230002068A (ko) | 2021-06-29 | 2022-06-22 | 반도체 패키지용 헤더, 및 반도체 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021107468A JP2023005501A (ja) | 2021-06-29 | 2021-06-29 | 半導体パッケージ用ステム、半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023005501A true JP2023005501A (ja) | 2023-01-18 |
Family
ID=82067401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021107468A Pending JP2023005501A (ja) | 2021-06-29 | 2021-06-29 | 半導体パッケージ用ステム、半導体パッケージ |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220416142A1 (ja) |
EP (1) | EP4113589A3 (ja) |
JP (1) | JP2023005501A (ja) |
KR (1) | KR20230002068A (ja) |
CN (1) | CN115548861A (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0719857B2 (ja) * | 1986-04-30 | 1995-03-06 | イビデン株式会社 | 半導体搭載用基板 |
JPH0719856B2 (ja) * | 1986-04-30 | 1995-03-06 | イビデン株式会社 | 半導体搭載用基板 |
JPH10284935A (ja) * | 1997-04-09 | 1998-10-23 | Murata Mfg Co Ltd | 電圧制御発振器およびその製造方法 |
JP3167296B2 (ja) * | 1998-07-31 | 2001-05-21 | 日本特殊陶業株式会社 | 樹脂製配線基板 |
US20080067665A1 (en) * | 2006-09-20 | 2008-03-20 | Azniza Binti Abd Aziz | Via structure |
JP2012160484A (ja) * | 2009-06-02 | 2012-08-23 | Mitsubishi Electric Corp | 信号伝送モジュール |
KR101349582B1 (ko) * | 2009-06-02 | 2014-01-09 | 미쓰비시덴키 가부시키가이샤 | 반도체 광변조 장치 |
CN107306009B (zh) * | 2016-04-25 | 2021-04-13 | 住友电工光电子器件创新株式会社 | 在承载体上提供共面线的光发射器 |
JP6794140B2 (ja) | 2016-05-23 | 2020-12-02 | オプト エレクトロニクス ソリューションズ | 光送信機及びこれを含む光モジュール |
JP7063695B2 (ja) * | 2018-04-10 | 2022-05-09 | 日本ルメンタム株式会社 | 光モジュール |
US20210257808A1 (en) * | 2018-11-21 | 2021-08-19 | Mitsubishi Electric Corporation | Optical module |
TWI681527B (zh) * | 2019-03-21 | 2020-01-01 | 創意電子股份有限公司 | 線路結構及晶片封裝件 |
-
2021
- 2021-06-29 JP JP2021107468A patent/JP2023005501A/ja active Pending
-
2022
- 2022-06-13 US US17/806,572 patent/US20220416142A1/en active Pending
- 2022-06-15 EP EP22179286.4A patent/EP4113589A3/en active Pending
- 2022-06-20 CN CN202210701203.8A patent/CN115548861A/zh active Pending
- 2022-06-22 KR KR1020220076125A patent/KR20230002068A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
CN115548861A (zh) | 2022-12-30 |
EP4113589A3 (en) | 2023-05-03 |
US20220416142A1 (en) | 2022-12-29 |
KR20230002068A (ko) | 2023-01-05 |
EP4113589A2 (en) | 2023-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10068818B2 (en) | Semiconductor element package, semiconductor device, and mounting structure | |
JP4015440B2 (ja) | 光通信モジュール | |
JP6243510B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2016225457A (ja) | 半導体装置用ステム及び半導体装置 | |
CN113451879A (zh) | 半导体封装用管座以及半导体封装 | |
US11652306B2 (en) | Electronic-element mounting package and electronic device | |
JP2023005501A (ja) | 半導体パッケージ用ステム、半導体パッケージ | |
US6841799B2 (en) | Optoelectronic package | |
JP4699138B2 (ja) | 光半導体素子モジュール及びその製造方法 | |
JP2004335584A (ja) | 半導体パッケージ | |
JP2019186379A (ja) | 光モジュール | |
US7192201B2 (en) | Optical transmitting module having a de-coupling inductor therein | |
JP2017120901A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2023160007A (ja) | 半導体パッケージ用ステム、半導体パッケージ | |
WO2019172336A1 (ja) | 発光素子搭載用基板および発光装置 | |
JP4172783B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2019175939A (ja) | 半導体素子用パッケージおよび半導体装置 | |
TWI840545B (zh) | 半導體裝置用管座和半導體裝置 | |
WO2022004644A1 (ja) | 配線基体及び電子装置 | |
JP6671567B1 (ja) | 光モジュール | |
US20240047936A1 (en) | Electronic component package and the manufacturing method thereof | |
JP2021170675A (ja) | 半導体素子用パッケージおよび半導体装置 | |
JP2022153678A (ja) | 電子部品搭載用パッケージ及び電子装置 | |
JP2006179775A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2001217331A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240131 |