JPH0719856B2 - 半導体搭載用基板 - Google Patents
半導体搭載用基板Info
- Publication number
- JPH0719856B2 JPH0719856B2 JP61101570A JP10157086A JPH0719856B2 JP H0719856 B2 JPH0719856 B2 JP H0719856B2 JP 61101570 A JP61101570 A JP 61101570A JP 10157086 A JP10157086 A JP 10157086A JP H0719856 B2 JPH0719856 B2 JP H0719856B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- solder
- semiconductor mounting
- substrate
- conductor pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 239000004020 conductor Substances 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 52
- 229910000679 solder Inorganic materials 0.000 claims description 48
- 239000000919 ceramic Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000005499 meniscus Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、各種の所謂半導体素子、或いは半導体チップ
を搭載するために用いられる半導体搭載用基板に関する
ものである。
を搭載するために用いられる半導体搭載用基板に関する
ものである。
（従来の技術） 一般に導体ピンを有する半導体搭載用基板としては、ピ
ングリッドアレイ型半導体搭載用基板等があり、セラミ
ック基板を基材として用いている。しかしながら、基材
としてセラミック基板を用いる半導体搭載用基板は、セ
ラミック基板自身が高価であり、耐衝撃性、曲げ性に劣
るという問題点を有していた。そこで、基材にセラミッ
ク基板に代わるものとして、安価なプラスチック製のプ
リント配線板を用いたピングリッドアレイ型半導体搭載
用基板が開発されている。
ングリッドアレイ型半導体搭載用基板等があり、セラミ
ック基板を基材として用いている。しかしながら、基材
としてセラミック基板を用いる半導体搭載用基板は、セ
ラミック基板自身が高価であり、耐衝撃性、曲げ性に劣
るという問題点を有していた。そこで、基材にセラミッ
ク基板に代わるものとして、安価なプラスチック製のプ
リント配線板を用いたピングリッドアレイ型半導体搭載
用基板が開発されている。
この半導体搭載用基板には、半導体素子搭載部と導体回
路とスルーホールが形成されており、更にこのスルーホ
ールに嵌合された導体ピンが設けられている。また、こ
の半導体搭載用基板に搭載される半導体素子は搭載部に
実装後、ワイヤーボンディング等により導体回路に結線
される。従って、半導体素子からの電気信号は、基板部
とスルーホールに嵌合された導体ピンにより、効率よく
外部へ出力されなければならない。更に、この導体ピン
は、外部接続端子として、マザーボードに形成された実
装用スルーホールに固定されることにより、半導体搭載
用基板とマザーボードに形成された回路とを電気的に接
続する。
路とスルーホールが形成されており、更にこのスルーホ
ールに嵌合された導体ピンが設けられている。また、こ
の半導体搭載用基板に搭載される半導体素子は搭載部に
実装後、ワイヤーボンディング等により導体回路に結線
される。従って、半導体素子からの電気信号は、基板部
とスルーホールに嵌合された導体ピンにより、効率よく
外部へ出力されなければならない。更に、この導体ピン
は、外部接続端子として、マザーボードに形成された実
装用スルーホールに固定されることにより、半導体搭載
用基板とマザーボードに形成された回路とを電気的に接
続する。
一方、導体ピンは外部出力端子としての信頼性が高くな
ければならないために、半導体搭載用基板との十分な接
合強度を必要とし、かつ半導体搭載用基板のスルーホー
ルと導体ピンの嵌合部は、電気的にも確実に接合されて
いなければならない。従って、導体ピンと基板のスルー
ホールの嵌合部とをハンダ付けする場合があり、この場
合スルーホール内の嵌合部には、ハンダが充填されて導
体ピンと嵌合部とが完全に一体化されていなければなら
ない。
ければならないために、半導体搭載用基板との十分な接
合強度を必要とし、かつ半導体搭載用基板のスルーホー
ルと導体ピンの嵌合部は、電気的にも確実に接合されて
いなければならない。従って、導体ピンと基板のスルー
ホールの嵌合部とをハンダ付けする場合があり、この場
合スルーホール内の嵌合部には、ハンダが充填されて導
体ピンと嵌合部とが完全に一体化されていなければなら
ない。
このような必要上、従来第４図及び第５図に示すよう
に、嵌合部（51）及び嵌合部（51）に近接した部分に、
その径がスルーホール（61）の内径より大きい略円形の
鍔（52）を有した導体ピン（50）をプリント配線板（6
0）に形成したスルーホール（61）に嵌合し、導体ピン
（50）の脚部（53）側より溶融ハンダに浸漬してスルー
ホール内にハンダを浸透させることにより接合した半導
体搭載用基板（80）が知られている。
に、嵌合部（51）及び嵌合部（51）に近接した部分に、
その径がスルーホール（61）の内径より大きい略円形の
鍔（52）を有した導体ピン（50）をプリント配線板（6
0）に形成したスルーホール（61）に嵌合し、導体ピン
（50）の脚部（53）側より溶融ハンダに浸漬してスルー
ホール内にハンダを浸透させることにより接合した半導
体搭載用基板（80）が知られている。
（発明が解決しようとする問題点） しかしながら、各導体ピン（50）の嵌合部（51）に近接
した部分に、その径がスルーホール（61）の内径より大
きい略円形の鍔（52）を設け、その導体ピン（50）をプ
リント配線板（60）に形成したスルーホール（61）に嵌
合するようにした従来の半導体搭載用基板（80）には、
次のような問題点があった。
した部分に、その径がスルーホール（61）の内径より大
きい略円形の鍔（52）を設け、その導体ピン（50）をプ
リント配線板（60）に形成したスルーホール（61）に嵌
合するようにした従来の半導体搭載用基板（80）には、
次のような問題点があった。
導体ピン（50）は、嵌合部（51）に近接した部分に設け
られる略円形の鍔（52）により、プリント配線板（60）
に確実に支持されており、また外部接続端子としての長
さを規定している。しかし、この略円形の鍔（52）によ
って、プリント配線板（60）に形成されているスルーホ
ール（61）の導体ピン（50）側が、密閉に近い状態にな
っていまう。従って、導体ピン（50）とスルーホール
（61）を電気的及び機械的に強固な接合とするために、
導体ピン（50）の脚部（53）側より半導体搭載用基板
（80）を溶融ハンダに浸漬した場合、ハンダ浸漬前に導
体ピン（50）側に塗布したフラックス中の溶剤がガス化
してガス溜りを生じ、このガス溜りによってハンダ（7
0）がスルーホール（61）内に容易に浸透することがで
きないため、導体ピン（50）とスルーホール（61）との
電気的接合は完全なものとはならず、また接合強度の向
上も認めらないのである。
られる略円形の鍔（52）により、プリント配線板（60）
に確実に支持されており、また外部接続端子としての長
さを規定している。しかし、この略円形の鍔（52）によ
って、プリント配線板（60）に形成されているスルーホ
ール（61）の導体ピン（50）側が、密閉に近い状態にな
っていまう。従って、導体ピン（50）とスルーホール
（61）を電気的及び機械的に強固な接合とするために、
導体ピン（50）の脚部（53）側より半導体搭載用基板
（80）を溶融ハンダに浸漬した場合、ハンダ浸漬前に導
体ピン（50）側に塗布したフラックス中の溶剤がガス化
してガス溜りを生じ、このガス溜りによってハンダ（7
0）がスルーホール（61）内に容易に浸透することがで
きないため、導体ピン（50）とスルーホール（61）との
電気的接合は完全なものとはならず、また接合強度の向
上も認めらないのである。
導体ピン（50）とスルーホール（61）の電気的接合及び
機械的接合を確実なものとするためには、半導体搭載用
基板（80）の溶融ハンダ浸漬時間を長くしなければなら
なくなり、この際の熱により半導体搭載用基板（80）が
ダメージを受けてしまうばかりか、溶融ハンダ浸漬時間
を長くしても、導体ピン（50）とスルーホール（61）の
接合が確実なものとならない場合があるという欠点を有
していた。
機械的接合を確実なものとするためには、半導体搭載用
基板（80）の溶融ハンダ浸漬時間を長くしなければなら
なくなり、この際の熱により半導体搭載用基板（80）が
ダメージを受けてしまうばかりか、溶融ハンダ浸漬時間
を長くしても、導体ピン（50）とスルーホール（61）の
接合が確実なものとならない場合があるという欠点を有
していた。
本発明は以上のような実状に鑑みてなされたもので、そ
の目的とするところは、導体ピンの脚部側を溶融ハンダ
に浸漬して鍔側からスルーホール内にハンダを浸透させ
ると共にハンダで鍔全体を脚部側から覆うことにより、
導体ピンとこれが嵌合されるスルーホールとの電気的接
合及び機械的接合が確実になされた、ピングリッドアレ
イ型半導体搭載用基板のような導体ピンを有する半導体
搭載用基板を提供することにある。
の目的とするところは、導体ピンの脚部側を溶融ハンダ
に浸漬して鍔側からスルーホール内にハンダを浸透させ
ると共にハンダで鍔全体を脚部側から覆うことにより、
導体ピンとこれが嵌合されるスルーホールとの電気的接
合及び機械的接合が確実になされた、ピングリッドアレ
イ型半導体搭載用基板のような導体ピンを有する半導体
搭載用基板を提供することにある。
（問題点を解決するための手段） 以上の問題点を解決するために、本発明が採った手段
は、 「導体部を有するプリント配線板（20）に設けたスルー
ホール（21）に嵌合される嵌合部（11）を有すると共
に、該嵌合部（11）とこの嵌合部（11）よりも下方に延
伸形成した脚部（13）との間に設けられて前記プリント
配線板（20）に当接する鍔（12）を有する導体ピン（1
0）を備え、 この導体ピン（10）の脚部（13）側を溶融ハンダに浸漬
して前記鍔（12）側から前記スルーホール（21）内にハ
ンダ（30）を侵入させることにより、当該ハンダ（30）
が前記鍔（12）の下方からその全体を覆うと共に前記嵌
合部（11）と前記スルーホール（21）とを一体的に固定
してなる半導体搭載用基板（40であって、 前記導体ピン（10）の鍔（12）は前記スルーホール（2
1）の内径よりも大きく、かつ該スルーホール（21）の
開口ランド（22）の外径よりも小さく形成されていると
共に、前記基板（40）と前記鍔（12）との間には前記ハ
ンダ（30）が侵入するための40μｍ以上200μｍ以下の
隙間が形成されていることを特徴とする半導体搭載用基
板（40）」である。
は、 「導体部を有するプリント配線板（20）に設けたスルー
ホール（21）に嵌合される嵌合部（11）を有すると共
に、該嵌合部（11）とこの嵌合部（11）よりも下方に延
伸形成した脚部（13）との間に設けられて前記プリント
配線板（20）に当接する鍔（12）を有する導体ピン（1
0）を備え、 この導体ピン（10）の脚部（13）側を溶融ハンダに浸漬
して前記鍔（12）側から前記スルーホール（21）内にハ
ンダ（30）を侵入させることにより、当該ハンダ（30）
が前記鍔（12）の下方からその全体を覆うと共に前記嵌
合部（11）と前記スルーホール（21）とを一体的に固定
してなる半導体搭載用基板（40であって、 前記導体ピン（10）の鍔（12）は前記スルーホール（2
1）の内径よりも大きく、かつ該スルーホール（21）の
開口ランド（22）の外径よりも小さく形成されていると
共に、前記基板（40）と前記鍔（12）との間には前記ハ
ンダ（30）が侵入するための40μｍ以上200μｍ以下の
隙間が形成されていることを特徴とする半導体搭載用基
板（40）」である。
（発明の作用） 上記のような手段を講じた本発明に係る半導体搭載用基
板（40）にあっては、導体ピン（10）とスルーホール
（21）の接合は、導体ピン（10）をスルーホール（21）
に嵌合した半導体搭載用基板（40）を導体ピン（10）の
脚部（13）側より溶融ハンダに浸漬することにより行な
われる。
板（40）にあっては、導体ピン（10）とスルーホール
（21）の接合は、導体ピン（10）をスルーホール（21）
に嵌合した半導体搭載用基板（40）を導体ピン（10）の
脚部（13）側より溶融ハンダに浸漬することにより行な
われる。
この際、導体ピン（10）の鍔（12）と基板（40）との間
に40〜200μｍの隙間を設けることにより、溶融ハンダ
浸漬時に発生するフラックス中の溶剤分がガス化するこ
とにより発生するガスが効率よく抜け、ハンダ（30）が
容易にスルーホール（21）内に浸透し、より短時間でス
ルーホール（21）内がハンダで充填される。従って、半
導体搭載用基板（40）は、これを溶融ハンダに浸漬する
時間が短くてすんでいるので、この浸透の際の熱によっ
ては、当該半導体搭載用基板（40）はダメージを受けて
いないのである。
に40〜200μｍの隙間を設けることにより、溶融ハンダ
浸漬時に発生するフラックス中の溶剤分がガス化するこ
とにより発生するガスが効率よく抜け、ハンダ（30）が
容易にスルーホール（21）内に浸透し、より短時間でス
ルーホール（21）内がハンダで充填される。従って、半
導体搭載用基板（40）は、これを溶融ハンダに浸漬する
時間が短くてすんでいるので、この浸透の際の熱によっ
ては、当該半導体搭載用基板（40）はダメージを受けて
いないのである。
また、この半導体搭載用基板（40）は、そのスルーホー
ル（21）と導体ピン（10）の嵌合部（11）間にハンダ
（30）が確実に充填され、かつ、当該ハンダ（30）が鍔
（12）の下方からその全体を覆うため、その機械的接合
が確実となっているだけでなく、スルーホール（21）と
導体ピン（10）との電気的接合も完全なものとなってい
る。
ル（21）と導体ピン（10）の嵌合部（11）間にハンダ
（30）が確実に充填され、かつ、当該ハンダ（30）が鍔
（12）の下方からその全体を覆うため、その機械的接合
が確実となっているだけでなく、スルーホール（21）と
導体ピン（10）との電気的接合も完全なものとなってい
る。
さらに、導体ピン（10）の鍔（12）はスルーホール（2
1）の内径よりも大きく、かつ該スルーホール（21）の
開口ランド（22）の外径よりも小さく形成されているた
め、第２図等に示すようにハンダ（30）は開口ランド
（22）の外径全体まで大きく広がって鍔（12）の下方か
らその全体を覆い、鍔（12）の全体を覆ったハンダ（3
0）はその上方が鍔（12）よりも大きい径の開口ランド
（22）に接合されることになり、つまり、導体ピン（1
0）と基板（40）との間に形成されるハンダフィレット
の形状が円錐形のメニスカスとなるため、これにより鍔
（12）および導体ピン（10）自体が基板に強固に固定さ
れるのである。
1）の内径よりも大きく、かつ該スルーホール（21）の
開口ランド（22）の外径よりも小さく形成されているた
め、第２図等に示すようにハンダ（30）は開口ランド
（22）の外径全体まで大きく広がって鍔（12）の下方か
らその全体を覆い、鍔（12）の全体を覆ったハンダ（3
0）はその上方が鍔（12）よりも大きい径の開口ランド
（22）に接合されることになり、つまり、導体ピン（1
0）と基板（40）との間に形成されるハンダフィレット
の形状が円錐形のメニスカスとなるため、これにより鍔
（12）および導体ピン（10）自体が基板に強固に固定さ
れるのである。
次に、本発明の係る隙間の数値について説明する。
先ず、半導体搭載用基板（40）と導体ピン（10）に形成
された鍔（12）との隙間が40μｍ以下であると、前記基
板（40）を導体ピン（10）側より溶融ハンダに浸漬した
場合、基板（40）下面に溜まった空気、フラックスがガ
ス化して発生するガスを効率良く抜くことができず、ハ
ンダ（30）がスルホール（21）内に浸透されないため、
スルホール（21）内がハンダ（30）で充填されず、接続
及び電気的接合の信頼性が得られないのである。
された鍔（12）との隙間が40μｍ以下であると、前記基
板（40）を導体ピン（10）側より溶融ハンダに浸漬した
場合、基板（40）下面に溜まった空気、フラックスがガ
ス化して発生するガスを効率良く抜くことができず、ハ
ンダ（30）がスルホール（21）内に浸透されないため、
スルホール（21）内がハンダ（30）で充填されず、接続
及び電気的接合の信頼性が得られないのである。
一方、前記隙間が200μｍを超えると、導体ピン（10）
と基板（40）との間に形成されるハンダフィレットの形
状が円すい形のメニスカスとならず、充分な接続強度が
得られないのである。
と基板（40）との間に形成されるハンダフィレットの形
状が円すい形のメニスカスとならず、充分な接続強度が
得られないのである。
（実施例） 以下に本発明を、図面に示した実施例に従って、詳細に
説明する。
説明する。
第１図には、本発明に係る半導体搭載用基板（40）の一
実施例であるピングリッドアレイ型半導体搭載用基板を
示す斜視図が、第２図には、第１図の部分拡大縦断面図
が示してある。この半導体搭載用基板（40）にあって
は、プリント配線板（20）に形成されるスルーホール
（21）に導体ピン（10）が嵌合部（11）によって嵌合さ
れており、この導体ピン（10）とスルーホール（21）の
電気的接合は、半導体搭載用基板（40）を導体ピン（1
0）の脚部（13）側より溶融ハンダに浸漬することによ
ってなされている。
実施例であるピングリッドアレイ型半導体搭載用基板を
示す斜視図が、第２図には、第１図の部分拡大縦断面図
が示してある。この半導体搭載用基板（40）にあって
は、プリント配線板（20）に形成されるスルーホール
（21）に導体ピン（10）が嵌合部（11）によって嵌合さ
れており、この導体ピン（10）とスルーホール（21）の
電気的接合は、半導体搭載用基板（40）を導体ピン（1
0）の脚部（13）側より溶融ハンダに浸漬することによ
ってなされている。
また各導体ピン（10）にあっては、その嵌合部（11）と
この嵌合部（11）よりも下方に延伸形成した脚部（13）
との間にプリント配線板（20）に当接する鍔（12）を有
している。この鍔（12）は、スルーホール（21）の内径
よりも大きく、かつスルーホール（21）の開口ランド
（22）の外径よりも小さな略円形状に形成されており、
その鍔（12）と半導体搭載用基板（40）との間には、40
〜200μｍの隙間が形成されている。従って、導体ピン
（10）をスルーホール（21）に嵌合した半導体搭載用基
板（40）を導体ピン（10）の脚部（13）側より溶融ハン
ダに浸漬すると、前記隙間よりハンダ（30）が浸透し、
このハンダ（30）でスルーホール（21）内が充填され
る。このようにして、導体ピン（10）とスルーホール
（21）は、電気的に接合されているのである。また、こ
れらの作業は非常に短時間でなされ、ハンダ浸漬時の熱
により、半導体搭載用基板（40）がダメージを受けず、
確実にハンダ（30）をスルーホール（21）内に充填させ
ることができる。さらに、ハンダ浸漬時には溶融したハ
ンダ（30）が開口ランド（22）の外径全体まで大きく広
がって鍔（12）の下方からその全体を覆うため、鍔（1
2）および導体ピン（10）自体を基板に強固に固定でき
るのである。
この嵌合部（11）よりも下方に延伸形成した脚部（13）
との間にプリント配線板（20）に当接する鍔（12）を有
している。この鍔（12）は、スルーホール（21）の内径
よりも大きく、かつスルーホール（21）の開口ランド
（22）の外径よりも小さな略円形状に形成されており、
その鍔（12）と半導体搭載用基板（40）との間には、40
〜200μｍの隙間が形成されている。従って、導体ピン
（10）をスルーホール（21）に嵌合した半導体搭載用基
板（40）を導体ピン（10）の脚部（13）側より溶融ハン
ダに浸漬すると、前記隙間よりハンダ（30）が浸透し、
このハンダ（30）でスルーホール（21）内が充填され
る。このようにして、導体ピン（10）とスルーホール
（21）は、電気的に接合されているのである。また、こ
れらの作業は非常に短時間でなされ、ハンダ浸漬時の熱
により、半導体搭載用基板（40）がダメージを受けず、
確実にハンダ（30）をスルーホール（21）内に充填させ
ることができる。さらに、ハンダ浸漬時には溶融したハ
ンダ（30）が開口ランド（22）の外径全体まで大きく広
がって鍔（12）の下方からその全体を覆うため、鍔（1
2）および導体ピン（10）自体を基板に強固に固定でき
るのである。
また、本実施例では、半導体搭載用基板（40）の導体ピ
ン（10）の内、四隅の導体ピン（10）の脚部（13）に
は、前述した鍔（12）の下部に別の鍔（14）を有してい
る。この別の鍔（14）により半導体搭載用基板（40）を
マザーボード等に固定した際、半導体搭載用基板（40）
が、マザーボード等の上に浮いた状態となり、半導体搭
載用基板（40）の放熱性を向上させるようになってい
る。
ン（10）の内、四隅の導体ピン（10）の脚部（13）に
は、前述した鍔（12）の下部に別の鍔（14）を有してい
る。この別の鍔（14）により半導体搭載用基板（40）を
マザーボード等に固定した際、半導体搭載用基板（40）
が、マザーボード等の上に浮いた状態となり、半導体搭
載用基板（40）の放熱性を向上させるようになってい
る。
（発明の効果） 以上に説明したように、本発明の係る半導体搭載用基板
（40）は、導体ピンに設けられた鍔（12）によって各導
体ピン（10）が基板（40）にしっかり支持されることは
勿論、導体ピン（10）とスルーホール（21）を電気的に
接合するために、半導体搭載用基板（40）を導体ピン
（10）の脚部（13）側より溶融ハンダに浸漬した時、導
体ピン（10）の鍔（12）と基板（40）との隙間からハン
ダ（30）がスルーホール（21）内に容易に浸透し、この
ハンダ（30）により短時間にスルーホール（21）内が充
填されると共に、ハンダ（30）が鍔（12）全体を覆うこ
とになる。
（40）は、導体ピンに設けられた鍔（12）によって各導
体ピン（10）が基板（40）にしっかり支持されることは
勿論、導体ピン（10）とスルーホール（21）を電気的に
接合するために、半導体搭載用基板（40）を導体ピン
（10）の脚部（13）側より溶融ハンダに浸漬した時、導
体ピン（10）の鍔（12）と基板（40）との隙間からハン
ダ（30）がスルーホール（21）内に容易に浸透し、この
ハンダ（30）により短時間にスルーホール（21）内が充
填されると共に、ハンダ（30）が鍔（12）全体を覆うこ
とになる。
従って、本発明によれば、溶融ハンダ浸漬時の熱による
ダメージも少なく、スルーホール（21）内にフラックス
の残渣も残らず、かつ電気的及び機械的に優れた接合状
態である信頼性の高い半導体搭載用基板（40）を提供で
きるという効果を奏する。
ダメージも少なく、スルーホール（21）内にフラックス
の残渣も残らず、かつ電気的及び機械的に優れた接合状
態である信頼性の高い半導体搭載用基板（40）を提供で
きるという効果を奏する。
第１図は本発明に係る半導体搭載用基板の一実施例であ
るピングリッドアレイ型半導体搭載用基板を示す斜視
図、第２図は第１図のII-II線に沿ってみた部分拡大縦
断面図、第３図は第２図の部分拡大底面図である。第４
図及び第５図は従来の例を示す図であって、第４図はそ
の部分拡大縦断面図、第５図は第４図の部分拡大底面図
である。 符号の説明 10……導体ピン、11……嵌合部、12……鍔、13……脚
部、14……別の鍔、20……プリント配線板、21……スル
ーホール、22……開口ランド、30……ハンダ、40……半
導体搭載用基板。
るピングリッドアレイ型半導体搭載用基板を示す斜視
図、第２図は第１図のII-II線に沿ってみた部分拡大縦
断面図、第３図は第２図の部分拡大底面図である。第４
図及び第５図は従来の例を示す図であって、第４図はそ
の部分拡大縦断面図、第５図は第４図の部分拡大底面図
である。 符号の説明 10……導体ピン、11……嵌合部、12……鍔、13……脚
部、14……別の鍔、20……プリント配線板、21……スル
ーホール、22……開口ランド、30……ハンダ、40……半
導体搭載用基板。
Claims (3)
- 【請求項１】導体部を有するプリント配線板に設けたス
ルーホールに嵌合される嵌合部を有すると共に、該嵌合
部とこの嵌合部よりも下方に延伸形成した脚部との間に
設けられて前記プリント配線板に当接する鍔を有する導
体ピンを備え、 この導体ピンの脚部側を溶融ハンダに浸漬して前記鍔側
から前記スルーホール内にハンダを侵入させることによ
り、当該ハンダが前記鍔の下方からその全体を覆うと共
に前記嵌合部と前記スルーホールとを一体的に固定して
なる半導体搭載用基板であって、 前記導体ピンの鍔は前記スルーホールの内径よりも大き
く、かつ該スルーホールの開口ランドの外径よりも小さ
く形成されていると共に、前記基板と前記鍔との間には
前記ハンダが侵入するための40μｍ以上200μｍ以下の
隙間が形成されていることを特徴とする半導体搭載用基
板。 - 【請求項２】前記スルーホールに嵌合された導体ピンの
いくつかが、前記鍔の下部に別の鍔を有する導体ピンで
あることを特徴とする特許請求の範囲第１項記載の半導
体搭載用基板。 - 【請求項３】前記基板がピングリッドアレイ基板である
ことを特徴とする特許請求の範囲第１項又は第２項記載
の半導体搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61101570A JPH0719856B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61101570A JPH0719856B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62257754A JPS62257754A (ja) | 1987-11-10 |
| JPH0719856B2 true JPH0719856B2 (ja) | 1995-03-06 |
Family
ID=14304061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61101570A Expired - Lifetime JPH0719856B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719856B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023005501A (ja) * | 2021-06-29 | 2023-01-18 | 新光電気工業株式会社 | 半導体パッケージ用ステム、半導体パッケージ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48104072A (ja) * | 1972-04-14 | 1973-12-26 | ||
| JPS5346558U (ja) * | 1976-09-24 | 1978-04-20 | ||
| JPS6095944A (ja) * | 1983-10-31 | 1985-05-29 | Ibiden Co Ltd | プラグインパツケ−ジとその製造方法 |
| JPS60140374U (ja) * | 1984-02-28 | 1985-09-17 | 住友電気工業株式会社 | コネクタ端子 |
| JPS614456U (ja) * | 1984-06-13 | 1986-01-11 | イビデン株式会社 | プラグインパツケ−ジ基板 |
| JPS614456A (ja) * | 1984-06-14 | 1986-01-10 | Mitsubishi Electric Corp | アクチユエ−タ |
| JPS617692A (ja) * | 1984-06-21 | 1986-01-14 | イビデン株式会社 | 導体ピンの固着方法および導体ピン固着のプリント配線板 |
-
1986
- 1986-04-30 JP JP61101570A patent/JPH0719856B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62257754A (ja) | 1987-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371912A (en) | Method of mounting interrelated components | |
| US6734557B2 (en) | Semiconductor device | |
| KR970030716A (ko) | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 | |
| US4964019A (en) | Multilayer bonding and cooling of integrated circuit devices | |
| JP2001223286A (ja) | リードレスチップキャリア用基板及びリードレスチップキャリア | |
| JPH0719857B2 (ja) | 半導体搭載用基板 | |
| JPH0719856B2 (ja) | 半導体搭載用基板 | |
| JPH0777253B2 (ja) | 半導体搭載用基板 | |
| JPH10189863A (ja) | 実装用基板 | |
| GB2368462A (en) | Mounting Structure of Semiconductor Package | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| GB2098398A (en) | Electronic packaging system | |
| JPH0513963A (ja) | 電子部品搭載用基板 | |
| JPS594061A (ja) | 半導体装置 | |
| JP2673580B2 (ja) | 電子部品搭載用基板 | |
| JPH0810201Y2 (ja) | 半導体装置用パッケージ | |
| JP2709840B2 (ja) | 電子部品搭載用基板 | |
| JP2891254B2 (ja) | 面付実装用電子部品 | |
| JPS63110758A (ja) | 半導体搭載用基板 | |
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
| JPH06224238A (ja) | 半導体装置 | |
| JP2699557B2 (ja) | Ｔａｂ形式半導体装置の製造方法 | |
| JPH073661Y2 (ja) | プリント基板 | |
| JPS61120430A (ja) | Ｉｃ基板の封止法 | |
| JPS6159863A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |