JPH0777253B2 - 半導体搭載用基板 - Google Patents
半導体搭載用基板Info
- Publication number
- JPH0777253B2 JPH0777253B2 JP61063545A JP6354586A JPH0777253B2 JP H0777253 B2 JPH0777253 B2 JP H0777253B2 JP 61063545 A JP61063545 A JP 61063545A JP 6354586 A JP6354586 A JP 6354586A JP H0777253 B2 JPH0777253 B2 JP H0777253B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor mounting
- flange
- conductor pin
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 239000004020 conductor Substances 0.000 claims description 65
- 229910000679 solder Inorganic materials 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 33
- 230000008595 infiltration Effects 0.000 claims description 3
- 238000001764 infiltration Methods 0.000 claims description 3
- 230000004907 flux Effects 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，各種の所謂半導体素子，或いはチップ部品を
搭載するために用いられる半導体搭載用基板に関する。
搭載するために用いられる半導体搭載用基板に関する。
一般に導体ピンを有する半導体搭載用基板としては，ピ
ングリッドアレイ型半導体搭載用基板等があり，セラミ
ック基板を基材として用いている。
ングリッドアレイ型半導体搭載用基板等があり，セラミ
ック基板を基材として用いている。
しかしながら，基材としてセラミック基板を用いるもの
は，セラミック基板自身が高価であり，耐衝撃性，曲げ
性に劣るという問題点を有していた。そこで，基材にセ
ラミック基板に代わるものとして，安価なプラスチック
製のプリント配線板を用いたピングリッドアレイ型半導
体搭載用基板が開発されている。
は，セラミック基板自身が高価であり，耐衝撃性，曲げ
性に劣るという問題点を有していた。そこで，基材にセ
ラミック基板に代わるものとして，安価なプラスチック
製のプリント配線板を用いたピングリッドアレイ型半導
体搭載用基板が開発されている。
この半導体搭載用基板には，半導体素子搭載部と導体回
路（導体部）とスルーホールが形成されており，更にこ
のスルーホールに嵌合された導体ピンが設けられてい
る。また，この半導体搭載用基板に搭載される半導体素
子は搭載部に実装後，ワイヤーボンディング等により導
体回路に結線される。従って，半導体素子からの電気信
号は，基板部とスルーホールに嵌合された導体ピンによ
り，効率よく外部へ出力されなければならない。
路（導体部）とスルーホールが形成されており，更にこ
のスルーホールに嵌合された導体ピンが設けられてい
る。また，この半導体搭載用基板に搭載される半導体素
子は搭載部に実装後，ワイヤーボンディング等により導
体回路に結線される。従って，半導体素子からの電気信
号は，基板部とスルーホールに嵌合された導体ピンによ
り，効率よく外部へ出力されなければならない。
更に，この導体ピンは，外部接続端子として，マザーボ
ードに形成された実装用スルーホールに固定されること
により，半導体搭載用基板とマザーボードに形成された
回路とを電気的に接続する。
ードに形成された実装用スルーホールに固定されること
により，半導体搭載用基板とマザーボードに形成された
回路とを電気的に接続する。
一方，導体ピンは外部出力端子として実装時の信頼性が
高くなければならないために，半導体搭載用基板との十
分な接合強度を必要とし，かつ半導体搭載用基板のスル
ーホールと導体ピンの嵌合部は，機械的，電気的にも確
実に接合されていなければならない。従って，導体ピン
の嵌合部とスルーホールをハンダ付けする場合がある。
この場合スルーホールには，ハンダが充填されて導体ピ
ンとスルーホールとが完全に一体化されていなければな
らない。
高くなければならないために，半導体搭載用基板との十
分な接合強度を必要とし，かつ半導体搭載用基板のスル
ーホールと導体ピンの嵌合部は，機械的，電気的にも確
実に接合されていなければならない。従って，導体ピン
の嵌合部とスルーホールをハンダ付けする場合がある。
この場合スルーホールには，ハンダが充填されて導体ピ
ンとスルーホールとが完全に一体化されていなければな
らない。
このような必要上，従来，第８図及び第９図に示すよう
に，スルーホール61に嵌合するための嵌合部51,及び該
嵌合部51と脚部501との間に略円形の鍔52を有した導体
ピン50を用い，該導体ピン50をプリント配線板60に形成
したスルーホール61に嵌合し，導体ピン50側（脚部501
側）より溶融ハンダに浸漬することにより，スルーホー
ルに導体ピンを接合した半導体搭載用基板80が知られて
いる。
に，スルーホール61に嵌合するための嵌合部51,及び該
嵌合部51と脚部501との間に略円形の鍔52を有した導体
ピン50を用い，該導体ピン50をプリント配線板60に形成
したスルーホール61に嵌合し，導体ピン50側（脚部501
側）より溶融ハンダに浸漬することにより，スルーホー
ルに導体ピンを接合した半導体搭載用基板80が知られて
いる。
そして，上記鍔52は，スルーホール61の内径よりも大き
く，円板状を呈している（第９図）。
く，円板状を呈している（第９図）。
また，第８図，第９図に示すごとく，スルーホール61に
はスルーホールメッキ33が形成されており，その開口部
分には，導体部の一種としての開口ランド34が形成され
ている。
はスルーホールメッキ33が形成されており，その開口部
分には，導体部の一種としての開口ランド34が形成され
ている。
しかしながら，上記従来の半導体搭載用基板80には，次
の問題点があった。
の問題点があった。
導体ピン50は，嵌合部51に近接した部分に設けられる略
円形の鍔52により，プリント配線板60に確実に支持され
ており，また外部接続端子としての長さを規定してい
る。
円形の鍔52により，プリント配線板60に確実に支持され
ており，また外部接続端子としての長さを規定してい
る。
しかし，この略円形の鍔52によって，スルーホール61の
導体ピン挿入側が，密閉に近い状態になってしまう。そ
のため，導体ピン50側より半導体搭載用基板80を溶融ハ
ンダ浴に浸漬した場合，ハンダ浸漬前に導体ピン側に塗
布したフラックス中の溶剤がガス化してガス溜まりを生
じ，このガス溜まりによってハンダ70がスルーホール61
内に容易に浸透することができなくなる。
導体ピン挿入側が，密閉に近い状態になってしまう。そ
のため，導体ピン50側より半導体搭載用基板80を溶融ハ
ンダ浴に浸漬した場合，ハンダ浸漬前に導体ピン側に塗
布したフラックス中の溶剤がガス化してガス溜まりを生
じ，このガス溜まりによってハンダ70がスルーホール61
内に容易に浸透することができなくなる。
それ故，導体ピン50とスルーホール61との電気的接合は
完全なものとはならず，また接合強度に関しても充分で
ない場合を生ずる。
完全なものとはならず，また接合強度に関しても充分で
ない場合を生ずる。
一方，導体ピン50とスルーホール61の電気的接合及び機
械的接合を確実なものとするためには，半導体搭載用基
板80の溶融ハンダ浸漬時間を長くすることが考えられ
る。しかし，この場合には，溶融ハンダ浴の熱により半
導体搭載用基板80がダメージを受けてしまう。或いは，
上記浸漬時間を長くしても，導体ピン50とスルーホール
61の接合が確実なものとならない場合がある。
械的接合を確実なものとするためには，半導体搭載用基
板80の溶融ハンダ浸漬時間を長くすることが考えられ
る。しかし，この場合には，溶融ハンダ浴の熱により半
導体搭載用基板80がダメージを受けてしまう。或いは，
上記浸漬時間を長くしても，導体ピン50とスルーホール
61の接合が確実なものとならない場合がある。
本発明は，かかる従来の問題点に鑑み，導体ピンとスル
ーホールとの電気的接合及び機械的接合が強固で，ハン
ダ接合時の熱ダメージを受けることがない半導体搭載用
基板を提供しようとするものである。
ーホールとの電気的接合及び機械的接合が強固で，ハン
ダ接合時の熱ダメージを受けることがない半導体搭載用
基板を提供しようとするものである。
本発明は，導体部を有するプリント配線板に設けたスル
ーホールと，該スルーホールに嵌合部を嵌合した導体ピ
ンとよりなると共に， 該導体ピンは上記嵌合部よりも下方に延伸形成した脚部
と該脚部と上記嵌合部との間に設けられてプリント配線
板に当接する鍔とを有し， 上記脚部側を溶融ハンダ浴中に浸漬して鍔側からスルー
ホール内にハンダを浸入させることにより，上記嵌合部
とスルーホールとを固定してなる半導体搭載用基板にお
いて， 上記導体ピンの鍔は，スルーホールの内径よりも大き
く，かつスルーホールの開口ランドの径よりも小さい径
の大径部と，スルーホールの内径よりも小さい小径部と
を有し， また，導体ピンの嵌合部をスルーホールに嵌合すると共
に鍔をプリント配線板に当接させたとき，上記小径部と
スルーホールとの間には，スルーホールの一部が露出す
るハンダ浸入用の露出部が形成されており， また，上記ハンダは，鍔の下方からその全体を覆うと共
に嵌合部とスルーホールとの間に浸入してこれらを一体
的に固定していることを特徴とする半導体搭載用基板に
ある。
ーホールと，該スルーホールに嵌合部を嵌合した導体ピ
ンとよりなると共に， 該導体ピンは上記嵌合部よりも下方に延伸形成した脚部
と該脚部と上記嵌合部との間に設けられてプリント配線
板に当接する鍔とを有し， 上記脚部側を溶融ハンダ浴中に浸漬して鍔側からスルー
ホール内にハンダを浸入させることにより，上記嵌合部
とスルーホールとを固定してなる半導体搭載用基板にお
いて， 上記導体ピンの鍔は，スルーホールの内径よりも大き
く，かつスルーホールの開口ランドの径よりも小さい径
の大径部と，スルーホールの内径よりも小さい小径部と
を有し， また，導体ピンの嵌合部をスルーホールに嵌合すると共
に鍔をプリント配線板に当接させたとき，上記小径部と
スルーホールとの間には，スルーホールの一部が露出す
るハンダ浸入用の露出部が形成されており， また，上記ハンダは，鍔の下方からその全体を覆うと共
に嵌合部とスルーホールとの間に浸入してこれらを一体
的に固定していることを特徴とする半導体搭載用基板に
ある。
本発明においては，導体ピンの鍔は，スルーホールの内
径よりも大きく，かつスルーホールの開口ランドの径よ
りも小さい径の大径部を有している。
径よりも大きく，かつスルーホールの開口ランドの径よ
りも小さい径の大径部を有している。
そして，導体ピンをプリント配線板のスルーホール内に
嵌合させたとき，鍔の大径部はプリント配線板に当接し
ている。また，ハンダは鍔の下方（脚部側）からその全
体を覆うと共に嵌合部とスルーホールとの間に浸入して
これらを一体的に，接合固定している（第２図参照）。
嵌合させたとき，鍔の大径部はプリント配線板に当接し
ている。また，ハンダは鍔の下方（脚部側）からその全
体を覆うと共に嵌合部とスルーホールとの間に浸入して
これらを一体的に，接合固定している（第２図参照）。
そのため，導体ピンは，スルーホールに対して，強固に
接合される。
接合される。
また，鍔の大径部の径は，スルーホールの開口ランドの
径よりも小さい（第３図参照）。そのため，ハンダは，
その上方においては，開口ランドの外径全体まで大きく
広がる。それ故，鍔の全体を覆ったハンダは，その上方
が鍔よりも大きな径の開口ランドに接合されることとな
り，鍔及び導体ピン自体を強固に固定する。
径よりも小さい（第３図参照）。そのため，ハンダは，
その上方においては，開口ランドの外径全体まで大きく
広がる。それ故，鍔の全体を覆ったハンダは，その上方
が鍔よりも大きな径の開口ランドに接合されることとな
り，鍔及び導体ピン自体を強固に固定する。
また，本発明においては，導体ピンの嵌合部をスルーホ
ールに嵌合させたとき，鍔の小径部とスルーホールとの
間にハンダ浸入用の露出部が形成される。
ールに嵌合させたとき，鍔の小径部とスルーホールとの
間にハンダ浸入用の露出部が形成される。
それ故，導体ピンを嵌合した半導体搭載用基板を，導体
ピンの脚部の方向から溶融ハンダ浴中に浸漬したとき，
まずそのハンダ浴の熱により発生する，フラックス中の
溶剤のガスが上記露出部より容易に，短時間に外方へ抜
ける。そして，上記露出部より，ハンダがスルーホール
内へ，容易に，短時間に浸入し，スルーホールと嵌合部
との隙間にハンダが充填される。
ピンの脚部の方向から溶融ハンダ浴中に浸漬したとき，
まずそのハンダ浴の熱により発生する，フラックス中の
溶剤のガスが上記露出部より容易に，短時間に外方へ抜
ける。そして，上記露出部より，ハンダがスルーホール
内へ，容易に，短時間に浸入し，スルーホールと嵌合部
との隙間にハンダが充填される。
それ故，フラックスの残渣を残すことなく，スルーホー
ル内に，容易に短時間でハンダの浸入，接合を行うこと
ができる。また，そのため，半導体搭載用基板は溶融ハ
ンダの熱により，ダメージを受けることがない。
ル内に，容易に短時間でハンダの浸入，接合を行うこと
ができる。また，そのため，半導体搭載用基板は溶融ハ
ンダの熱により，ダメージを受けることがない。
したがって，導体ピンとスルーホールとを，機械的，電
気的に強固に接合できると共に，ハンダ接合時の熱ダメ
ージを受けることがない半導体搭載用基板を提供するこ
とができる。
気的に強固に接合できると共に，ハンダ接合時の熱ダメ
ージを受けることがない半導体搭載用基板を提供するこ
とができる。
実施例１ 本発明の実施例にかかる半導体搭載用基板につき，第１
図〜第３図を用いて説明する。
図〜第３図を用いて説明する。
本例の半導体搭載用基板は，導体回路，開口ランド34等
の導体部を有するプリント配線板20と，これに設けたス
ルーホール21と，該スルーホール21に嵌合部11を嵌合し
た導体ピン10とよりなる。
の導体部を有するプリント配線板20と，これに設けたス
ルーホール21と，該スルーホール21に嵌合部11を嵌合し
た導体ピン10とよりなる。
上記導体ピン10は，上記嵌合部11よりも下方に延伸形成
した脚部101と，該脚部101と上記嵌合部11との間に設け
られて，プリント配線板20の開口ランド34に当接する鍔
12を有する。そして，脚部101側を溶融ハンダ浴中に浸
漬して鍔12側からスルーホール21内にハンダ30を浸入さ
せることにより，上記嵌合部11とスルーホール21とを固
定している。
した脚部101と，該脚部101と上記嵌合部11との間に設け
られて，プリント配線板20の開口ランド34に当接する鍔
12を有する。そして，脚部101側を溶融ハンダ浴中に浸
漬して鍔12側からスルーホール21内にハンダ30を浸入さ
せることにより，上記嵌合部11とスルーホール21とを固
定している。
また，上記導体ピン10の鍔12は，第２図，第３図に示す
ごとく，スルーホール21の内径Ｄよりも大きく，かつス
ルーホール21の開口ランド34の径よりも小さい径（幅）
の大径部125と，スルーホール21の内径Ｄよりも小さい
径（幅）の小径部126を有する。
ごとく，スルーホール21の内径Ｄよりも大きく，かつス
ルーホール21の開口ランド34の径よりも小さい径（幅）
の大径部125と，スルーホール21の内径Ｄよりも小さい
径（幅）の小径部126を有する。
また，小径部126とスルーホール21との間には，スルー
ホール21の一部が露出するハンダ30浸入用の露出部210
が形成されている。
ホール21の一部が露出するハンダ30浸入用の露出部210
が形成されている。
更に，上記ハンダ30は，第１図，第２図に示すごとく，
鍔21の下方（脚部101側）からその全体を覆うと共に，
嵌合部11とスルーホール21との間に浸入して，これらを
一体的に固定している。
鍔21の下方（脚部101側）からその全体を覆うと共に，
嵌合部11とスルーホール21との間に浸入して，これらを
一体的に固定している。
次に，本例の作用効果につき説明する。
即ち，上記半導体搭載用基板40において，スルーホール
21と導体ピン10とのハンダ接合に当たっては，まずプリ
ント配線板20のスルーホール21内に導体ピン10の嵌合部
11を挿入嵌合すると共に鍔21の大径部125をスルーホー
ルの開口ランド34に当接させる。次いで，半導体搭載用
基板40を，導体ピン10の脚部101側より溶融ハンダ浴中
に浸漬する。
21と導体ピン10とのハンダ接合に当たっては，まずプリ
ント配線板20のスルーホール21内に導体ピン10の嵌合部
11を挿入嵌合すると共に鍔21の大径部125をスルーホー
ルの開口ランド34に当接させる。次いで，半導体搭載用
基板40を，導体ピン10の脚部101側より溶融ハンダ浴中
に浸漬する。
このとき，鍔12とスルーホール21との間においては，鍔
の小径部126の両側とスルーホール21との間に露出部210
が形成される。
の小径部126の両側とスルーホール21との間に露出部210
が形成される。
そのため，溶融ハンダ浸漬時に，その熱により発生す
る，ハンダフラックス中の溶剤のガスが，上記露出部21
0より容易に外方へ抜け出る。そして，上記露出部210よ
り，スルーホール21内へ，容易に，短時間でハンダ30が
浸入し，該ハンダ30は導体ピンの嵌合部11とスルーホー
ル21との間に充填される。
る，ハンダフラックス中の溶剤のガスが，上記露出部21
0より容易に外方へ抜け出る。そして，上記露出部210よ
り，スルーホール21内へ，容易に，短時間でハンダ30が
浸入し，該ハンダ30は導体ピンの嵌合部11とスルーホー
ル21との間に充填される。
なお，上記のガス化した溶剤のガスは，スルーホール21
と嵌合部11との間の隙間からもプリント配線板20の上方
へ抜け出る。
と嵌合部11との間の隙間からもプリント配線板20の上方
へ抜け出る。
上記のように，上記露出部210の形成により，フラック
スの残渣をスルーホール内に残すことなく，容易に，短
時間でハンダの浸入，接合を行うことができる。
スの残渣をスルーホール内に残すことなく，容易に，短
時間でハンダの浸入，接合を行うことができる。
そのため，半導体搭載用基板は，溶融ハンダの熱によっ
て，ダメージを受けることがない。
て，ダメージを受けることがない。
また，導体ピン10とスルーホール21との接合に当たって
は，第１図，第２図に示すごとく，導体ピン10の鍔12を
プリント配線板20に当接させると共に，鍔12の下方側か
らその全体をハンダ30により覆っている。そして，更に
該ハンダ30は上記露出部210を通じてスルーホール21内
に浸入して嵌合部11とスルーホール21とを接合してい
る。
は，第１図，第２図に示すごとく，導体ピン10の鍔12を
プリント配線板20に当接させると共に，鍔12の下方側か
らその全体をハンダ30により覆っている。そして，更に
該ハンダ30は上記露出部210を通じてスルーホール21内
に浸入して嵌合部11とスルーホール21とを接合してい
る。
そのため，導体ピン10は，スルーホール21に対して，強
固に接合される。
固に接合される。
更に，鍔12の大径部125の径は，第３図に示すごとく，
スルーホール21に形成したスルーホールメッキ33の開口
ランド34の大きさよりも小さい。
スルーホール21に形成したスルーホールメッキ33の開口
ランド34の大きさよりも小さい。
そのため，ハンダ30は，第２図に示すごとく，その上方
においては開口ランド34の外径全体に広がる。それ故，
鍔12の全体を覆ったハンダ30は，その上方が鍔12よりも
大きい径の開口ランド34に接合され，鍔12及び導体ピン
10自体を強固に固定する。
においては開口ランド34の外径全体に広がる。それ故，
鍔12の全体を覆ったハンダ30は，その上方が鍔12よりも
大きい径の開口ランド34に接合され，鍔12及び導体ピン
10自体を強固に固定する。
それ故，導体ピン10をスルーホール21に対して，機械
的，電気的に強固に接合することができる。
的，電気的に強固に接合することができる。
実施例２ 本例は，第４図，第５図に示すごとく，導体ピン10の鍔
12における大径部125と，小径部126の他の形状を示して
いる。
12における大径部125と，小径部126の他の形状を示して
いる。
即ち，第４図に示す導体ピン10の鍔12においては，大径
部125と小径部126とが交わる角部が丸味を帯びている
（実施例１においては直角状である）。
部125と小径部126とが交わる角部が丸味を帯びている
（実施例１においては直角状である）。
また，第５図に示す導体ピン10の鍔12は，楕円状を呈し
ている。
ている。
その他は，実施例１と同様である。
実施例３ 本例では，第１図及び第６図，第７図に示すごとく，半
導体搭載用基板40の四隅の導体ピン10が，嵌合部11近傍
に設けられる鍔12の下部に，別の鍔13を有している。
導体搭載用基板40の四隅の導体ピン10が，嵌合部11近傍
に設けられる鍔12の下部に，別の鍔13を有している。
そして，半導体搭載用基板40を，導体ピン10を介して，
マザーボード等に固定した際には，上記別の鍔13により
半導体搭載用基板40が，マザーボード等の上に浮いた状
態となる。そのため，半導体搭載用基板40の放熱性を向
上させることができる。
マザーボード等に固定した際には，上記別の鍔13により
半導体搭載用基板40が，マザーボード等の上に浮いた状
態となる。そのため，半導体搭載用基板40の放熱性を向
上させることができる。
上記の別の鍔13の形状には，第６図に示すようにマザー
ボードの実装用スルーホールの内径より大きな略円形の
ものがある。
ボードの実装用スルーホールの内径より大きな略円形の
ものがある。
また，第７図に示すように，マザーボードへの実装の信
頼性を向上させるために大径部がマザーボードのスルー
ホール内径より大きく，小径部がスルーホール内径より
小さいもの等がある。
頼性を向上させるために大径部がマザーボードのスルー
ホール内径より大きく，小径部がスルーホール内径より
小さいもの等がある。
そして，この別の鍔13の形状を小径部と大径部を有する
ものにすれば，半田付け実装時に発生するピン接続部の
ブローホールを抑えることができる。
ものにすれば，半田付け実装時に発生するピン接続部の
ブローホールを抑えることができる。
その他は，実施例１と同様である。
第１図は実施例１に係る半導体搭載用基板の斜視図，第
２図は第１図のII-II線に沿ってみた部分拡大縦断面
図，第３図は第２図の部分拡大底面図，第４図は実施例
２における導体ピンの鍔を示す部分拡大底面図，第５図
は実施例２における導体ピンの他の鍔を示す部分拡大底
面図，第６図は実施例３の導体ピンにおける別の鍔を示
す図で，第１図のIV線方向からみた要部拡大底面図，第
７図は実施例３の導体ピンにおける別の鍔の他の例を示
す図で第６図に対応した要部拡大底面図，第８図及び第
９図は従来の例を示す図で，第８図はその部分拡大縦断
面図，第９図は第８図の部分拡大底面図である。 10……導体ピン,11……嵌合部， 12……鍔,13……別の鍔， 125……大径部,126……小径部， 20……プリント配線板， 21……スルーホール， 210……露出部,30……ハンダ， 40……半導体搭載用基板，
２図は第１図のII-II線に沿ってみた部分拡大縦断面
図，第３図は第２図の部分拡大底面図，第４図は実施例
２における導体ピンの鍔を示す部分拡大底面図，第５図
は実施例２における導体ピンの他の鍔を示す部分拡大底
面図，第６図は実施例３の導体ピンにおける別の鍔を示
す図で，第１図のIV線方向からみた要部拡大底面図，第
７図は実施例３の導体ピンにおける別の鍔の他の例を示
す図で第６図に対応した要部拡大底面図，第８図及び第
９図は従来の例を示す図で，第８図はその部分拡大縦断
面図，第９図は第８図の部分拡大底面図である。 10……導体ピン,11……嵌合部， 12……鍔,13……別の鍔， 125……大径部,126……小径部， 20……プリント配線板， 21……スルーホール， 210……露出部,30……ハンダ， 40……半導体搭載用基板，
Claims (4)
- 【請求項１】導体部を有するプリント配線板に設けたス
ルーホールと，該スルーホールに嵌合部を嵌合した導体
ピンとよりなると共に， 該導体ピンは上記嵌合部よりも下方に延伸形成した脚部
と該脚部と上記嵌合部との間に設けられてプリント配線
板に当接する鍔とを有し， 上記脚部側を溶融ハンダ浴中に浸漬して鍔側からスルー
ホール内にハンダを浸入させることにより，上記嵌合部
とスルーホールとを固定してなる半導体搭載用基板にお
いて， 上記導体ピンの鍔は，スルーホールの内径よりも大き
く，かつスルーホールの開口ランドの径よりも小さい径
の大径部と，スルーホールの内径よりも小さい小径部と
を有し， また，導体ピンの嵌合部をスルーホールに嵌合すると共
に鍔をプリント配線板に当接させたとき，上記小径部と
スルーホールとの間には，スルーホールの一部が露出す
るハンダ浸入用の露出部が形成されており， また，上記ハンダは，鍔の下方からその全体を覆うと共
に嵌合部とスルーホールとの間に浸入してこれらを一体
的に固定していることを特徴とする半導体搭載用基板。 - 【請求項２】前記スルーホールに嵌合された導体ピンの
いくつかが，前記鍔の下部に別の鍔を有することを特徴
とする特許請求の範囲第１項に記載の半導体搭載用基
板。 - 【請求項３】前記別の鍔が，大径部と小径部を有する鍔
であることを特徴とする特許請求の範囲第２項記載の半
導体搭載用基板。 - 【請求項４】前記半導体搭載用基板が，ピングリッドア
レイ基板であることを特徴とする特許請求の範囲第１〜
３項のいずれか１項に記載の半導体搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61063545A JPH0777253B2 (ja) | 1986-03-20 | 1986-03-20 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61063545A JPH0777253B2 (ja) | 1986-03-20 | 1986-03-20 | 半導体搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62219952A JPS62219952A (ja) | 1987-09-28 |
| JPH0777253B2 true JPH0777253B2 (ja) | 1995-08-16 |
Family
ID=13232296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61063545A Expired - Lifetime JPH0777253B2 (ja) | 1986-03-20 | 1986-03-20 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777253B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975763A (en) * | 1988-03-14 | 1990-12-04 | Texas Instruments Incorporated | Edge-mounted, surface-mount package for semiconductor integrated circuit devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48101878A (ja) * | 1972-04-03 | 1973-12-21 | ||
| JPS5970354A (ja) * | 1982-10-15 | 1984-04-20 | Matsushita Electric Ind Co Ltd | ト−ン信号発生器 |
| JPS5970354U (ja) * | 1982-11-04 | 1984-05-12 | 日本電気株式会社 | 半導体装置の外部リ−ド取付用治具 |
| JPS60241244A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | ピングリッドアレイ型半導体装置の製造方法 |
-
1986
- 1986-03-20 JP JP61063545A patent/JPH0777253B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62219952A (ja) | 1987-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU544844B2 (en) | Method of mounting interrelated components | |
| US6734557B2 (en) | Semiconductor device | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| US6250606B1 (en) | Substrate for semiconductor device, semiconductor device and manufacturing method thereof | |
| JPH0777253B2 (ja) | 半導体搭載用基板 | |
| JPS62257755A (ja) | 半導体搭載用基板 | |
| JPH10189863A (ja) | 実装用基板 | |
| JPH0513963A (ja) | 電子部品搭載用基板 | |
| JPH0812895B2 (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| GB2098398A (en) | Electronic packaging system | |
| JPH0719856B2 (ja) | 半導体搭載用基板 | |
| JPS6379361A (ja) | 立設実装形半導体装置 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
| EP0335420A2 (en) | Electrical and mechanical joint construction between a printed wiring board and a lead pin | |
| JPH0519985B2 (ja) | ||
| JP2891254B2 (ja) | 面付実装用電子部品 | |
| JPS594061A (ja) | 半導体装置 | |
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
| JPH0810201Y2 (ja) | 半導体装置用パッケージ | |
| JP2001319943A (ja) | 半導体装置 | |
| JPH0745977Y2 (ja) | 基板接続構造 | |
| JP2709840B2 (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |