JPS62219952A - 半導体塔載用基板 - Google Patents
半導体塔載用基板Info
- Publication number
- JPS62219952A JPS62219952A JP6354586A JP6354586A JPS62219952A JP S62219952 A JPS62219952 A JP S62219952A JP 6354586 A JP6354586 A JP 6354586A JP 6354586 A JP6354586 A JP 6354586A JP S62219952 A JPS62219952 A JP S62219952A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor pin
- semiconductor mounting
- mounting board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 239000004020 conductor Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims description 23
- 229910000679 solder Inorganic materials 0.000 abstract description 31
- 230000013011 mating Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000007598 dipping method Methods 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 238000007654 immersion Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- NBJBFKVCPBJQMR-APKOLTMOSA-N nff 1 Chemical compound C([C@H](NC(=O)[C@H](CCC(N)=O)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H]1CCCN1C(=O)[C@H](CCCCN)NC(=O)[C@@H]1CCCN1C(=O)CC=1C2=CC=C(C=C2OC(=O)C=1)OC)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)NCC(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCCNC=1C(=CC(=CC=1)[N+]([O-])=O)[N+]([O-])=O)C(=O)NCC(O)=O)C1=CC=CC=C1 NBJBFKVCPBJQMR-APKOLTMOSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、各種の所謂半導体素子、或いはチップ部品を
搭載するために用いられる半導体搭載用基板に関するも
のである。
搭載するために用いられる半導体搭載用基板に関するも
のである。
（従来の技術）
一般に導体ピンを有する半導体搭載用基板としては、ピ
ングリッドアレイ型半導体搭載用基板等があり、セラミ
ック基板を基材として用いている。しかしながら、基材
としてセラミック基板を用いる半導体ＮＳ載用基板は、
セラミック基板自身が高価であり、耐４！１撃性、曲げ
性に劣るという問題点を有していた。そこで、基材にセ
ラミック基板に代わるものとして、安価なプラスチック
製のプリント配線板を用いたピングリウドアレイ型半導
体搭載用基板が開発されている。
ングリッドアレイ型半導体搭載用基板等があり、セラミ
ック基板を基材として用いている。しかしながら、基材
としてセラミック基板を用いる半導体ＮＳ載用基板は、
セラミック基板自身が高価であり、耐４！１撃性、曲げ
性に劣るという問題点を有していた。そこで、基材にセ
ラミック基板に代わるものとして、安価なプラスチック
製のプリント配線板を用いたピングリウドアレイ型半導
体搭載用基板が開発されている。
この半導体搭載用基板には、半導体素子搭載部と導体回
路とスルーホールが形成されており、更にこのスルーホ
ールに嵌合された導体ピンが設けられている。また、こ
の半導体ＭＳａｍｊＪｉ板に搭載される半導体素子は搭
載部に実装後、ワイヤーボンディング等により導体回路
に結線される。従って、半導体素子からの電気信号は、
基板部とスルーホールに嵌合された導体ピンにより、効
率よく外部へ出力されなければならない。更に、この導
体ピンは、外部接続端子として、マザーボートに形成さ
れた実装用スルーホールに固定されることにより、半導
体搭載用基板とマザーボートに形成された回路とを電気
的に接続する。
路とスルーホールが形成されており、更にこのスルーホ
ールに嵌合された導体ピンが設けられている。また、こ
の半導体ＭＳａｍｊＪｉ板に搭載される半導体素子は搭
載部に実装後、ワイヤーボンディング等により導体回路
に結線される。従って、半導体素子からの電気信号は、
基板部とスルーホールに嵌合された導体ピンにより、効
率よく外部へ出力されなければならない。更に、この導
体ピンは、外部接続端子として、マザーボートに形成さ
れた実装用スルーホールに固定されることにより、半導
体搭載用基板とマザーボートに形成された回路とを電気
的に接続する。
一方、導体ピンは外部出力端子として実装時の信頼性が
高くなければならないために、半導体搭載用基板との十
分な接合強度を必要とし、かつ半導体搭載用基板のスル
ーホールと導体ピンの嵌合部は、電気的にも確実に接合
されていなければならない。従って、導体ピンと基板の
スルーホールの嵌合部をハンダ付けする場合があり、こ
の場合スルーホール内の嵌合部には、ハンダが充填され
て導体ピンと嵌合部が完全に一体化されていなければな
らない。
高くなければならないために、半導体搭載用基板との十
分な接合強度を必要とし、かつ半導体搭載用基板のスル
ーホールと導体ピンの嵌合部は、電気的にも確実に接合
されていなければならない。従って、導体ピンと基板の
スルーホールの嵌合部をハンダ付けする場合があり、こ
の場合スルーホール内の嵌合部には、ハンダが充填され
て導体ピンと嵌合部が完全に一体化されていなければな
らない。
このような必要１−５従来第８図及び第９図に示すよう
に、嵌合部（５１）及び嵌合部（５１）に近接した部分
に、その径がスルーホール（６菖）の内径より大きい略
円形の鍔（５２）を有した導体ピン（５０）を、プリン
ト配線板（６０）に形成したスルーホール（６１）に嵌
合し、導体ピン（５０）側より溶融ハンダに浸漬するこ
とにより接合した半導体搭載用基板（８０）が知られて
いる。
に、嵌合部（５１）及び嵌合部（５１）に近接した部分
に、その径がスルーホール（６菖）の内径より大きい略
円形の鍔（５２）を有した導体ピン（５０）を、プリン
ト配線板（６０）に形成したスルーホール（６１）に嵌
合し、導体ピン（５０）側より溶融ハンダに浸漬するこ
とにより接合した半導体搭載用基板（８０）が知られて
いる。
（発明が解決しようとする問題点）
しかしながら、各導体ピン（５０）の嵌合部（５１）に
近接した部分に、その径がスルーホール（６１）の内径
より大きい略円形の鍔（５２）を設け、その導体ピン（
５０）をプリント配線＆（６０）に形成したスルーホー
ル（６１）に嵌合するようにした従来の半導体搭載用基
板（８０）には５次のような問題点があった。
近接した部分に、その径がスルーホール（６１）の内径
より大きい略円形の鍔（５２）を設け、その導体ピン（
５０）をプリント配線＆（６０）に形成したスルーホー
ル（６１）に嵌合するようにした従来の半導体搭載用基
板（８０）には５次のような問題点があった。
導体ピン（５０）は、嵌合Ｆｆ６（５１）に近接した部
分に設けられる略円形の鍔（５２）により、プリント配
線板（６０）に確実に支持されており、また外部接続端
子としての長さを規定している。しかし、この略円形の
鍔（５２）によって、プリント配線板（６０）に形成さ
れているスルーホール（６１）の導体ピン（５０）側が
、密閉に近い状態になってしまう。従って、導体ピン（
５０）とスルーホール（６１）を電気的及び機械的に強
固な接合とするために、導体ピン（５０）側より半導体
ＭＳｔＩｒ４基板（８０）を溶融ハンダに浸漬した場合
、ハンダ浸漬前に導体ピン側に塗布したフラックス中の
溶剤がガス化してガス溜りを生じ、このガス溜りによっ
てハンダ（７０）がスルーホール（６１）内に容易に浸
透することができないため、導体ピン（５０）とスルー
ホール（６１）との電気的接合は完全なものとはならず
、また接合強度の向上も認められないのである。
分に設けられる略円形の鍔（５２）により、プリント配
線板（６０）に確実に支持されており、また外部接続端
子としての長さを規定している。しかし、この略円形の
鍔（５２）によって、プリント配線板（６０）に形成さ
れているスルーホール（６１）の導体ピン（５０）側が
、密閉に近い状態になってしまう。従って、導体ピン（
５０）とスルーホール（６１）を電気的及び機械的に強
固な接合とするために、導体ピン（５０）側より半導体
ＭＳｔＩｒ４基板（８０）を溶融ハンダに浸漬した場合
、ハンダ浸漬前に導体ピン側に塗布したフラックス中の
溶剤がガス化してガス溜りを生じ、このガス溜りによっ
てハンダ（７０）がスルーホール（６１）内に容易に浸
透することができないため、導体ピン（５０）とスルー
ホール（６１）との電気的接合は完全なものとはならず
、また接合強度の向上も認められないのである。
導体ピン（５０）とスルーホール（ｆｉ＋）の電気的接
合及び機械的接合を確実なものとするためには、半導体
搭載用基板（８０）の溶融ハンダ侵清時間を長くしなけ
ればならなくなり、この際の熱により半導体搭載用基板
（８０）がダメージを受けてしまうばかりか、溶融ハン
ダ浸漬時間を長くシても、導体ピン（５０）とスルーホ
ール（６１）の接合が確実なものとならない場合がある
という欠点を有していた。
合及び機械的接合を確実なものとするためには、半導体
搭載用基板（８０）の溶融ハンダ侵清時間を長くしなけ
ればならなくなり、この際の熱により半導体搭載用基板
（８０）がダメージを受けてしまうばかりか、溶融ハン
ダ浸漬時間を長くシても、導体ピン（５０）とスルーホ
ール（６１）の接合が確実なものとならない場合がある
という欠点を有していた。
本発明は以上のような実状に鑑みてなされたもので、そ
の目的とするところは、導体ピン（５０）とこれが嵌合
されるスルーホール（６１）との電気的接合及び機械的
接合が確実になされた、ピングリッドアレイ型半導体搭
載用基板のように導体ピンを有する基板を提供すること
にある。
の目的とするところは、導体ピン（５０）とこれが嵌合
されるスルーホール（６１）との電気的接合及び機械的
接合が確実になされた、ピングリッドアレイ型半導体搭
載用基板のように導体ピンを有する基板を提供すること
にある。
（問題点を解決するための手段）
以上の問題点を解決するために１本発明が採った手段は
、 導体部を４Ｔするプリント配線板（２０）に形成された
スルーホール（２１）に、導体ピン（１Ｇ）が嵌合され
た半導体搭載用基板において、 前記導体ピン（１０）の前記嵌合部（１１）に近接した
部分に小径部と大径部を有する鍔（１３）が形成されて
いることを特徴とする半導体搭載用基板（４０）である
。
、 導体部を４Ｔするプリント配線板（２０）に形成された
スルーホール（２１）に、導体ピン（１Ｇ）が嵌合され
た半導体搭載用基板において、 前記導体ピン（１０）の前記嵌合部（１１）に近接した
部分に小径部と大径部を有する鍔（１３）が形成されて
いることを特徴とする半導体搭載用基板（４０）である
。
（発明の作用）
ヒ記のような手段を講じた本発明に係る半導体搭載用基
板（４０）にあっては、導体ピン（ｌＯ）とスルーホー
ル（２１）の接合は、半導体搭載用基板（４０）を導体
ピン（ｌＯ）側より溶融ハンダに＃２ｆａすることによ
り行なわれる。この際、鍔（１２）を略円形から大径部
と小径部を有する形状に変更することによって、溶融ハ
ンダ浸漬時に発生するフラックス中の溶剤分がガス化す
ることにより発生するガスに方向性か付与され、大径方
向に効率よくガスが抜け、ハンダが容易にスルーホール
内に浸透する。
板（４０）にあっては、導体ピン（ｌＯ）とスルーホー
ル（２１）の接合は、半導体搭載用基板（４０）を導体
ピン（ｌＯ）側より溶融ハンダに＃２ｆａすることによ
り行なわれる。この際、鍔（１２）を略円形から大径部
と小径部を有する形状に変更することによって、溶融ハ
ンダ浸漬時に発生するフラックス中の溶剤分がガス化す
ることにより発生するガスに方向性か付与され、大径方
向に効率よくガスが抜け、ハンダが容易にスルーホール
内に浸透する。
更に、ハンダ（コ０）は鍔（１２）の小径部がスルーホ
ール（２１）内径より小さいことにより、鍔（１２）の
近傍からスルーホール（２１）の一部が露出していると
、スルーホール（２１）から基板（４０）上面会もガス
が抜け、スルーホール（２１）内にフラックスの残渣を
残すことなく容易に浸透し、より短時間てスルーホール
（２１）内がハンダ（３０）で充填される。従って、半
導体搭載用基板（４０）は、これを溶融ハンダに浸漬す
る時間が短くてすんでいるので、この浸透の際の熱によ
っては、当該半導体搭載用基板（４０）はダメージを受
けていないのである。また、この半導体搭載用基板（４
０）は、そのスルーホール（２１）と導体ピン（１０）
の嵌合部（１１）間にハンダ（３０）が確実に充填され
ているから、その機械的接合か確実となっているたけで
なく、スルーホール（２１）と導体ピン（ｌＯ）との電
気的接合も完全なものとなっている。
ール（２１）内径より小さいことにより、鍔（１２）の
近傍からスルーホール（２１）の一部が露出していると
、スルーホール（２１）から基板（４０）上面会もガス
が抜け、スルーホール（２１）内にフラックスの残渣を
残すことなく容易に浸透し、より短時間てスルーホール
（２１）内がハンダ（３０）で充填される。従って、半
導体搭載用基板（４０）は、これを溶融ハンダに浸漬す
る時間が短くてすんでいるので、この浸透の際の熱によ
っては、当該半導体搭載用基板（４０）はダメージを受
けていないのである。また、この半導体搭載用基板（４
０）は、そのスルーホール（２１）と導体ピン（１０）
の嵌合部（１１）間にハンダ（３０）が確実に充填され
ているから、その機械的接合か確実となっているたけで
なく、スルーホール（２１）と導体ピン（ｌＯ）との電
気的接合も完全なものとなっている。
（実施例）
以下に本発明を１図面に示した実施例に従って、詳細に
説明するつ 第１図には、本発明に係る半導体搭載用基板（４Ｇ）の
−・実施例を示す斜視図が、第２図には、第１図の■−
■線に沿ってみた部分拡大縦断面図が、第３図には、第
２１Ａの部分拡大底面図が示しである。この半導体搭載
用基板（４０）にあっては、７”、 ＩＪント配線板（
２０）に形成されるスルーホール（２１）に導体ピン（
ｌＯ）が嵌合部（１１）によって嵌合されており、この
導体ピン（ｉｏ）とスルーホール（２１）の電気的接合
は、半導体搭載用基板（４０）を導体ピン（Ｉｌｌ）側
より溶融ハンダにＮｆｆ１することによってなされてい
る。また、各導体ピン（ｌＯ）にあっては、その嵌合部
（Ｕ）に近接した部分に大径部がスルーホール（３１）
内径より大きく、小径部がスルーホール（３１）内径よ
り小さい鍔（１２）が形成されている。従って、半導体
搭載用基板（４０）を導体ピン（１０）側より溶融ハン
ダに浸漬すると、鍔（１２）の近傍から露出しているス
ルーホール（２１）の一部よりノ＼ンダ（３０）が浸透
し、このハンダＣ３０）でスルーホール（２１）内が充
填される。このようにして、導体ピン（ｌＯ）とスルー
ホール（２Ｋ）は、電気的に完全に接合されているので
ある、また、これらの作業は非常に短時間になされ、ハ
ンダ浸漬時の熱により、半導体搭載用基板（４０）がダ
メージを受けず、確実にハンダ（コ０）をスルーホール
（２１）内に充填させることができる。
説明するつ 第１図には、本発明に係る半導体搭載用基板（４Ｇ）の
−・実施例を示す斜視図が、第２図には、第１図の■−
■線に沿ってみた部分拡大縦断面図が、第３図には、第
２１Ａの部分拡大底面図が示しである。この半導体搭載
用基板（４０）にあっては、７”、 ＩＪント配線板（
２０）に形成されるスルーホール（２１）に導体ピン（
ｌＯ）が嵌合部（１１）によって嵌合されており、この
導体ピン（ｉｏ）とスルーホール（２１）の電気的接合
は、半導体搭載用基板（４０）を導体ピン（Ｉｌｌ）側
より溶融ハンダにＮｆｆ１することによってなされてい
る。また、各導体ピン（ｌＯ）にあっては、その嵌合部
（Ｕ）に近接した部分に大径部がスルーホール（３１）
内径より大きく、小径部がスルーホール（３１）内径よ
り小さい鍔（１２）が形成されている。従って、半導体
搭載用基板（４０）を導体ピン（１０）側より溶融ハン
ダに浸漬すると、鍔（１２）の近傍から露出しているス
ルーホール（２１）の一部よりノ＼ンダ（３０）が浸透
し、このハンダＣ３０）でスルーホール（２１）内が充
填される。このようにして、導体ピン（ｌＯ）とスルー
ホール（２Ｋ）は、電気的に完全に接合されているので
ある、また、これらの作業は非常に短時間になされ、ハ
ンダ浸漬時の熱により、半導体搭載用基板（４０）がダ
メージを受けず、確実にハンダ（コ０）をスルーホール
（２１）内に充填させることができる。
また、本実施例では、半導体搭載用基板（４Ｑ）の四隅
の導体ピン（１０）が、嵌合部（１１）近傍に設けられ
る鍔（１２）の下部に、別の鍔（１３）を有しており、
この鍔（，１３）により半導体搭載用基板（４０）をマ
ザーボート等に固定した際、半導体搭載用基板（４０）
が、マザーボート等の上に浮いた状態となり、半導体に
一佐用基板（４０）の放熱性を向上させるようになって
いる。
の導体ピン（１０）が、嵌合部（１１）近傍に設けられ
る鍔（１２）の下部に、別の鍔（１３）を有しており、
この鍔（，１３）により半導体搭載用基板（４０）をマ
ザーボート等に固定した際、半導体搭載用基板（４０）
が、マザーボート等の上に浮いた状態となり、半導体に
一佐用基板（４０）の放熱性を向上させるようになって
いる。
この鍔（１３）の形状には、第６図に示すようにマザー
ボードの実装用スルーホールの内径より大きな略円形の
ものや、第７図に示すようにマザーボートへの実装の信
頼性を向上させるために大径部がマザーボードのスルー
ホール内径より大きく、小径部がスルーホール内径より
小さいもの等があり、小径部と大Ｐ１．ＰＫを有するも
のにすればハンダ付は実装時に発生するピン接続部のブ
ローホールを抑えることができる。
ボードの実装用スルーホールの内径より大きな略円形の
ものや、第７図に示すようにマザーボートへの実装の信
頼性を向上させるために大径部がマザーボードのスルー
ホール内径より大きく、小径部がスルーホール内径より
小さいもの等があり、小径部と大Ｐ１．ＰＫを有するも
のにすればハンダ付は実装時に発生するピン接続部のブ
ローホールを抑えることができる。
なお１本発明に係る半導体搭載用基板（４０）の有する
導体ピン（ｌＯ）の鍔（１２）の形状は、第２ＵＡ及び
第３図に限定されるものではなく、小径部と大径部を有
していれば、第４図或いは第５図に示すように、どんな
形状てあってもよい。
導体ピン（ｌＯ）の鍔（１２）の形状は、第２ＵＡ及び
第３図に限定されるものではなく、小径部と大径部を有
していれば、第４図或いは第５図に示すように、どんな
形状てあってもよい。
（発明の効果）
以しに説明したように、本発明に係る半導体搭載用基板
（４０）によれば、上記実施例に例示した如く、導体部
を有するプリント配線板（２０）に形成されたスルーホ
ール（２１）に、導体ピン（１０）が嵌合された半導体
搭載用基板において、前記導体ピン（ｌＯ）の前記嵌合
部（１１）に近接した部分に小径部と大径部を有する鍔
（！３）が形成されていることに特徴があり、これによ
り大径部によって各導体ピン（【０）がプリント配線板
（２０）にしつかり支持されることは勿論、導体ピン（
１０）とスルーホール（２１）を電気的に接合するため
に、半導体搭載用基板（４０）を導体ピン（１０）側よ
り溶融ハンダに浸漬した時、容易にハンダ（コロ）がス
ルーホール（２１）内に浸漬し、このハンダ（３Ｇ）に
より短時間にスルーホール（２１）内は充填される。
（４０）によれば、上記実施例に例示した如く、導体部
を有するプリント配線板（２０）に形成されたスルーホ
ール（２１）に、導体ピン（１０）が嵌合された半導体
搭載用基板において、前記導体ピン（ｌＯ）の前記嵌合
部（１１）に近接した部分に小径部と大径部を有する鍔
（！３）が形成されていることに特徴があり、これによ
り大径部によって各導体ピン（【０）がプリント配線板
（２０）にしつかり支持されることは勿論、導体ピン（
１０）とスルーホール（２１）を電気的に接合するため
に、半導体搭載用基板（４０）を導体ピン（１０）側よ
り溶融ハンダに浸漬した時、容易にハンダ（コロ）がス
ルーホール（２１）内に浸漬し、このハンダ（３Ｇ）に
より短時間にスルーホール（２１）内は充填される。
従って、溶融ハンダ浸漬時に、スルーホール（２１）内
に短時間でハンダ（３０）が揚がり、半導体搭載用基板
（４０）の溶融ハンダ浸漬時の熱によるダメージも少な
く、スルーホール（２１）内にフラツクスの残液も残ら
ない信頼性の高い接合状態のピングリッドアレイ型半導
体搭載用基板（４０）を提供できるという効果を奏する
。
に短時間でハンダ（３０）が揚がり、半導体搭載用基板
（４０）の溶融ハンダ浸漬時の熱によるダメージも少な
く、スルーホール（２１）内にフラツクスの残液も残ら
ない信頼性の高い接合状態のピングリッドアレイ型半導
体搭載用基板（４０）を提供できるという効果を奏する
。
第１図は本発明に係る半導体搭載用基板の一実施例を示
す斜視図、第２Ｌｉ７Ｉは第１図の■−■線に沿ってみ
た部分拡大縦断面図、第３図は第２図の部分拡大底面図
、第４図は本発明に係る半導体搭載用基板の別の実施例
を示す部分拡大底面図、第５図は本発明に係る半導体搭
載用基板の更に別の実施例を示す部分拡大底面図、第６
Ｕ；７１は第１図のｖ１ｔｉＡ方向からみた要部拡大底
面図、第７図は別の実施例を示す第６図に対応した要部
拡大底面図である。 また、第８図及び第９図は従来の例を示す図であって、
第８図はその部分拡大縦断面図、第９図は第８ＵＡの部
分拡大底面図である。 符号の説明 ｌＯ・・・導体ピン １１・・・嵌合部１２・
・・鍔 １コ・・・鍔２０・・・プリン
ト配線板 ２１−・・スルーホール３０・・・ハ：／
ダ ４０−、ｐ ４体６ ａ ｆｆ１ 基板
Ｓ Ｏ−・・導体ピン ５１−・・嵌合部５２
・・・鍔 ６０・・・プリント配線板６
１・・・スルーホール ７０−・・ハンダ８０・・
・半導体搭載用基板 特 許 出 願 人 イビデン株式会社 （：ｒ ８二 ０９二 詰ｌロ アリ。 第２ｆｆｌ Ｉ）ＭＩｔＩＱ 第３囚 第４図 第５［ 第６図 第７時 手続補正書（方式） ％式％ ２、発明の名称 半導体搭載用基板 ３、補正をする者 事件との関係 特許出願人 住 所 岐阜県大垣市神田町２丁目１番地名 称 （０
１５）イビデン株式会社 代表者 多賀潤一部 ４、代理人 住 所 岐阜市長住町１丁目１１番地 マルキチビル３階 〒５００ ｆｆ（０５８２） ｆｆ６−７４３０ （代
表）６、補正の対象 （１）明細書の項目 ７、補正の内容 （１）本願の明細書中において記載すべき項目の内、「
３、発明の詳細な説明」をご指摘の通り脱落したので、
この項目「３、発明の詳細な説明」を明細書中の第２頁
第１７行目と同第１８行目の間に追加する。
す斜視図、第２Ｌｉ７Ｉは第１図の■−■線に沿ってみ
た部分拡大縦断面図、第３図は第２図の部分拡大底面図
、第４図は本発明に係る半導体搭載用基板の別の実施例
を示す部分拡大底面図、第５図は本発明に係る半導体搭
載用基板の更に別の実施例を示す部分拡大底面図、第６
Ｕ；７１は第１図のｖ１ｔｉＡ方向からみた要部拡大底
面図、第７図は別の実施例を示す第６図に対応した要部
拡大底面図である。 また、第８図及び第９図は従来の例を示す図であって、
第８図はその部分拡大縦断面図、第９図は第８ＵＡの部
分拡大底面図である。 符号の説明 ｌＯ・・・導体ピン １１・・・嵌合部１２・
・・鍔 １コ・・・鍔２０・・・プリン
ト配線板 ２１−・・スルーホール３０・・・ハ：／
ダ ４０−、ｐ ４体６ ａ ｆｆ１ 基板
Ｓ Ｏ−・・導体ピン ５１−・・嵌合部５２
・・・鍔 ６０・・・プリント配線板６
１・・・スルーホール ７０−・・ハンダ８０・・
・半導体搭載用基板 特 許 出 願 人 イビデン株式会社 （：ｒ ８二 ０９二 詰ｌロ アリ。 第２ｆｆｌ Ｉ）ＭＩｔＩＱ 第３囚 第４図 第５［ 第６図 第７時 手続補正書（方式） ％式％ ２、発明の名称 半導体搭載用基板 ３、補正をする者 事件との関係 特許出願人 住 所 岐阜県大垣市神田町２丁目１番地名 称 （０
１５）イビデン株式会社 代表者 多賀潤一部 ４、代理人 住 所 岐阜市長住町１丁目１１番地 マルキチビル３階 〒５００ ｆｆ（０５８２） ｆｆ６−７４３０ （代
表）６、補正の対象 （１）明細書の項目 ７、補正の内容 （１）本願の明細書中において記載すべき項目の内、「
３、発明の詳細な説明」をご指摘の通り脱落したので、
この項目「３、発明の詳細な説明」を明細書中の第２頁
第１７行目と同第１８行目の間に追加する。
Claims (1)
- 【特許請求の範囲】 １）導体部を有するプリント配線板に形成されたスルー
ホールに、導体ピンが嵌合された半導体搭載用基板にお
いて、 前記導体ピンの前記嵌合部に近接した部分に小径部と大
径部を有する鍔が形成されていることを特徴とする半導
体搭載用基板。 ２）前記基板において鍔の大径部を前記スルーホールの
内径より大きく、小径部を前記スルーホールの内径より
小さいものとして、前記スルーホールの一部が前記鍔の
近傍から露出するようにしたことを特徴とする特許請求
の範囲第１項記載の半導体搭載用基板。 ３）前記導体ピンを前記スルーホールに嵌合固定したと
き、導体ピンが前記基板に当接する前記鍔によって支持
されることを特徴とする特許請求の範囲第１項または第
２項記載の半導体搭載用基板。 ４）前記スルーホールに嵌合された導体ピンのいくつか
が、前記鍔の下部に別の鍔を有する導体ピンであること
を特徴とする特許請求の範囲第１〜３項のいずれか１項
に記載の半導体搭載用基板。 ５）前記別の鍔が、小径部と大径部を有する鍔であるこ
とを特徴とする特許請求の範囲第４項記載の半導体搭載
用基板。 ６）前記スルーホールに嵌合された導体ピンが、前記ス
ルーホールとハンダ付けされていることを特徴とする特
許請求の範囲第１〜５項のいずれか１項に記載の半導体
搭載用基板。 ７）前記基板が、ピングリッドアレイ基板であることを
特徴とする特許請求の範囲第１〜６項のいずれか１項に
記載の半導体搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61063545A JPH0777253B2 (ja) | 1986-03-20 | 1986-03-20 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61063545A JPH0777253B2 (ja) | 1986-03-20 | 1986-03-20 | 半導体搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62219952A true JPS62219952A (ja) | 1987-09-28 |
| JPH0777253B2 JPH0777253B2 (ja) | 1995-08-16 |
Family
ID=13232296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61063545A Expired - Lifetime JPH0777253B2 (ja) | 1986-03-20 | 1986-03-20 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777253B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975763A (en) * | 1988-03-14 | 1990-12-04 | Texas Instruments Incorporated | Edge-mounted, surface-mount package for semiconductor integrated circuit devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48101878A (ja) * | 1972-04-03 | 1973-12-21 | ||
| JPS5970354A (ja) * | 1982-10-15 | 1984-04-20 | Matsushita Electric Ind Co Ltd | ト−ン信号発生器 |
| JPS5970354U (ja) * | 1982-11-04 | 1984-05-12 | 日本電気株式会社 | 半導体装置の外部リ−ド取付用治具 |
| JPS60241244A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | ピングリッドアレイ型半導体装置の製造方法 |
-
1986
- 1986-03-20 JP JP61063545A patent/JPH0777253B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48101878A (ja) * | 1972-04-03 | 1973-12-21 | ||
| JPS5970354A (ja) * | 1982-10-15 | 1984-04-20 | Matsushita Electric Ind Co Ltd | ト−ン信号発生器 |
| JPS5970354U (ja) * | 1982-11-04 | 1984-05-12 | 日本電気株式会社 | 半導体装置の外部リ−ド取付用治具 |
| JPS60241244A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | ピングリッドアレイ型半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975763A (en) * | 1988-03-14 | 1990-12-04 | Texas Instruments Incorporated | Edge-mounted, surface-mount package for semiconductor integrated circuit devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0777253B2 (ja) | 1995-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2794972B2 (ja) | リードレスチップキャリア | |
| JPS62219952A (ja) | 半導体塔載用基板 | |
| JPS62257755A (ja) | 半導体搭載用基板 | |
| JPH10189863A (ja) | 実装用基板 | |
| JPH0812895B2 (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| KR940004785A (ko) | 반도체 패키지 | |
| JPS63213936A (ja) | 混成集積回路装置の製造方法 | |
| JPS62257754A (ja) | 半導体搭載用基板 | |
| JPH0513963A (ja) | 電子部品搭載用基板 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPS594061A (ja) | 半導体装置 | |
| JP2891254B2 (ja) | 面付実装用電子部品 | |
| JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
| JP2000332164A (ja) | 半導体チップの実装構造 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPS6143458A (ja) | 電子部品 | |
| JPS6042617B2 (ja) | 半導体装置 | |
| JPH0521634A (ja) | 半導体装置 | |
| JPH04186660A (ja) | 半導体装置用パッケージ | |
| JP2003243815A (ja) | Ｂｇａ型半導体装置と実装基板との接合構造、及び該接合構造を備えた電子機器 | |
| JPH0456295A (ja) | 電子部品の実装方法 | |
| JPH0519985B2 (ja) | ||
| JPH04287355A (ja) | 電子部品搭載装置 | |
| JPH0714941A (ja) | 半導体装置 | |
| JPS59225553A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |