JPH0714941A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0714941A
JPH0714941A JP5142476A JP14247693A JPH0714941A JP H0714941 A JPH0714941 A JP H0714941A JP 5142476 A JP5142476 A JP 5142476A JP 14247693 A JP14247693 A JP 14247693A JP H0714941 A JPH0714941 A JP H0714941A
Authority
JP
Japan
Prior art keywords
glass epoxy
chip
epoxy substrate
semiconductor device
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5142476A
Other languages
English (en)
Other versions
JP2500610B2 (ja
Inventor
Masahide Murakami
正秀 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5142476A priority Critical patent/JP2500610B2/ja
Publication of JPH0714941A publication Critical patent/JPH0714941A/ja
Application granted granted Critical
Publication of JP2500610B2 publication Critical patent/JP2500610B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】チップ部品を内蔵した半導体装置の実装時の半
田リフローの加熱によるチップ部品の接合剥れを防ぐ。 【構成】ガラスエポキシ基板１に設けた凹部１０に搭載
したチップコンデンサ３と、内部リード５との間を導電
性接着剤（Ａｇペースト）４で接合することにより、半
田で接合したときのように後工程の加熱で生ずる接合剥
れを防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
チップ部品を内蔵した半導体装置に関する。
【０００２】
【従来の技術】従来、チップコンデンサ等のチップ部品
を内蔵した半導体装置としては、特開昭５９−２２２９
４８号公報に記載されているように、半導体パッケージ
の基板の主面に複数のチップ部品を個々に搭載するため
の凹凸を形成して実装工程中のチップ部品のアライメン
トを容易にすると共にチップ部品の接合材である半田の
熔融によってもアライメントがずれないようにしたもの
や、特開昭５８−１９１４９６号公報に記載されている
ように、パッケージの金属基板上にガラスエポキシ樹脂
からなる絶縁層が形成され、その絶縁層上に回路が形成
され、その回路に接続してチップコンデンサやミニモー
ルドトランジスタ等の電子部品が半田付けされており、
かつ基板の周囲に起立壁を設け、樹脂でコーティングさ
れているものが知られている。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
は、チップコンデンサ等の電子部品が半田で接合されて
搭載されており、半田のフラックスにより汚れが発生す
るため、この汚れを除く洗浄が必要となるという問題点
がある。また、半田リフロー法でプリント基板上に表面
実装しようとした場合、半田が再熔融して電子部品の接
合が剥れたり半田付強度が劣化するなどの欠点があっ
た。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
表面に搭載する素子のそれぞれを収納できる面積および
これらの素子の高さに相当する深さの凹部を有するガラ
スエポキシ基板と、前記ガラスエポキシ基板の前記凹部
以外の表面に設けた内部リードと、前記凹部それぞれの
内にマウントされた半導体ペレットおよびチップ部品
と、前記半導体ペレットと内部リードとの間を接続する
金属細線と、前記チップ部品と内部リードとの間を接続
する導電性接着剤と、前記素子を含む表面を被覆して封
止する樹脂とを有する。
【０００５】
【実施例】次に、本発明について、図面を参照して説明
する。
【０００６】図１（ａ），（ｂ）は本発明の第１の実施
例を示す平面図および模式的断面図である。
【０００７】図１（ａ），（ｂ）に示すように、ガラス
エポキシ基板１の表面には半導体ペレットやチップコン
デンサのそれぞれを搭載する部分に、これらの半導体ペ
レットやチップコンデンサを収納できる面積とこれらの
素子の高さに相当する深さを有する凹部１０が形成さ
れ、凹部１０以外のガラスエポキシ基板１の表面に内部
リード５が形成されている。この凹部１０に半導体ペレ
ット２及びチップコンデンサ３のそれぞれを絶縁性接着
剤等で接着して搭載し、チップコンデンサ３の電極とガ
ラスエポキシ基板１上の内部リード５との間を接続する
導電性接着剤４（たとえばＡｇペースト）を塗布する。
次に、内部リード５と半導体ペレット２との間をＡｕ線
６で接続する。ガラスエポキシ基板１の周縁には樹脂枠
９が取りつけられ、樹脂枠９の内側にエポキシ樹脂７を
樹脂枠９の高さとほぼ同じで表面が平らになるように充
填して封止する、半導体ペレット２およびチップコンデ
ンサ３と接続された内部リード５に接続して樹脂枠９の
外部に引出された外部リード８はガラスエポキシ基板１
の側面に沿って下面に延在されている。
【０００８】図２（ａ），（ｂ）は本発明の第２の実施
例を示す平面図および模式的断面図である。
【０００９】図２（ａ），（ｂ）に示すように、ガラス
エポキシ基板１の周縁部の内側に凹部を設けて凹部底面
に半導体ペレットを搭載するためのダイパッド１１およ
び内部リード５を設けており、ダイパッド１１上に半導
体ペレット２をマウントし、内部リード５に導電性接着
剤（Ａｇペースト）でチップコンデンサ３を接続してエ
ポキシ樹脂７をガラスエポキシ基板１の周縁部の内側に
充填している以外は第１の実施例と同様の構成を有して
おり、ガラスエポキシ基板１の周縁部に絶縁枠を必要と
せず、パッケージの高さを低くできる利点があり、プリ
ント基板上に上下を反対にして搭載することで、裏面に
も部品を搭載することが可能となり、更に集積度を向上
させることができる。
【００１０】
【発明の効果】以上説明したように本発明は、チップコ
ンデンサ等の電子部品を導電性接着剤でガラスエポキシ
基板の内部リードに接続することにより、半田を使用し
た場合のように洗浄が必要でなくなり、また、本発明の
半導体装置を半田リフロ法でプリント基板等に表面実装
するときの接合剥れや接合強度の低下を防ぐことができ
るという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す平面図および模式
的断面図。
【図２】本発明の第２の実施例を示す平面図および模式
的断面図。
【符号の説明】
１ ガラスエポキシ基板 ２ 半導体ペレット ３ チップコンデンサ ４ 導電性接着剤 ５ 内部リード ６ Ａｕ線 ７ エポキシ樹脂 ８ 外部リード ９ 樹脂枠 １０ 凹部 １１ ダイパッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 表面に搭載する素子のそれぞれを収納で
    きる面積およびこれらの素子の高さに相当する深さの凹
    部を有するガラスエポキシ基板と、前記ガラスエポキシ
    基板の前記凹部以外の表面に設けた内部リードと、前記
    凹部それぞれの内にマウントされた半導体ペレットおよ
    びチップ部品と、前記半導体ペレットと内部リードとの
    間を接続する金属細線と、前記チップ部品と内部リード
    との間を接続する導電性接着剤と、前記素子を含む表面
    を被覆して封止する樹脂とを有することを特徴とする半
    導体装置。
JP5142476A 1993-06-15 1993-06-15 半導体装置 Expired - Fee Related JP2500610B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5142476A JP2500610B2 (ja) 1993-06-15 1993-06-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5142476A JP2500610B2 (ja) 1993-06-15 1993-06-15 半導体装置

Publications (2)

Publication Number Publication Date
JPH0714941A true JPH0714941A (ja) 1995-01-17
JP2500610B2 JP2500610B2 (ja) 1996-05-29

Family

ID=15316212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5142476A Expired - Fee Related JP2500610B2 (ja) 1993-06-15 1993-06-15 半導体装置

Country Status (1)

Country Link
JP (1) JP2500610B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281727A (ja) * 2003-03-17 2004-10-07 Tdk Corp 表面実装パッケージおよびそれを用いた電子部品
WO2005004565A1 (ja) * 2003-07-02 2005-01-13 Seiko Epson Corporation 実装電極、パッケージ、デバイスおよびデバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281727A (ja) * 2003-03-17 2004-10-07 Tdk Corp 表面実装パッケージおよびそれを用いた電子部品
WO2005004565A1 (ja) * 2003-07-02 2005-01-13 Seiko Epson Corporation 実装電極、パッケージ、デバイスおよびデバイスの製造方法

Also Published As

Publication number Publication date
JP2500610B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
JP3011233B2 (ja) 半導体パッケージ及びその半導体実装構造
JPH05206314A (ja) 半導体装置
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JP2500610B2 (ja) 半導体装置
JP3061014B2 (ja) 半導体装置及びその製造方法
JPH09214095A (ja) 基板および回路モジュールおよび回路モジュールの製造方法
JPS63213936A (ja) 混成集積回路装置の製造方法
JPH06216314A (ja) 半導体装置
JPS63244631A (ja) 混成集積回路装置の製造方法
JPH0451056B2 (ja)
JP2737332B2 (ja) 集積回路装置
JPH01135050A (ja) 半導体装置
JP2004047897A (ja) 電子部品および電子部品の製造方法
JPS6041858B2 (ja) 半導体装置
JP2002184890A (ja) 表面実装型半導体装置
JPH1041416A (ja) 電子部品
JPH05335437A (ja) 半導体装置
JP2777114B2 (ja) テープキャリア
JPS634690A (ja) 厚膜混成集積回路基板
JPS61225827A (ja) 半導体素子の実装構造
JPH04359457A (ja) 半導体装置およびその製造方法
JPH0222886A (ja) 混成集積回路
JPH10223822A (ja) 半導体装置
JPH0314292A (ja) 高密度実装モジュールの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960123

LAPS Cancellation because of no payment of annual fees