JP3061014B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3061014B2 JP3061014B2 JP27593397A JP27593397A JP3061014B2 JP 3061014 B2 JP3061014 B2 JP 3061014B2 JP 27593397 A JP27593397 A JP 27593397A JP 27593397 A JP27593397 A JP 27593397A JP 3061014 B2 JP3061014 B2 JP 3061014B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- semiconductor chip
- semiconductor device
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、リードレスチップキャリア
（ＬＣＣ）型の半導体装置及びその製造方法に関する。
の製造方法に関し、特に、リードレスチップキャリア
（ＬＣＣ）型の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来のＬＣＣ型の半導体装置は、例え
ば、特開平９ー８１６７号公報に開示されている。図６
は、従来の半導体装置を示す縦断面図である。
ば、特開平９ー８１６７号公報に開示されている。図６
は、従来の半導体装置を示す縦断面図である。
【０００３】図６に示すように、従来の半導体装置は、
ガラス−エポキシ材等の基体からなり裏面側にキャビテ
ィ２１ａが形成された基板２１と、その基板２１の表面
及び基板２１のキャビティ２１ａの底部にそれぞれ設け
られた導体回路パターンからなる配線２２と、基板２１
の裏面に設けられた裏面電極２３と、基板２１の側面に
形成され、裏面電極２３と配線２２とを電気的に接続す
る端面スルーホール電極２４と、基板２１のキャビティ
２１ａの底部に固着された半導体チップ２５と、その半
導体チップ２５のパッドと基板２１のキャビティ２１ａ
の底部に形成された配線２２の電極とを電気的に接続す
るボンディングワイヤ２６と、キャビティ２１ａ内に挿
入され、半導体チップ２５を封止する封止樹脂２７と、
基板２１の表面に設けられた配線２２と電気的に接続さ
れた半導体素子、抵抗素子、容量素子等の電子部品２８
と、を有する。
ガラス−エポキシ材等の基体からなり裏面側にキャビテ
ィ２１ａが形成された基板２１と、その基板２１の表面
及び基板２１のキャビティ２１ａの底部にそれぞれ設け
られた導体回路パターンからなる配線２２と、基板２１
の裏面に設けられた裏面電極２３と、基板２１の側面に
形成され、裏面電極２３と配線２２とを電気的に接続す
る端面スルーホール電極２４と、基板２１のキャビティ
２１ａの底部に固着された半導体チップ２５と、その半
導体チップ２５のパッドと基板２１のキャビティ２１ａ
の底部に形成された配線２２の電極とを電気的に接続す
るボンディングワイヤ２６と、キャビティ２１ａ内に挿
入され、半導体チップ２５を封止する封止樹脂２７と、
基板２１の表面に設けられた配線２２と電気的に接続さ
れた半導体素子、抵抗素子、容量素子等の電子部品２８
と、を有する。
【０００４】また、本願発明に関連する従来の技術は、
例えば、特開昭６３ー１４７３５２号公報、特開平４ー
３４６２５０号公報及び実開昭６０ー１４１１２９号公
報に開示されている。
例えば、特開昭６３ー１４７３５２号公報、特開平４ー
３４６２５０号公報及び実開昭６０ー１４１１２９号公
報に開示されている。
【０００５】特開昭６３ー１４７３５２号公報には、上
面及び底面に配線層及び外部導出用端子を備えスルーホ
ールを介し配線層と外部導出用端子を内部接続するモジ
ュール基板と、そのモジュール基板の端部上に積層さ
れ、モジュール基板と半導体収納容器のキャビティ部を
形成する樹脂ダムと、電極端子と接続するフィルムキャ
リアテープのリードを備えキャビティ部内においてモジ
ュール基板の配線層上にフェイスボンディングされる半
導体チップと、その半導体チップを樹脂ダム内に埋める
封止用樹脂とを含み、フェイスボンディングされる半導
体チップの裏面が樹脂ダム面及び封止樹脂面と共に素子
機能部近くまで研削又は研磨される薄型モジュールが開
示されている。
面及び底面に配線層及び外部導出用端子を備えスルーホ
ールを介し配線層と外部導出用端子を内部接続するモジ
ュール基板と、そのモジュール基板の端部上に積層さ
れ、モジュール基板と半導体収納容器のキャビティ部を
形成する樹脂ダムと、電極端子と接続するフィルムキャ
リアテープのリードを備えキャビティ部内においてモジ
ュール基板の配線層上にフェイスボンディングされる半
導体チップと、その半導体チップを樹脂ダム内に埋める
封止用樹脂とを含み、フェイスボンディングされる半導
体チップの裏面が樹脂ダム面及び封止樹脂面と共に素子
機能部近くまで研削又は研磨される薄型モジュールが開
示されている。
【０００６】特開平４ー３４６２５０号公報には、基板
に形成されたキャビティ内にＩＣチップをフェイスダウ
ンして、ＩＣチップの電極と基板の配線の電極とをバン
プを介して接合し、ＩＣチップの裏面及びキャビティの
側壁とを樹脂で封止した半導体装置が開示されている。
に形成されたキャビティ内にＩＣチップをフェイスダウ
ンして、ＩＣチップの電極と基板の配線の電極とをバン
プを介して接合し、ＩＣチップの裏面及びキャビティの
側壁とを樹脂で封止した半導体装置が開示されている。
【０００７】実開昭６０ー１４１１２９号公報には、チ
ップの外周側面に多数の端子部を有し、その端子部がチ
ップの上面から下面に向かって内側に傾斜しているリー
ドレスチップキャリアの端子構造が開示されている。
ップの外周側面に多数の端子部を有し、その端子部がチ
ップの上面から下面に向かって内側に傾斜しているリー
ドレスチップキャリアの端子構造が開示されている。
【０００８】
【発明が解決しようとする課題】図６に示す従来の半導
体装置では、基板２１の配線２２と半導体チップ２５と
がボンディングワイヤ２６によって接続されているの
で、ループ状のワイヤ２６を封止するための封止樹脂２
７が厚くなり、それに伴って、半導体装置全体が厚くな
る。その結果、電子機器等の小型化・軽量化を図ること
ができないという問題がある。
体装置では、基板２１の配線２２と半導体チップ２５と
がボンディングワイヤ２６によって接続されているの
で、ループ状のワイヤ２６を封止するための封止樹脂２
７が厚くなり、それに伴って、半導体装置全体が厚くな
る。その結果、電子機器等の小型化・軽量化を図ること
ができないという問題がある。
【０００９】一方、特開昭６３ー１４７３５２号公報に
は、半導体チップの裏面及び封止樹脂面を削り、略平坦
状に形成する点が開示されているが、外部接続電極を含
む裏面を削り、略平坦状に形成する点は開示されておら
ず、それを示唆する記載もない。
は、半導体チップの裏面及び封止樹脂面を削り、略平坦
状に形成する点が開示されているが、外部接続電極を含
む裏面を削り、略平坦状に形成する点は開示されておら
ず、それを示唆する記載もない。
【００１０】また、特開平４ー３４６２５０号公報に
は、半導体チップをフェイスダウンして半導体チップの
電極と配線の電極とを接続する点が開示されているが、
半導体チップ、封止樹脂及び外部接続電極を含む裏面を
略平坦状に形成する点については開示されていない。
は、半導体チップをフェイスダウンして半導体チップの
電極と配線の電極とを接続する点が開示されているが、
半導体チップ、封止樹脂及び外部接続電極を含む裏面を
略平坦状に形成する点については開示されていない。
【００１１】さらに、実開昭６０ー１４１１２９号公報
には、端子部が上面から下面に向かって内側に傾斜して
いる点が開示されているが、端子部の下部は、チップの
下面まで達しておらず、半導体チップ、封止樹脂及び外
部接続電極を含む裏面を略平坦状に形成する点について
は開示されていない。
には、端子部が上面から下面に向かって内側に傾斜して
いる点が開示されているが、端子部の下部は、チップの
下面まで達しておらず、半導体チップ、封止樹脂及び外
部接続電極を含む裏面を略平坦状に形成する点について
は開示されていない。
【００１２】本発明は、上記課題を解決するためになさ
れたものであり、非常に薄く、かつ、実装用のボード等
との接続が良好な半導体装置及びその製造方法を提供す
ることを目的とする。
れたものであり、非常に薄く、かつ、実装用のボード等
との接続が良好な半導体装置及びその製造方法を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
裏面側に凹状のキャビティが形成された基板と、その基
板のキャビティの底部に設けられた配線と、その配線の
電極とフェイスダウンして電気的に接続された半導体チ
ップと、基板のキャビティ内に挿入され半導体チップの
周囲を封止する封止樹脂と、配線と電気的に接続された
外部接続電極と、を有し、半導体チップ、封止樹脂及び
外部接続電極を含む略平坦状の裏面を備えていることを
特徴とするものである。
裏面側に凹状のキャビティが形成された基板と、その基
板のキャビティの底部に設けられた配線と、その配線の
電極とフェイスダウンして電気的に接続された半導体チ
ップと、基板のキャビティ内に挿入され半導体チップの
周囲を封止する封止樹脂と、配線と電気的に接続された
外部接続電極と、を有し、半導体チップ、封止樹脂及び
外部接続電極を含む略平坦状の裏面を備えていることを
特徴とするものである。
【００１４】本発明の半導体装置は又、裏面側に凹状の
キャビティが形成された基板と、その基板のキャビティ
の底部に設けられた配線と、その配線の電極とフェイス
ダウンして電気的に接続された半導体チップと、基板の
キャビティ内に挿入され半導体チップの周囲を封止する
封止樹脂と、基板の側面に設けられ、配線と電気的に接
続された外部接続電極と、を有し、基板、半導体チッ
プ、封止樹脂及び外部接続電極からなる略平坦状の裏面
を備えていることを特徴とするものである。
キャビティが形成された基板と、その基板のキャビティ
の底部に設けられた配線と、その配線の電極とフェイス
ダウンして電気的に接続された半導体チップと、基板の
キャビティ内に挿入され半導体チップの周囲を封止する
封止樹脂と、基板の側面に設けられ、配線と電気的に接
続された外部接続電極と、を有し、基板、半導体チッ
プ、封止樹脂及び外部接続電極からなる略平坦状の裏面
を備えていることを特徴とするものである。
【００１５】上記外部接続電極は、基板の表面側から裏
面側に向かって内側に傾斜して設けられるのが好まし
い。
面側に向かって内側に傾斜して設けられるのが好まし
い。
【００１６】本発明の他の形態の半導体装置は、裏面側
に凹状のキャビティが形成された基板と、その基板のキ
ャビティの底部に設けられた配線と、その配線の電極と
フェイスダウンして電気的に接続された半導体チップ
と、基板のキャビティ内に挿入され半導体チップの周囲
を封止する封止樹脂と、配線と電気的に接続され、基板
の裏面側の周辺部の位置に設けられた略平坦状の外部接
続電極とを有し、半導体チップ、封止樹脂及び外部接続
電極からなる略平坦状の裏面を備えていることを特徴と
するものである。
に凹状のキャビティが形成された基板と、その基板のキ
ャビティの底部に設けられた配線と、その配線の電極と
フェイスダウンして電気的に接続された半導体チップ
と、基板のキャビティ内に挿入され半導体チップの周囲
を封止する封止樹脂と、配線と電気的に接続され、基板
の裏面側の周辺部の位置に設けられた略平坦状の外部接
続電極とを有し、半導体チップ、封止樹脂及び外部接続
電極からなる略平坦状の裏面を備えていることを特徴と
するものである。
【００１７】上記半導体チップの電極と基板の配線の電
極とはバンプを介して電気的に接続されることを特徴と
するものである。
極とはバンプを介して電気的に接続されることを特徴と
するものである。
【００１８】上記基板の表面に設けられた配線と、その
配線と電気的に接続された電子部品とを、さらに有して
もよい。
配線と電気的に接続された電子部品とを、さらに有して
もよい。
【００１９】本発明の半導体装置の製造方法は、（１）
裏面側に凹状のキャビティが形成され、そのキャビティ
の底部に設けられた配線と、その配線と電気的に接続さ
れた外部接続電極とを備えた基板を作る工程と、（２）
前記半導体チップを、前記基板のキャビティの底部に設
けられた配線の電極にフェイスダウンして電気的に接続
する工程と、（３）前記基板のキャビティ内に樹脂を挿
入し、前記半導体チップの周囲を封止する工程と、
（４）前記半導体チップ、封止樹脂及び外部接続電極を
含む裏面を略平坦状に所定の厚さになるまで削る工程
と、を有し、（１）から（４）の順序で行うことを特徴
とするものである。
裏面側に凹状のキャビティが形成され、そのキャビティ
の底部に設けられた配線と、その配線と電気的に接続さ
れた外部接続電極とを備えた基板を作る工程と、（２）
前記半導体チップを、前記基板のキャビティの底部に設
けられた配線の電極にフェイスダウンして電気的に接続
する工程と、（３）前記基板のキャビティ内に樹脂を挿
入し、前記半導体チップの周囲を封止する工程と、
（４）前記半導体チップ、封止樹脂及び外部接続電極を
含む裏面を略平坦状に所定の厚さになるまで削る工程
と、を有し、（１）から（４）の順序で行うことを特徴
とするものである。
【００２０】本発明によれば、半導体チップが、基板の
キャビティの底部に設けられた配線の電極とフェイスダ
ウンして電気的に接続されるので、ボンディングワイヤ
を用いた場合に比べ、封止樹脂の高さを非常に低くでき
る。また、半導体装置の裏面は、半導体チップ、封止樹
脂及び外部接続電極を含む略平坦状の面で形成されるの
で、半導体チップの裏面等を回路に影響なく研削するこ
とができるとともに、外部接続電極と実装用のボード等
との接続が良好になる。
キャビティの底部に設けられた配線の電極とフェイスダ
ウンして電気的に接続されるので、ボンディングワイヤ
を用いた場合に比べ、封止樹脂の高さを非常に低くでき
る。また、半導体装置の裏面は、半導体チップ、封止樹
脂及び外部接続電極を含む略平坦状の面で形成されるの
で、半導体チップの裏面等を回路に影響なく研削するこ
とができるとともに、外部接続電極と実装用のボード等
との接続が良好になる。
【００２１】特に、外部接続電極が、基板の表面側から
裏面側に向かって内側に傾斜して設けられる場合、その
端部が半導体装置の裏面に傾斜状に接することになるの
で、実装ボード上に盛られたはんだぺーストと接しやす
くなり、リフローの際に、はんだペーストが外部接続電
極に沿って這い上がるため、良好なはんだ付けが可能と
なる。
裏面側に向かって内側に傾斜して設けられる場合、その
端部が半導体装置の裏面に傾斜状に接することになるの
で、実装ボード上に盛られたはんだぺーストと接しやす
くなり、リフローの際に、はんだペーストが外部接続電
極に沿って這い上がるため、良好なはんだ付けが可能と
なる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の第１の実
施の形態に係る半導体装置を示し、（Ａ）はその縦断面
図、（Ｂ）はその側面図である。
て図面を参照して説明する。図１は、本発明の第１の実
施の形態に係る半導体装置を示し、（Ａ）はその縦断面
図、（Ｂ）はその側面図である。
【００２３】図１に示すように、本発明の第１の実施の
形態に係る半導体装置は、裏面側に凹状のキャビティ１
ａが形成された基板１と、その基板１の表面及びキャビ
ティ１ａの底部に設けられた配線２と、その配線２の電
極とフェイスダウンして電気的に接続された半導体チッ
プ３と、基板１のキャビティ１ａ内に挿入され半導体チ
ップ３の周囲を封止する封止樹脂４と、基板１の側面に
設けられ、配線２と電気的に接続された外部接続電極５
と、基板１の表面に設けられた配線２と電気的に接続さ
れた電子部品６と、を有する。
形態に係る半導体装置は、裏面側に凹状のキャビティ１
ａが形成された基板１と、その基板１の表面及びキャビ
ティ１ａの底部に設けられた配線２と、その配線２の電
極とフェイスダウンして電気的に接続された半導体チッ
プ３と、基板１のキャビティ１ａ内に挿入され半導体チ
ップ３の周囲を封止する封止樹脂４と、基板１の側面に
設けられ、配線２と電気的に接続された外部接続電極５
と、基板１の表面に設けられた配線２と電気的に接続さ
れた電子部品６と、を有する。
【００２４】基板１は、例えば、ガラスーエポキシ、ポ
リイミド等の有機系の基材やアルミナ等のセラミックス
の基材で作られる。基板１の厚さは、例えば約６００μ
ｍ程度であり、キャビティ１ａの深さは、例えば約４０
０μｍ程度である。
リイミド等の有機系の基材やアルミナ等のセラミックス
の基材で作られる。基板１の厚さは、例えば約６００μ
ｍ程度であり、キャビティ１ａの深さは、例えば約４０
０μｍ程度である。
【００２５】半導体チップ３の厚さは、例えば約１００
μｍ程度であり、半導体チップ３の裏面は半導体装置の
裏面に露出してそのー部となる。
μｍ程度であり、半導体チップ３の裏面は半導体装置の
裏面に露出してそのー部となる。
【００２６】外部接続電極５は、図１（Ｂ）に示すよう
に、半導体装置の裏面の周辺部から側面にかけてスリッ
ト状に複数並べられて設けられる。
に、半導体装置の裏面の周辺部から側面にかけてスリッ
ト状に複数並べられて設けられる。
【００２７】外部接続電極５は、充分な接続性が確保で
きる形であれはどのような形状でもよいが、半導体の裏
面に露出する端面は導体の厚さ程度で微小なため、半導
体装置が実装ボード上に表面実装される際に、はんだぺ
ーストとの接触を多くし、良好なはんだ付け実装が行わ
れるように、外部接続電極５は、基板１の表面側から裏
面側に向かって内側に傾斜して設けられるのが好まし
い。この場合、外部接続電極５の端部は、半導体装置の
裏面と傾斜状に接することになる。なお、外部接続電極
５の下部にあらかじめはんだ等を被覆しておいてもよ
い。
きる形であれはどのような形状でもよいが、半導体の裏
面に露出する端面は導体の厚さ程度で微小なため、半導
体装置が実装ボード上に表面実装される際に、はんだぺ
ーストとの接触を多くし、良好なはんだ付け実装が行わ
れるように、外部接続電極５は、基板１の表面側から裏
面側に向かって内側に傾斜して設けられるのが好まし
い。この場合、外部接続電極５の端部は、半導体装置の
裏面と傾斜状に接することになる。なお、外部接続電極
５の下部にあらかじめはんだ等を被覆しておいてもよ
い。
【００２８】外部接続電極５となる導体は、基板１の半
導体装置の裏面となる側の基材を溝或いは穴加工し、そ
の内面にめっき等により導体を付着させて形成したり、
配線２上に導体をめっきやはんだ付けにより盛って形成
する。
導体装置の裏面となる側の基材を溝或いは穴加工し、そ
の内面にめっき等により導体を付着させて形成したり、
配線２上に導体をめっきやはんだ付けにより盛って形成
する。
【００２９】フェイスダウン接続としては、半導体チッ
プ３又は基板１側に金等のバンプ７を形成し、基板１の
配線２の電極に対し熱圧着やはんだ、導体ペースト、異
方性導電樹脂等によって接続する方法がとられる。
プ３又は基板１側に金等のバンプ７を形成し、基板１の
配線２の電極に対し熱圧着やはんだ、導体ペースト、異
方性導電樹脂等によって接続する方法がとられる。
【００３０】封止樹脂４は、エポキシ、フェノール、ア
クリル系等の樹脂が用いられ、半導体チップ３と基板１
との接続部等を保護する。
クリル系等の樹脂が用いられ、半導体チップ３と基板１
との接続部等を保護する。
【００３１】半導体チップ３の裏面は、基板１のー部と
共に、シリコンウェハの研削を行う研磨装置等で研削さ
れ、半導体装置を薄く仕上げる。このときに外部接続電
極５となる導体も研削される。そして、半導体装置の裏
面は、基板１、半導体チップ３、封止樹脂４及び外部接
続電極５からなる略平坦状の面に形成される。
共に、シリコンウェハの研削を行う研磨装置等で研削さ
れ、半導体装置を薄く仕上げる。このときに外部接続電
極５となる導体も研削される。そして、半導体装置の裏
面は、基板１、半導体チップ３、封止樹脂４及び外部接
続電極５からなる略平坦状の面に形成される。
【００３２】半導体装置の裏面の一部である外部接続電
極５は、実装用のボード等に電気的に接続される。
極５は、実装用のボード等に電気的に接続される。
【００３３】図２及び図３は、本発明の半導体装置の製
造方法を示す工程図である。
造方法を示す工程図である。
【００３４】まず、基板１は、通常のプリント配線板の
製造工程と同様に製造される。基板１の裏面側には、底
部に半導体チップ３をフェイスダウン接続するための電
極が設けられたキャビティ１ａをルータ等の切削機で切
削加工して形成する。また、円盤状の切削歯によってス
リット状に周囲部を切削加工した後、その内面にめっき
導体を形成することによって外部接続電極５となる導体
を設ける（図２（Ａ）参照）。基板１の厚さは約６００
μｍ程度、キャビティ１ａの深さは約４００μｍ程度で
ある。
製造工程と同様に製造される。基板１の裏面側には、底
部に半導体チップ３をフェイスダウン接続するための電
極が設けられたキャビティ１ａをルータ等の切削機で切
削加工して形成する。また、円盤状の切削歯によってス
リット状に周囲部を切削加工した後、その内面にめっき
導体を形成することによって外部接続電極５となる導体
を設ける（図２（Ａ）参照）。基板１の厚さは約６００
μｍ程度、キャビティ１ａの深さは約４００μｍ程度で
ある。
【００３５】次いで、キャビティ１ａの底部に設けられ
た配線２の電極に、金のバンプ７を電極として形成した
約４００μｍの厚さの半導体チップ３を、はんだでフェ
イスダウン接続する。
た配線２の電極に、金のバンプ７を電極として形成した
約４００μｍの厚さの半導体チップ３を、はんだでフェ
イスダウン接続する。
【００３６】次いで、キャビティ１ａ内の隙間を封止樹
脂４で埋め、硬化して封止する（図２（Ｂ）参照）。
脂４で埋め、硬化して封止する（図２（Ｂ）参照）。
【００３７】次いで、半導体チップ３を裏面から研削加
工し、約１００μｍにまで薄くすると同時に、半導体装
置全体を約３００μｍにまで薄くし、かつ、裏面を平坦
状にする。このとき、外部接続電極５の端部は、半導体
装置の裏面に傾斜状に接するように形成される（図３
（Ａ）参照）。
工し、約１００μｍにまで薄くすると同時に、半導体装
置全体を約３００μｍにまで薄くし、かつ、裏面を平坦
状にする。このとき、外部接続電極５の端部は、半導体
装置の裏面に傾斜状に接するように形成される（図３
（Ａ）参照）。
【００３８】以上の工程により、非常に薄い約３００μ
ｍ程度の半導体装置が完成する。なお、半導体装置の裏
面の外部接続電極５には実装ボード（図示せず）が電気
的に接続され、半導体装置の表面には、電子部品６が基
板１の表面に設けられた配線２と電気的に接続される
（図３（Ｂ）参照）。これによって、薄型化された高密
度の半導体装置が実現できる。
ｍ程度の半導体装置が完成する。なお、半導体装置の裏
面の外部接続電極５には実装ボード（図示せず）が電気
的に接続され、半導体装置の表面には、電子部品６が基
板１の表面に設けられた配線２と電気的に接続される
（図３（Ｂ）参照）。これによって、薄型化された高密
度の半導体装置が実現できる。
【００３９】図４（Ａ）は、外部接続電極５が内側に傾
斜状に形成された場合における実装状態を示す説明図、
（Ｂ）は、外部接続電極５が垂直状に形成された場合に
おける実装状態を示す説明図である。
斜状に形成された場合における実装状態を示す説明図、
（Ｂ）は、外部接続電極５が垂直状に形成された場合に
おける実装状態を示す説明図である。
【００４０】外部接続電極５は、基板１の表面側から裏
面側に向かって内側に傾斜して設けられるので、裏面側
の端部は、半導体装置の裏面と傾斜状に接することにな
る。従って、はんだぺースト１１が印刷された実装ボー
ド９のランド１０上に、本発明の半導体装置の裏面を位
置合わせして載せたとき、内側に傾斜状に形成された外
部接続電極５（図４（Ａ）参照）の方が、垂直状に形成
された外部接続電極５（図４（Ｂ）参照）に比べ、はん
だぺースト１１と接しやすくなり、リフローの際に、は
んだペースト１１が外部接続電極５に沿って這い上がる
ため、良好なはんだ付けが可能となる。
面側に向かって内側に傾斜して設けられるので、裏面側
の端部は、半導体装置の裏面と傾斜状に接することにな
る。従って、はんだぺースト１１が印刷された実装ボー
ド９のランド１０上に、本発明の半導体装置の裏面を位
置合わせして載せたとき、内側に傾斜状に形成された外
部接続電極５（図４（Ａ）参照）の方が、垂直状に形成
された外部接続電極５（図４（Ｂ）参照）に比べ、はん
だぺースト１１と接しやすくなり、リフローの際に、は
んだペースト１１が外部接続電極５に沿って這い上がる
ため、良好なはんだ付けが可能となる。
【００４１】図５は、本発明の第２の実施の形態に係る
半導体装置を示す縦断面図である。図５（Ａ）に示すよ
うに、本発明の第２の実施の形態に係る半導体装置は、
裏面側に凹状のキャビティ１ａが形成された基板１と、
その基板１のキャビティ１ａの底部に設けられた配線２
と、その配線２の電極とフェイスダウンして電気的に接
続された半導体チップ３と、基板１のキャビティ１ａ内
に挿入され半導体チップ３の周囲を封止する封止樹脂４
と、配線２と電気的に接続され、基板１の裏面側の周辺
部の位置に設けられた略平坦状の外部接続電極５とを有
する。
半導体装置を示す縦断面図である。図５（Ａ）に示すよ
うに、本発明の第２の実施の形態に係る半導体装置は、
裏面側に凹状のキャビティ１ａが形成された基板１と、
その基板１のキャビティ１ａの底部に設けられた配線２
と、その配線２の電極とフェイスダウンして電気的に接
続された半導体チップ３と、基板１のキャビティ１ａ内
に挿入され半導体チップ３の周囲を封止する封止樹脂４
と、配線２と電気的に接続され、基板１の裏面側の周辺
部の位置に設けられた略平坦状の外部接続電極５とを有
する。
【００４２】半導体装置の裏面は、半導体チップ３、封
止樹脂４及び外部接続電極５からなる略平坦状の面で形
成される。
止樹脂４及び外部接続電極５からなる略平坦状の面で形
成される。
【００４３】基板１はポリイミドフィルムを基材とした
約５０μｍの厚さのフレキシブル配線板である。半導体
チップ３の厚さは、例えば約１００μｍである。
約５０μｍの厚さのフレキシブル配線板である。半導体
チップ３の厚さは、例えば約１００μｍである。
【００４４】基板１は、その表面の周辺に１５０μｍの
厚さの補強板１２が貼り付けられ、中央部の裏面側に凹
状のキャビティ１ａが形成される。キャビティ１ａの底
部に設けられた配線２の電極に半導体チップ３がバンプ
７を介してフェイスダウン接続される。
厚さの補強板１２が貼り付けられ、中央部の裏面側に凹
状のキャビティ１ａが形成される。キャビティ１ａの底
部に設けられた配線２の電極に半導体チップ３がバンプ
７を介してフェイスダウン接続される。
【００４５】基板１の裏面の周辺部には、外部接続電極
５を形成する導体がはんだ等の金属を凸形状に形成する
ことにより設けられる。
５を形成する導体がはんだ等の金属を凸形状に形成する
ことにより設けられる。
【００４６】製造においては、封止樹脂４で半導体チッ
プ３を封止した後、半導体装置の裏面側を研削し、半導
体装置を３００μｍ程度に薄く形成する。研削されて平
坦になった半導体装置の裏面にはランドグリッドアレイ
状に外部接続電極５が水平に接する形で露出される。
プ３を封止した後、半導体装置の裏面側を研削し、半導
体装置を３００μｍ程度に薄く形成する。研削されて平
坦になった半導体装置の裏面にはランドグリッドアレイ
状に外部接続電極５が水平に接する形で露出される。
【００４７】なお、図５（Ｂ）に示すように、半導体装
置の表面に配線２を設け、その配線２に電気的に接続さ
れる電子部品６を実装してもよい。
置の表面に配線２を設け、その配線２に電気的に接続さ
れる電子部品６を実装してもよい。
【００４８】本発明は、上記実施の形態に限定されるこ
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。
【００４９】
【発明の効果】本発明によれば、次のような優れた効果
を奏する。 （１）半導体チップが、基板のキャビティの底部に設け
られた配線の電極とフェイスダウンして電気的に接続さ
れるので、ボンディングワイヤを用いた場合に比べ、封
止樹脂の高さを非常に低くできる。また、半導体装置の
裏面は、半導体チップ、封止樹脂及び外部接続電極を含
む略平坦状の面で形成されるので、半導体チップの裏面
等を回路に影響なく研削することができる。従って、非
常に薄い半導体装置を実現することができ、電子機器等
の小型化・軽量化を図ることができる。 （２）半導体装置の裏面は、半導体チップ、封止樹脂及
び外部接続電極を含む略平坦状の面で形成されることに
より、外部接続電極と実装用のボード等とを良好に接続
することができる。従って、信頼性の高い半導体装置を
実現することができる。
を奏する。 （１）半導体チップが、基板のキャビティの底部に設け
られた配線の電極とフェイスダウンして電気的に接続さ
れるので、ボンディングワイヤを用いた場合に比べ、封
止樹脂の高さを非常に低くできる。また、半導体装置の
裏面は、半導体チップ、封止樹脂及び外部接続電極を含
む略平坦状の面で形成されるので、半導体チップの裏面
等を回路に影響なく研削することができる。従って、非
常に薄い半導体装置を実現することができ、電子機器等
の小型化・軽量化を図ることができる。 （２）半導体装置の裏面は、半導体チップ、封止樹脂及
び外部接続電極を含む略平坦状の面で形成されることに
より、外部接続電極と実装用のボード等とを良好に接続
することができる。従って、信頼性の高い半導体装置を
実現することができる。
【００５０】特に、外部接続電極が、基板の表面側から
裏面側に向かって内側に傾斜して設けられる場合、その
端部が半導体装置の裏面に傾斜状に接することになるの
で、実装ボード上に盛られたはんだぺーストと接しやす
くなり、リフローの際に、はんだペーストが外部接続電
極に沿って這い上がるため、良好なはんだ付けが可能と
なる （３）半導体装置の表面に電子部品等を実装できるの
で、高密度な半導体装置を実現することができる。
裏面側に向かって内側に傾斜して設けられる場合、その
端部が半導体装置の裏面に傾斜状に接することになるの
で、実装ボード上に盛られたはんだぺーストと接しやす
くなり、リフローの際に、はんだペーストが外部接続電
極に沿って這い上がるため、良好なはんだ付けが可能と
なる （３）半導体装置の表面に電子部品等を実装できるの
で、高密度な半導体装置を実現することができる。
【図１】（Ａ）は本発明の第１の実施の形態に係る半導
体装置を示す縦断面図、（Ｂ）はその側面図である。
体装置を示す縦断面図、（Ｂ）はその側面図である。
【図２】（Ａ）及び（Ｂ）は本発明の半導体装置の製造
方法を示す工程図である。
方法を示す工程図である。
【図３】（Ａ）及び（Ｂ）は本発明の半導体装置の製造
方法を示す工程図である。
方法を示す工程図である。
【図４】（Ａ）は、外部接続電極が内側に傾斜状に形成
された場合における実装状態を示す説明図、（Ｂ）は、
外部接続電極が垂直状に形成された場合における実装状
態を示す説明図である。
された場合における実装状態を示す説明図、（Ｂ）は、
外部接続電極が垂直状に形成された場合における実装状
態を示す説明図である。
【図５】本発明の第２の実施の形態に係る半導体装置を
示す縦断面図である。
示す縦断面図である。
【図６】従来の半導体装置を示す縦断面図である。
１：基板 １ａ：キャビティ ２：配線 ３：半導体チップ ４：封止樹脂 ５：外部接続電極 ６：電子部品 ７：バンプ ９ 実装ボード １０ ランド １１ はんだぺースト １２ 補強板
Claims (3)
- 【請求項１】裏面側に凹状のキャビティが形成された基
板と、その基板のキャビティの底部に設けられた配線
と、その配線の電極とフェイスダウンして電気的に接続
された半導体チップと、前記基板のキャビティ内に挿入
され前記半導体チップの周囲を封止する封止樹脂と、前
記基板の側面に設けられ、前記配線と電気的に接続され
た外部接続電極と、を有し、 前記外部接続電極は、基板の表面側から裏面側に向かっ
て内側に傾斜して設けられ、 前記基板、半導体チップ、封止樹脂及び外部接続電極か
らなる略平坦状の裏面を備え、 前記基板の表面に設けられた配線と、その配線と電気的
に接続された電子部品とを、さらに有することを特徴と
する半導体装置。 - 【請求項２】前記半導体チップの電極と前記基板の配線
の電極とはバンプを介して電気的に接続されることを特
徴とする請求項１に記載の半導体装置。 - 【請求項３】（１）裏面側に凹状のキャビティが形成さ
れ、そのキャビティの底部に設けられた配線と、その配
線と電気的に接続された外部接続電極とを備えた基板を
作る工程と、 （２）半導体チップを、前記基板のキャビティの底部に
設けられた配線の電極にフェイスダウンして電気的に接
続する工程と、 （３）前記基板のキャビティ内に樹脂を挿入し、前記半
導体チップの周囲を封止する工程と、 （４）前記半導体チップ、封止樹脂及び外部接続電極を
含む裏面を略平坦状に所定の厚さになるまで削る工程
と、 を有し、（１）から（４）の順序で行うことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27593397A JP3061014B2 (ja) | 1997-10-08 | 1997-10-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27593397A JP3061014B2 (ja) | 1997-10-08 | 1997-10-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121641A JPH11121641A (ja) | 1999-04-30 |
| JP3061014B2 true JP3061014B2 (ja) | 2000-07-10 |
Family
ID=17562458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27593397A Expired - Lifetime JP3061014B2 (ja) | 1997-10-08 | 1997-10-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061014B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040217451A1 (en) * | 2002-11-14 | 2004-11-04 | Sai-Mun Lee | Semiconductor packaging structure |
| JP2007214441A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | 複合センサーパッケージ |
| JP2009049046A (ja) * | 2007-08-13 | 2009-03-05 | Tdk Corp | 電子部品モジュール |
| JP5211942B2 (ja) * | 2008-08-29 | 2013-06-12 | Ｔｄｋ株式会社 | 電子部品モジュール及び電子部品モジュールの製造方法 |
| US9831144B2 (en) * | 2013-08-28 | 2017-11-28 | Qubeicon Ltd. | Semiconductor die and package jigsaw submount |
| JP7096741B2 (ja) * | 2018-09-11 | 2022-07-06 | 株式会社東芝 | 半導体装置の製造方法 |
-
1997
- 1997-10-08 JP JP27593397A patent/JP3061014B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11121641A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US6528876B2 (en) | Semiconductor package having heat sink attached to substrate | |
| US7518250B2 (en) | Semiconductor device and a method for manufacturing of the same | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US6365963B1 (en) | Stacked-chip semiconductor device | |
| US8143727B2 (en) | Adhesive on wire stacked semiconductor package | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| EP0617465B1 (en) | A semiconductor device and package | |
| JP2809115B2 (ja) | 半導体装置とその製造方法 | |
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| US20020140085A1 (en) | Semiconductor package including passive elements and method of manufacture | |
| US5849608A (en) | Semiconductor chip package | |
| US20040136123A1 (en) | Circuit devices and method for manufacturing the same | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| JP2002093831A (ja) | 半導体装置およびその製造方法 | |
| JP4228457B2 (ja) | 電子モジュール及び電子機器 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JP3061014B2 (ja) | 半導体装置及びその製造方法 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| JP2893522B2 (ja) | Ｂｇａ半導体パッケージ及びその製造方法 | |
| JPH0951015A (ja) | 半導体装置 | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| KR100575858B1 (ko) | 칩 스캐일 패키지 및 그의 제조방법 | |
| JP3362007B2 (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP3325410B2 (ja) | 半導体装置の製造方法 |