JP7096741B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7096741B2
JP7096741B2 JP2018169857A JP2018169857A JP7096741B2 JP 7096741 B2 JP7096741 B2 JP 7096741B2 JP 2018169857 A JP2018169857 A JP 2018169857A JP 2018169857 A JP2018169857 A JP 2018169857A JP 7096741 B2 JP7096741 B2 JP 7096741B2
Authority
JP
Japan
Prior art keywords
resin member
semiconductor device
frame
metal layer
frame portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018169857A
Other languages
English (en)
Other versions
JP2020043236A (ja
Inventor
暁人 清水
恭久 新徳
義久 井守
博明 岸
淳 細川
知彦 今田
伸也 嶋村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018169857A priority Critical patent/JP7096741B2/ja
Priority to CN201811442394.0A priority patent/CN110890340B/zh
Priority to US16/265,091 priority patent/US11264313B2/en
Publication of JP2020043236A publication Critical patent/JP2020043236A/ja
Application granted granted Critical
Publication of JP7096741B2 publication Critical patent/JP7096741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/82051—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

実施形態は、半導体装置の製造方法に関する。
ＩｏＴ（Internet of Things）やモバイル機器になどに用いられる半導体装置は、半導体チップと同等のサイズまで小型化されようとしている。これらの半導体装置は、例えば、ＢＧＡ（Ball grid array）やＬＧＡ（Land grid array）など形態で回路基板上に実装されるが、実装後にその接続状態を検査することは難しい。
米国特許公報第９１５３４７６号明細書 米国特許公報第９６０７９１８号明細書 特開２０１０－７３８９３号公報
実施形態は、実装後の検査を容易する半導体装置の製造方法を提供する。
実施形態に係る半導体装置の製造方法は、第１基材上に、複数の開口を有する枠部と、前記枠部から前記複数の開口のそれぞれの内側に突出した複数の端子と、を有するフレームを配置し、前記複数の開口内に位置するように、前記第１基材上に複数の半導体チップを配置し、前記フレームおよび前記複数の半導体チップを覆う樹脂部材を形成し、前記樹脂部材の前記第１基材に接する第１表面とは反対側の第２表面上に第２基材を貼り付けた後、前記第１基材を剥離し、前記第１表面に前記フレームおよび前記複数の半導体チップを露出させ、前記複数の半導体チップと前記複数の端子部とをそれぞれつなぐ複数の配線を形成し、前記複数の端子部を前記樹脂部材中に残して前記枠部を除去し、前記樹脂部材を複数のパッケージに分割する。
第１実施形態に係る半導体装置を示す模式図である。 第１実施形態に係る半導体装置の実装方法を示す模式断面図である。 第１実施形態に係る半導体装置の製造過程を示す模式図である。 図２に続く製造過程を示す模式図である。 図３に続く製造過程を示す模式図である。 図４に続く製造過程を示す模式図である。 図５に続く製造過程を示す模式図である。 図６に続く製造過程を示す模式図である。 第１実施形態の変形例に係る半導体装置を示す模式断面図である。 第１実施形態の変形例に係る半導体装置の製造過程を示す模式断面図である。 第２実施形態に係る半導体装置を示す模式断面図である。 第２実施形態に係る半導体装置の製造過程を示す模式断面図である。 図１２に続く製造過程を示す模式図である。 第２実施形態に係る半導体装置の別の製造過程を示す模式断面図である。 図１４に続く製造過程を示す模式図である。 実施形態の変形例に係る半導体装置を示す模式断面図である。 実施形態の変形例に係る半導体装置の実装方法を示す模式断面図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
（第１実施形態）
図１（ａ）および（ｂ）は、第１実施形態に係る半導体装置１を示す模式図である。図１（ａ）は、図１（ｂ）中に示すＡ－Ａ線に沿った断面を表す模式断面図である。図１（ｂ）は、半導体装置１の下面を表す模式図である。
半導体装置１は、所謂ＱＦＮ（Quad Flatpack No-leaded）の形態を有する。半導体装置１は、半導体チップ１０と、複数の接続端子２０と、ベース部材３０と、樹脂部材４０と、を備える。
図１（ａ）に示すように、半導体チップ１０および接続端子２０は、例えば、ベース部材３０の下面上に配置される。半導体チップ１０は、図示しないトランジスタ等を含む表面１０ａをベース部材３０に向けて配置される。
ベース部材３０は、例えば、プレート状に設けられ、配線３３と絶縁体３５とを含む。配線３３は、半導体チップ１０と接続端子２０とを電気的に接続する。配線３３は、例えば、金属ワイヤよりも低抵抗および高熱伝導率を有するように形成できる。
図１（ｂ）に示すように、接続端子２０は、半導体チップ１０の周りに配置される。樹脂部材４０は、例えば、半導体チップ１０と接続端子２０との間の空間を充填するように設けられる。接続端子２０は、樹脂部材４０の外縁に沿って、半導体チップ１０を囲むように配置される。樹脂部材４０は、接続端子２０間のスペースを充填する部分を含む。
樹脂部材４０は、第１面４０ａと、第２面４０ｂと、側面４０ｃとを有する。第１面４０ａは、半導体チップ１０のベース部材３０に接する表面１０ａにつながり、第２面４０ｂは、第１面の反対側に位置する。側面４０ｃは、樹脂部材４０の外縁において第１面４０ａおよび第２面４０ｂにつながる。
接続端子２０のＺ方向の厚さは、例えば、ベース部材３０のＺ方向の厚さよりも厚い。接続端子２０は、樹脂部材４０の内部に位置し、樹脂部材４０の表面に露出された第１コンタクト面２０ａおよび第２コンタクト面２０ｂを有する。この例では、第１コンタクト面２０ａは、樹脂部材４０の第２面４０ｂに露出され、第２コンタクト面２０ｂは、側面４０ｃに露出される。また、第２コンタクト面２０ｂは、第１コンタクト面２０ａにつながるように設けられる。
また、接続端子２０は、例えば、樹脂部材４０中に位置する心材２３と、金属層２５と、をそれぞれ含む。金属層２５は、心材２３上に設けられ、心材２３とは異なる材料を含む。この場合、第１コンタクト面２０ａおよび第２コンタクト面２０ｂは、金属層２５の表面である。
金属層２５は、心材２３よりも接続部材、例えば、ハンダ材に対する濡れ性の高い材料を用いて形成される。心材２３は、例えば、銅（Ｃｕ）または銅合金であり、金属層２５は、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ）などを含む。なお、心材２３の材料が接続部材に対して高い濡れ性を有する場合には、金属層２５は、省略することができる。
図２（ａ）は、第１実施形態に係る半導体装置１の実装方法を示す模式断面図である。なお、図２（ｂ）は、比較例に係る半導体装置２の実装方法を示す模式断面図である。
図２（ａ）に示すように、半導体装置１は、実装基板２１０上に接続部材２０５を介してマウントされる。半導体装置１は、半導体チップ１０の裏面１０ｂが実装基板に向き合うように配置される。
接続部材２０５は、半導体装置１の接続端子２０と、実装基板２１０の接続パッド２０３と、を接続する。接続部材２０５は、例えば、ハンダ材である。接続端子２０は、例えば、ハンダ材に対して高い濡れ性を有する金属層２５を含む。これにより、接続部材２０５は、接続端子２０の第２コンタクト面２０ｂに沿って這い上がり、所謂フィレット２０５ｆを形成する。
フィレット２０５ｆは、例えば、実装後の半導体装置１の側面を目視することにより、その有無を確認することができる。接続端子２０と接続部材２０５との間のハンダ接続が不良であれば、フィレット２０５ｆは形成されない。したがって、半導体装置１の実装後に、コンタクト面２０ｂにおけるフィレット２０５ｆの有無を検査することにより、ハンダ接続の良否を判定することができる。
図２（ｂ）に示す例では、半導体装置２は、例えば、ハンダボール２１５を介して実装基板２２０にマウントされる。ハンダボール２１５は、半導体装置２のボンディングパッド３９と、実装基板２２０の接続パッド２１３と、を接続する。
このような実装形態（ＢＧＡ）では、ハンダホール２１５は、半導体装置２と実装基板２２０との間に位置する。このため、ハンダボール２１５による接続状態を目視により確認することができず、例えば、透過型Ｘ線装置を用いて検査することになる。このような検査は、高コストであり、目視よりも長い検査時間を要する。また、ボンディングパッド３９が微細化されると、検査精度も低下する。
これに対し、半導体装置１では、例えば、撮像デバイスにより接続端子２０の画像を直接取得することが可能であり、それを解析することによりフィレット２０５ｆの有無を検査することができる。このような検査は、低コストであり、短時間で実施できる。また、その精度も高い。したがって、半導体装置１では、実装後の検査が容易になる。
次に、図３（ａ）～図８（ｂ）を参照して、第１実施形態に係る半導体装置１の製造方法を説明する。図３（ａ）～図８（ｂ）は、半導体装置１の製造過程を順に示す模式図である。
図３（ａ）および図３（ｂ）は、支持部材１１０上に配置されたリードフレーム１２０を示す模式図である。図３（ａ）は、図３（ｂ）中に示すＢ－Ｂ線に沿った断面を表す模式図である。
図３（ａ）に示すように、支持部材１１０上に、粘着層１０３を介してモールド枠１０５およびリードフレーム１２０が配置される。支持部材１１０は、例えば、板状のガラスキャリアである。リードフレーム１２０には、電気抵抗が小さく、熱伝導率の高い材料、例えば、銅（Ｃｕ）もしくは銅合金が用いられる。
図３（ｂ）に示すように、リードフレーム１２０は、モールド枠１０５の内部に配置される。リードフレーム１２０は、枠部１２３と、端子１２５と、を含む。枠部１２３は、複数のスペース１２０ｓを囲むように設けられ、端子１２５は、枠部１２３から枠部１２３で囲まれたスペース１２０ｓに延びるように設けられる。
図４（ａ）および図４（ｂ）は、支持部材１１０上に配置された半導体チップ１０を示す模式図である。図４（ａ）は、図４（ｂ）中に示すＣ－Ｃ線に沿った断面を表す模式図である。
図４（ａ）および（ｂ）に示すように、粘着層１０３を介して半導体チップ１０を支持部材１１０の上に配置する。半導体チップ１０は、リードフレーム１２０の枠部１２３で囲まれたスペース１２０ｓにそれぞれ配置される。半導体チップ１０は、例えば、トランジスタ等を含む表面１０ａを粘着層１０３に向けて配置される。また、半導体チップ１０は、端子１２５から離間した位置に配置される。
図５（ａ）～（ｃ）は、図４（ａ）に示す断面に該当する断面図である。また、図５（ａ）～（ｃ）中に示すＸ方向、Ｙ方向およびＺ方向は、図１中に示す方向にそれぞれ対応する。
図５（ａ）に示すように、モールド枠１０５の内部に樹脂部材４０を充填する。樹脂部材４０は、例えば、熱硬化型のエポキシ樹脂である。樹脂部材４０は、例えば、真空成形を用いて形成される。
図５（ｂ）に示すように、モールド枠１０５を除去した後、樹脂部材４０の第２面４０ｂに支持部材１３０を貼り付ける。続いて、支持部材１１０および粘着層１０３を剥離し、樹脂部材４０の第１面４０ａを露出させる。支持部材１３０は、例えば、ウェーハ形状を有するセラミック板である。
図５（ｃ）に示すように、樹脂部材４０の第１面４０ａには、半導体チップ１０の表面１０ａおよびリードフレーム１２０の表面が露出される。
図６（ａ）～（ｃ）は、図５（ｃ）に示す断面の一部に該当する部分断面図である。図６（ａ）～（ｃ）は、半導体チップ１０とリードフレーム１２０とを電気的に接続する配線３３の形成過程を表している。
図６（ａ）に示すように、樹脂部材４０の第１面４０ａ上に絶縁膜１３５を形成する。絶縁膜１３５は、例えば、ポリイミド膜である。絶縁膜１３５は、半導体チップ１０の表面１０ａおよびリードフレーム１２０の表面を覆う。
続いて、絶縁膜１３５にコンタクトホールＣＨを形成する。コンタクトホールＣＨは、絶縁膜１３５の上面から半導体チップ１０およびリードフレーム１２０にそれぞれ連通するように形成される。
図６（ｂ）に示すように、配線３３を絶縁膜１３５上に形成する。配線３３は、例えば、メッキ法を用いて選択的に形成され、半導体チップ１０とリードフレーム１２０とを電気的に接続する。配線３３は、例えば、ニッケル（Ｎｉ）などのシード層上に金属層をメッキすることにより形成される。配線３３は、例えば、銅（Ｃｕ）もしくはアルミニウム（Ａｌ）などを含む。
図６（ｃ）に示すように、配線３３を覆うように、絶縁膜１３７を形成する。絶縁膜１３７は、例えば、ポリイミド膜である。絶縁膜１３５および絶縁膜１３７は、例えば、同じ材料を用いて形成され、一体化された絶縁体３５となる。
図７（ａ）～（ｄ）は、図６（ｃ）に続く製造過程を順に表す模式断面図である。
図７（ａ）に示すように、支持部材１３０を剥離し、樹脂部材４０の第２面４０ｂを露出させる。
続いて、図７（ｂ）に示すように、樹脂部材４０の第２面４０ｂ側を研磨し、薄層化する。これにより、半導体チップ１０の裏面１０ｂおよびリードフレーム１２０の表面を露出させる。
図７（ｃ）に示すように、リードフレーム１２０の一部を除去したダイシングラインＤＬ１を形成する（ハーフカットダイシング）。ダイシングラインＤＬ１は、枠部１２３（図３（ｂ）参照）に沿って形成される。ダイシングラインＤＬ１は、例えば、枠部１２３のＸ方向の幅よりも厚く、枠部１２３からＸ方向および－Ｘ方向に延びる端子１２５の先端間の距離（図３（ｂ）参照）よりも薄いブレードを用いて形成される。
図７（ｄ）に示すように、樹脂部材４０の第２面４０ｂに露出されたリードフレーム１２０の表面上に金属層２５を形成する。金属層２５は、ダイシングラインＤＬ１の内面も覆う。
金属層２５は、例えば、メッキ法を用いて形成される。金属層２５は、リードフレーム１２０の材料よりもハンダ材に対する濡れ性が高い材料、例えば、錫（Ｓｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）などを用いて形成される。
図８（ａ）および（ｂ）は、図７（ｄ）に続く製造過程を表す模式断面図である。図８（ａ）および（ｂ）に示すように、リードフレーム１２０および絶縁体３５を切断するダイシングラインＤＬ２を形成する。
図８（ａ）に示すように、半導体チップ１０、ベース部材３０（図１（ａ）参照）および樹脂部材４０を含む構造体を、樹脂部材４０の第２面４０ｂを上に向けてダイシングシート１４０上に配置する。
続いて、リードフレーム１２０および絶縁体３５を切断し、構造体を半導体装置１に個片化する。リードフレーム１２０および絶縁体３５は、例えば、枠部１２３のＸ方向の幅よりも厚く、図７（ｃ）に示すハーフカットダイシングに用いたブレードよりも薄いブレードを用いて切断される（フルカットダイシング）。
図８（ｂ）に示すように、ダイシングラインＤＬ２は、リードフレーム１２０の枠部１２３（図３（ｂ）参照）に沿って形成される。これにより、枠部１２３は除去され、端子１２５は、接続端子２０の心材２３（図１（ａ）参照）として樹脂部材４０の内部に残る。
図９（ａ）～（ｃ）は、第１実施形態の変形例に係る半導体装置３～５を示す模式断面図である。図９（ａ）～（ｃ）は、図１（ａ）に該当する断面を表す模式図である。
図９（ａ）に示す半導体装置３は、半導体チップ１０の裏面１０ｂ上に設けられた金属層１５を有する。金属層１５は、例えば、図６（ｄ）に示す工程において、金属層２５と共に形成される。金属層１５は、例えば、ハンダ材に対する濡れ性の高い材料を含む。
半導体装置３は、半導体チップ１０の裏面１０ｂが、例えば、実装基板のマウントパッド（ＧＮＤプレーン）に接続されるように実装される。これにより、半導体チップ１０で生じる熱の放散を向上させることができる。
図９（ｂ）に示す半導体装置４は、接続端子２０の第１コンタクト面２０ａと第２コンタクト面２０ｂとが交差する部分に切り欠き部２０ｃを有しない。このため、半導体装置４では、その製造過程を簡略化できる（図１０（ａ）および（ｂ）参照）。
図９（ｃ）に示す半導体装置５では、ベース部材３０は、配線３３、絶縁体３５および金属層３７を含むように形成される。金属層３７は、絶縁体３５上に設けられる。絶縁体３５の金属層３７に接する面は、半導体チップ１０の表面１０ａに接する面の反対側に位置する。
金属層３７は、例えば、絶縁体３５の表面全体を覆うように設けられ、半導体装置５の上方から照射される光や電磁波を遮蔽する。これにより、半導体チップ１０の誤動作を防ぐことができる。
図１０（ａ）および（ｂ）は、第１実施形態の変形例に係る半導体装置４の製造過程を示す模式断面図である。図１０（ａ）および（ｂ）は、図７（ｂ）に示す工程に続く製造過程を表している。半導体チップ１０、リードフレーム１２０およびベース部材３０を含む構造体は、例えば、ダイシングシート１５０の上に配置される。
図１０（ａ）に示すように、樹脂部材４０の第２面４０ｂに露出されたリードフレーム１２０および絶縁体３５を分断するダイシングラインＤＬ１を形成する。ダイシングラインＤＬ１は、リードフレーム１２０の枠部１２３（図３（ｂ）参照）に沿って形成される。
ダイシングラインＤＬ１は、例えば、枠部１２３のＸ方向の幅よりも厚く、枠部１２３からＸ方向および－Ｘ方向に延びる端子１２５の先端間の距離（図３（ｂ）参照）よりも薄いブレードを用いて形成される。これにより、リードフレーム１２０は、接続端子２０の心材２３となる端子１２５を樹脂部材４０の内部に残してフルカットされる。
図１０（ｂ）に示すように、樹脂部材４０の表面に露出された心材２３の上に金属層２５を形成する。金属層２５は、例えばメッキ法を用いて形成される。金属層２５は、リードフレーム１２０の材料よりもハンダ材に対する濡れ性の高い材料を含む。
このように、半導体装置４は、１回のダイシングにより形成できる。このため、製造過程が簡略化され、製造コストを低減することができる。
（第２実施形態）
図１１（ａ）～（ｃ）は、第２実施形態に係る半導体装置６～８を示す模式断面図である。図１１（ａ）～（ｃ）は、図１（ａ）に該当する断面を表す模式図である。半導体装置６～８は、例えば、ベース部材３０が実装基板に向き合うようにボンディングされ、半導体チップ１０の裏面１０ｂが上方に向くように配置される。
図１１（ａ）に示す半導体装置６では、接続端子２０は、第１コンタクト面２０ｄと、第２コンタクト面２０ｅと、を有する。第１コンタクト面２０ｄは、樹脂部材４０の第１面４０ａに露出される。第２コンタクト面２０ｅは、樹脂部材４０の側面４０ｃ（図１（ｂ）参照）に露出される。第２コンタクト面２０ｅは、第１コンタクト面２０ｄにつながるように設けられる。接続端子２０は、第１コンタクト面２０ｄと第２コンタクト面２０ｅが交差する部分に切り欠き部２０ｃを有する。
図１１（ｂ）に示す半導体装置７は、接続端子２０の第１コンタクト面２０ｄと第２コンタクト面２０ｅとが交差する部分に切り欠き部２０ｃを有しない。このため、半導体装置７は、半導体装置６よりも簡略化された製造過程により製作することができる。
図１１（ｃ）に示す半導体装置８では、樹脂部材４０は、半導体チップ１０の裏面１０ｂを覆うように設けられる。また、樹脂部材４０は、接続端子２０における第１コンタクト面２０ｄの反対側に位置する表面を覆うように設けられる。これにより、半導体チップ１０を樹脂パッケージ内に封じることができる。また、樹脂部材４０に、遮光性を有する材料を用いれば、半導体チップ１０に裏面１０ｂ側から入射する光を遮り、その誤動作を防ぐことができる。
次に、図１２および図１３を参照して、第２実施形態に係る半導体装置６の製造方法を説明する。図１２（ａ）～図１３（ｃ）は、図６（ｃ）に示す工程に続く製造過程を順に示す模式断面図である。
図１２（ａ）に示すように、絶縁体３５を選択的に除去し、ダイシングスペースＤＳを形成する。ダイシングスペースＤＳは、リードフレーム１２０の枠部１２３（図３（ｂ）参照）に沿って形成される。ダイシングスペースＤＳの底面には、枠部１２３が露出される。
図１２（ｂ）に示すように、リードフレーム１２０の一部を除去したダイシングラインＤＬ１を形成する（ハーフカットダイシング）。ダイシングラインＤＬ１は、枠部１２３に沿って形成される。ダイシングラインＤＬ１は、例えば、枠部１２３のＸ方向の幅よりも厚く、枠部１２３からＸ方向および－Ｘ方向に延びる端子１２５の先端間の距離（図３（ｂ）参照）よりも薄いブレードを用いて形成される。
図１２（ｃ）に示すように、ダイシングスペースＤＳに露出されたリードフレーム１２０の表面上に金属層２５を形成する。金属層２５は、ダイシングラインＤＬ１の内面も覆う。
図１３（ａ）に示すように、半導体チップ１０、リードフレーム１２０およびベース部材３０を含む構造体を、例えば、ダイシングシート１６０の上に配置する。その後、支持部材１３０を剥離し、樹脂部材４０の第２面４０ｂを露出させる。
図１３（ｂ）に示すように、樹脂部材４０の第２面４０ｂ側を研磨し、半導体チップ１０の裏面１０ｂおよびリードフレーム１２０の表面が露出されるように薄層化する。
図１３（ｃ）に示すように、リードフレーム１２０を切断するようにダイシングラインＤＬ２を形成する。ダイシングラインＤＬ２は、例えば、枠部１２３のＸ方向の幅よりも厚く、図１２（ｂ）に示すハーフカットダイシングに用いたブレードよりも薄いブレードを用いて形成される。これにより、リードフレーム１２０は、樹脂部材４０の内部に心材２３となる端子１２５を残して分断される。
なお、図１３（ｂ）に示す樹脂部材４０の薄層化工程において、半導体チップ１０の裏面１０ｂ上に樹脂部材４０の一部を残すことにより、半導体装置８を形成することができる。
図１４（ａ）～図１５（ｂ）は、第２実施形態に係る半導体装置７の製造過程を示す模式断面図である。図１４（ａ）～図１５（ｂ）は、図１２（ａ）に示す工程に続く製造過程を順に示す模式断面図である。
図１４（ａ）に示すように、ダイシングラインＤＬ１をダイシングスペースＤＳに形成し、リードフレーム１２０をフルカットする。ダイシングラインＤＬ１は、例えば、枠部１２３のＸ方向の幅よりも厚く、枠部１２３からＸ方向および－Ｘ方向に延びる端子１２５の先端間の距離よりも薄いブレードを用いて形成される。これにより、樹脂部材４０中に端子１２５を残して、枠部１２３を除去することができる。樹脂部材４０中に残された端子１２５は、接続端子２０の心材２３となる。
図１４（ｂ）に示すように、ダイシングスペースＤＳに露出された心材２３の表面上に金属層２５を形成する。金属層２５は、ダイシングラインＤＬ１内に露出された心材２３の表面上にも形成される。
図１５（ａ）に示すように、半導体チップ１０、リードフレーム１２０およびベース部材３０を含む構造体を、ダイシングシート１６０の上に配置する。その後、支持部材１３０を剥離し、樹脂部材４０の第２面４０ｂを露出させる。
図１５（ｂ）に示すように、樹脂部材４０の第２面４０ｂ側を研磨し、薄層化する。これにより、半導体チップ１０、リードフレーム１２０およびベース部材３０を含む構造体は、複数の半導体装置７に個片化される。
このように、半導体装置７は、１回のダイシングにより形成されるため、その製造過程を簡略化することができる。
図１６は、実施形態の変形例に係る半導体装置９を示す模式断面図である。図１６は、図１（ａ）に該当する断面を表す模式図である。
半導体装置９では、ベース部材３０の下面上に複数の半導体チップ１０が配置される。接続端子２０は、樹脂部材４０の外縁に沿って、複数の半導体チップ１０を囲むように配置される。また、半導体装置１、３～８も同様に、２以上の半導体チップを含んでも良い。
また、図１７は、実施形態の変形例に係る半導体装置の実装方法を示す模式断面図である。図１７に示す例では、２つの半導体装置６が、実装基板１７０の上に積層されている。このような実装は、半導体装置６に代えて、半導体装置１、３～８のいずれを用いても実施可能である。また、それらの組合せでも良い。
実装基板１７０の上面に設けられたボンディングパッド１７３と半導体装置６は、例えば、ハンダ材１７５により接続される。ハンダ材１７５は、積層された半導体装置６の２つの接続端子２０とボンディングパッド１７３を接続する。この際、ハンダ材１７５が、接続端子２０の第２コンタクト面２０ｅ（図６（ａ）参照）を這い上がり、フィレット１７５ｆが形成される。このフィレット１７５ｆにより、実装後の検査を容易に実施できる。
また、下段に位置する半導体装置６のベース部材３０を、接続部材１７９を介してマウントパッド１７７に接続しても良い。ベース部材３０と接続部材１７９との間には、例えば、図示しない金属層３７（図９（ｃ）参照）を配置する。これにより、半導体装置６から実装基板１７０への放熱性を向上させることができる。
以上、第１実施形態および第２実施形態に係る半導体装置１、３～９を説明したが、実施形態は、これらに限定される訳ではない。また、半導体装置１、３～９の構成の細部は、技術的に可能であれば、相互に適用されるものである。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１～９…半導体装置、 １０…半導体チップ、 １０ａ…表面、 １０ｂ…裏面、 １５、２５、３７…金属層、 ２０…接続端子、 ２０ａ、２０ｄ…第１コンタクト面、 ２０ｂ、２０ｅ…第２コンタクト面、 ２０ｃ…切り欠き部、 ２３…心材、 ３０…ベース部材、 ３３…配線、 ３５…絶縁体、 ３９…ボンディングパッド、 ４０…樹脂部材、 ４０ａ…第１面、 ４０ｂ…第２面、 ４０ｃ…側面、 １０３…粘着層、 １０５…モールド枠、 １１０、１３０…支持部材、 １２０…リードフレーム、 １２３…枠部、 １２５…端子、 １３５、１３７…絶縁膜、 １４０、１５０、１６０…ダイシングシート、 １７０、２１０、２２０…実装基板、 １７３…ボンディングパッド、 １７５…ハンダ材、 １７５ｆ、２０５ｆ…フィレット、 ２０３、２１３…接続パッド、 ２０５…接続部材、 ２１５…ハンダホール、 ＣＨ…コンタクトホール、 ＤＬ１、ＤＬ２…ダイシングライン、 ＤＳ…ダイシングスペース

Claims (3)

  1. 第１基材上に、複数の開口を有する枠部と、前記枠部から前記複数の開口のそれぞれの内側に突出した複数の端子と、を有するフレームを配置し、
    前記複数の開口内に位置するように、前記第１基材上に複数の半導体チップを配置し、
    前記フレームおよび前記複数の半導体チップを覆う樹脂部材を形成し、
    前記樹脂部材の前記第１基材に接する第１表面とは反対側の第２表面上に第２基材を貼り付けた後、前記第１基材を剥離し、前記第１表面に前記フレームおよび前記複数の半導体チップを露出させ、
    前記複数の半導体チップと前記複数の端子部とをそれぞれつなぐ複数の配線を形成し、
    前記複数の端子部を前記樹脂部材中に残して前記枠部を除去し、前記樹脂部材を複数のパッケージに分割する半導体装置の製造方法。
  2. 前記第１基材の表面に沿った方向における前記枠部の幅よりも厚いブレードを用いて、前記樹脂部材内に前記複数の端子が残るように前記フレームをハーフカットした後、前記樹脂部材の表面に露出された前記フレームの表面上に金属層を選択的に形成する請求項１記載の半導体装置の製造方法。
  3. 前記枠部の幅よりも厚いブレードを用いて、前記樹脂部材内に前記複数の端子が残るように前記フレームをカットし、
    前記樹脂部材中に残された前記複数の端子の露出面上に金属層を選択的に形成し、
    前記第２表面側から前記樹脂部材を薄膜化することにより、前記樹脂部材を前記複数の
    パッケージに分割する請求項１記載の半導体装置の製造方法。
JP2018169857A 2018-09-11 2018-09-11 半導体装置の製造方法 Active JP7096741B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018169857A JP7096741B2 (ja) 2018-09-11 2018-09-11 半導体装置の製造方法
CN201811442394.0A CN110890340B (zh) 2018-09-11 2018-11-29 半导体装置及其制造方法
US16/265,091 US11264313B2 (en) 2018-09-11 2019-02-01 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018169857A JP7096741B2 (ja) 2018-09-11 2018-09-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020043236A JP2020043236A (ja) 2020-03-19
JP7096741B2 true JP7096741B2 (ja) 2022-07-06

Family

ID=69720098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018169857A Active JP7096741B2 (ja) 2018-09-11 2018-09-11 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11264313B2 (ja)
JP (1) JP7096741B2 (ja)
CN (1) CN110890340B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
US11935806B2 (en) * 2020-07-10 2024-03-19 Nichia Corporation Semiconductor device and method for manufacturing semiconductor device
EP3944308A1 (en) * 2020-07-20 2022-01-26 Nexperia B.V. A semiconductor device and a method of manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038927A (ja) 2003-07-16 2005-02-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20150084171A1 (en) 2013-09-23 2015-03-26 Stmicroelectronics Pte. Ltd. No-lead semiconductor package and method of manufacturing the same
US20170278762A1 (en) 2016-03-24 2017-09-28 Infineon Technologies Ag Redirecting solder material to visually inspectable package surface

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061014B2 (ja) * 1997-10-08 2000-07-10 日本電気株式会社 半導体装置及びその製造方法
JP5207896B2 (ja) 2008-09-18 2013-06-12 新光電気工業株式会社 半導体装置及びその製造方法
US8357564B2 (en) * 2010-05-17 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die
US9257393B1 (en) 2014-09-29 2016-02-09 Freescale Semiconductor Inc. Fan-out wafer level packages containing embedded ground plane interconnect structures and methods for the fabrication thereof
CN105789064A (zh) * 2016-03-18 2016-07-20 深圳芯邦科技股份有限公司 指纹识别芯片的封装方法及封装结构
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038927A (ja) 2003-07-16 2005-02-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20150084171A1 (en) 2013-09-23 2015-03-26 Stmicroelectronics Pte. Ltd. No-lead semiconductor package and method of manufacturing the same
US20170278762A1 (en) 2016-03-24 2017-09-28 Infineon Technologies Ag Redirecting solder material to visually inspectable package surface

Also Published As

Publication number Publication date
JP2020043236A (ja) 2020-03-19
CN110890340A (zh) 2020-03-17
US11264313B2 (en) 2022-03-01
US20200083150A1 (en) 2020-03-12
CN110890340B (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
US6744125B2 (en) Super thin/super thermal ball grid array package
TWI654731B (zh) 包括電磁吸收及屏蔽之半導體元件
US7236373B2 (en) Electronic device capable of preventing electromagnetic wave from being radiated
US8637963B2 (en) Radiation-shielded semiconductor device
US20190115330A1 (en) Method for fabricating electronic package
KR20050074961A (ko) 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
JP7096741B2 (ja) 半導体装置の製造方法
JPH02133943A (ja) 高集積回路及びその製造方法
KR20060129519A (ko) 오버몰드 패키지 및 그 제조 방법
JP2014183142A (ja) 半導体装置、半導体装置の製造方法
KR20130091624A (ko) 반도체 장치 및 그 제조방법
US20170213797A1 (en) Shielded qfn package and method of making
US8835225B2 (en) Method for fabricating quad flat non-leaded semiconductor package
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
JP2006165411A (ja) 半導体装置およびその製造方法
JP4919689B2 (ja) モジュール基板
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
US20180240738A1 (en) Electronic package and fabrication method thereof
KR20130112353A (ko) 반도체 패키지 및 그 제조방법
JP2020150029A (ja) 半導体装置
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP2013254984A (ja) 半導体装置
KR100388287B1 (ko) 웨이퍼의 백그라인딩 방법과 이를 이용한 반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220624

R150 Certificate of patent or registration of utility model

Ref document number: 7096741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150