JPS6143458A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPS6143458A JPS6143458A JP59164977A JP16497784A JPS6143458A JP S6143458 A JPS6143458 A JP S6143458A JP 59164977 A JP59164977 A JP 59164977A JP 16497784 A JP16497784 A JP 16497784A JP S6143458 A JPS6143458 A JP S6143458A
- Authority
- JP
- Japan
- Prior art keywords
- package
- mounting
- solder
- transistor
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置等の面実装型の電子部品に関する７
〔背景技術〕
電子機器は、機能面から高密度実装化が、実装面から軽
量化、小型化、薄型化が要請されている。
量化、小型化、薄型化が要請されている。
このため電子部品の多くは、面実装が可能な構造に移行
してきている。たとえば、 （１）、電子材料。
してきている。たとえば、 （１）、電子材料。
１９７２．３月号、９１〜９６頁、″ミニモールドトラ
ンジスタとその実’Ａ法” 、 （２）、電子材料。
ンジスタとその実’Ａ法” 、 （２）、電子材料。
１９８０年、１０月号、１２１〜１２４頁、″ミニフラ
ットＩＣ″’ 、 （３）、電子月料、１９８０年、５
月号３４〜４０頁″チップコンデンサ” 、 （４）、
電子材料、１９８３年、１２月号、４１〜４４頁、″′
チップ抵抗器″、なる題名の各文献に、種々の電子部品
の面実装構造が紹介されている。
ットＩＣ″’ 、 （３）、電子月料、１９８０年、５
月号３４〜４０頁″チップコンデンサ” 、 （４）、
電子材料、１９８３年、１２月号、４１〜４４頁、″′
チップ抵抗器″、なる題名の各文献に、種々の電子部品
の面実装構造が紹介されている。
一方、これらの各電子部品の基板への実装は。
前記文献（３）に記載されているように、（１）基板に
あらかじめ半田（ソルダー）を付着させて置き。
あらかじめ半田（ソルダー）を付着させて置き。
この半田上に電子部品の外部端子が載るようにして電子
部品を基板に１ね合わせ、半田のりフローによって電子
部品を固定する方法（予備ハンダ法。
部品を基板に１ね合わせ、半田のりフローによって電子
部品を固定する方法（予備ハンダ法。
ソルダクリーム法） 、 （２）基板にあらかじめ接着
剤を付着させて置き、この接着剤を利用して電り部品を
基板に仮止めし、半田ディツプによって電子部品の外部
端子と基板の配線部分とを接合する方法（接着剤仮止め
ハンダ浸漬法）、が知られている。
剤を付着させて置き、この接着剤を利用して電り部品を
基板に仮止めし、半田ディツプによって電子部品の外部
端子と基板の配線部分とを接合する方法（接着剤仮止め
ハンダ浸漬法）、が知られている。
しかし、これらの文献には、前記ミニモールドトランジ
スタやミニフラッｌ−Ｉ Ｃのように、パンケージの周
面からリードを突出させる植込の電子部品（以下、単に
リード突出型電子部品と称す、）と、チップ抵抗器やチ
ップコンデンサ等の電子部品とを一緒に同一基板に固定
する際、リード突出型電子部品は、半田リフローによる
実装および接着剤仮止めハンダ浸漬法による実装の場合
に、共用でき難い点に関して認識していない。
スタやミニフラッｌ−Ｉ Ｃのように、パンケージの周
面からリードを突出させる植込の電子部品（以下、単に
リード突出型電子部品と称す、）と、チップ抵抗器やチ
ップコンデンサ等の電子部品とを一緒に同一基板に固定
する際、リード突出型電子部品は、半田リフローによる
実装および接着剤仮止めハンダ浸漬法による実装の場合
に、共用でき難い点に関して認識していない。
発明の目的は各種の実装方法に適用できるリード突出型
の電子部品を提供することにある。
の電子部品を提供することにある。
本発明の他の目的はチップ型電子部品との混成実装の信
頼度が高いリード突出型の電子部品を提供することにあ
る。
頼度が高いリード突出型の電子部品を提供することにあ
る。
本発明の他の目的は実装の歩留りが高くできるリード突
出型の電子部品を提供することにある。
出型の電子部品を提供することにある。
〔発明の概要〕
不順において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち１本発明によれば、リード突出型電子部品のパ
ッケージ底縁は面取りが施されている結果、リードの下
面とパッケージの下面とが同一面にでき、チップ型電了
・部品と同様な実装条件となり、接着剤仮止めハンダ浸
漬法において、接着剤厚さがチップ電子部品用であって
も、同様に仮止めができる結果、高信頼度な実装が行え
るとともに、半田リフローによる実装の場合には、溶融
半田はパッケージ側に拡がっても前記面取り部分に対応
する空間部分で停止し、パッケージの底に侵入しないこ
とから、半田１浸入による電子部品の固定姿勢変動が防
止でき、各種の面実装方法に対応できる汎用型の電子部
品の提供を達成することができる。
ッケージ底縁は面取りが施されている結果、リードの下
面とパッケージの下面とが同一面にでき、チップ型電了
・部品と同様な実装条件となり、接着剤仮止めハンダ浸
漬法において、接着剤厚さがチップ電子部品用であって
も、同様に仮止めができる結果、高信頼度な実装が行え
るとともに、半田リフローによる実装の場合には、溶融
半田はパッケージ側に拡がっても前記面取り部分に対応
する空間部分で停止し、パッケージの底に侵入しないこ
とから、半田１浸入による電子部品の固定姿勢変動が防
止でき、各種の面実装方法に対応できる汎用型の電子部
品の提供を達成することができる。
第１図は本発明の一実施例による小型のトランジスタを
示す斜視図、第２図は同じく実装状・態を示す一部を断
面とした断面図、第３図は同じく他の実装状態を示す一
部を断面とした断面図である。
示す斜視図、第２図は同じく実装状・態を示す一部を断
面とした断面図、第３図は同じく他の実装状態を示す一
部を断面とした断面図である。
この実施例のトランジスタ１は、第１図に示さ
：れるように、プラスチック（たとえば、エポキシ樹脂
）のパッケージ２の両側から金側３本のり一部３を突出
させた構造となっている。同図は、トランジスタｌの実
装面４が上となるように裏返しにした状態を示す図であ
る。前記パッケージ２は、縦が１ 、５ Ｒ１１、横が
２ 、９ ａｎ 、高さが１．１ｍｍとなっている。ま
た、前記リード３はパッケージ２の付は根近傍で実装面
４側に折れ曲がるとともに、その先端部分は再び外力に
折れ曲がり、先端に固定部５を形成している。この固定
部は実装面４と同一面となっている。また、パッケージ
２内に延在するリード３の内端はそれぞれ幅広となって
いる。
：れるように、プラスチック（たとえば、エポキシ樹脂
）のパッケージ２の両側から金側３本のり一部３を突出
させた構造となっている。同図は、トランジスタｌの実
装面４が上となるように裏返しにした状態を示す図であ
る。前記パッケージ２は、縦が１ 、５ Ｒ１１、横が
２ 、９ ａｎ 、高さが１．１ｍｍとなっている。ま
た、前記リード３はパッケージ２の付は根近傍で実装面
４側に折れ曲がるとともに、その先端部分は再び外力に
折れ曲がり、先端に固定部５を形成している。この固定
部は実装面４と同一面となっている。また、パッケージ
２内に延在するリード３の内端はそれぞれ幅広となって
いる。
そして、中央のり一部３の内端には半導体素子（チップ
）６が固定されている。また、両側のり−ド３の内端と
前記チップ６の電極とはワイヤ７によって接続されてい
る。さらに、このトランジスタｌは、パ、′７−ヅ２の
実装面４どリード３が突出するパッケージ周面とが作り
出す周縁（コーナ）は切り掛かれた構造となり傾斜面８
を有している。したがって、この周縁部分は、実装面４
およびリード３が突出するパッケージ周面よりも内側に
引っ込んでいる。この引っ込み部分は、後述するように
、半田リフロ一時の溶けて拡がった半田の溜まり空間と
なり、半田がパッケージ２の底に浸入するのを防ぐ働き
をするようになっている。
）６が固定されている。また、両側のり−ド３の内端と
前記チップ６の電極とはワイヤ７によって接続されてい
る。さらに、このトランジスタｌは、パ、′７−ヅ２の
実装面４どリード３が突出するパッケージ周面とが作り
出す周縁（コーナ）は切り掛かれた構造となり傾斜面８
を有している。したがって、この周縁部分は、実装面４
およびリード３が突出するパッケージ周面よりも内側に
引っ込んでいる。この引っ込み部分は、後述するように
、半田リフロ一時の溶けて拡がった半田の溜まり空間と
なり、半田がパッケージ２の底に浸入するのを防ぐ働き
をするようになっている。
つぎに、このような１−ランジスタ１の実装構造につい
て説明する。
て説明する。
第２図は、トランジスタｌを接着剤仮止めハンダ浸漬法
によって基板９に固定した状態を示す図である。この例
では、基板９の上面にトランジスタ１とチップ型コンデ
ンサ１０が固定されている。
によって基板９に固定した状態を示す図である。この例
では、基板９の上面にトランジスタ１とチップ型コンデ
ンサ１０が固定されている。
コンデンサ１０は本体１１の両端にそれぞれ電極１２を
有している。前記ｆｌ！極１２の下面は本体１１の下面
と同一面に位置する関係となっていて、トランジスタ１
のパッケージ２の下面とり一部３の下面とが同一平面に
位置する関係と一致している。トランジスタ１およびコ
ンデンサ１ｏは接着剤１３によって基板９に固定されて
いる。また、トランジスタ１のリード３およびコンデン
サ１０の電極１２は、それぞれ半田１４によって基板９
の表面に設けられた配線層１５に電気的に接続されてい
る。
有している。前記ｆｌ！極１２の下面は本体１１の下面
と同一面に位置する関係となっていて、トランジスタ１
のパッケージ２の下面とり一部３の下面とが同一平面に
位置する関係と一致している。トランジスタ１およびコ
ンデンサ１ｏは接着剤１３によって基板９に固定されて
いる。また、トランジスタ１のリード３およびコンデン
サ１０の電極１２は、それぞれ半田１４によって基板９
の表面に設けられた配線層１５に電気的に接続されてい
る。
つぎに、１−ランジスタｌおよびコンデンサ１０が接着
剤仮止めハンダ浸漬法によって基板９に実装される方法
について説明する。
剤仮止めハンダ浸漬法によって基板９に実装される方法
について説明する。
最初にｇ＋反９が用意される。この基４反９はセラミッ
ク等の絶縁体によって形成されているとともに１表面（
主面）には導電体からなる配線ｆｌ１５が設けられてい
る。そこで、この基Ｊｆｊ、９の電子部品搭載領域に接
着剤１３がスクリーン印刷あるいはディスペンサによる
塗布によって被着される。
ク等の絶縁体によって形成されているとともに１表面（
主面）には導電体からなる配線ｆｌ１５が設けられてい
る。そこで、この基Ｊｆｊ、９の電子部品搭載領域に接
着剤１３がスクリーン印刷あるいはディスペンサによる
塗布によって被着される。
この接着剤１３の厚さは一定に設けられる。
つぎに、トランジスタｌおよびコンデンサ１０等の電子
部品（同図では、トランジスタ１とコンデンサＩＯのみ
が示されている。）が自動機あるいは手動によって基板
９の上面に位置決め供給され、トランジスタｌおよびコ
ンデンサｌＯはパッケージ２部分あるいは本体１１部分
が接着剤】３によって基板９に仮固定される。この状態
において、トランジスタｌはそのリード３の先端を、コ
ンデンサ１０はその？ｉ！ＪＩ１２をそれぞれ配線層１
５に臨ませる状態となっている。
部品（同図では、トランジスタ１とコンデンサＩＯのみ
が示されている。）が自動機あるいは手動によって基板
９の上面に位置決め供給され、トランジスタｌおよびコ
ンデンサｌＯはパッケージ２部分あるいは本体１１部分
が接着剤】３によって基板９に仮固定される。この状態
において、トランジスタｌはそのリード３の先端を、コ
ンデンサ１０はその？ｉ！ＪＩ１２をそれぞれ配線層１
５に臨ませる状態となっている。
つぎに、基板９は裏返しの状態にされるとともに、仮止
めされたトランジスタ１およびコンデンサ１０部分は、
図示しないディップ式半田付は方法（または噴流半田付
は方法等）によって半田１４が被着される。この結果、
トランジスタ１およびコンデンサＩＯのリード３および
ｆｌ！極１極上２半田１４によって基板９の配線層１５
に電気的に接続されることになる。
めされたトランジスタ１およびコンデンサ１０部分は、
図示しないディップ式半田付は方法（または噴流半田付
は方法等）によって半田１４が被着される。この結果、
トランジスタ１およびコンデンサＩＯのリード３および
ｆｌ！極１極上２半田１４によって基板９の配線層１５
に電気的に接続されることになる。
このようなトランジスタ１はチップ型のコンデンサｌＯ
および図示しないチップ型の抵抗器等の他のチップ型電
子部品と同様に、リード３の実装面（電極端子面）とパ
ッケージ２（本体）の実装面４とが同一面となっている
ことから、接着剤１３の厚さが一定であっても、他のチ
ップ型電子部品と同様に確実な仮止めができる。したが
って。
および図示しないチップ型の抵抗器等の他のチップ型電
子部品と同様に、リード３の実装面（電極端子面）とパ
ッケージ２（本体）の実装面４とが同一面となっている
ことから、接着剤１３の厚さが一定であっても、他のチ
ップ型電子部品と同様に確実な仮止めができる。したが
って。
混成実装（混成集積回路）にあって、トランジスタ１の
実装の歩留りおよび信頼度が向上する。
実装の歩留りおよび信頼度が向上する。
つぎに、トランジスタｌを半田リフローによって基板９
に接続する例について、第３図を参考にして説明する。
に接続する例について、第３図を参考にして説明する。
半田リフロー法にあっては、前記実施例と同様に最初に
配線層１５を有する基板９が用意される。
配線層１５を有する基板９が用意される。
つぎに、この基板９の配線層１５の所定部分には、半田
ペーストが印刷される。その後、トランジスタ１は基板
９の所定箇所に載置され、この状態でリフローされる。
ペーストが印刷される。その後、トランジスタ１は基板
９の所定箇所に載置され、この状態でリフローされる。
この結果、トランジスタ１のリード３は半田１４によっ
て配線層１５に電気的に接続される。このリフローの際
、溶けた半田が表面張力によって盛り上がっても、パン
ケージ２のリード３に対応する実装面４の周縁部分は、
切り掛かれていることから、拡がった半田は、少なくと
もパッケージ２の底（実装面４）には浸入するようなこ
とはなく、半田によるトランジスタｌの浮き上がりに派
生するトランジスタ１の固定姿勢の変動は発生しなくな
る。な才？、この実施例では、基板９にトランジスタｌ
のみが固定された状態を示しであるが、他のチップ型電
子部品も同様に同時に固定することができる。
て配線層１５に電気的に接続される。このリフローの際
、溶けた半田が表面張力によって盛り上がっても、パン
ケージ２のリード３に対応する実装面４の周縁部分は、
切り掛かれていることから、拡がった半田は、少なくと
もパッケージ２の底（実装面４）には浸入するようなこ
とはなく、半田によるトランジスタｌの浮き上がりに派
生するトランジスタ１の固定姿勢の変動は発生しなくな
る。な才？、この実施例では、基板９にトランジスタｌ
のみが固定された状態を示しであるが、他のチップ型電
子部品も同様に同時に固定することができる。
このように、本実施例による１−ランジスタ１によれば
、半田リフロ一方法または接着剤仮止めハンダ浸漬法の
何れの方法でも確実にかつ高歩留りで実装できる。
、半田リフロ一方法または接着剤仮止めハンダ浸漬法の
何れの方法でも確実にかつ高歩留りで実装できる。
■１本発明のトランジスタ１は、パッケージ２の実装面
４とリード３の実装面とが一致し、他のチップ型電子部
品と同様の実装条件となっていることから、接着剤仮止
めハンダ浸漬法によって実装する場合、基板９にあらか
じめ設けられる接着剤１３はスクリーン印刷等によって
均一の厚さに形成されても、チップ型電子部品と同様に
確実に実装することができるという効果が得られる。
４とリード３の実装面とが一致し、他のチップ型電子部
品と同様の実装条件となっていることから、接着剤仮止
めハンダ浸漬法によって実装する場合、基板９にあらか
じめ設けられる接着剤１３はスクリーン印刷等によって
均一の厚さに形成されても、チップ型電子部品と同様に
確実に実装することができるという効果が得られる。
２、本発明のトランジスタ１はパッケージ２のリード３
に対応する実装面４側の周縁が切り掛かれていることか
ら、半田リフロ一方法によって実装が行われても、１ｎ
けた半田によって浮きあがるようなことはないため、実
装姿勢が変動するようなこともなく、実装の（ａ頼性が
高くなるとともに。
に対応する実装面４側の周縁が切り掛かれていることか
ら、半田リフロ一方法によって実装が行われても、１ｎ
けた半田によって浮きあがるようなことはないため、実
装姿勢が変動するようなこともなく、実装の（ａ頼性が
高くなるとともに。
歩留りも向上するという効果が得られる。
３、上記１および２から本発明の１〜ランジスタ１は、
各種の面実装方法による実装が可能となり、実装設計の
白山度が高くなり、汎用性に富むという相乗効果が得ら
れる。
各種の面実装方法による実装が可能となり、実装設計の
白山度が高くなり、汎用性に富むという相乗効果が得ら
れる。
以上本発明者によってなされた発明を実施例に括づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば第４図に示され
るように、１ヘランジスタｌのパッケージ２の実装面４
は蒲鉾状の円弧状として、半田リフロ一時の溶けた半田
のパッケージ２底への浸入を防止するようにしても、前
記実施例と同様な効果が得られる。また１本発明は、パ
ッケージはレジン以外のセラミック等の他の材質による
ものでも同様な効果が得られる。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば第４図に示され
るように、１ヘランジスタｌのパッケージ２の実装面４
は蒲鉾状の円弧状として、半田リフロ一時の溶けた半田
のパッケージ２底への浸入を防止するようにしても、前
記実施例と同様な効果が得られる。また１本発明は、パ
ッケージはレジン以外のセラミック等の他の材質による
ものでも同様な効果が得られる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるトランジスタの面実
装技術に適用した場合について説明したが、それに限定
さオしるものではなく、ＩＣ１たとえば、直り体のパッ
ケージの四周面から多数のリードを突出させるＩＣ等の
面実装技術などに適用できる。
をその背景となった利用分野であるトランジスタの面実
装技術に適用した場合について説明したが、それに限定
さオしるものではなく、ＩＣ１たとえば、直り体のパッ
ケージの四周面から多数のリードを突出させるＩＣ等の
面実装技術などに適用できる。
本発明は少なくとも面実装４１η造の電子部品の実装技
術には適用できる。
術には適用できる。
第１図は本発明の一実施例による小型のトランジスタを
示す斜視図、 第２図は直じく実装状態を示す一部を断面とした断面図
、 第３図は同じく他の実装状態を示す一部を断面とした断
面図。 第４図は本発明の他の実施例による小型のトランジスタ
を示す斜視図である。 ｌ・・・トランジスタ、２・・・パッケージ、３・・・
リード、４・・・実装面、５・・・固定部、６・・・半
導体素子（チップ）、７・・・ワイヤ、８・・・傾斜面
、９・・・基板。 １０・・・コンデンサ、１１・・・本体、１２・・・ｆ
ｆｉ？！、１３・・・接着剤、１４・・・半田、１５・
・・配線層。 第 １ 図 、り 第 ２ 図 第 ３ 図 第 ４ 図
示す斜視図、 第２図は直じく実装状態を示す一部を断面とした断面図
、 第３図は同じく他の実装状態を示す一部を断面とした断
面図。 第４図は本発明の他の実施例による小型のトランジスタ
を示す斜視図である。 ｌ・・・トランジスタ、２・・・パッケージ、３・・・
リード、４・・・実装面、５・・・固定部、６・・・半
導体素子（チップ）、７・・・ワイヤ、８・・・傾斜面
、９・・・基板。 １０・・・コンデンサ、１１・・・本体、１２・・・ｆ
ｆｉ？！、１３・・・接着剤、１４・・・半田、１５・
・・配線層。 第 １ 図 、り 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- １、パッケージの周面からリードを突出させてなる電子
部品であって、少なくともリードが突出する前記パッケ
ージ周面の実装側周縁部分はパッケージの実装面および
周面よりも内側に引っ込んでいることを特徴とする電子
部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164977A JPS6143458A (ja) | 1984-08-08 | 1984-08-08 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164977A JPS6143458A (ja) | 1984-08-08 | 1984-08-08 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6143458A true JPS6143458A (ja) | 1986-03-03 |
Family
ID=15803484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164977A Pending JPS6143458A (ja) | 1984-08-08 | 1984-08-08 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143458A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128042A (en) * | 1979-03-27 | 1980-10-03 | Toray Industries | Miled like cloth and production |
| JPH01104044U (ja) * | 1987-12-25 | 1989-07-13 | ||
| JP2005347503A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 電子部品 |
-
1984
- 1984-08-08 JP JP59164977A patent/JPS6143458A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128042A (en) * | 1979-03-27 | 1980-10-03 | Toray Industries | Miled like cloth and production |
| JPH01104044U (ja) * | 1987-12-25 | 1989-07-13 | ||
| JP2005347503A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6143458A (ja) | 電子部品 | |
| JP2988603B2 (ja) | 半導体パッケージ | |
| JPS6175553A (ja) | 電子部品 | |
| WO1987004008A1 (en) | Lead finishing for a surface mount package | |
| JPH0458189B2 (ja) | ||
| JPS60109295A (ja) | 実装基板およびそれを用いた実装体 | |
| JP2001102738A (ja) | 電子部品実装半田付け方法 | |
| JPS635248Y2 (ja) | ||
| JPH0447949Y2 (ja) | ||
| JPH0593073U (ja) | プリント基板実装構造 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPS6236316Y2 (ja) | ||
| JPH11236091A (ja) | 電子部品をテープ状に包装する方法及びそのテープ状包装体の構造 | |
| JPS62136096A (ja) | チツプ実装用基板 | |
| JPH05218218A (ja) | 電子部品パッケージおよびその実装方法 | |
| JPH084696Y2 (ja) | 混成集積回路 | |
| JPS6123391A (ja) | チツプ状回路部品の取付装置 | |
| JPH06105835B2 (ja) | 高密度実装モジュールの製造方法 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JPH0714941A (ja) | 半導体装置 | |
| JPH09326545A (ja) | 表面実装部品を実装したプリント配線板、プリント配線基板およびチップ型表面実装部品 | |
| JPS62166552A (ja) | 電子部品のパツケ−ジ構造 | |
| JPS61152096A (ja) | 電子部品の実装方法 | |
| JPH0576029U (ja) | 電子部品 | |
| JPH10199908A (ja) | 半導体装置およびその製造方法 |