JPH0719857B2 - 半導体搭載用基板 - Google Patents
半導体搭載用基板Info
- Publication number
- JPH0719857B2 JPH0719857B2 JP61101571A JP10157186A JPH0719857B2 JP H0719857 B2 JPH0719857 B2 JP H0719857B2 JP 61101571 A JP61101571 A JP 61101571A JP 10157186 A JP10157186 A JP 10157186A JP H0719857 B2 JPH0719857 B2 JP H0719857B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- solder
- semiconductor mounting
- conductor pin
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、各種の所謂半導体素子、或は半導体チップを
搭載するために用いられる半導体搭載用基板に関するも
のである。
搭載するために用いられる半導体搭載用基板に関するも
のである。
（従来の技術） 一般に導体ピンを有する半導体搭載用基板としては、ピ
ングリッドアレイ型半導体搭載用基板があり、セラミッ
ク基板を基材として用いている。しかしながら、基材と
してセラミック基板を用いる半導体搭載用基板は、セラ
ミック自身が高価であり、耐衝撃性、曲げ性に劣るとい
う問題点を有していた。そこで、基材にセラミック基板
に代わるものとして、安価なプラスチック製のプリント
配線板を用いたピングリッドアレイ型半導体搭載用基板
が開発されている。
ングリッドアレイ型半導体搭載用基板があり、セラミッ
ク基板を基材として用いている。しかしながら、基材と
してセラミック基板を用いる半導体搭載用基板は、セラ
ミック自身が高価であり、耐衝撃性、曲げ性に劣るとい
う問題点を有していた。そこで、基材にセラミック基板
に代わるものとして、安価なプラスチック製のプリント
配線板を用いたピングリッドアレイ型半導体搭載用基板
が開発されている。
この半導体搭載用基板には、半導体素子搭載部と導体回
路とスルーホールが形成されており、更にこのスルーホ
ールに嵌合された導体ピンが設けられている。また、こ
の半導体搭載用基板に搭載される半導体素子は搭載部に
実装後、ワイヤーボンディング等により導体回路に結線
される。従って、半導体素子からの電気信号は、基板部
とスールーホールに嵌合された導体ピンにより、効率よ
く外部へ出力されなければならない。更に、この導体ピ
ンは、外部接続端子として、マザーボードに形成された
実装用スルーホールに固定されることにより、半導体搭
載用基板とマザーボードに形成された回路とを電気的に
接続する。
路とスルーホールが形成されており、更にこのスルーホ
ールに嵌合された導体ピンが設けられている。また、こ
の半導体搭載用基板に搭載される半導体素子は搭載部に
実装後、ワイヤーボンディング等により導体回路に結線
される。従って、半導体素子からの電気信号は、基板部
とスールーホールに嵌合された導体ピンにより、効率よ
く外部へ出力されなければならない。更に、この導体ピ
ンは、外部接続端子として、マザーボードに形成された
実装用スルーホールに固定されることにより、半導体搭
載用基板とマザーボードに形成された回路とを電気的に
接続する。
一方、導体ピンは外部出力端子として実装時の信頼性が
高くなければならないために、半導体搭載用基板との十
分な接合強度を必要とし、かつ半導体搭載用基板のスル
ーホールと導体ピンの嵌合部は、電気的にも確実に接合
されていなければならない。従って、導体ピンと基板の
スルーホールの嵌合部とをハンダ付けする場合があり、
この場合スルーホール内の嵌合部には、ハンダが充填さ
れて導体ピンと嵌合部とが完全に一体化されていなけれ
ばならない。
高くなければならないために、半導体搭載用基板との十
分な接合強度を必要とし、かつ半導体搭載用基板のスル
ーホールと導体ピンの嵌合部は、電気的にも確実に接合
されていなければならない。従って、導体ピンと基板の
スルーホールの嵌合部とをハンダ付けする場合があり、
この場合スルーホール内の嵌合部には、ハンダが充填さ
れて導体ピンと嵌合部とが完全に一体化されていなけれ
ばならない。
このような必要上、従来第８図及び第９図に示すよう
に、嵌合部（51）及び嵌合部（51）に近接した部分に、
その径がスルーホール（61）の内径より大きくかつ開口
ランド（62）の外径より小さい略円形の鍔（52）を有し
た導体ピン（50）を、プリント配線板（60）に形成した
スルーホール（61）に嵌合し、導体ピン（50）の脚部
（53）側より溶融ハンダに浸漬してスルーホール内にハ
ンダを浸透させることにより接合した半導体搭載用基板
（80）が知られている。
に、嵌合部（51）及び嵌合部（51）に近接した部分に、
その径がスルーホール（61）の内径より大きくかつ開口
ランド（62）の外径より小さい略円形の鍔（52）を有し
た導体ピン（50）を、プリント配線板（60）に形成した
スルーホール（61）に嵌合し、導体ピン（50）の脚部
（53）側より溶融ハンダに浸漬してスルーホール内にハ
ンダを浸透させることにより接合した半導体搭載用基板
（80）が知られている。
（発明が解決しようとする問題点） しかしながら、各導体ピン（50）の嵌合部（51）に近接
した部分に、その径がスルーホール（61）の内径より大
きい略円形の鍔（52）を設け、その導体ピン（50）をプ
リント配線板（60）に形成したスルーホール（61）に嵌
合するようにした従来の半導体搭載用基板（80）には、
次のような問題点があった。
した部分に、その径がスルーホール（61）の内径より大
きい略円形の鍔（52）を設け、その導体ピン（50）をプ
リント配線板（60）に形成したスルーホール（61）に嵌
合するようにした従来の半導体搭載用基板（80）には、
次のような問題点があった。
導体ピン（50）は、嵌合部（51）に近接した部分に設け
られる略円形の鍔（52）により、プリント配線板（60）
に確実に支持されており、また外部接続端子としての長
さを規定している。しかし、この略円形の鍔（52）によ
って、プリント配線板（60）に形成されているスルーホ
ール（61）の導体ピン（50）側が、密閉に近い状態にな
ってしまう。従って、導体ピン（50）とスルーホール
（61）を電気的及び機械的に強固な接合とするために、
導体ピン（50）の脚部（53）側より半導体搭載用基板
（80）を溶融ハンダに浸漬した場合、ハンダ浸漬前に導
体ピン側に塗布したフラックス中の溶剤がガス化してガ
ス溜りを生じ、このガス溜りによってハンダ（70）がス
ルーホール（61）内に容易に浸透することができないた
め、導体ピン（50）とスルーホール（61）との電気的接
合は完全なものとはならず、また接合強度の向上も認め
られないのである。
られる略円形の鍔（52）により、プリント配線板（60）
に確実に支持されており、また外部接続端子としての長
さを規定している。しかし、この略円形の鍔（52）によ
って、プリント配線板（60）に形成されているスルーホ
ール（61）の導体ピン（50）側が、密閉に近い状態にな
ってしまう。従って、導体ピン（50）とスルーホール
（61）を電気的及び機械的に強固な接合とするために、
導体ピン（50）の脚部（53）側より半導体搭載用基板
（80）を溶融ハンダに浸漬した場合、ハンダ浸漬前に導
体ピン側に塗布したフラックス中の溶剤がガス化してガ
ス溜りを生じ、このガス溜りによってハンダ（70）がス
ルーホール（61）内に容易に浸透することができないた
め、導体ピン（50）とスルーホール（61）との電気的接
合は完全なものとはならず、また接合強度の向上も認め
られないのである。
導体ピン（50）とスルーホール（61）の電気的接合及び
機械的接合を確実なものとするためには、半導体搭載用
基板（80）の溶融ハンダ浸漬時間を長くしなければなら
なくなり、この際の熱により半導体搭載用基板（80）が
ダメージを受けてしまうばかりか、溶融ハンダ浸漬時間
を長くしても、導体ピン（50）とスルーホール（61）の
接合が確実なものとならない場合があるという欠点を有
していた。
機械的接合を確実なものとするためには、半導体搭載用
基板（80）の溶融ハンダ浸漬時間を長くしなければなら
なくなり、この際の熱により半導体搭載用基板（80）が
ダメージを受けてしまうばかりか、溶融ハンダ浸漬時間
を長くしても、導体ピン（50）とスルーホール（61）の
接合が確実なものとならない場合があるという欠点を有
していた。
本発明は以上のような実状に鑑みてなされたもので、そ
の目的とするところは、導体ピンの脚部側を溶融ハンダ
に浸漬して鍔側からスルーホール内にハンダを浸透させ
ると共にハンダで鍔全体を脚部側から覆うことにより、
導体ピン（50）とこれが嵌合されるスルーホール（61）
との電気的接合及び機械的接合が確実になされた、ピン
グリッドアレイ型半導体搭載用基板のような導体ピンを
有する半導体搭載用基板を提供することにある。
の目的とするところは、導体ピンの脚部側を溶融ハンダ
に浸漬して鍔側からスルーホール内にハンダを浸透させ
ると共にハンダで鍔全体を脚部側から覆うことにより、
導体ピン（50）とこれが嵌合されるスルーホール（61）
との電気的接合及び機械的接合が確実になされた、ピン
グリッドアレイ型半導体搭載用基板のような導体ピンを
有する半導体搭載用基板を提供することにある。
（問題点を解決するための手段） 以上の問題点を解決するために、本発明が採った手段
は、 「導体部を有するプリント配線板（20）に設けたスルー
ホール（21）に嵌合される嵌合部（11）を有すると共
に、該嵌合部（11）とこの嵌合部（11）よりも下方に延
伸形成した脚部（13）との間に設けられて前記プリント
配線板（20）に当接する鍔（12）を有する導体ピン（1
0）を備え、 この導体ピン（10）の脚部（13）側を溶融ハンダに浸漬
して前記鍔（12）側から前記スルーホール（20）内にハ
ンダ（30）を浸透させることにより、当該ハンダ（30）
が前記鍔（12）の下方からその全体を覆うと共に前記嵌
合部（11）と前記スルーホール（21）とを一体的に固定
してなる半導体搭載用基板（40）であって、 前記導体ピン（10）の鍔（12）は前記スルーホール（2
0）の内径よりも大きく、かつ該スルーホール（20）の
開口ランド（22）の外径よりも小さく形成されていると
共に、前記基板（40）と接触する側には当該基板（40）
と当該鍔（12）との間に前記ハンダ（30）が浸透するた
めの一定の隙間を形成する凸部（31）が設けられている
ことを特徴とする半導体搭載用基板（40）」である。
は、 「導体部を有するプリント配線板（20）に設けたスルー
ホール（21）に嵌合される嵌合部（11）を有すると共
に、該嵌合部（11）とこの嵌合部（11）よりも下方に延
伸形成した脚部（13）との間に設けられて前記プリント
配線板（20）に当接する鍔（12）を有する導体ピン（1
0）を備え、 この導体ピン（10）の脚部（13）側を溶融ハンダに浸漬
して前記鍔（12）側から前記スルーホール（20）内にハ
ンダ（30）を浸透させることにより、当該ハンダ（30）
が前記鍔（12）の下方からその全体を覆うと共に前記嵌
合部（11）と前記スルーホール（21）とを一体的に固定
してなる半導体搭載用基板（40）であって、 前記導体ピン（10）の鍔（12）は前記スルーホール（2
0）の内径よりも大きく、かつ該スルーホール（20）の
開口ランド（22）の外径よりも小さく形成されていると
共に、前記基板（40）と接触する側には当該基板（40）
と当該鍔（12）との間に前記ハンダ（30）が浸透するた
めの一定の隙間を形成する凸部（31）が設けられている
ことを特徴とする半導体搭載用基板（40）」である。
（発明の作用） 上記ような手段を講じた本発明に係る半導体搭載用基板
（40）にあっては、導体ピン（10）とスルーホール（2
1）の接合は、導体ピン（10）をスルーホール（21）に
嵌合した半導体搭載用基板（40）を導体ピン（10）の脚
部（13）側より溶融ハンダに浸漬することにより行なわ
れる。
（40）にあっては、導体ピン（10）とスルーホール（2
1）の接合は、導体ピン（10）をスルーホール（21）に
嵌合した半導体搭載用基板（40）を導体ピン（10）の脚
部（13）側より溶融ハンダに浸漬することにより行なわ
れる。
この際、導体ピン（10）の鍔（12）には、基板（40）と
接触する側に凸部（31）を設けて、基板（40）と鍔（1
2）との間に一定の隙間を形成することによって、溶融
ハンダ浸漬時に発生するフラックス中の溶剤分がガス化
することにより発生するガスを前記隙間に通して基板
（40）の上面に抜けさせ、又ハンダ（30）もスルーホー
ル（21）内にフラックスの残渣を残すことなく容易に浸
透し、より短時間でスルーホール（21）内がハンダで充
填される。従って、半導体搭載用基板（40）は、これを
溶融ハンダに浸漬する時間が短くてすんでいるので、こ
の浸透の際の熱によっては、当該半導体搭載用基板（4
0）はダメージを受けていないのである。
接触する側に凸部（31）を設けて、基板（40）と鍔（1
2）との間に一定の隙間を形成することによって、溶融
ハンダ浸漬時に発生するフラックス中の溶剤分がガス化
することにより発生するガスを前記隙間に通して基板
（40）の上面に抜けさせ、又ハンダ（30）もスルーホー
ル（21）内にフラックスの残渣を残すことなく容易に浸
透し、より短時間でスルーホール（21）内がハンダで充
填される。従って、半導体搭載用基板（40）は、これを
溶融ハンダに浸漬する時間が短くてすんでいるので、こ
の浸透の際の熱によっては、当該半導体搭載用基板（4
0）はダメージを受けていないのである。
また、この半導体搭載用基板（40）は、そのスルーホー
ル（21）と導体ピン（10）の嵌合部（11）間にハンダ
（30）が確実に充填され、かつ当該ハンダ（30）が鍔
（12）の下方からその全体を覆うため、その機械的接合
が確実となっているだけでなく、スルーホール（21）と
導体ピン（10）との電気的接合も完全なものとなってい
る。
ル（21）と導体ピン（10）の嵌合部（11）間にハンダ
（30）が確実に充填され、かつ当該ハンダ（30）が鍔
（12）の下方からその全体を覆うため、その機械的接合
が確実となっているだけでなく、スルーホール（21）と
導体ピン（10）との電気的接合も完全なものとなってい
る。
さらに、導体ピン（10）の鍔（12）はスルーホール（2
1）の内径よりも大きく、かつ該スルーホール（21）の
開口ランド（22）の外径よりも小さく形成されているた
め、第２図等に示すようにハンダ（30）は開口ランド
（22）の外径全体まで大きく広がって鍔（12）の下方か
らその全体を覆い、鍔（12）の全体を覆ったハンダ（3
0）はその上方が鍔（12）よりも大きい径の開口ランド
（22）に接合されることになり、これにより鍔（12）お
よび導体ピン（10）自体が基板に強固に固定されるので
ある。
1）の内径よりも大きく、かつ該スルーホール（21）の
開口ランド（22）の外径よりも小さく形成されているた
め、第２図等に示すようにハンダ（30）は開口ランド
（22）の外径全体まで大きく広がって鍔（12）の下方か
らその全体を覆い、鍔（12）の全体を覆ったハンダ（3
0）はその上方が鍔（12）よりも大きい径の開口ランド
（22）に接合されることになり、これにより鍔（12）お
よび導体ピン（10）自体が基板に強固に固定されるので
ある。
（実施例） 以下に本発明を、図面に示した実施例に従って、詳細に
説明する。
説明する。
第１図には、本発明に係る半導体搭載用基板（40）の一
実施例を示す斜視図が、第２図には、第１図のII-II線
に沿ってみた部分拡大縦断面図が、そして第３図には、
第２図の部分拡大上面図が示してある。この半導体搭載
用基板（40）にあっては、プリント配線板（20）に形成
されるスルーホール（21）に導体ピン（10）が嵌合部
（11）によって嵌合されており、この導体ピン（10）と
スルーホール（21）の電気的接合は、半導体搭載用基板
（40）を導体ピン（10）の脚部（13）側より溶融ハンダ
に浸漬することによってなされている。
実施例を示す斜視図が、第２図には、第１図のII-II線
に沿ってみた部分拡大縦断面図が、そして第３図には、
第２図の部分拡大上面図が示してある。この半導体搭載
用基板（40）にあっては、プリント配線板（20）に形成
されるスルーホール（21）に導体ピン（10）が嵌合部
（11）によって嵌合されており、この導体ピン（10）と
スルーホール（21）の電気的接合は、半導体搭載用基板
（40）を導体ピン（10）の脚部（13）側より溶融ハンダ
に浸漬することによってなされている。
また各導体ピン（10）にあっては、その嵌合部（11）と
この嵌合部（11）よりも下方に延伸形成した脚部（13）
との間にプリント配線板（20）に当接する鍔（12）を有
している。この鍔（12）は、スルーホール（21）の内径
よりも大きく、かつスルーホール（21）の開口ランド
（22）の外径よりも小さな略円形状に形成されており、
その裏面には基板（40）と鍔（12）の間に一定の隙間を
設ける目的で凸部（31）が形成されている。従って、導
体ピン（10）をスルーホール（21）に嵌合した半導体搭
載用基板（40）を導体ピン（10）の脚部（13）側より溶
融ハンダに浸漬すると、前記隙間よりハンダ（30）が浸
透し、このハンダ（30）でスルーホール（21）内が充填
される。このようにして、導体ピン（10）とスルーホー
ル（21）は、電気的に接合されているのである。また、
これらの作業は非常に短時間でなされ、ハンダ浸漬時の
熱により、半導体搭載用基板（40）がダメージを受け
ず、確実にハンダ（30）をスルーホール（21）内に充填
させることができる。さらに、ハンダ浸漬時には溶融し
たハンダ（30）が開口ランド（22）の外径全体まで大き
く広がって鍔（12）の下方からその全体を覆うため、鍔
（12）および導体ピン（10）自体を基板に強固に固定で
きるのである。
この嵌合部（11）よりも下方に延伸形成した脚部（13）
との間にプリント配線板（20）に当接する鍔（12）を有
している。この鍔（12）は、スルーホール（21）の内径
よりも大きく、かつスルーホール（21）の開口ランド
（22）の外径よりも小さな略円形状に形成されており、
その裏面には基板（40）と鍔（12）の間に一定の隙間を
設ける目的で凸部（31）が形成されている。従って、導
体ピン（10）をスルーホール（21）に嵌合した半導体搭
載用基板（40）を導体ピン（10）の脚部（13）側より溶
融ハンダに浸漬すると、前記隙間よりハンダ（30）が浸
透し、このハンダ（30）でスルーホール（21）内が充填
される。このようにして、導体ピン（10）とスルーホー
ル（21）は、電気的に接合されているのである。また、
これらの作業は非常に短時間でなされ、ハンダ浸漬時の
熱により、半導体搭載用基板（40）がダメージを受け
ず、確実にハンダ（30）をスルーホール（21）内に充填
させることができる。さらに、ハンダ浸漬時には溶融し
たハンダ（30）が開口ランド（22）の外径全体まで大き
く広がって鍔（12）の下方からその全体を覆うため、鍔
（12）および導体ピン（10）自体を基板に強固に固定で
きるのである。
なお、本実施例では、半導体搭載用基板（40）の導体ピ
ン（10）の内、四隅の導体ピン（10）の脚部（13）に
は、前述した鍔（12）の下部に別の鍔（14）を有してい
る。
ン（10）の内、四隅の導体ピン（10）の脚部（13）に
は、前述した鍔（12）の下部に別の鍔（14）を有してい
る。
また、本発明に係る半導体搭載用基板（40）の有する導
体ピン（10）の鍔（13）の凸部（31）の形状として、第
２図及び第３図の他に、第４図及び第４図の部分拡大上
面図として第５図、或いは第６図及び第６図の部分拡大
上面図として第７図を示す。さらに基板（40）と鍔（1
2）の間に一定の隙間を設けられるものであれば、上記
以外のどんな形状であってもよい。
体ピン（10）の鍔（13）の凸部（31）の形状として、第
２図及び第３図の他に、第４図及び第４図の部分拡大上
面図として第５図、或いは第６図及び第６図の部分拡大
上面図として第７図を示す。さらに基板（40）と鍔（1
2）の間に一定の隙間を設けられるものであれば、上記
以外のどんな形状であってもよい。
（発明の効果） 以上に説明したように、本発明に係る半導体搭載用基板
（40）は、導体ピンに設けられた鍔（12）及び凸部（3
1）によって各導体ピン（10）が基板（40）にしっかり
支持されることは勿論、導体ピン（10）とスルーホール
（21）を電気的に接合するために、半導体搭載用基板
（40）を導体ピン（10）の脚部（13）側より溶融ハンダ
に浸漬した時、凸部（31）により形成された隙間から容
易にハンダ（30）がスルーホール（21）内に浸漬し、こ
のハンダ（30）により短時間にスルーホール（21）内が
充填されると共に、ハンダ（30）が鍔（12）全体を覆う
ことになる。
（40）は、導体ピンに設けられた鍔（12）及び凸部（3
1）によって各導体ピン（10）が基板（40）にしっかり
支持されることは勿論、導体ピン（10）とスルーホール
（21）を電気的に接合するために、半導体搭載用基板
（40）を導体ピン（10）の脚部（13）側より溶融ハンダ
に浸漬した時、凸部（31）により形成された隙間から容
易にハンダ（30）がスルーホール（21）内に浸漬し、こ
のハンダ（30）により短時間にスルーホール（21）内が
充填されると共に、ハンダ（30）が鍔（12）全体を覆う
ことになる。
従って、本発明によれば、溶融ハンダ浸漬時の熱による
ダメージも少なく、スルーホール（21）内にフラックス
の残渣も残らず、かつ電気的及び機械的に優れた接合状
態である信頼性の高い半導体搭載用基板（40）を提供で
きるという効果を奏する。
ダメージも少なく、スルーホール（21）内にフラックス
の残渣も残らず、かつ電気的及び機械的に優れた接合状
態である信頼性の高い半導体搭載用基板（40）を提供で
きるという効果を奏する。
第１図は本発明に係る半導体搭載用基板の一実施例を示
す斜視図、第２図は第１図のII-II線に沿ってみた部分
拡大縦断面図、第３図は第２図の部分拡大上面図、第４
図は本発明に係る半導体搭載用基板の別の実施例を示す
部分拡大縦断面図、第５図は第４図の部分拡大上面図、
第６図は本発明に係る半導体搭載用基板の更に別の実施
例を示す部分拡大縦断面図、第７図は第６図の部分拡大
上面図である。 また、第８図は及び第９図は従来の例を示す図であっ
て、第８図はその部分拡大縦断面図、第９図は第８図の
部分拡大上面図である。 符号の説明 10…導体ピン、11…嵌合部、12…鍔、13…脚部、14…別
の鍔、20…プリント配線板、21…スルーホール、22…開
口ランド、30…ハンダ、31…凸部、40…半導体搭載用基
板。
す斜視図、第２図は第１図のII-II線に沿ってみた部分
拡大縦断面図、第３図は第２図の部分拡大上面図、第４
図は本発明に係る半導体搭載用基板の別の実施例を示す
部分拡大縦断面図、第５図は第４図の部分拡大上面図、
第６図は本発明に係る半導体搭載用基板の更に別の実施
例を示す部分拡大縦断面図、第７図は第６図の部分拡大
上面図である。 また、第８図は及び第９図は従来の例を示す図であっ
て、第８図はその部分拡大縦断面図、第９図は第８図の
部分拡大上面図である。 符号の説明 10…導体ピン、11…嵌合部、12…鍔、13…脚部、14…別
の鍔、20…プリント配線板、21…スルーホール、22…開
口ランド、30…ハンダ、31…凸部、40…半導体搭載用基
板。
Claims (2)
- 【請求項１】導体部を有するプリント配線板に設けたス
ルーホールに嵌合される嵌合部を有すると共に、該嵌合
部とこの嵌合部よりも下方に延伸形成した脚部との間に
設けられて前記プリント配線板に当接する鍔を有する導
体ピンを備え、 この導体ピンの脚部側を溶融ハンダに浸漬して前記鍔側
から前記スルーホール内にハンダを浸透させることによ
り、当該ハンダが前記鍔の下方からその全体を覆うと共
に前記嵌合部と前記スルーホールとを一体的に固定して
なる半導体搭載用基板であって、 前記導体ピンの鍔は前記スルーホールの内径よりも大き
く、かつ該スルーホールの開口ランドの外径よりも小さ
く形成されていると共に、前記基板と接触する側には当
該基板と当該鍔との間に前記ハンダが浸透するための一
定の隙間を形成する凸部が設けられていることを特徴と
する半導体搭載用基板。 - 【請求項２】前記スルーホールに嵌合された導体ピンの
いくつかが、前記鍔の下部に別の鍔を有する導体ピンで
あることを特徴とする特許請求の範囲第１項に記載の半
導体搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61101571A JPH0719857B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61101571A JPH0719857B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62257755A JPS62257755A (ja) | 1987-11-10 |
| JPH0719857B2 true JPH0719857B2 (ja) | 1995-03-06 |
Family
ID=14304089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61101571A Expired - Lifetime JPH0719857B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719857B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2542403Y2 (ja) * | 1991-03-02 | 1997-07-30 | 株式会社堀場製作所 | 赤外線検出器 |
| JP2018181696A (ja) * | 2017-04-18 | 2018-11-15 | 株式会社フジクラ | 同軸コネクタ |
| JP2023005501A (ja) * | 2021-06-29 | 2023-01-18 | 新光電気工業株式会社 | 半導体パッケージ用ステム、半導体パッケージ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48104072A (ja) * | 1972-04-14 | 1973-12-26 | ||
| JPS5346558U (ja) * | 1976-09-24 | 1978-04-20 | ||
| JPS5970352U (ja) * | 1982-10-28 | 1984-05-12 | 京セラ株式会社 | プラグイン型半導体パツケ−ジ |
| JPS6095944A (ja) * | 1983-10-31 | 1985-05-29 | Ibiden Co Ltd | プラグインパツケ−ジとその製造方法 |
| JPS60140374U (ja) * | 1984-02-28 | 1985-09-17 | 住友電気工業株式会社 | コネクタ端子 |
| JPS614456U (ja) * | 1984-06-13 | 1986-01-11 | イビデン株式会社 | プラグインパツケ−ジ基板 |
| JPS617692A (ja) * | 1984-06-21 | 1986-01-14 | イビデン株式会社 | 導体ピンの固着方法および導体ピン固着のプリント配線板 |
-
1986
- 1986-04-30 JP JP61101571A patent/JPH0719857B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62257755A (ja) | 1987-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371912A (en) | Method of mounting interrelated components | |
| US6734557B2 (en) | Semiconductor device | |
| CA1266725A (en) | Integrated circuit chips mounting and packaging assembly | |
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| JPH07153907A (ja) | 電力用半導体モジュール | |
| KR100271639B1 (ko) | 적층형 반도체패키지 및 그 제조방법 및 그 적층방법 | |
| JPS62202548A (ja) | 半導体装置 | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| KR19990069447A (ko) | 반도체 패키지와 그 제조방법 | |
| JPH0719857B2 (ja) | 半導体搭載用基板 | |
| JP3258428B2 (ja) | 複合半導体装置の製造方法 | |
| JPH0719856B2 (ja) | 半導体搭載用基板 | |
| JPH0777253B2 (ja) | 半導体搭載用基板 | |
| JPH0513963A (ja) | 電子部品搭載用基板 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JP2673580B2 (ja) | 電子部品搭載用基板 | |
| JPH0810201Y2 (ja) | 半導体装置用パッケージ | |
| JPS594061A (ja) | 半導体装置 | |
| KR101922873B1 (ko) | 전자 소자 모듈 제조 방법 | |
| JP2709840B2 (ja) | 電子部品搭載用基板 | |
| JP2699557B2 (ja) | Ｔａｂ形式半導体装置の製造方法 | |
| JPH06224238A (ja) | 半導体装置 | |
| JPS6042617B2 (ja) | 半導体装置 | |
| JPS61120430A (ja) | Ｉｃ基板の封止法 | |
| JPS63110758A (ja) | 半導体搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |