CN115360176B - 一种多层封装传输结构 - Google Patents
一种多层封装传输结构 Download PDFInfo
- Publication number
- CN115360176B CN115360176B CN202210965292.7A CN202210965292A CN115360176B CN 115360176 B CN115360176 B CN 115360176B CN 202210965292 A CN202210965292 A CN 202210965292A CN 115360176 B CN115360176 B CN 115360176B
- Authority
- CN
- China
- Prior art keywords
- parasitic
- mechanical
- micropores
- diameter
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 27
- 238000004806 packaging method and process Methods 0.000 title abstract description 8
- 230000003071 parasitic effect Effects 0.000 claims abstract description 57
- 229910000679 solder Inorganic materials 0.000 claims abstract description 15
- 230000035699 permeability Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 2
- 238000003780 insertion Methods 0.000 description 8
- 230000037431 insertion Effects 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
Abstract
本发明涉及一种多层封装传输结构，包括：第一寄生单元、第二寄生单元、两个焊锡球和两个机械孔；所述两个焊锡球上连接有第一寄生单元；所述第一寄生单元通过所述两个机械孔与所述第二寄生单元相连，所述第一寄生单元与所述第二寄生单元形成层堆叠形式。本发明能够改善传输信号质量。
Description
技术领域
本发明涉及集成电路封装技术领域，特别是涉及一种多层封装传输结构。
背景技术
通信、数据中心等发展，对芯片高速互联能力需求不断提升。在应用中对差分线互联速率要求也在快速提升。为满足不断提升的差分线速率需求，需要不断增大传输结构的频率带宽。集成电路封装的作用之一为：提供一个传输通道将硅片上的信号传输至PCB上。芯片封装上传输通道的频率带宽及插损、回损指标成为互联速率提升的重要需求指标之一。传统的典型封装是将不同的芯片或功能器件置于同一块基板上，之间的信号连接通过引线键合，但是这种方式已经不能满足现有的差分线速率需求。
发明内容
本发明所要解决的技术问题是提供一种多层封装传输结构，能够改善传输信号质量。
本发明解决其技术问题所采用的技术方案是：提供一种多层封装传输结构，包括：第一寄生单元、第二寄生单元、两个焊锡球和两个机械孔；所述两个焊锡球上连接有第一寄生单元；所述第一寄生单元通过所述两个机械孔与所述第二寄生单元相连，所述第一寄生单元与所述第二寄生单元形成层堆叠形式。
所述第一寄生单元包括两个第一微孔、两条寄生线和两个第一连接片；所述两条寄生线的一端分别与对应的所述两个焊锡球相连，另一端分别与对应的两个所述微孔相连，所述微孔通过各自的第一连接片分别与对应的所述两个机械孔的底端相连。
所述两个第一微孔的间距和直径比通过计算得到，其中，M1为两个第一微孔的间距，D1为第一微孔的直径，H3为所述机械孔的高度，H1为所述第一微孔的高度，M3为两个机械孔的间距，D3为机械孔的直径。
所述寄生线的长度通过计算得到，其中，L1为寄生线的长度，ε0为真空介电常数，μ0为真空磁导率，Z0为目标差分阻抗，H0为所述焊锡球的高度，D0为所述焊锡球的投影直径，B1为寄生线的厚度，W1为寄生线的宽度。
所述第二寄生单元包括两个第二微孔和两个第二连接片；所述两个第二微孔通过各自的第二连接片分别与对应的所述两个机械孔的顶端相连。
所述两个第二微孔的间距由所述两个机械孔的间距和直径比通过其中，M2为两个第二微孔的间距，D2为第二微孔的直径，H3为所述机械孔的高度，H2为所述第二微孔的高度，M3为两个机械孔的间距，D3为机械孔的直径。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明使封装上传输通道具有更大的频率带宽以及更优的插损、回损指标，进而提升通道支持的传输速率，改善传输信号质量。
附图说明
图1是本发明实施方式的结构示意图；
图2是本发明实施方式与现有传统方式的插损指标比较图；
图3是本发明实施方式与现有传统方式的回损损指标比较图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种多层封装传输结构，如图1所示，包括：第一寄生单元1、第二寄生单元2、两个焊锡球3和两个机械孔4；所述两个焊锡球3上连接有第一寄生单元1；所述第一寄生单元1通过所述两个机械孔4与所述第二寄生单元2相连，所述第一寄生单元1与所述第二寄生单元2形成层堆叠形式。
本实施方式中第一寄生单元1包括两个第一微孔11、两条寄生线12和两个第一连接片13；所述两条寄生线12的一端分别与对应的所述两个焊锡球3相连，另一端分别与对应的两个所述微孔11相连，所述微孔11通过各自的第一连接片13分别与对应的所述两个机械孔4的底端相连。
其中，两个第一微孔11的间距和直径比通过计算得到，其中，M1为两个第一微孔的间距，D1为第一微孔的直径，H3为所述机械孔的高度，H1为所述第一微孔的高度，M3为两个机械孔的间距，D3为机械孔的直径。
通过计算得到，其中，L1为寄生线的长度，ε0为真空介电常数，μ0为真空磁导率，Z0为目标差分阻抗，H0为所述焊锡球的高度，D0为所述焊锡球的投影直径，B1为寄生线的厚度，W1为寄生线的宽度。
所述第二寄生单元2包括两个第二微孔21和两个第二连接片22；所述两个第二微孔21通过各自的第二连接片22分别与对应的所述两个机械孔4的顶端相连。
所述两个第二微孔21的间距由所述两个机械孔4的间距和直径比通过其中，M2为两个第二微孔的间距，D2为第二微孔的直径，H3为所述机械孔的高度，H2为所述第二微孔的高度，M3为两个机械孔的间距，D3为机械孔的直径。
本实施方式的多层封装传输结构中各个参数如下：第一微孔间距M1为180um，第一微孔的直径D1为60um、寄生线的线宽W1为25um、寄生线的长度L1为620um、寄生线的铜厚B1为25um、第二微孔的间距M2为180um、第二微孔的直径D2为60um、机械孔的间距M3为450um、机械孔的直径D3为150um，机械孔高度H3为400um。如图2所示，使用上述参数的多层封装传输结构的插损指标始终优于现有传统传输结构的插损指标，特别是在1-15Ghz阶段，使用上述参数的多层封装传输结构的插损指标不高于0.2dB。如图3所示，使用上述参数的多层封装传输结构的回损指标始终优于现有传统传输结构的插损指标，特别是在1-15Ghz阶段，本实施方式的多层封装传输结构的回损指标相比于现有传统传输结构的插损指标始终高出10dB以上。
不难发现，本发明使封装上传输通道具有更大的频率带宽以及更优的插损、回损指标，进而提升通道支持的传输速率，改善传输信号质量。
Claims (4)
1.一种多层封装传输结构，其特征在于，包括：第一寄生单元、第二寄生单元、两个焊锡球和两个机械孔；所述两个焊锡球上连接有第一寄生单元；所述第一寄生单元通过所述两个机械孔与所述第二寄生单元相连，所述第一寄生单元与所述第二寄生单元形成层堆叠形式；所述第一寄生单元包括两个第一微孔、两条寄生线和两个第一连接片；所述两条寄生线的一端分别与对应的所述两个焊锡球相连，另一端分别与对应的两个所述微孔相连，所述微孔通过各自的第一连接片分别与对应的所述两个机械孔的底端相连；所述两个第一微孔的间距和直径比通过计算得到，其中，M1为两个第一微孔的间距，D1为第一微孔的直径，H3为所述机械孔的高度，H1为所述第一微孔的高度，M3为两个机械孔的间距，D3为机械孔的直径。
2.根据权利要求1所述的多层封装传输结构，其特征在于，所述寄生线的长度通过计算得到，其中，L1为寄生线的长度，ε0为真空介电常数，μ0为真空磁导率，Z0为目标差分阻抗，H0为所述焊锡球的高度，D0为所述焊锡球的投影直径，B1为寄生线的厚度，W1为寄生线的宽度。
3.根据权利要求1所述的多层封装传输结构，其特征在于，所述第二寄生单元包括两个第二微孔和两个第二连接片；所述两个第二微孔通过各自的第二连接片分别与对应的所述两个机械孔的顶端相连。
4.根据权利要求3所述的多层封装传输结构，其特征在于，所述两个第二微孔的间距由所述两个机械孔的间距和直径比通过其中，M2为两个第二微孔的间距，D2为第二微孔的直径，H3为所述机械孔的高度，H2为所述第二微孔的高度，M3为两个机械孔的间距，D3为机械孔的直径。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210965292.7A CN115360176B (zh) | 2022-08-12 | 2022-08-12 | 一种多层封装传输结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210965292.7A CN115360176B (zh) | 2022-08-12 | 2022-08-12 | 一种多层封装传输结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115360176A CN115360176A (zh) | 2022-11-18 |
| CN115360176B true CN115360176B (zh) | 2024-03-15 |
Family
ID=84001096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210965292.7A Active CN115360176B (zh) | 2022-08-12 | 2022-08-12 | 一种多层封装传输结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115360176B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101945537A (zh) * | 2009-07-10 | 2011-01-12 | 英华达(上海)电子有限公司 | 一种具有过孔结构的印刷电路板及其制造方法 |
| US10410984B1 (en) * | 2015-06-02 | 2019-09-10 | Sarcina Technology LLC | Package substrate differential impedance optimization for 25 to 60 GBPS and beyond |
| CN110875288A (zh) * | 2018-08-30 | 2020-03-10 | 三星电子株式会社 | 半导体器件封装 |
| CN111725164A (zh) * | 2019-03-21 | 2020-09-29 | 创意电子股份有限公司 | 线路结构及芯片封装件 |
| WO2022105416A1 (zh) * | 2020-11-19 | 2022-05-27 | 中兴通讯股份有限公司 | 一种印制电路板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7671450B2 (en) * | 2007-12-17 | 2010-03-02 | Agere Systems Inc. | Integrated circuit package for high-speed signals |
-
2022
- 2022-08-12 CN CN202210965292.7A patent/CN115360176B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101945537A (zh) * | 2009-07-10 | 2011-01-12 | 英华达(上海)电子有限公司 | 一种具有过孔结构的印刷电路板及其制造方法 |
| US10410984B1 (en) * | 2015-06-02 | 2019-09-10 | Sarcina Technology LLC | Package substrate differential impedance optimization for 25 to 60 GBPS and beyond |
| CN110875288A (zh) * | 2018-08-30 | 2020-03-10 | 三星电子株式会社 | 半导体器件封装 |
| CN111725164A (zh) * | 2019-03-21 | 2020-09-29 | 创意电子股份有限公司 | 线路结构及芯片封装件 |
| WO2022105416A1 (zh) * | 2020-11-19 | 2022-05-27 | 中兴通讯股份有限公司 | 一种印制电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115360176A (zh) | 2022-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11800636B2 (en) | Electronic substrate having differential coaxial vias | |
| US8643168B1 (en) | Integrated circuit package with input capacitance compensation | |
| US8120927B2 (en) | Printed circuit board | |
| US20050139390A1 (en) | Printed circuit board and package having oblique vias | |
| WO2006065539A2 (en) | Multi-layer printed circuit board comprising a through connection for high frequency applications | |
| US6803252B2 (en) | Single and multiple layer packaging of high-speed/high-density ICs | |
| CN101677487A (zh) | 印刷布线基板及其制造方法 | |
| CN102638931B (zh) | 电子组件、使寄生电容最小的方法及电路板结构制造方法 | |
| US8525611B2 (en) | Enhanced electromagnetic coupling between a transmission line pair with reduced electromagnetic coupling to ground | |
| US20080191362A1 (en) | Semiconductor package having impedance matching device | |
| US9681554B2 (en) | Printed circuit board | |
| US7745737B2 (en) | Printed circuit board having vias | |
| US20030095014A1 (en) | Connection package for high-speed integrated circuit | |
| US6992255B2 (en) | Via and via landing structures for smoothing transitions in multi-layer substrates | |
| CN108064417B (zh) | 具有聚集的绝缘线的封装组合件 | |
| CN115360176B (zh) | 一种多层封装传输结构 | |
| CN103926647A (zh) | 一种含有锥形光波导的印制线路板的制造方法 | |
| US8324508B2 (en) | Composite circuit board | |
| JP2013239511A (ja) | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 | |
| US6812576B1 (en) | Fanned out interconnect via structure for electronic package substrates | |
| CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
| CN219834450U (zh) | 一种印制电路板结构 | |
| US8975737B2 (en) | Transmission line for electronic circuits | |
| CN116314151A (zh) | 芯片封装组件和电子设备 | |
| CN112687653A (zh) | 一种用于集成电路封装的高速模数转换器有机基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |