CN108064417B - 具有聚集的绝缘线的封装组合件 - Google Patents

具有聚集的绝缘线的封装组合件 Download PDF

Info

Publication number
CN108064417B
CN108064417B CN201580081254.3A CN201580081254A CN108064417B CN 108064417 B CN108064417 B CN 108064417B CN 201580081254 A CN201580081254 A CN 201580081254A CN 108064417 B CN108064417 B CN 108064417B
Authority
CN
China
Prior art keywords
wire
insulated wire
insulated
die
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580081254.3A
Other languages
English (en)
Other versions
CN108064417A (zh
Inventor
欧阳攻
B-T.李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108064417A publication Critical patent/CN108064417A/zh
Application granted granted Critical
Publication of CN108064417B publication Critical patent/CN108064417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本公开的一些实施例描述了一种集成电路（IC）封装组合件，其具有与IC管芯上的管芯焊盘线接合的第一、第二和第三绝缘线，其中第二绝缘线的外表面位于距在第一位置处的第一绝缘线的外表面的小于第二绝缘线的外横截面直径的距离处，并且位于距在第二位置处的第三绝缘线的外表面的小于外横截面直径的距离处。其它实施例可以被描述和/或要求保护。

Description

具有聚集的绝缘线的封装组合件
技术领域
本公开的实施例一般涉及集成电路（IC）封装组合件的互连的领域，并且更具体地涉及线接合配置和方法。
背景技术
在一些应用中，线接合而不是倒装芯片封装被用作到PCB的管芯或到封装互连的管芯。然而，使用典型线接合技术形成的互连可能具有信号完整性问题，例如由于线之间的高串扰和电感性阻抗不连续性引起的高插入、返回或裕量(margin)损失和沟道共振。
附图说明
通过以下结合附图的详细描述，将容易理解实施例。为了促进本描述，相似的参考数字指定相似的结构元件。在附图的图形中作为示例而不是作为限制来图示实施例。
图1示意性地图示根据一些实施例的具有处于带状配置的聚集的绝缘线的示例集成电路（IC）封装组合件的顶视图。
图2示意性地图示根据一些实施例的具有处于带状配置的聚集的绝缘线的示例IC封装组合件的侧视图。
图3示意性地图示根据一些实施例的具有处于交错配置的管芯焊盘的IC封装组合件的顶视图。
图4示意性地图示根据一些实施例的处于带状配置的聚集的绝缘线的横截面侧视图。
图5示意性地图示根据一些实施例的具有处于堆叠配置的聚集的绝缘线的IC封装组合件的顶视图。
图6示意性地图示根据一些实施例的具有处于交错配置的管芯焊盘以及处于堆叠配置的聚集的绝缘线的示例IC封装组合件的顶视图。
图7示意性地图示根据一些实施例的处于堆叠配置的聚集的绝缘线的横截面侧视图。
图8示意性地图示根据一些实施例的具有与封装衬底耦合的聚集的绝缘线的示例IC封装组合件的顶视图。
图9示意性地图示根据一些实施例的具有与封装衬底耦合的聚集的绝缘线的示例IC封装组合件的侧视图。
图10示意性地图示根据一些实施例的制造IC封装组合件的方法的流程图。
图11示意性地图示根据一些实施例的包含具有如本文所描述的线接合互连结构的IC封装组合件的计算装置。
具体实施方式
本公开的一些实施例描述具有聚集的绝缘接合线和关联技术和配置的集成电路（IC）封装组合件。在以下描述中，将使用由本领域技术人员通常采用的术语来描述说明性实现的各个方面，以将他们的工作的实质传达给本领域的其它技术人员。然而，对于本领域技术人员将显而易见的是，本公开的实施例可以通过所描述的方面中的仅一些来实践。为了解释的目的，阐述了特定的数字、材料和配置以便提供对说明性实现的透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有特定细节的情况下实践本公开的实施例。在其它实例下，众所周知的特征被省略或简化以免模糊说明性实现。
在以下详细描述中，对形成其一部分的附图进行参考，其中相相似的数字通篇指定相似的部分，并且其中作为其中可以实践本公开的主题的说明实施例示出。要理解的是，在不脱离本公开的范围的情况下，可以利用其它实施例并且可以进行结构或逻辑改变。为了本公开的目的，短语“A和/或B”意味着（A）、（B）或（A和B）。为了本公开的目的，短语“A、B和/或C”意味着（A）、（B）、（C）、（A和B）、（A和C）、（B和C） 或（A、B和C）。
描述可以使用基于透视的描述，诸如顶部/底部、在…中/在…外、在…之上/在…之下等等。此类描述仅用于促进讨论，并不意图将本文描述的实施例的应用限于任何特定的取向。
描述可以使用短语“在实施例中”或“在多个实施例中”或“在一些实施例中”，其可以每个指一个或多个相同或不同的实施例。此外，如相对于本公开的实施例使用的术语“包括”、“包含”、“具有”等等是同义的。
本文可以使用术语“与......耦合”连同其衍生词。
“耦合”可以意味着以下中的一个或多个。“耦合”可以意味着两个或更多个元件直接物理或电接触。然而，“耦合”还可以意味着两个或更多个元件彼此间接接触，但又仍然彼此协作或交互，并且可以意味着一个或更多个其它元件耦合或连接在被说成彼此耦合的元件之间。
图1示意性地图示根据一些实施例的具有处于带状配置的聚集的绝缘线的示例集成电路（IC）封装组合件100的顶视图。在一些实施例中，IC封装组合件100可以包含可以与封装（有时被称为“封装衬底”）电和/或物理耦合的一个或多个IC管芯（在下文中称为“管芯102”）。在一些实施例中，管芯102可以与印刷电路板（PCB）104电耦合。
在实施例中，管芯102通常可以包含半导体衬底、一个或多个装置层以及一个或多个互连层。在一些实施例中，半导体衬底可以基本上由诸如例如硅的块状（bulk）半导体材料构成。装置层可以表示其中在半导体衬底上形成诸如晶体管装置的有源装置的区域。装置层可以包含，例如，诸如晶体管装置的沟道主体和/或源极/漏极区域的结构。互连层可以包含配置成将电信号路由到装置层中的有源装置或从装置层中的有源装置路由电信号的互连结构。例如，互连层可以包含沟槽和/或通孔，其用来提供电路由（route）和/或接触。在一些实施例中，管芯级互连结构可以配置成在管芯102和其它电子装置之间路由电信号。电信号可以包含例如与管芯102的操作结合使用的输入/输出（I/O）信号和/或功率/接地信号。
电路板104可以是由诸如环氧层压板的电绝缘材料构成的印刷电路板（PCB）。例如，电路板104可以包含由诸如以下材料构成的电绝缘层：聚四氟乙烯、酚醛棉纸材料（例如阻燃剂4（FR-4）、FR-1、棉纸）和例如CEM-1或CEM-3的环氧材料或者使用环氧树脂预浸材料层压在一起的玻璃织物材料。可以通过电绝缘层形成诸如迹线、沟槽或通孔的互连结构（未示出），以将管芯102的电信号路由通过电路板104。在其它实施例中，电路板104可以由其它适合的材料构成。在一些实施例中，电路板104可以是计算装置中的母板或其它PCB（例如，图11的PCB 1142）。
管芯102可以表示使用与形成互补金属氧化物半导体（CMOS）装置结合使用的半导体制造技术（例如薄膜沉积、光刻、蚀刻等等）由半导体材料（例如，硅）制成的分立产品。在一些实施例中，管芯102可以是、包含或者是射频（RF）管芯的一部分。在其它实施例中，管芯可以是、包含或者是处理器、存储器、片上系统（SoC）或专用集成电路（ASIC）的一部分。如所示的，管芯102可以包含多个管芯焊盘106，其可以包含第一管芯焊盘108、第二管芯焊盘109、第三管芯焊盘110、第四管芯焊盘111、第五管芯焊盘112、第六管芯焊盘113和第七管芯焊盘114。PCB 104可以包含多个PCB焊盘116，其可以包含第一PCB焊盘118、第二PCB焊盘119、第三PCB焊盘120、第四PCB焊盘121、第五PCB焊盘122、第六PCB焊盘123和第七PCB焊盘124。
在一些实施例中，管芯102可以通过将多个管芯焊盘106电耦合到多个PCB焊盘116的第二多个绝缘线127和第一多个绝缘线126 而与PCB 104电耦合。在各种实施例中，使用绝缘线可以允许接合线接触而不短接。在一些实施例中，第一多个绝缘线126可以包含第一绝缘线128、第二绝缘线129、第三绝缘线130和第四绝缘线131。在各种实施例中，第二多个绝缘线127可以包含第五绝缘线132、第六绝缘线133、第七绝缘线134和第八绝缘线135。在一些实施例中，第一绝缘线128、第四绝缘线131、第五绝缘线132和第八绝缘线135可以是接地（Vss）线;第二绝缘线129和第三绝缘线130可以是第一差分信号线对（例如分别为Sig +和Sig-）;并且第六绝缘线133和第七绝缘线134可以是第二差分信号线对。在一些实施例中，可以使用单端的信令绝缘线而不是差分信号线对或者除了差分信号线对之外还可使用单端的信令绝缘线。在一些实施例中，第一绝缘线128、第二绝缘线129、第三绝缘线130或第四绝缘线131中的至少一个在长度上可以小于或等于700微米。在一些实施例中，绝缘线可以大约650微米长。然而，在其它实施例中，绝缘线可以是更长的或更短的。
如所示的，在一些实施例中，第一绝缘线128可具有与第一管芯焊盘108耦合的第一端和与第一PCB焊盘118耦合的第二端。第二绝缘线129可具有与第二管芯焊盘109耦合的第一端和与第二PCB焊盘119耦合的第二端。第三绝缘线130可以具有与第三管芯焊盘110耦合的第一端和与第三PCB焊盘120耦合的第二端。第四绝缘线131可以具有与第四管芯焊盘111耦合的第一端和与第四PCB焊盘121耦合的第二端。第五绝缘线132可以具有与第四管芯焊盘111耦合的第一端和与第四PCB焊盘121耦合的第二端。第六绝缘线133可以具有与第五管芯焊盘112耦合的第一端和与第五PCB焊盘122耦合的第二端。第七绝缘线134可以具有与第六管芯焊盘113耦合的第一端和与第六PCB焊盘123耦合的第二端。在各种实施例中，第八绝缘线135可以具有与第七管芯焊盘114耦合的第一端和与第四PCB焊盘124耦合的第二端。在一些实施例中，如对于第四绝缘线131和第五绝缘线132（其两者都与第四管芯焊盘111和第四PCB焊盘121耦合）所示的，多于一个的绝缘线可以与相同的管芯焊盘和/或PCB焊盘耦合。在各种实施例中，每个管芯焊盘和/或PCB焊盘可以与不多于一个绝缘线耦合。
在一些实施例中，不同管芯焊盘或不同PCB焊盘上的绝缘线的接合位置之间的距离可以是大约200微米。例如，在一些实施例中，第一管芯焊盘108上的第一绝缘线128与第二管芯焊盘109上的第二绝缘线129之间的距离可以是大约200微米，并且第二PCB焊盘119上的第二绝缘线129和第三PCB焊盘120上的第三绝缘线130之间的距离可以是大约200微米。在一些实施例中，接合位置处的绝缘线的间隔可以小于或大于200微米。在各种实施例中，接合焊盘处的差分对到对间距可以是大约600微米，但是在一些实施例中可以不同。
在一些实施例中，第一多个绝缘线126和第二多个绝缘线127可以通过线接合与多个管芯焊盘106和多个PCB焊盘116耦合。在各种实施例中，绝缘线可以是球接合的或楔接合的。如所示的，第一多个绝缘线126可以沿着聚集区域136平行延伸，并且第二多个绝缘线127可以沿着聚集区域137平行延伸。在一些实施例中，在聚集区域中的绝缘线的位置可减少由信号-接地接合线对或差分信号线对（与在聚集区域中不位于一起的典型线布置相比，其可以减少阻抗不连续性和串扰）形成的一个或多个线环路区域。在一些实施例中，减少的线环路面积和改进的信号完整性可以允许比典型的线布置更长的接合线长度，这可以允许接合线配置的设计中的附加的灵活性。通过减少的环路面积，可以减少信号线的自感和互感并且可增加信号线的自电容和互电容，减少阻抗和串扰。
在一些实施例中，多个绝缘线126可以在聚集区域136中处于带状配置，使得第二绝缘线129的外表面可以与第一绝缘线128的外表面和第三绝缘线130的外表面接触，其中第三绝缘线130的外表面也与第四绝缘线131的外表面接触。在一些实施例中，第一绝缘线128沿着聚集区域136的至少一部分接触第二绝缘线129并且第三绝缘线130沿着聚集区域136的至少一部分接触第二绝缘线129和第四绝缘线131。
虽然多个绝缘线126示出为在聚集区域136中处于接触，但是在一些实施例中，绝缘线126可以不彼此接触，但可以被定位，使得第二绝缘线129的外表面位于距聚集区域136中的第一位置处的第一绝缘线128的外表面的小于第二绝缘线129的外横截面直径的距离处，并且第二绝缘线129的外表面位于距在聚集区域136中的第二位置处的第三绝缘线130的外表面的小于第二绝缘线129的外横截面直径的距离处。在各种实施例中，粘合剂例如环氧基材料可以覆盖聚集区域136和/或聚集区域137的至少一部分。在一些实施例中，关于第二绝缘线的位置与第一和第三绝缘线的外表面比较的第二绝缘线129的外横截面直径可以是第二绝缘线129的最大外横截面直径。在各种实施例中，关于第二绝缘线的位置与第一和第三绝缘线的外表面比较的第二绝缘线129的外横截面直径可以是在当测量到第一绝缘线的距离时的最靠近第一绝缘线的外表面的第二绝缘线上的位置处并且当测量到第三绝缘线的距离时的最靠近第三绝缘线的外表面的第二绝缘线上的位置处的第二绝缘线的外部横截面直径。
在一些实施例中，IC封装组合件100可以作为硅光子学模块的一部分被包含或者与硅光子学模块耦合，并且可以是用于硅光子学模块的驱动器IC模块和/或接收器。在其它实施例中，IC封装组合件100可以包含各种各样的其它合适的配置，包含例如倒装芯片和/或线接合配置、插入器、多芯片封装配置（包含系统级封装（SiP）和/或叠层封装（PoP）配置）的适合组合。在一些实施例中可以使用用来在管芯102和IC封装组合件100的其它组件之间路由电信号的其它合适的技术。
图2示意性地图示根据一些实施例的具有可以处于带状配置的聚集的绝缘线的示例IC封装组合件200的侧视图。在一些实施例中，IC封装组合件200可以包含与封装203（有时被称为“封装衬底”）电和/或物理耦合的一个或多个IC管芯（在下文中称为“管芯202”）。在一些实施例中，管芯202可以与PCB 204电耦合。在一些实施例中，封装203可以不存在。在各种实施例中，封装203可以包含以倒装芯片配置安装在PCB 204上的另一IC管芯，使得管芯202连同包含处于芯片上芯片（COC）配置的其它管芯的封装203一起安装在PCB 204上。
在各种实施例中，管芯202可使用多个聚集的绝缘线与PCB 204耦合，所述多个聚集的绝缘线具有线接合到管芯上的多个管芯焊盘的第一端和线接合到PCB 204上的多个PCB焊盘的第二端。如所示的，多个绝缘线可以包含绝缘线206，多个管芯焊盘可以包含管芯焊盘208，并且多个PCB焊盘可以包含PCB焊盘210。在一些实施例中，IC封装组合件200可以是图1中所示的IC封装组合件100的侧视图，其中管芯202对应于管芯102; PCB 204对应于PCB 104; 绝缘线206对应于第一绝缘线128;管芯焊盘208对应于第一管芯焊盘108;以及PCB焊盘210对应于第一PCB焊盘118。
封装203可以包含电路由特征，例如比如配置成将电信号路由到管芯202或从其路由的线或迹线、焊盘、穿孔、通孔。例如，封装203可以配置成在封装组合件内集成的用于无线通信的组件和管芯202之间或在管芯202和电路板204之间或在管芯202和与封装203耦合的另一电组件（例如，用于无线通信的另一个组件、管芯、插入器、接口等）之间路由电信号。在一些实施例中，封装203可以包含具有用于无线通信的集成组件的多层封装组合件。无线通信可以包含例如便携式装置和/或无线显示器之间的短程无线数据传输或对等装置之间的高速无线通信。
诸如焊球的封装级互连可以与封装203和/或电路板204耦合以形成对应的焊接点，其配置成进一步在封装203和电路板204之间路由电信号。在其它实施例中可以使用用来将封装203与电路板204物理和/或电耦合的其它合适的技术。
图3示意性地图示根据一些实施例的具有处于交错配置的管芯焊盘的IC封装组合件300的顶视图。在各种实施例中，IC封装组合件300可以包含可以与PCB 304电和/或物理耦合的一个或多个IC管芯302。在一些实施例中，管芯302可以包含多个管芯焊盘306，其可以包含第一管芯焊盘308、第二管芯焊盘310、第三管芯焊盘312和第四管芯焊盘314，其可以如所示的那样以交错配置布置。在各种实施例中，多个管芯焊盘306可以在第一方向上间隔开，并且至少一个管芯焊盘可以相对于其它管芯焊盘中的至少一个在第二方向上间隔开。在一些实施例中，第一方向可以对应于跨多个绝缘线326的方向，并且第二方向可以对应于垂直于第一方向或者在纵向上沿着多个绝缘线326中的至少一个的方向。如所示的，在各种实施例中，第一管芯焊盘308和第三管芯焊盘312可以在第一方向上彼此间隔开，并且第二管芯焊盘310和第四管芯焊盘314可以在第一方向上彼此间隔开。如所示的，在一些实施例中，第一管芯焊盘308和第三管芯焊盘312可以在第二方向上与第二管芯焊盘310和第四管芯焊盘314间隔开。
PCB 304可以包含多个PCB焊盘316，其可以包含第一PCB焊盘318、第二PCB焊盘320、第三PCB焊盘322和第四PCB焊盘324。在一些实施例中，多个PCB焊盘316可以以交错配置布置。在各种实施例中，多个PCB焊盘316可以在第一方向上间隔开，并且至少一个PCB焊盘316可以相对于其它PCB焊盘中的至少一个在第二方向上间隔开。在一些实施例中，第一方向可以对应于跨多个绝缘线326的方向，并且第二方向可以对应于垂直于第一方向或在纵向上沿着多个绝缘线326中的至少一个的方向。如所示的，在各种实施例中，第一PCB焊盘318和第三PCB焊盘322可以在第一方向上彼此间隔开，并且第二PCB焊盘320和第四PCB焊盘324可以在第一方向上彼此间隔开。如所示的，在一些实施例中，第一PCB焊盘318和第三PCB焊盘322可以在第二方向上与第二PCB焊盘320和第四PCB焊盘324间隔开。
在一些实施例中，管芯302可以通过多个绝缘线326与PCB 304电耦合，多个绝缘线326将多个管芯焊盘306与多个PCB焊盘316电耦合。多个绝缘线326以部分透明X射线视图示出以便示出在各种实施例中多个管芯焊盘306和多个PCB焊盘316可以位于何处。如所示的，第一绝缘线328可以具有线接合到第一管芯焊盘308的第一端和线接合到第一PCB焊盘318的第二端。第二绝缘线330可以具有线接合到第二管芯焊盘310的第一端和线接合到第二PCB焊盘320的第二端。第三绝缘线332可以具有线接合到第三管芯焊盘312的第一端和线接合到第三PCB焊盘322的第二端。第四绝缘线334可以具有线接合到第四管芯焊盘314的第一端和线接合到第四PCB焊盘324的第二端。在各种实施例中，处于交错配置的管芯焊盘306和PCB焊盘316的定位可以允许多个使绝缘线326具有聚集区域（该聚集区域占（run for）其长度的更大比例），这可以减少绝缘线之间的环路面积并改进各种电气性能特性。
图4示意性地图示根据一些实施例的处于带状配置的多个聚集的绝缘线400的横截面侧视图。在一些实施例中，多个聚集的绝缘线400可以包含第一绝缘线402、第二绝缘线404、第三绝缘线406和第四绝缘线408。在各种实施例中，绝缘线402、404 、406和408中的每个可以分别包含接合线芯410、412、414或416，其例如可以由铜、金或其它导电材料制成。在各种实施例中，例如，绝缘线402、404、406和408中的每个可以分别具有绝缘体涂层418、420、422或424，其可以由基于环氧树脂或聚酰胺的材料形成。在各种实施例中，每个绝缘线可具有包含绝缘体涂层的外直径和内接合线芯直径。在一些实施例中，如所示的，对于每个线，每个绝缘线的内直径和外直径可以是相同的，如对于内直径的D1和对于外直径的D2所示的。在一些实施例中，内直径和/或外直径可以在线之间变化。在一些实施例中，外直径D2可以是大约25微米。在各种实施例中，外直径可以是更小的或更大的。未按比例示出外直径D 2和内直径D1。在一些实施例中，绝缘体涂层可以关于接合线芯比所示的更薄或更厚。
在一些实施例中，第一绝缘线402可以在第一位置426处与第二绝缘线402接触;第二绝缘线404可以在第二位置428处与第三绝缘线406接触;并且第三绝缘线406可以在第三位置430处与第四绝缘线408接触。在各种实施例中，多个绝缘线400可以对应于相对于图1或图3示出和描述的聚集区域136中的第一多个绝缘线126、聚集区域137中的第二多个绝缘线127或者聚集区域336中的多个绝缘线326的横截面。
图5示意性地图示根据一些实施例的具有处于堆叠配置的聚集的绝缘线的IC封装组合件500的顶视图。在各种实施例中，IC封装组合件500可以包含可以与PCB 504电和/或物理耦合的一个或多个管芯502。在一些实施例中，管芯502可以包含多个管芯焊盘506，其可以包含第一管芯焊盘508、第二管芯焊盘510和第三管芯焊512。PCB 504可以包含多个PCB焊盘516，其可以包含第一PCB焊盘518、第二PCB焊盘520和第三PCB焊盘522。
在一些实施例中，管芯502可以通过将多个管芯焊盘506电耦合到多个PCB焊盘516的多个绝缘线526而与PCB 504电耦合。如所示的，第一绝缘线528可以具有与第一管芯焊盘508耦合的第一端，以及与第一PCB焊盘518耦合的第二端。第二绝缘线530可具有与第二管芯焊盘510耦合的第一端和与第二PCB焊盘520耦合的第二端。第三绝缘线532可以具有与第三管芯焊盘512耦合的第一端和与第三PCB焊盘522耦合的第二端。
在一些实施例中，多个绝缘线526可以通过线接合与多个管芯焊盘506和多个PCB焊盘516耦合。在各种实施例中，绝缘线526可以是球接合的或楔接合的。如所示的，多个绝缘线526可以沿着聚集区域536平行延伸。在一些实施例中，多个绝缘线526可以在聚集区域536中处于堆叠配置，使得第一绝缘线528的外表面可以沿着聚集区域536的至少一部分与第二绝缘线530的外表面和第三绝缘线532的外表面接触，其中第二绝缘线530的外表面也沿着聚集区域536的至少一部分接触第一绝缘线528的外表面和第三绝缘线532的外表面。
虽然多个绝缘线526被示出为在聚集区域536中处于接触，但是在一些实施例中，绝缘线526可以不彼此接触，但可以被定位，使得第二绝缘线530的外表面位于距聚集区域536中的第一位置处的第一绝缘线528的外表面的小于第二绝缘线530的外横截面直径的距离处，第二绝缘线530的外表面位于距聚集区域536中的第二位置处的第三绝缘线532的外表面的小于第二绝缘线530的外横截面直径的距离处，并且第一绝缘线528的外表面位于距聚集区域536中的第三位置处的第三绝缘线532的外表面的小于第一绝缘线528的外横截面直径的距离处。在各种实施例中，粘合剂（例如环氧基材料）可以覆盖聚集区域536的至少一部分。
在一些实施例中，第一绝缘线528和第三绝缘线532可以是差分信号线对，并且第二绝缘线530可以是接地（Vss）线。在各种实施例中，第二绝缘线530可以比第一绝缘线528和第三绝缘线532短。虽然第二绝缘线530被示出在第一绝缘线528和第三绝缘线532的顶部上走线(run)，但是在一些实施例中，第二绝缘线530可以在第一绝缘线528和第三绝缘线532的下方走线。在一些实施例中，可以在差分信号线对周围添加或堆叠附加的接地线。
图6示意性地图示根据一些实施例的具有处于交错配置的管芯焊盘以及处于堆叠配置的聚集的绝缘线的示例IC封装组合件600的顶视图。在各种实施例中，IC封装组合件600可以包含可以与PCB 604电和/或物理耦合的一个或多个管芯602。在一些实施例中，管芯602可以包含多个管芯焊盘606，其可以包含第一管芯焊盘608、第二管芯焊盘610和第三管芯焊盘612。PCB 604可以包含多个PCB焊盘616，其可以包含第一PCB焊盘618、第二PCB焊盘620和第三PCB焊盘622。
在一些实施例中，管芯602可以通过将多个管芯焊盘606电耦合到多个PCB焊盘616的多个绝缘线626而与PCB 604电耦合。如所示的，第一绝缘线628可以具有与第一管芯焊盘608耦合的第一端，以及与第一PCB焊盘618耦合的第二端。第二绝缘线630可具有与第二管芯焊盘610耦合的第一端和与第二PCB焊盘620耦合的第二端。第三绝缘线632可以具有与第三管芯焊盘612耦合的第一端和与第三PCB焊盘622耦合的第二端。
在一些实施例中，多个管芯焊盘606或多个PCB焊盘616中的至少一个可以以某个配置布置，该配置具有在相对于多个绝缘线626中的至少一个纵向延伸的方向上与其它管芯焊盘或者PCB焊盘中的至少一个间隔开的管芯焊盘或PCB焊盘中的至少一个。如所示的，在各种实施例中，第一管芯焊盘608、第二管芯焊盘610和第三管芯焊盘612可以沿着某个方向彼此间隔开，该方向沿着多个绝缘线626纵向延伸。在一些实施例中，第一PCB焊盘618、第二PCB焊盘620和第三PCB焊盘622可以类似地沿着某个方向彼此间隔开，该方向沿着多个绝缘线626纵向延伸，如所示的。
在一些实施例中，多个绝缘线626可以通过线接合与多个管芯焊盘606和多个PCB焊盘616耦合。在各种实施例中，绝缘线626可以是球接合的或楔接合的。如所示的，多个绝缘线626可以沿聚集区域636平行延伸。在一些实施例中，多个绝缘线626可以在聚集区域636中处于堆叠配置，使得第一绝缘线628的外表面可以沿着聚集区域636的至少一部分与第二绝缘线630的外表面和第三绝缘线632的外表面接触，其中第二绝缘线630的外表面也沿着聚集区域636的至少一部分接触第一绝缘线628的外表面和第三绝缘线632的外表面。
图7示意性地图示根据一些实施例的处于堆叠配置的聚集的绝缘线700的横截面侧视图。在一些实施例中，多个聚集的绝缘线700可以包含第一绝缘线702、第二绝缘线704和第三绝缘线706。在各种实施例中，绝缘线702、704和706中的每个可以分别包含例如可以由铜、金或另一个导电材料制成的接合线芯708、710或712。在各种实施例中，例如，绝缘线702、704和706中的每个可以分别具有绝缘体涂层714、716或718，绝缘体涂层714、716或718可以由基于环氧树脂或聚酰胺的材料形成。在各种实施例中，每个绝缘线可具有包含绝缘体涂层的内接合线芯直径和外直径。在一些实施例中，如所示的，对于每个线，每个绝缘线的内直径和外直径可以是相同的。在一些实施例中，内直径和/或外直径可以在线之间变化。
在一些实施例中，第一绝缘线702可以在第一位置720处与第二绝缘线704接触;第一绝缘线702可以在第二位置722处与第三绝缘线706接触;并且第二绝缘线704可以在第三位置724处与第三绝缘线706接触。在各种实施例中，多个绝缘线700可以对应于相对于图5示出和描述的聚集区域536中的多个绝缘线526或者相对于图6示出和描述的聚集区域636中的多个绝缘线626的横截面。
图8示意性地图示根据一些实施例的具有与封装衬底耦合的聚集的绝缘线的示例IC封装组合件800的顶视图。在各种实施例中，IC封装组合件800可以包含可以与封装803（有时被称为“封装衬底”）电和/或物理耦合的一个或多个管芯802。在一些实施例中，管芯802可以包含多个管芯焊盘806，其可以包含第一管芯焊盘808、第二管芯焊盘810、第三管芯焊盘812和第四管芯焊盘814。封装803可以包含多个衬底焊盘816，其可以包含第一衬底焊盘818、第二衬底焊盘820、第三衬底焊盘822和第四衬底焊盘824。
在一些实施例中，管芯802可以通过将多个管芯焊盘806电耦合到多个衬底焊盘816的多个绝缘线826而与封装803电耦合。如所示的，第一绝缘线828可以具有与第一管芯焊盘808耦合的第一端和与第一衬底焊盘818耦合的第二端。第二绝缘线830可具有与第二管芯焊盘810耦合的第一端和与第二衬底焊盘820耦合的第二端。第三绝缘线832可以具有与第三管芯焊盘812耦合的第一端和与第三衬底焊盘822耦合的第二端。第四绝缘线834可以具有与第四管芯焊盘814耦合的第一端和与第四衬底焊盘824耦合的第二端。
在各种实施例中，多个绝缘线826可以通过线接合与多个管芯焊盘806和多个PCB焊盘816耦合。在一些实施例中，绝缘线826可以是球接合的或楔接合的。如所示的，多个绝缘线826可以沿着聚集区域836平行延伸。在一些实施例中，多个绝缘线826可以在聚集区域836中处于带状配置，使得第二绝缘线830的外表面可以与第一绝缘线828的外表面和第三绝缘线832的外表面接触，其中第三绝缘线832的外表面也与第四绝缘线834的外表面接触。
虽然多个绝缘线826被示出为在聚集区域836中处于接触，但是在一些实施例中，绝缘线826可以不彼此接触，但可以被定位，使得第二绝缘线830的外表面位于距聚集区域836中的第一位置处的第一绝缘线828的外表面的小于第二绝缘线830的外横截面直径的距离处，并且第二绝缘线830的外表面位于距在聚集区域836中的第二位置处的第三绝缘线832的外表面的小于第二绝缘线830的外横截面直径的距离处。在各种实施例中，粘合剂例如环氧基材料可以覆盖聚集区域836的至少一部分。
图9示意性地图示根据一些实施例的具有与封装衬底耦合的聚集的绝缘线的示例IC封装组合件900的侧视图。在各种实施例中，IC封装组合件900可以包含与封装903（有时被称为“封装衬底”）电和/或物理耦合的一个或多个IC管芯（在下文中称为“管芯902”）。在一些实施例中，封装903可以与PCB 904电耦合。在各种实施例中，封装903可以包含以倒装芯片配置安装在PCB 904上的另一IC管芯，使得管芯902连同包含处于芯片上芯片（COC）配置的其它管芯的封装903一起安装在PCB 904上。在一些实施例中，封装903可以包含与PCB904电耦合的通孔912和/或封装组合件可以通过多个线与PCB 904电耦合，所述多个线可以包含线接合到封装衬底上的衬底焊盘916和PCB 904上的PCB焊盘918的绝缘线914 。
在各种实施例中，管芯902可以使用多个聚集的绝缘线与封装903耦合，所述多个聚集的绝缘线具有线接合到管芯上的多个管芯焊盘的第一端和线接合到封装903上的多个衬底焊盘的第二端。如所示的，多个绝缘线可以包含绝缘线906，多个管芯焊盘可以包含管芯焊盘908，并且多个衬底焊盘可以包含衬底焊盘910。在一些实施例中，IC封装组合件900可以是图8中所示的IC封装组合件800的侧视图，其中管芯902对应于管芯802;封装903对应于封装803;PCB 904对应于 PCB 804;绝缘线906对应于第一绝缘线828; 管芯焊盘908对应于第一管芯焊盘808;以及衬底焊盘910对应于第一衬底焊盘818。
图10示意性地图示根据各种实施例的制造IC封装组合件（例如，图1、图2、图3、图5、图6、图8或图9的IC封装组合件100、200、300、500、600、800或900）的方法1000的流程图。方法1000可以与结合图2-9描述的配置和技术一致，并且反之亦然。
在框1002处，可以提供IC管芯。IC管芯可以是例如相对于图1、图2、图3、图5、图6、图8或图9描述的诸如IC管芯102、管芯202、管芯302、管芯502、管芯602、管芯802或管芯902的管芯。在一些实施例中，提供的IC管芯可能已经包含管芯焊盘。然而，在各种实施例中，过程1000可以包含在管芯上形成管芯焊盘。在一些实施例中，例如，管芯焊盘可以以诸如相对于图3的管芯302或图6的管芯602所描述的配置的交错配置形成。
在框1004处，绝缘线的第一端可以线接合到IC管芯上的管芯焊盘。在判定框1006处，可以确定绝缘线的附加第一端是否要线接合到IC管芯。如果在判定框1006处确定绝缘线的附加第一端要线接合到IC管芯，则过程1000可以返回到框1004，其中另一绝缘线的第一端可以线接合到管芯上的管芯焊盘。如果在判定框1006处确定没有绝缘线的附加第一端要线接合到IC管芯，则过程1000可以进行到框1008，其中具有线接合到IC管芯的第一端的绝缘线的第二端可以线接合到印刷电路板（PCB）上的焊盘。在判定框1010处，可以确定绝缘线的附加第二端是否要线接合到PCB。
如果在判定框101处确定绝缘线的附加第二端要线接合到PCB，则过程1000可以返回到框1008，其中另一绝缘线的第二端可以线接合到PCB。在一些实施例中，绝缘线的第二端可以线接合到封装衬底而不是PCB。如果在判定框1010处确定没有绝缘线的附加第二端要被线接合，则过程1000可以进行到框1012，其中可以将绝缘线聚集在一起。在一些实施例中，绝缘线可以在线接合之前或同时以聚集配置路由，而不是在线接合之后将绝缘线聚集在一起。在框1014处，粘合剂可以被施加到聚集的绝缘线。
本公开的实施例可以被实现到使用任何合适的硬件和/或软件来根据需要进行配置的系统中。图11示意性地图示根据一些实施例的示例计算装置1100，该计算装置1100包含具有如本文所描述的聚集的绝缘线的IC封装组合件1101（例如，图1、图2、图3、图5、图6、图8或图9的IC封装组合件100、200、300、500、600、800或900）。IC封装组合件1101可以包含具有诸如电介质结构202的双层电介质结构的衬底1104。衬底1104可以与管芯1102耦合，管芯1102可以例如与相对于图1、图2、图3、图5、图6、图8或图9描述的管芯102、管芯202、管芯302 、管芯502、管芯602、管芯802或管芯902类似。在一些实施例中，管芯1102可以包含计算装置1100的处理器。在一些实施例中，术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将那个电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。在各种实施例中处理器可以包含一个或多个处理核。
在一些实施例中，至少一个通信芯片1106可以与IC封装组合件1101物理和电耦合。在一些实施例中，通信芯片1106可以是IC封装组合件1101的一部分（例如，作为嵌入在IC封装组合件1101中的内建层中或在其上的附加管芯）。在各种实施例中，计算装置1100可以包含诸如印刷电路板（PCB）1142的板，其在一些实施例中可以在外壳1108中。在一些实施例中，板可以是母板。在一些实施例中，IC封装组合件1101或通信芯片1106可以设置在PCB1142上。在各种实施例中，如相对于图1-10所描述的，管芯1102可以通过聚集的绝缘线线接合到PCB 1142或衬底1104。在一些实施例中，计算装置1100的各种组件可以彼此耦合而不采用PCB 1142。
取决于其应用，计算装置1100可以包含可以或者可以不与PCB 1142物理或电耦合的其它组件。这些其它组件可以包含但不限于易失性存储器（例如，动态随机存取存储器1109 ，也被称为“DRAM”）、非易失性存储器（例如只读存储器1110，也被称为“ROM”）、闪速存储器1112、输入/输出控制器1114、数字信号处理器（未示出） 、密码处理器（未示出）、图形处理器1116、一个或多个天线1118、显示器（未示出）、触摸屏显示器1120、触摸屏控制器1122、电池1124、音频编解码器（未示出）、视频编解码器 （未示出）、芯片组（未示出）、功率放大器（未示出）、全球定位系统（“GPS”）装置1128、指南针1140、加速计（未示出）、陀螺仪（未示出）、扬声器1132、照相机1134或大容量存储装置（诸如硬盘驱动、固态驱动、光盘（CD）、数字多功能盘（DVD）等等）（未示出）。在一些实施例中，各种组件可以与其它组件集成以形成片上系统（“SoC”）。在一些实施例中，诸如DRAM 1109的一些组件可以被嵌入在IC封装组合件1101中。
通信芯片1106可以实现用于将数据传输到计算装置1100以及从计算装置1100传输数据的无线通信。术语“无线”及其派生词可以用来描述电路、装置、系统、方法、技术、通信信道等，其可以通过使用调制的电磁辐射通过非固体媒介来传递数据。该术语并不暗示关联装置不含有任何线，虽然在一些实施例中它们可能不含有线。通信芯片1106可以实现许多无线标准或协议中的任何，包含但不限于包含WiGig、Wi-Fi（IEEE 802.11族）的电气和电子工程师协会（IEEE）标准、IEEE 802.16标准（例如802.16-2005修正）、长期演进（LTE）计划连同任何修正、更新和/或修订（例如高级LTE项目、超移动宽带（UMB）项目（也被称为“3GPP2”）等） ）。IEEE 802.16可兼容的宽带无线接入（BWA）网络通常被称为WiMAX网络（代表全球微波接入互操作性的首字母缩略词），其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1106可以根据全球移动通信系统（GSM）、通用分组无线电业务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进的HSPA（E-HSPA）或LTE网络进行操作。通信芯片906可以根据增强数据GSM演进（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用陆地无线电接入网络（UTRAN）或演进的UTRAN（E-UTRAN）进行操作。通信芯片1106可以根据码分多址（CDMA）、时分多址存取技术（TDMA）、数字增强无绳电信（DECT）、演进数据优化（EV-DO）、其衍生物以及被指定为3G、4G、5G以及后续的任何其它无线协议进行操作。在其它实施例中，通信芯片1106可以根据其它无线协议进行操作。
计算装置1100可以包含多个通信芯片1106。例如，第一通信芯片1106可以专用于较短程的无线通信，例如WiGig、Wi-Fi和蓝牙，并且第二通信芯片1106可以专用于较长程的无线通信例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO以及其它。
在各种实现中，计算装置1100可以是膝上型计算机、上网本、笔记本电脑、超极本、智能电话、平板、个人数字助理（PDA）、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录器。在一些实施例中，计算装置1100可以是移动计算装置。在进一步的实现中，计算装置1100可以是处理数据的任何其它电子装置。
示例
示例1可以包含集成电路（IC）封装组合件，其包括：IC管芯;第一绝缘线，具有在第一管芯焊盘处与所述IC管芯线接合的第一端; 第二绝缘线，具有在第二管芯焊盘处与所述IC管芯线接合的第一端和外横截面直径;以及第三绝缘线，具有在第三管芯焊盘处与所述IC管芯线接合的第一端，其中：所述第一、第二和第三管芯焊盘设置在所述IC管芯上并且彼此分离;所述第二绝缘线的外表面位于距在第一位置处的所述第一绝缘线的外表面的小于所述第二绝缘线的外横截面直径的距离处;并且第二绝缘线的外表面位于距在第二位置处的第三绝缘线的外表面的小于第二绝缘线的外横截面直径的距离处。
示例2可以包含示例1的主题，其中：所述第一、第二和第三绝缘线沿着聚集区域平行延伸;所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线和所述第三绝缘线;并且所述第二绝缘线沿着聚集区域的至少一部分接触所述第一绝缘线和所述第三绝缘线。
示例3可以包含示例2的主题，其中所述第二绝缘线比所述第一绝缘线和所述第三绝缘线短。
示例4可以包含示例2的主题，其中所述第一绝缘线是接地线并且所述第二绝缘线和第三绝缘线是差分信号线对。
示例5可以包含示例1的主题，还包括第四绝缘线，所述第四绝缘线具有在第四管芯焊盘处与所述IC管芯线接合的第一端，其中：所述第一、第二、第三和第四绝缘线沿着聚集区域平行延伸;所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线;并且所述第三绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线和所述第四绝缘线。
示例6可以包含示例5的主题，其中：所述第一，第二、第三和第四管芯焊盘在第一方向上间隔开;并且所述第一，第二、第三和第四管芯焊盘中的至少一个相对于所述第一，第二、第三和第四管芯焊盘中的其它中的至少一个在第二方向上间隔开。
示例7可以包含示例5的主题，其中，所述第一和第四绝缘线是接地线，并且所述第二和第三绝缘线是差分信号线对。
示例8可以包含示例2-7中任一项的主题，其中所述第一、第二和第三绝缘线中的至少一个在长度上小于或等于700微米。
示例9可以包含示例2-7中任一项的主题，还包括封装衬底，其中：所述第一绝缘线包含在第一衬底焊盘处与封装衬底线接合的第二端;所述第二绝缘线包含在第二衬底焊盘处与所述封装衬底线接合的第二端;并且所述第三绝缘线包含在第三衬底焊盘处与封装衬底线接合的第二端。
示例10可以包含示例2-7中任一项的主题，还包括印刷电路板（PCB），其中：所述第一绝缘线包含在第一PCB焊盘处与所述PCB线接合的第二端;所述第二绝缘线包含在第二PCB焊盘处与所述PCB线接合的第二端;并且所述第三绝缘线包含在第三PCB焊盘处与所述PCB线接合的第二端。
示例11可以包含制造集成电路（IC）封装组合件的方法，所述方法包括：提供IC管芯;在第一焊盘处将第一绝缘线的第一端线接合到所述IC管芯;在第二焊盘处将具有外横截面直径的第二绝缘线的第一端线接合到所述IC管芯;在第三焊盘处将第三绝缘线的第一端线接合到所述IC管芯;以及沿着聚集区域将第一、第二和第三线聚集在一起，其中：所述第一、第二和第三焊盘彼此分离;所述第二绝缘线的外表面位于距沿着所述聚集区域的至少一部分的所述第一绝缘线的外表面的小于所述第二绝缘线的外横截面直径的距离处;并且所述第二绝缘线的外表面位于距沿着所述聚集区域的至少一部分的所述第三绝缘线的外表面的小于所述第二绝缘线的外横截面直径的距离处。
示例12可以包含示例11的主题，其中：所述第一、第二和第三绝缘线沿着所述聚集区域平行延伸;并且所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线和所述第三绝缘线。
示例13可以包含示例12的主题，其中所述第一绝缘线是接地线，并且所述第二绝缘线和所述第三绝缘线是差分信号线对。
示例14可以包含示例11的主题，还包括在第四管芯焊盘处将第四绝缘线的第一端线接合到所述IC，其中：所述第一、第二、第三和第四绝缘线沿着所述聚集区域平行延伸;所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线;并且第三绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线和所述第四绝缘线。
示例15可以包含示例14的主题，其中：所述第一、第二、第三和第四管芯焊盘在第一方向上间隔开;并且所述第一、第二、第三和第四管芯焊盘中的至少一个相对于所述第一，第二、第三和第四管芯焊盘中的其它中的至少一个在第二方向上间隔开。
示例16可以包含示例14的主题，其中第一和第四绝缘线是接地线，并且所述第二和第三绝缘线是差分信号线对。
示例17可以包含示例12-16中任一项的主题，其中所述第一、第二和第三绝缘线中的至少一个在长度上小于或等于700微米。
示例18可以包含示例12-16中的任一项的主题，还包括：在第一衬底焊盘处将所述第一绝缘线的第二端线接合到封装衬底;在第二衬底焊盘处将所述第二绝缘线的第二端线接合到封装衬底;在第三衬底焊盘处将所述第三绝缘线的第二端线接合到封装衬底。
示例19可以包含一种计算装置，包括：电路板;以及与所述电路板耦合的集成电路（IC）封装组合件，所述IC封装组合件包含：IC管芯;第一绝缘线，具有在第一管芯焊盘处与所述IC管芯线接合的第一端; 第二绝缘线，具有在第二管芯焊盘处与所述IC管芯线接合的第一端和外横截面直径;以及第三绝缘线，具有在第三管芯焊盘处与所述IC管芯线接合的第一端，其中：所述第一、第二和第三管芯焊盘设置在所述IC管芯上;所述第二绝缘线的外表面位于距在第一位置处的所述第一绝缘线的外表面的小于所述第二绝缘线的外横截面直径的距离处;并且所述第二绝缘线的外表面位于距在第二位置处的第三绝缘线的外表面的小于所述第二绝缘线的外横截面直径的距离处。
示例20可以包含示例19的主题，其中：所述第一绝缘线包含与所述电路板线接合的第二端;所述第二绝缘线包含与所述电路板线接合的第二端;并且所述第三绝缘线包含与所述电路板线接合的第二端。
示例21可以包含示例20的主题，其中：所述第一、第二和第三绝缘线沿着所述聚集区域平行延伸;并且所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线和所述第三绝缘线;并且第二绝缘线沿着所述聚集区域的至少一部分接触所述第一绝缘线和所述第三绝缘线。
示例22可以包含示例20的主题，其中所述IC封装组合件还包括第四绝缘线，所述第四绝缘线具有在第四管芯焊盘处与所述IC管芯线接合的第一端，其中：所述第一，第二、第三和第四绝缘线沿着所述聚集区域平行延伸;所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线;并且第三绝缘线沿着聚集区域的至少一部分接触所述第二绝缘线和所述第四绝缘线。
示例23可以包含示例22的主题，其中：所述第一、第二、第三和第四管芯焊盘在第一方向上间隔开;并且所述第一、第二、第三和第四管芯焊盘中的至少一个相对于所述第一、第二、第三和第四管芯焊盘中的其它中的至少一个在第二方向上间隔开。
示例24可以包含示例19-23中的任一项的主题，其中：所述第一绝缘线是接地线;并且所述第二和所述第三绝缘线是差分信号线对。
示例25可以包含示例19-23中的任一项的主题，其中：所述计算装置是移动计算装置，包含与所述电路板耦合的显示器、触摸屏显示器、触摸屏控制器、电池、全球定位系统装置、指南针、扬声器或照相机。
各种实施例可以包含上述实施例的任何适合的组合，包含上面以结合形式（和）描述的实施例的备选（或）实施例（例如，“和”可以是“和/或”）。此外，一些实施例可以包含具有存储在其上的指令的一个或多个制造物品（例如，非暂时性计算机可读媒体），所述指令在运行时引起任何上述实施例的动作。此外，一些实施例可以包含具有用于执行上述实施例的各种操作的任何适合部件的设备或系统。
包含在摘要中描述的内容的所图示实现的上面描述不意图是穷举的或将本公开的实施例限制到所公开的精确形式。虽然本文出于说明目的描述了特定实现和示例，但是在本公开的范围内各种等效修改是可能的，如相关领域的技术人员将认识到的。

Claims (22)

1.一种集成电路IC封装组合件，包括：
IC管芯；
第一绝缘线，具有在第一管芯焊盘处与所述IC管芯线接合的第一端；
第二绝缘线，具有在第二管芯焊盘处与所述IC管芯线接合的第一端和外横截面直径；以及
第三绝缘线，具有在第三管芯焊盘处与所述IC管芯线接合的第一端，其中：
所述第一、第二和第三管芯焊盘设置在所述IC管芯上并且彼此分离；
所述第二绝缘线的外表面位于距在第一位置处的所述第一绝缘线的外表面的小于所述第二绝缘线的所述外横截面直径的距离处；以及
所述第二绝缘线的所述外表面位于距在第二位置处的所述第三绝缘线的外表面的小于所述第二绝缘线的所述外横截面直径的距离处，
其中：
所述第一、第二和第三绝缘线沿着聚集区域平行延伸；
所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线和所述第三绝缘线；以及
所述第二绝缘线沿着所述聚集区域的至少一部分接触所述第一绝缘线和所述第三绝缘线。
2.根据权利要求1所述的IC封装组合件，其中，所述第二绝缘线比所述第一绝缘线和所述第三绝缘线短。
3.根据权利要求1所述的IC封装组合件，其中所述第一绝缘线是接地线，并且所述第二绝缘线和所述第三绝缘线是差分信号线对。
4.根据权利要求1所述的IC封装组合件，还包括第四绝缘线，所述第四绝缘线具有在第四管芯焊盘处与所述IC管芯线接合的第一端，其中：
所述第一、第二、第三和第四绝缘线沿着聚集区域平行延伸；
所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线；以及
所述第三绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线和所述第四绝缘线。
5.根据权利要求4所述的IC封装组合件，其中：
所述第一、第二、第三和第四管芯焊盘在第一方向上间隔开；以及
所述第一、第二、第三和第四管芯焊盘中的至少一个相对于所述第一、第二、第三和第四管芯焊盘中的其它中的至少一个在第二方向上间隔开。
6.根据权利要求4所述的IC封装组合件，其中所述第一和第四绝缘线是接地线，并且所述第二和第三绝缘线是差分信号线对。
7.根据权利要求1-6中任一项所述的IC封装组合件，其中所述第一、第二和第三绝缘线中的至少一个在长度上小于或等于700微米。
8.根据权利要求1-6中任一项所述的IC封装组合件，还包括封装衬底，其中：
所述第一绝缘线包含在第一衬底焊盘处与所述封装衬底线接合的第二端；
所述第二绝缘线包含在第二衬底焊盘处与所述封装衬底线接合的第二端；以及
所述第三绝缘线包含在第三衬底焊盘处与所述封装衬底线接合的第二端。
9.根据权利要求1-6中任一项所述的IC封装组合件，还包括印刷电路板PCB，其中：
所述第一绝缘线包含在第一PCB焊盘处与所述PCB线接合的第二端；
所述第二绝缘线包含在第二PCB焊盘处与所述PCB线接合的第二端；以及
所述第三绝缘线包含在第三PCB焊盘处与所述PCB线接合的第二端。
10.一种制造集成电路IC封装组合件的方法，所述方法包括：
提供IC管芯；
在第一焊盘处将第一绝缘线的第一端线接合到所述IC管芯；
在第二焊盘处将具有外横截面直径的第二绝缘线的第一端线接合到所述IC管芯；
在第三焊盘处将第三绝缘线的第一端线接合到所述IC管芯；以及
沿着聚集区域将所述第一、第二和第三绝缘线聚集在一起，其中：
所述第一、第二和第三焊盘彼此分离；
所述第二绝缘线的外表面位于距沿着所述聚集区域的至少一部分的所述第一绝缘线的外表面的小于所述第二绝缘线的所述外横截面直径的距离处；以及
所述第二绝缘线的所述外表面位于距沿着聚集区域的至少一部分的所述第三绝缘线的外表面的小于所述第二绝缘线的所述外横截面直径的距离处，
其中：
所述第一、第二和第三绝缘线沿着所述聚集区域平行延伸；以及
所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线和所述第三绝缘线；以及
所述第二绝缘线沿着所述聚集区域的至少一部分接触所述第一绝缘线和所述第三绝缘线。
11.根据权利要求10所述的制造IC封装组合件的方法，其中，所述第一绝缘线是接地线，并且所述第二绝缘线和所述第三绝缘线是差分信号线对。
12.根据权利要求10所述的制造IC封装组合件的方法，还包括在第四管芯焊盘处将第四绝缘线的第一端线接合到所述IC，其中：
所述第一、第二、第三和第四绝缘线沿着聚集区域平行延伸；
所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线；以及
所述第三绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线和所述第四绝缘线。
13.根据权利要求12所述的制造IC封装组合件的方法，其中：
所述第一，第二、第三和第四管芯焊盘在第一方向上间隔开；以及
所述第一，第二、第三和第四管芯焊盘中的至少一个相对于所述第一，第二、第三和第四管芯焊盘中的其它中的至少一个在第二方向上间隔开。
14.根据权利要求12所述的制造IC封装组合件的方法，其中所述第一和第四绝缘线是接地线，并且所述第二和第三绝缘线是差分信号线对。
15.根据权利要求10-14中任一项所述的制造IC封装组合件的方法，其中所述第一、第二和第三绝缘线中的至少一个在长度上小于或等于700微米。
16.根据权利要求10-14中任一项所述的制造IC封装组合件的方法，还包括：
在第一衬底焊盘处将所述第一绝缘线的第二端线接合到封装衬底；
在第二衬底焊盘处将所述第二绝缘线的第二端线接合到封装衬底；
在第三衬底焊盘处将所述第三绝缘线的第二端线接合到封装衬底。
17.一种计算装置，包括：
电路板；以及
与所述电路板耦合的集成电路IC封装组合件，所述IC封装组合件包含：
IC管芯；
第一绝缘线，具有在第一管芯焊盘处与所述IC管芯线接合的第一端；
第二绝缘线，具有在第二管芯焊盘处与所述IC管芯线接合的第一端和外横截面直径；以及
第三绝缘线，具有在第三管芯焊盘处与所述IC管芯线接合的第一端，其中：
所述第一、第二和第三管芯焊盘设置在所述IC管芯上；
所述第二绝缘线的外表面位于距在第一位置处的所述第一绝缘线的外表面的小于所述第二绝缘线的所述外横截面直径的距离处；以及
所述第二绝缘线的所述外表面位于距在第二位置处的所述第三绝缘线的外表面的小于所述第二绝缘线的所述外横截面直径的距离处，
其中：
所述第一、第二和第三绝缘线沿着聚集区域平行延伸；
所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线和所述第三绝缘线；以及
所述第二绝缘线沿着所述聚集区域的至少一部分接触所述第一绝缘线和所述第三绝缘线。
18.根据权利要求17所述的计算装置，其中：
所述第一绝缘线包含与所述电路板线接合的第二端；
所述第二绝缘线包含与所述电路板线接合的第二端；以及
所述第三绝缘线包含与所述电路板线接合的第二端。
19.根据权利要求18所述的计算装置，其中，所述IC封装组合件还包含第四绝缘线，所述第四绝缘线具有在第四管芯焊盘处与所述IC管芯线接合的第一端，其中：
所述第一、第二、第三和第四绝缘线沿着聚集区域平行延伸；
所述第一绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线；以及
所述第三绝缘线沿着所述聚集区域的至少一部分接触所述第二绝缘线和所述第四绝缘线。
20.根据权利要求19所述的计算装置，其中：
所述第一、第二、第三和第四管芯焊盘在第一方向上间隔开；以及
所述第一、第二、第三和第四管芯焊盘中的至少一个相对于所述第一、第二、第三和第四管芯焊盘中的其它中的至少一个在第二方向上间隔开。
21.根据权利要求17-20中任一项所述的计算装置，其中：
所述第一绝缘线是接地线； 以及
所述第二和第三绝缘线是差分信号线对。
22.根据权利要求17-20中的任一项所述的计算装置，其中：
所述计算装置是包含与所述电路板耦合的显示器、触摸屏显示器、触摸屏控制器、电池、全球定位系统装置、指南针、扬声器或照相机的移动计算装置。
CN201580081254.3A 2015-06-26 2015-06-26 具有聚集的绝缘线的封装组合件 Active CN108064417B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/038109 WO2016209286A1 (en) 2015-06-26 2015-06-26 Package assembly with gathered insulated wires

Publications (2)

Publication Number Publication Date
CN108064417A CN108064417A (zh) 2018-05-22
CN108064417B true CN108064417B (zh) 2022-01-18

Family

ID=57585304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580081254.3A Active CN108064417B (zh) 2015-06-26 2015-06-26 具有聚集的绝缘线的封装组合件

Country Status (8)

Country Link
US (1) US9935036B2 (zh)
EP (1) EP3314651B1 (zh)
JP (1) JP2018518828A (zh)
KR (1) KR102422980B1 (zh)
CN (1) CN108064417B (zh)
SG (1) SG11201708367SA (zh)
TW (1) TWI741983B (zh)
WO (1) WO2016209286A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734321B2 (en) 2017-09-28 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same
WO2020004153A1 (ja) * 2018-06-27 2020-01-02 三菱電機株式会社 パワーモジュール及びその製造方法並びに電力変換装置
JP6971952B2 (ja) 2018-11-07 2021-11-24 三菱電機株式会社 半導体装置
TWI763110B (zh) * 2020-11-04 2022-05-01 瑞昱半導體股份有限公司 球柵陣列封裝及其封裝基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818949A (ja) * 1981-07-28 1983-02-03 Nec Corp 半導体装置
JP2880734B2 (ja) * 1989-08-31 1999-04-12 株式会社東芝 集積回路及びその接続回路
JP3690342B2 (ja) * 2001-12-10 2005-08-31 凸版印刷株式会社 ボンディングワイヤ及びそれを用いた半導体装置
JP4271435B2 (ja) * 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
US20040119172A1 (en) * 2002-12-18 2004-06-24 Downey Susan H. Packaged IC using insulated wire
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
US20060175712A1 (en) 2005-02-10 2006-08-10 Microbonds, Inc. High performance IC package and method
US7675168B2 (en) * 2005-02-25 2010-03-09 Agere Systems Inc. Integrated circuit with staggered differential wire bond pairs
US7626123B2 (en) * 2005-12-12 2009-12-01 Raytheon Sarcos, Llc Electrical microfilament to circuit interface
US7538413B2 (en) * 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
US7825527B2 (en) * 2008-06-13 2010-11-02 Altera Corporation Return loss techniques in wirebond packages for high-speed data communications
US7718471B1 (en) * 2008-11-12 2010-05-18 White Electronic Designs Corporation Method and apparatus for stacked die package with insulated wire bonds
US9184151B2 (en) * 2011-03-11 2015-11-10 Cypress Semiconductor Corporation Mixed wire bonding profile and pad-layout configurations in IC packaging processes for high-speed electronic devices
US8723338B2 (en) * 2012-08-15 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system with array contacts and method of manufacture thereof
US9078352B2 (en) * 2012-10-29 2015-07-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Low inductance flex bond with low thermal resistance
US9613877B2 (en) 2013-10-10 2017-04-04 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods for forming semiconductor package

Also Published As

Publication number Publication date
EP3314651A4 (en) 2018-12-12
KR102422980B1 (ko) 2022-07-19
EP3314651B1 (en) 2023-04-19
TW201711151A (zh) 2017-03-16
SG11201708367SA (en) 2018-01-30
CN108064417A (zh) 2018-05-22
JP2018518828A (ja) 2018-07-12
KR20180021138A (ko) 2018-02-28
WO2016209286A1 (en) 2016-12-29
EP3314651A1 (en) 2018-05-02
US9935036B2 (en) 2018-04-03
TWI741983B (zh) 2021-10-11
US20170207146A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
US10283453B2 (en) Interconnect routing configurations and associated techniques
US10008451B2 (en) Bridge interconnect with air gap in package assembly
CN107004668B (zh) 用于串扰缓解的接地过孔群集
US20160276311A1 (en) Integrated circuit package having wirebonded multi-die stack
CN106797098B (zh) 插口接触部技术和构造
CN108064417B (zh) 具有聚集的绝缘线的封装组合件
US20170103941A1 (en) Package with bi-layered dielectric structure
US11545434B2 (en) Vertical die-to-die interconnects bridge
KR20210065835A (ko) 기판 통합형 구성 요소를 포함하는 마이크로일렉트로닉 패키지
US20220068821A1 (en) Semiconductor device and method of forming the same
US10276483B2 (en) Coaxial vias
JP2018518828A5 (zh)
JP5950683B2 (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
US12057413B2 (en) Package design scheme for enabling high-speed low-loss signaling and mitigation of manufacturing risk and cost
US8981549B2 (en) Multi chip package
US9331370B1 (en) Multilayer integrated circuit packages with localized air structures
US11495589B2 (en) Optical module and manufacturing method of optical module
US11039537B1 (en) Electronic component embedded substrate
US20240006286A1 (en) Layer selection for routing high-speed signals in substrates
US20240364000A1 (en) Antenna module with capacitive coupling
US20240363567A1 (en) Rf antenna module using copper-to-copper interconnects between the antenna and the rf die

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant