JP6971952B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6971952B2
JP6971952B2 JP2018209356A JP2018209356A JP6971952B2 JP 6971952 B2 JP6971952 B2 JP 6971952B2 JP 2018209356 A JP2018209356 A JP 2018209356A JP 2018209356 A JP2018209356 A JP 2018209356A JP 6971952 B2 JP6971952 B2 JP 6971952B2
Authority
JP
Japan
Prior art keywords
resin
uppermost
contact
wire
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018209356A
Other languages
English (en)
Other versions
JP2020077722A5 (ja
JP2020077722A (ja
Inventor
宏之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018209356A priority Critical patent/JP6971952B2/ja
Priority to US16/540,472 priority patent/US10847489B2/en
Priority to DE102019216277.0A priority patent/DE102019216277B4/de
Priority to CN201911059508.8A priority patent/CN111162059B/zh
Publication of JP2020077722A publication Critical patent/JP2020077722A/ja
Publication of JP2020077722A5 publication Critical patent/JP2020077722A5/ja
Application granted granted Critical
Publication of JP6971952B2 publication Critical patent/JP6971952B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、複数のワイヤにより複数の半導体素子が接続された構成を有する半導体装置に関する。
電力用半導体装置等の半導体装置には、複数の半導体素子が設けられている。当該複数の半導体素子に含まれる隣接する２つの半導体素子は、例えば、複数のワイヤにより接続されている場合もある。なお、半導体装置では、様々な要因により、当該複数のワイヤに過電流が流れる場合がある。当該様々な要因は、例えば、短絡箇所の発生、静電気の発生等である。以下においては、隣接する２つの半導体素子を接続する複数のワイヤに過電流が流れる状況を、「過電流状況」ともいう。
過電流状況では、複数のワイヤが接続されている、当該２つの半導体素子の両方または一方が故障する可能性がある。このような事態の発生を抑制するために、半導体装置におけるワイヤをヒューズとして利用する技術が使用される。
特許文献１では、ワイヤをヒューズとして利用する技術を使用した構成（以下、「関連構成Ａ」ともいう）が開示されている。
特開２０１３−２３９６９７号公報
隣接する２つの半導体素子が複数のワイヤにより接続されている構成を有する半導体装置がある。なお、過電流状況において、当該複数のワイヤが過電流により溶断されない可能性がある。当該複数のワイヤが過電流により溶断されない場合、当該過電流により、当該半導体素子が故障する可能性があるという問題がある。
本発明は、このような問題を解決するためになされたものであり、ワイヤに過電流が流れる状況において、当該ワイヤが溶断されやすい半導体装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る半導体装置は、第１半導体素子と、平面視において、前記第１半導体素子に隣接している第２半導体素子と、を備える。前記第１半導体素子は、第１ワイヤおよび第２ワイヤにより、前記第２半導体素子に接続されており、前記第１ワイヤは、前記第１半導体素子に接続されている第１接点と、前記第２半導体素子に接続されている第２接点とを有し、前記第２ワイヤは、前記第１半導体素子に接続されている第３接点と、前記第２半導体素子に接続されている第４接点とを有し、前記第１ワイヤのうち前記第１接点と前記第２接点との間の部分である第１線状部は、起伏を有し、前記第２ワイヤのうち前記第３接点と前記第４接点との間の部分である第２線状部は、起伏を有し、前記第１線状部の第１最上部は、前記第２線状部の第２最上部に隣接しており、前記第１最上部と前記第２最上部との間隔は、前記第１接点と前記第３接点との間隔より狭く、前記第１最上部と前記第２最上部との間隔は、前記第２接点と前記第４接点との間隔より狭い。
本発明によれば、前記第１ワイヤは、前記第１半導体素子に接続されている第１接点と、前記第２半導体素子に接続されている第２接点とを有する。前記第２ワイヤは、前記第１半導体素子に接続されている第３接点と、前記第２半導体素子に接続されている第４接点とを有する。
前記第１ワイヤのうち前記第１接点と前記第２接点との間の部分である第１線状部は、起伏を有する。前記第２ワイヤのうち前記第３接点と前記第４接点との間の部分である第２線状部は、起伏を有する。
前記第１線状部の第１最上部は、前記第２線状部の第２最上部に隣接している。前記第１最上部と前記第２最上部との間隔は、前記第１接点と前記第３接点との間隔より狭い。前記第１最上部と前記第２最上部との間隔は、前記第２接点と前記第４接点との間隔より狭い。
これにより、ワイヤに過電流が流れる状況において、前記第１最上部および前記第２最上部の温度は、前記第１接点および前記第３接点の温度よりも、高くなる。そのため、前記第１ワイヤの一部である第１最上部、および、前記第２ワイヤの一部である第２最上部が、過電流により溶断されやすくなる。すなわち、ワイヤに過電流が流れる状況において、当該ワイヤが溶断されやすい半導体装置を提供することができる。
実施の形態１に係る半導体装置の側面図である。 実施の形態１に係る半導体装置の一部を示す平面図である。 図２のＡ１−Ａ２間の一点鎖線に沿った、半導体装置の断面図である。 変形例１の構成における半導体装置の断面図である。 変形例２に係る構成を有する半導体装置の断面図である。 変形例３の構成における半導体装置の断面図である。
以下、図面を参照しつつ、実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、装置の構成、各種条件等により適宜変更されてもよい。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置１００の側面図である。半導体装置１００は、例えば、電力用半導体装置である。図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
図１を参照して、半導体装置１００は、パッケージＰ１を備える。パッケージＰ１は、上面Ｐ１ｓを有する。パッケージＰ１は、樹脂Ｒ１で構成されている。すなわち、半導体装置１００は、樹脂Ｒ１を備える。
図２は、実施の形態１に係る半導体装置１００の一部を示す平面図である。なお、図２は、パッケージＰ１の内部構成を示している。また、図２では、半導体装置１００における１つのアーム部が示されている。図３は、図２のＡ１−Ａ２間の一点鎖線に沿った、半導体装置１００の断面図である。
図２および図３を参照して、半導体装置１００は、さらに、リードフレームＦ１，Ｆ２と、半導体素子Ｓ１ａと、半導体素子Ｓ１ｂと、複数のワイヤＷ１とを備える。
リードフレームＦ１，Ｆ２の各々の形状は、板状である。リードフレームＦ１，Ｆ２の各々は、金属で構成される。リードフレームＦ１，Ｆ２の各々は、配線状に加工された、板状の金属である。
リードフレームＦ１には、半導体素子Ｓ１ａ，Ｓ１ｂが実装されている。平面視（ＸＹ面）において、半導体素子Ｓ１ｂは、半導体素子Ｓ１ａに隣接している。半導体素子Ｓ１ａは、例えば、スイッチング素子としてのＩＧＢＴ（Insulated Gate Bipolar Transistor）である。ＩＧＢＴは、主電流の流れを制御する機能を有する。半導体素子Ｓ１ｂは、例えば、還流ダイオード（Free Wheeling Diode）である。還流ダイオードは、ＩＧＢＴがオフ状態であるときに還流電流を流す機能を有する。
半導体素子Ｓ１ａおよび半導体素子Ｓ１ｂは、詳細は後述するが、複数のワイヤＷ１およびリードフレームＦ１により、電気的に逆並列に接続されている。
半導体素子Ｓ１ａの上面には、電極Ｅ１ａが設けられている。電極Ｅ１ａは、エミッタ電極である。半導体素子Ｓ１ａの底面には、コレクタ電極（図示せず）が設けられている。半導体素子Ｓ１ａのコレクタ電極（図示せず）は、リードフレームＦ１に接続される。リードフレームＦ１は、ＩＧＢＴのコレクタ側の外部接続端子（コレクタ側端子）として機能する。
半導体素子Ｓ１ｂの上面には、電極Ｅ１ｂが設けられている。電極Ｅ１ｂは、アノード電極である。半導体素子Ｓ１ｂの底面には、カソード電極（図示せず）が設けられている。半導体素子Ｓ１ｂのカソード電極（図示せず）は、リードフレームＦ１に接続される。
リードフレームＦ１の一部、半導体素子Ｓ１ａ，Ｓ１ｂ、リードフレームＦ２の一部、および、複数のワイヤＷ１は、パッケージＰ１により封止されている。前述したように、パッケージＰ１は、樹脂Ｒ１で構成されている。すなわち、リードフレームＦ１の一部、半導体素子Ｓ１ａ，Ｓ１ｂ、リードフレームＦ２の一部、および、複数のワイヤＷ１は、樹脂Ｒ１により封止されている。樹脂Ｒ１は、モールド樹脂である。
半導体素子Ｓ１ａは、複数のワイヤＷ１により、半導体素子Ｓ１ｂに接続されている。なお、図２では、一例として、３本のワイヤＷ１が示されている。各ワイヤＷ１は、電極Ｅ１ａ、電極Ｅ１ｂおよびリードフレームＦ２に接続されている（図２および図３参照）。リードフレームＦ２は、ＩＧＢＴのエミッタ側の外部接続端子（エミッタ側端子）として機能する。なお、各ワイヤＷ１のうち、リードフレームＦ２に近い部分は、出力ワイヤとして機能する。
また、半導体素子Ｓ１ａの電極Ｅ１ａには、入力ワイヤとしてのワイヤＷ２が接続されている。
以下においては、図２の３本のワイヤＷ１を、それぞれ、ワイヤＷ１ａ，Ｗ１ｂ，Ｗ１ｃともいう。ワイヤＷ１ａ，Ｗ１ｂ，Ｗ１ｃは、パッケージＰ１（樹脂Ｒ１）により封止されている。なお、半導体素子Ｓ１ａと半導体素子Ｓ１ｂとを接続するワイヤＷ１の数は、３に限定されず、２または４以上であってもよい。
図３は、鉛直面（ＹＺ面）における、ワイヤＷ１ａの形状を示している。なお、鉛直面（ＹＺ面）におけるワイヤＷ１ｂ，Ｗ１ｃの形状も、図３のワイヤＷ１ａの形状と同等の形状である。
次に、本実施の形態の特徴的な構成（以下、「構成Ｃｔ１」ともいう）について説明する。なお、以下の説明では、一例として、主に、ワイヤＷ１ａ，Ｗ１ｂについて説明する。
図２および図３を参照して、ワイヤＷ１ａは、半導体素子Ｓ１ａ（電極Ｅ１ａ）に接続されている接点ｎ１と、半導体素子Ｓ１ｂ（電極Ｅ１ｂ）に接続されている接点ｎ２とを有する。また、ワイヤＷ１ｂは、半導体素子Ｓ１ａ（電極Ｅ１ａ）に接続されている接点ｎ３と、半導体素子Ｓ１ｂ（電極Ｅ１ｂ）に接続されている接点ｎ４とを有する。

以下においては、ワイヤＷ１ａのうち接点ｎ１と接点ｎ２との間の部分を、「線状部Ｗ１ａｐ」ともいう。線状部Ｗ１ａｐは、鉛直面（ＹＺ面）において、曲がっている。鉛直面（ＹＺ面）における線状部Ｗ１ａｐの形状は、略弓形または弓形（ループ状）である。すなわち、線状部Ｗ１ａｐは、起伏を有する。
また、以下においては、ワイヤＷ１ｂのうち接点ｎ３と接点ｎ４との間の部分を、「線状部Ｗ１ｂｐ」ともいう。線状部Ｗ１ｂｐは、鉛直面（ＹＺ面）において、曲がっている。鉛直面（ＹＺ面）における線状部Ｗ１ｂｐの形状は、略弓形または弓形（ループ状）である。すなわち、線状部Ｗ１ｂｐは、起伏を有する。
以下においては、線状部Ｗ１ａｐの最上部（ループトップ部）を、「最上部Ｔ１ａ」ともいう。また、以下においては、線状部Ｗ１ｂｐの最上部（ループトップ部）を、「最上部Ｔ１ｂ」ともいう。線状部Ｗ１ａｐの最上部Ｔ１ａは、線状部Ｗ１ｂｐの最上部Ｔ１ｂに隣接している。以下においては、最上部Ｔ１ａと最上部Ｔ１ｂとの間隔を、「最上部間隔Ａｂ」ともいう。最上部間隔Ａｂは、最上部Ｔ１ａと最上部Ｔ１ｂとの最短距離である。また、以下においては、最上部Ｔ１ａ，Ｔ１ｂの周辺の領域を、「最上部周辺領域」ともいう。
以下においては、半導体素子Ｓ１ａ，Ｓ１ｂを接続する複数のワイヤＷ１に過電流が流れる状況を、「過電流状況」ともいう。当該複数のワイヤＷ１は、例えば、ワイヤＷ１ａ，Ｗ１ｂ，Ｗ１ｃである。
構成Ｃｔ１では、過電流状況において、ワイヤＷ１ａ，Ｗ１ｂ，Ｗ１ｃの各々はヒューズとして利用される。また、構成Ｃｔ１では、過電流状況において、最上部周辺領域に発熱が集中するように、ワイヤＷ１ａ，Ｗ１ｂは構成される。具体的には、構成Ｃｔ１では、最上部間隔Ａｂは、接点ｎ１と接点ｎ３との間隔より狭い。また、構成Ｃｔ１では、最上部間隔Ａｂは、接点ｎ２と接点ｎ４との間隔より狭い。
最上部間隔Ａｂは、例えば、接点ｎ１と接点ｎ３との間隔のｋ倍である。「ｋ」は正の実数である。「ｋ」は、例えば、０．１から０．９の範囲の値である。また、最上部間隔Ａｂは、例えば、接点ｎ２と接点ｎ４との間隔のｋ倍である。
なお、ワイヤＷ１ａ，Ｗ１ｃも、ワイヤＷ１ａ，Ｗ１ｂに対する構成Ｃｔ１と同様な構成を有する。以下、簡単に説明する。ワイヤＷ１ｃは、半導体素子Ｓ１ａ（電極Ｅ１ａ）に接続されている接点ｎ５と、半導体素子Ｓ１ｂ（電極Ｅ１ｂ）に接続されている接点ｎ６とを有する。以下においては、ワイヤＷ１ｃのうち接点ｎ５と接点ｎ６との間の部分を、「線状部Ｗ１ｃｐ」ともいう。鉛直面（ＹＺ面）における線状部Ｗ１ｃｐの形状は、鉛直面（ＹＺ面）における線状部Ｗ１ｂｐの形状と同等の形状である。
以下においては、線状部Ｗ１ｃｐの最上部（ループトップ部）を、「最上部Ｔ１ｃ」ともいう。また、以下においては、最上部Ｔ１ａと最上部Ｔ１ｃとの間隔を、「最上部間隔Ａｃ」ともいう。最上部間隔Ａｃは、最上部Ｔ１ａと最上部Ｔ１ｃとの最短距離である。以下においては、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの周辺の領域も、「最上部周辺領域」ともいう。
構成Ｃｔ１では、過電流状況において、当該最上部周辺領域に発熱が集中するように、ワイヤＷ１ａ，Ｗ１ｂ，Ｗ１ｃは構成される。具体的には、最上部間隔Ａｃは、接点ｎ１と接点ｎ５との間隔より狭い。また、最上部間隔Ａｃは、接点ｎ２と接点ｎ６との間隔より狭い。また、最上部Ｔ１ａと最上部Ｔ１ｃとの間隔は、最上部Ｔ１ａと最上部Ｔ１ｂとの間隔と同等の間隔である。
（まとめ）
以上説明したように、本実施の形態によれば、ワイヤＷ１ａは、半導体素子Ｓ１ａに接続されている接点ｎ１と、半導体素子Ｓ１ｂに接続されている接点ｎ２とを有する。ワイヤＷ１ｂは、半導体素子Ｓ１ａに接続されている接点ｎ３と、半導体素子Ｓ１ｂに接続されている接点ｎ４とを有する。
ワイヤＷ１ａのうち接点ｎ１と接点ｎ２との間の部分である線状部Ｗ１ａｐは、起伏を有する。ワイヤＷ１ｂのうち接点ｎ３と接点ｎ４との間の部分である線状部Ｗ１ｂｐは、起伏を有する。
線状部Ｗ１ａｐの最上部Ｔ１ａは、線状部Ｗ１ｂｐの最上部Ｔ１ｂに隣接している。最上部Ｔ１ａと最上部Ｔ１ｂとの間隔は、接点ｎ１と接点ｎ３との間隔より狭い。最上部Ｔ１ａと最上部Ｔ１ｂとの間隔は、接点ｎ２と接点ｎ４との間隔より狭い。
また、ワイヤＷ１ｃは、半導体素子Ｓ１ａに接続されている接点ｎ５と、半導体素子Ｓ１ｂに接続されている接点ｎ６とを有する。ワイヤＷ１ｃのうち接点ｎ５と接点ｎ６との間の部分である線状部Ｗ１ｃｐの形状は、線状部Ｗ１ｂｐの形状と同等の形状である。最上部Ｔ１ａと最上部Ｔ１ｃとの間隔は、接点ｎ１と接点ｎ５との間隔より狭い。また、最上部Ｔ１ａと最上部Ｔ１ｃとの間隔は、接点ｎ２と接点ｎ６との間隔より狭い。
これにより、ワイヤに過電流が流れる状況において、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの温度は、接点ｎ１，ｎ３，ｎ５の温度よりも、高くなる。そのため、ワイヤＷ１ａの一部である最上部Ｔ１ａ、ワイヤＷ１ｂの一部である最上部Ｔ１ｂ、および、ワイヤＷ１ｃの一部である最上部Ｔ１ｃが、過電流により溶断されやすくなる。すなわち、ワイヤに過電流が流れる状況において、当該ワイヤが溶断されやすい半導体装置を提供することができる。
また、本実施の形態によれば、過電流状況において、ワイヤの発熱箇所が集中するように構成される。具体的には、最上部周辺領域に発熱が集中するように、ワイヤＷ１ａ，Ｗ１ｂ，Ｗ１ｃは構成される。すなわち、最上部周辺領域では、熱干渉が発生しやすい。そのため、過電流状況が発生した場合、最上部周辺領域における最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが溶断されやすくなる。
その結果、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが溶断されてパッケージＰ１が破壊される場合、当該溶断（破壊）の影響を、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃ、および、最上部周辺領域における樹脂Ｒ１に留めることができる。したがって、過電流状況が発生した場合に、半導体素子Ｓ１ａ，Ｓ１ｂにダメージが生じることを抑制することができる。
また、本実施の形態によれば、外部接続端子（コレクタ側端子）として機能するリードフレームＦ１に、半導体素子Ｓ１ａ，Ｓ１ｂが載置されている。すなわち、外部接続端子用の金属部材（リードフレームＦ１）は、半導体素子が載置される金属部材としても利用される。そのため、半導体素子を載置するための金属部材を別途設ける必要がなく、半導体装置（モジュール）の小型化を実現できるという効果が得られる。これにより、半導体装置の製造工程の簡略化を実現できる。
なお、関連構成Ａでは、半導体素子（半導体チップ）が載置されている金属部材と、外部接続端子に相当する別の金属部材との間に、ヒューズとして機能する複数のワイヤが設けられる。そのため、半導体素子（半導体チップ）が載置されている金属部材に加え、外部接続端子に相当する金属部材が別途設けられる。したがって、関連構成Ａでは、半導体装置（モジュール）の大型化、当該半導体装置の製造工程の複雑化、発熱箇所の分散等が問題となる。
そこで、本実施の形態の半導体装置１００は、上記の効果を奏するための構成を有する。そのため、本実施の形態の半導体装置１００により、上記の各問題を解決することができる。
＜変形例１＞
以下においては、本変形例の構成を「構成Ｃｔｍ１」ともいう。構成Ｃｔｍ１は、熱伝導率の低い樹脂を使用した構成である。構成Ｃｔｍ１は、構成Ｃｔ１に適用される。
図４は、変形例１の構成Ｃｔｍ１における半導体装置１００の断面図である。図４を参照して、構成Ｃｔｍ１では、半導体装置１００は、さらに、樹脂Ｒ１ａを備える。構成Ｃｔｍ１では、パッケージＰ１は、樹脂Ｒ１および樹脂Ｒ１ａで構成される。樹脂Ｒ１ａの熱伝導率は、樹脂Ｒ１の熱伝導率より低い。すなわち、樹脂Ｒ１ａの放熱性は、樹脂Ｒ１の放熱性より低い。
構成Ｃｔｍ１では、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃは、樹脂Ｒ１ａにより封止されている。すなわち、樹脂Ｒ１ａは、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃを束ねる。
なお、最上部Ｔ１ａの全体または一部が、樹脂Ｒ１ａにより封止されている。また、最上部Ｔ１ｂの全体または一部が、樹脂Ｒ１ａにより封止されている。また、最上部Ｔ１ｃの全体または一部が、樹脂Ｒ１ａにより封止されている。
また、ワイヤＷ１ａのうち樹脂Ｒ１ａにより封止されていない部分は、樹脂Ｒ１により封止されている。ワイヤＷ１ｂのうち樹脂Ｒ１ａにより封止されていない部分は、樹脂Ｒ１により封止されている。ワイヤＷ１ｃのうち樹脂Ｒ１ａにより封止されていない部分は、樹脂Ｒ１により封止されている。
（まとめ）
以上説明したように、本変形例の構成Ｃｔｍ１によれば、樹脂Ｒ１ａの熱伝導率は、樹脂Ｒ１の熱伝導率より低い。すなわち、樹脂Ｒ１ａの放熱性は、樹脂Ｒ１の放熱性より低い。最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃは、樹脂Ｒ１ａにより封止されている。
また、ワイヤＷ１ａのうち樹脂Ｒ１ａにより封止されていない部分は、樹脂Ｒ１により封止されている。ワイヤＷ１ｂのうち樹脂Ｒ１ａにより封止されていない部分は、樹脂Ｒ１により封止されている。ワイヤＷ１ｃのうち樹脂Ｒ１ａにより封止されていない部分は、樹脂Ｒ１により封止されている。
これにより、構成Ｃｔｍ１では、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの放熱性は低い。そのため、過電流状況において、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの温度が、図３の構成よりも、高くなりやすい。したがって、過電流状況が発生した場合において、過電流により最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが、さらに溶断されやすくなる。
その結果、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが溶断されてパッケージＰ１が破壊される場合、樹脂Ｒ１ａが当該破壊の起点となる。そのため、当該溶断（破壊）の影響を、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃ、および、樹脂Ｒ１ａに留めることができる。したがって、過電流状況が発生した場合に、半導体素子Ｓ１ａ，Ｓ１ｂにダメージが生じることを抑制することができる。
なお、構成Ｃｔｍ１では、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの全てが、樹脂Ｒ１ａにより封止されていなくてもよい。例えば、最上部Ｔ１ａ，Ｔ１ｂが樹脂Ｒ１ａにより封止さていてもよい。
＜変形例２＞
以下においては、本変形例の構成を「構成Ｃｔｍ２」ともいう。構成Ｃｔｍ２は、パッケージＰ１の上面に窪みを設けた構成である。構成Ｃｔｍ２は、構成Ｃｔ１および構成Ｃｔｍ１の全てまたは一部に適用される。
一例として、構成Ｃｔｍ２が適用された構成Ｃｔ１（以下、「構成Ｃｔ１ｍ２」ともいう）を、以下に示す。構成Ｃｔ１ｍ２は、図３の構成に、構成Ｃｔｍ２が適用されたものである。
図５は、変形例２に係る構成Ｃｔ１ｍ２を有する半導体装置１００の断面図である。図５を参照して、構成Ｃｔ１ｍ２では、パッケージＰ１の上面Ｐ１ｓのうち、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの上方の領域には窪みＶ１が設けられている。なお、パッケージＰ１は、樹脂Ｒ１（モールド樹脂）で構成されている。具体的には、窪みＶ１の底が、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの上方を覆うように、当該窪みＶ１は設けられる。
以下においては、パッケージＰ１のうち、窪みＶ１の底と、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃとの間の部分を、「窪み下部」ともいう。窪み下部は、パッケージＰ１の一部である。図５において、窪み下部の断面は、窪みＶ１の底と、最上部Ｔ１ａとの間の部分に相当する。窪み下部の厚みは薄い。
（まとめ）
以上説明したように、本変形例の構成Ｃｔｍ２によれば、パッケージＰ１の上面Ｐ１ｓのうち、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの上方の領域には窪みＶ１が設けられている。窪みＶ１の底が、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの上方を覆うように、当該窪みＶ１は設けられる。そのため、パッケージＰ１における窪み下部の厚みは薄い。したがって、窪み下部の物理的強度は小さい。
そのため、過電流状況において、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが溶断されて、パッケージＰ１が破壊される場合、窪み下部が当該破壊の起点となる。そのため、当該溶断（破壊）の影響を、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃ、および、窪み下部に留めることができる。したがって、過電流状況が発生した場合に、半導体素子Ｓ１ａ，Ｓ１ｂにダメージが生じることを抑制することができる。
なお、構成Ｃｔｍ２では、窪みＶ１の底が、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃ全ての上方を覆わなくてもよい。例えば、窪みＶ１の底が、最上部Ｔ１ａ，Ｔ１ｂの上方を覆うように、当該窪みＶ１は設けられてもよい。
＜変形例３＞
以下においては、本変形例の構成を「構成Ｃｔｍ３」ともいう。構成Ｃｔｍ３は、ヤング率の低い樹脂を使用した構成である。構成Ｃｔｍ３は、構成Ｃｔ１に適用される。
図６は、変形例３の構成Ｃｔｍ３における半導体装置１００の断面図である。図６を参照して、構成Ｃｔｍ３では、半導体装置１００は、さらに、樹脂Ｒ１ｂを備える。構成Ｃｔｍ３では、パッケージＰ１は、樹脂Ｒ１および樹脂Ｒ１ｂで構成される。樹脂Ｒ１ｂのヤング率は、樹脂Ｒ１のヤング率より小さい。すなわち、樹脂Ｒ１ｂは、樹脂Ｒ１よりやわらかい。つまり、樹脂Ｒ１ｂの放熱性は、樹脂Ｒ１の放熱性より低い。
構成Ｃｔｍ３では、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの状態は、状態Ｓｔ１である。状態Ｓｔ１は、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが樹脂Ｒ１ｂに接触している状態である。この場合、ワイヤＷ１ａのうち樹脂Ｒ１ｂに接触していない部分は、樹脂Ｒ１により封止されている。また、ワイヤＷ１ｂのうち樹脂Ｒ１ｂに接触していない部分は、樹脂Ｒ１により封止されている。また、ワイヤＷ１ｃのうち樹脂Ｒ１ｂに接触していない部分は、樹脂Ｒ１により封止されている。
なお、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの状態は、状態Ｓｔ２であってもよい。状態Ｓｔ２は、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが樹脂Ｒ１ｂ内に存在する状態である。この場合、ワイヤＷ１ａのうち樹脂Ｒ１ｂ内に存在していない部分は、樹脂Ｒ１により封止されている。ワイヤＷ１ｂのうち樹脂Ｒ１ｂ内に存在していない部分は、樹脂Ｒ１により封止されている。ワイヤＷ１ｃのうち樹脂Ｒ１ｂ内に存在していない部分は、樹脂Ｒ１により封止されている。
（まとめ）
以上説明したように、本変形例の構成Ｃｔｍ３によれば、樹脂Ｒ１ｂのヤング率は、樹脂Ｒ１のヤング率より小さい。すなわち、樹脂Ｒ１ｂの放熱性は、樹脂Ｒ１の放熱性より低い。最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃは樹脂Ｒ１ｂに接触している。この場合、ワイヤＷ１ａのうち樹脂Ｒ１ｂに接触していない部分は、樹脂Ｒ１により封止されている。また、ワイヤＷ１ｂのうち樹脂Ｒ１ｂに接触していない部分は、樹脂Ｒ１により封止されている。また、ワイヤＷ１ｃのうち樹脂Ｒ１ｂに接触していない部分は、樹脂Ｒ１により封止されている。
なお、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが樹脂Ｒ１ｂ内に存在してもよい。この場合、ワイヤＷ１ａのうち樹脂Ｒ１ｂ内に存在していない部分は、樹脂Ｒ１により封止されている。ワイヤＷ１ｂのうち樹脂Ｒ１ｂ内に存在していない部分は、樹脂Ｒ１により封止されている。ワイヤＷ１ｃのうち樹脂Ｒ１ｂ内に存在していない部分は、樹脂Ｒ１により封止されている。
以上の構成により、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの放熱性を低下させることができる。そのため、変形例１と同様な効果が得られる。例えば、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃが溶断されてパッケージＰ１が破壊される場合、樹脂Ｒ１ｂが当該破壊の起点となる。そのため、当該溶断（破壊）の影響を、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃ、および、樹脂Ｒ１ｂに留めることができる。したがって、過電流状況が発生した場合に、半導体素子Ｓ１ａ，Ｓ１ｂにダメージが生じることを抑制することができる。
なお、構成Ｃｔｍ３では、最上部Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃの全ての状態が、状態Ｓｔ１または状態Ｓｔ２でなくてもよい。例えば、最上部Ｔ１ａ，Ｔ１ｂの状態が状態Ｓｔ１であってもよい。当該状態Ｓｔ１は、最上部Ｔ１ａ，Ｔ１ｂが樹脂Ｒ１ｂに接触している状態である。
また、例えば、最上部Ｔ１ａ，Ｔ１ｂの状態が状態Ｓｔ２であってもよい。当該状態Ｓｔ２は、最上部Ｔ１ａ，Ｔ１ｂが樹脂Ｒ１ｂ内に存在する状態である。
なお、本発明は、その発明の範囲内において、実施の形態、各変形例を自由に組み合わせたり、実施の形態、各変形例を適宜、変形、省略することが可能である。
例えば、半導体素子Ｓ１ａは、スイッチング素子以外の半導体素子であってもよい。また、半導体素子Ｓ１ｂは、還流ダイオード以外の半導体素子であってもよい。
１００ 半導体装置、ｎ１，ｎ２，ｎ３，ｎ４，ｎ５，ｎ６ 接点、Ｐ１ パッケージ、Ｒ１，Ｒ１ａ，Ｒ１ｂ 樹脂、Ｓ１ａ，Ｓ１ｂ 半導体素子、Ｔ１ａ，Ｔ１ｂ，Ｔ１ｃ 最上部、Ｗ１，Ｗ１ａ，Ｗ１ｂ，Ｗ１ｃ，Ｗ２ ワイヤ、Ｗ１ａｐ，Ｗ１ｂｐ，Ｗ１ｃｐ 線状部。

Claims (4)

  1. 第１半導体素子と、
    平面視において、前記第１半導体素子に隣接している第２半導体素子と、を備え、
    前記第１半導体素子は、第１ワイヤおよび第２ワイヤにより、前記第２半導体素子に接続されており、
    前記第１ワイヤは、
    前記第１半導体素子に接続されている第１接点と、
    前記第２半導体素子に接続されている第２接点とを有し、
    前記第２ワイヤは、
    前記第１半導体素子に接続されている第３接点と、
    前記第２半導体素子に接続されている第４接点とを有し、
    前記第１ワイヤのうち前記第１接点と前記第２接点との間の部分である第１線状部は、起伏を有し、
    前記第２ワイヤのうち前記第３接点と前記第４接点との間の部分である第２線状部は、起伏を有し、
    前記第１線状部の第１最上部は、前記第２線状部の第２最上部に隣接しており、
    前記第１最上部と前記第２最上部との間隔は、前記第１接点と前記第３接点との間隔より狭く、
    前記第１最上部と前記第２最上部との間隔は、前記第２接点と前記第４接点との間隔より狭い
    半導体装置。
  2. 前記半導体装置は、さらに、第１樹脂および第２樹脂を備え、
    前記第２樹脂の熱伝導率は、前記第１樹脂の熱伝導率より低く、
    前記第１最上部および前記第２最上部は、前記第２樹脂により封止されており、
    前記第１ワイヤのうち前記第２樹脂により封止されていない部分は、前記第１樹脂により封止されており、
    前記第２ワイヤのうち前記第２樹脂により封止されていない部分は、前記第１樹脂により封止されている
    請求項１に記載の半導体装置。
  3. 前記第１ワイヤおよび前記第２ワイヤは、パッケージにより封止されており、
    前記パッケージは、第１樹脂で構成されており、
    前記パッケージの上面のうち、前記第１最上部および前記第２最上部の上方の領域には窪みが設けられている
    請求項１または２に記載の半導体装置。
  4. 前記半導体装置は、さらに、第１樹脂および第３樹脂を備え、
    前記第３樹脂のヤング率は、前記第１樹脂のヤング率より小さく、
    前記第１最上部および前記第２最上部の状態は、当該第１最上部および当該第２最上部が前記第３樹脂に接触している第１状態、または、当該第１最上部および当該第２最上部が当該第３樹脂内に存在する第２状態であり、
    前記第１ワイヤのうち前記第３樹脂に接触していない部分、または、当該第１ワイヤのうち当該第３樹脂内に存在していない部分は、前記第１樹脂により封止されており、
    前記第２ワイヤのうち前記第３樹脂に接触していない部分、または、当該第２ワイヤのうち当該第３樹脂内に存在していない部分は、前記第１樹脂により封止されている
    請求項１に記載の半導体装置。
JP2018209356A 2018-11-07 2018-11-07 半導体装置 Active JP6971952B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018209356A JP6971952B2 (ja) 2018-11-07 2018-11-07 半導体装置
US16/540,472 US10847489B2 (en) 2018-11-07 2019-08-14 Semiconductor device
DE102019216277.0A DE102019216277B4 (de) 2018-11-07 2019-10-23 Halbleitervorrichtung
CN201911059508.8A CN111162059B (zh) 2018-11-07 2019-11-01 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018209356A JP6971952B2 (ja) 2018-11-07 2018-11-07 半導体装置

Publications (3)

Publication Number Publication Date
JP2020077722A JP2020077722A (ja) 2020-05-21
JP2020077722A5 JP2020077722A5 (ja) 2021-01-07
JP6971952B2 true JP6971952B2 (ja) 2021-11-24

Family

ID=70457891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018209356A Active JP6971952B2 (ja) 2018-11-07 2018-11-07 半導体装置

Country Status (4)

Country Link
US (1) US10847489B2 (ja)
JP (1) JP6971952B2 (ja)
CN (1) CN111162059B (ja)
DE (1) DE102019216277B4 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289977A (ja) * 1997-04-14 1998-10-27 Hitachi Ltd 複合半導体装置
US6812580B1 (en) 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
US8441109B2 (en) * 2007-01-25 2013-05-14 Alpha And Omega Semiconductor Ltd. Structure and method for self protection of power device with expanded voltage ranges
JP2008235502A (ja) * 2007-03-20 2008-10-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2009038138A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 樹脂封止型半導体装置およびこれを用いた回路モジュール
JP2010283053A (ja) 2009-06-03 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013239697A (ja) 2012-04-16 2013-11-28 Fuji Electric Co Ltd 半導体装置
CN108064417B (zh) 2015-06-26 2022-01-18 英特尔公司 具有聚集的绝缘线的封装组合件
JP6569417B2 (ja) * 2015-09-16 2019-09-04 三菱電機株式会社 増幅器
JP2017107937A (ja) * 2015-12-08 2017-06-15 三菱電機株式会社 電力用半導体装置
US11562979B2 (en) * 2018-06-27 2023-01-24 Mitsubishi Electric Corporation Power module and method of manufacturing the same, and power conversion apparatus

Also Published As

Publication number Publication date
DE102019216277A1 (de) 2020-05-07
US20200144216A1 (en) 2020-05-07
CN111162059A (zh) 2020-05-15
DE102019216277B4 (de) 2023-08-17
US10847489B2 (en) 2020-11-24
CN111162059B (zh) 2023-04-07
JP2020077722A (ja) 2020-05-21

Similar Documents

Publication Publication Date Title
JP6394489B2 (ja) 半導体装置
JP6028592B2 (ja) 半導体装置
JP6565542B2 (ja) 半導体装置
JP2013069782A (ja) 半導体装置
JP7481343B2 (ja) 半導体装置
JP7124474B2 (ja) 半導体装置
JP7543969B2 (ja) 半導体装置
WO2016006317A1 (ja) 半導体遮断器の放熱構造
JP6971952B2 (ja) 半導体装置
US10978381B2 (en) Semiconductor device
US20140117522A1 (en) Semiconductor package
WO2019064904A1 (ja) 半導体モジュール
JP7489181B2 (ja) 半導体装置
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP7240221B2 (ja) パワー半導体装置
JP6827402B2 (ja) 半導体装置
JP6804421B2 (ja) 半導体装置
JP2021158229A (ja) 半導体装置および半導体装置の製造方法
JP2021180234A (ja) 半導体モジュール
JP7005469B2 (ja) 半導体装置
WO2024214423A1 (ja) 半導体モジュール
JP2020025058A (ja) 半導体装置
WO2023233936A1 (ja) 半導体モジュール
WO2022239626A1 (ja) 半導体装置
JP2023105499A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211102

R150 Certificate of patent or registration of utility model

Ref document number: 6971952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150