CN107004668B - 用于串扰缓解的接地过孔群集 - Google Patents

用于串扰缓解的接地过孔群集 Download PDF

Info

Publication number
CN107004668B
CN107004668B CN201580062829.7A CN201580062829A CN107004668B CN 107004668 B CN107004668 B CN 107004668B CN 201580062829 A CN201580062829 A CN 201580062829A CN 107004668 B CN107004668 B CN 107004668B
Authority
CN
China
Prior art keywords
vias
package substrate
ground
package
cluster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580062829.7A
Other languages
English (en)
Other versions
CN107004668A (zh
Inventor
钱治国
K·艾京
Y·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/575,956 external-priority patent/US9230900B1/en
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201811450623.3A priority Critical patent/CN110085567A/zh
Publication of CN107004668A publication Critical patent/CN107004668A/zh
Application granted granted Critical
Publication of CN107004668B publication Critical patent/CN107004668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开的实施例针对用于集成电路(IC)组件中的串扰缓解的接地过孔群集的技术和配置。在一些实施例中，IC封装组件可以包括被配置为在管芯和第二封装基板之间对输入/输出(I/O)信号和接地进行布线的第一封装基板。第一封装基板可以包括设置在第一封装基板的一侧上的多个接触部、以及过孔的同一层的至少两个接地过孔，并且所述至少两个接地过孔可以形成与单个接触部电耦合的接地过孔的群集。可以描述和/或要求保护其它实施例。

Description

用于串扰缓解的接地过孔群集
相关申请的交叉引用
本申请要求于2015年11月17日提交的题为“GROUND VIA CLUSTERING FORCROSSTALK MITIGATION”的美国专利申请No.14/943880的优先权，该美国专利申请是2014年12月18日提交的题为“GROUND VIA CLUSTERING FOR CROSSTALK MITIGATION”的美国专利申请No.14/575956的延续。
技术领域
本公开的实施例总体上涉及集成电路领域，并且更具体地，涉及用于集成电路组件中的串扰缓解的接地过孔群集的技术和配置。
背景技术
高速信号端总线广泛用于通信的封装上和封装外线路二者以解决集成电路(IC)封装的高带宽需求。然而，串扰(特别是垂直互连件的串扰)可能限制这些高速信号端总线能够实现的数据速率，并且因此，可能在面对信号发送性能目标时构成挑战。额外的管脚可能用于接地连接，以使更多的垂直互连件可用于被分配为接地，以努力将信号彼此隔离并因此降低信号之间的串扰。然而，这些信号管脚可能增大封装形式因子并且可能增加制造的成本。
本文提供的背景描述用于总体上呈现本公开的背景。除非在本文中另有指示，否则在本部分中所描述的材料不是本申请中权利要求的现有技术，并且不能通过包含在该部分中而被承认是现有技术或现有技术的暗示。
附图说明
通过以下具体实施方式结合附图，将容易理解实施例。为了便于该描述，相似的参考标记指定相似的结构元件。通过示例而并非通过附图中视图的限制的方式示出了实施例。
图1示意性地示出根据一些实施例的具有接地过孔群集的示例性集成电路(IC)组件的截面侧视图，以及示例性IC组件的一个封装基板中的具有接地过孔群集的互连件的两个三维(3D)模型。
图2示意性地示出根据一些实施例的示例性两过孔群集模式的顶视图和截面侧视图。
图3示意性地示出根据一些实施例的示例性三过孔群集模式的顶视图。
图4示意性地示出根据一些实施例的形成用于IC组件中的串扰缓解的接地过孔群集的示例性过程的流程图。
图5示意性地示出根据一些实施例的包括如本文中所描述的用于串扰缓解的接地过孔群集的计算设备。
具体实施方式
本公开的实施例描述了与用于集成电路(IC)组件中的串扰缓解的接地过孔群集相关联的技术和配置。例如，本文所述的技术可以用于制造具有带有接地过孔的群集的垂直互连件的封装基板。在以下描述中，将使用本领域技术人员通常使用的术语来描述示例性实施方式的各方面，以向本领域其他技术人员传达其工作的实质。然而，对于本领域技术人员来说显而易见的是，本公开的实施例可以仅利用所描述的方面中的一些方面来实践。出于解释的目的，阐述了具体数字、材料和配置，以提供对例示性实施例的透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有具体细节的情况下实践本公开的实施例。在其它实例中，公知的特征被省略或简化，以便不使例示性实施方式难以理解。
在以下具体实施方式中，参照了形成本文一部分的附图，其中在全文中类似的附图标记指代类似的部件，并且其中通过其中可以实践本公开的主题的例示性实施例来示出。此外，应理解，可以利用其它实施例，并且可以做出结构和/或逻辑变化而不脱离本公开的范围。因此，以下具体实施方式并不应当以限制的意义来看待，并且实施例的范围由所附权利要求及其等同物来限定。
为了本公开的目的，短语“A和/或B”表示(A)、(B)、或(A和B)。为了本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。
描述可以使用基于视角的描述，例如顶部/底部、在……中/在……外、之上/之下等。这种描述仅仅是用于便于讨论并且并不旨在将本文描述的实施例的应用限制于任何特定的取向。
描述可以使用短语“在一实施例中”、“在实施例中”、或者“在一些实施例中”，其每个均可以指代相同或者不同的实施例中的一个或多个。此外，术语“包括”、“包含”、“具有”等，如相对于本公开的实施例使用的，是同义的。
本文中可以使用术语“与……耦合”及其衍生词。“耦合”可以表示以下中的一种或多种。“耦合”可以表示两个或更多元件直接物理或电接触。然而，“耦合”也可以表示两个或更多元件彼此间接耦合，但是仍然彼此合作或相互作用，并且可以表示一个或多个其它元件耦合或连接在被描述为彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多元件直接接触。
在各实施例中，短语“第一特征形成、沉积、或者以其它方式设置在第二特征上”可以表示第一特征形成、沉积、或设置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理接触和/或电接触)或间接接触(例如，在第一特征与第二特征之间具有一个或多个其它特征)。
如本文使用的，术语“模块”可指代以下部件、可以是以下部件的部分或可以包括以下部件：执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、芯片上系统(SoC)、处理器(共享的、专用的或组)和/或存储器(共享的、专用的或组)、组合逻辑电路、和/或提供所描述的功能的其他合适的部件。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
图1示意性地示出根据一些实施例的包括具有垂直互连件的封装基板112和122的示例性IC组件100的截面侧视图，所述垂直互连件具有接地过孔的群集。
如本文使用的，第一级互连件(FLI)可以指代管芯(例如，管芯110或120)与封装基板(例如，封装基板112或122)之间的互连件，而第二级互连件(SLI)可以指代封装基板(例如，封装基板112或122)与另一封装基板(例如，内插件140)或电路板之间的互连件。在实施例中，IC组件100可以包括一个或多个管芯(例如，管芯110和120)。管芯110和120可以分别经由一个或多个FLI结构与封装基板112和122电和/或物理耦合。封装基板112和122可以进一步经由一个或多个SLI结构与内插件140电耦合。
管芯110和120中任一个或二者可以表示使用半导体制造技术(例如薄膜沉积、光刻、蚀刻等)由半导体材料制成的分立单元。在一些实施例中，管芯110和120中任一个或二者可以包括处理器、存储器、开关、ASIC、或SoC、或是这些部件的一部分。管芯110和120可以分别根据各种适当的配置(包括如所描绘的倒装芯片配置或例如嵌入封装基板中的其它配置)与封装基板112和122电和/或物理耦合。
在倒装芯片配置中，管芯110可以使用FLI结构(例如所描绘的互连结构)与封装基板112的表面132耦合。这些互连结构可以被配置为将管芯110与封装基板112电和/或物理耦合。在各实施例中，这些互连结构可以与内插件140的电布线特征电耦合，该电布线特征被配置为在管芯110与管芯120之间、或管芯110与任何其它电部件之间对电信号进行布线。类似地，管芯120可以使用FLI结构(例如所描绘的互连结构)与封装基板122的表面136耦合。这些互连结构可以被配置为将管芯120与封装基板122电和/或物理耦合。在实施例中，这些互连结构可以与内插件140的电布线特征电耦合，该电布线特征被配置为在管芯120与管芯110之间、或管芯120与任何其它电部件之间对电信号进行布线。在一些实施例中，电信号可以包括输入/输出(I/O)信号和/或与管芯110和/或120的操作相关联的电源/接地。
在一些实施例中，图1中的各部件可以形成封装级高速单端信道。在这种实施例中，封装基板112可以经由层压核心(SVLC)封装基板被叠置，并且封装基板122可以是标准核心封装基板。在一些实施例中，管芯110可以是处理器，并且管芯120可以是另一处理器、存储器设备、或例如网络开关的现场可编程门阵列(FPGA)设备。如所描绘的，管芯110可以与SVLC封装基板耦合，而管芯120可以与标准核心封装基板耦合。SVLC封装基板和标准核心封装基板二者然后可以经由例如球栅阵列(BGA)互连结构(例如，焊料球114或124)与另一封装基板(例如，内插件140)耦合，以完成高速单端信道。
将领会，为了便于讨论，由焊料球114或124描绘的BGA互连结构仅意味着示例性互连结构。在其它实施例中，连接盘栅格阵列(LGA)结构可以将封装基板112上的一个或多个连接盘与内插件140上的一个或多个焊盘电耦合，内插件140上的一个或多个焊盘可以在封装基板112与内插件140之间对电信号进行布线。将领会，以上讨论的示例是为了例示性目的，并且各种适当的互连结构和/或层中的任一种可以用于将管芯110和120、或其它管芯(未示出)与内插件140电耦合。将领会，各实施例可以另外包括其它互连结构，例如，沟槽、过孔、迹线或导电层等，其可以用于实施高速单端信道以在管芯110与管芯120之间对电信号进行布线。
封装基板112中的垂直互连件可以由3D模型150示意性地示出。在一个实施例中，垂直互连件116可以对应于三个垂直互连子部件152、154和156。在各实施例中，三个垂直互连子部件152、154和156可以用于例如通过表面134在封装基板112与内插件140之间对接地进行布线。此外，在一些实施例中，三个垂直互连子部件152、154和156可以由若干垂直互连件(例如，互连件158)围绕，该若干垂直互连件可以在封装基板112与内插件140之间对输入/输出(I/O)信号进行布线。在一些实施例中，3D模型150中描绘的垂直互连件可以形成2：1信号与接地比率。
类似地，封装基板122中的垂直互连件可以由3D模型160示意性地示出。在一个实施例中，垂直互连件126可以对应于三个垂直互连子部件162、164和166。在各实施例中，三个垂直互连子部件162、164和166可以用于例如通过表面138在封装基板122与内插件140之间对接地进行布线。此外，在一些实施例中，三个垂直互连子部件162、164和166可以由若干垂直互连件(例如，互连件168)围绕，该若干垂直互连件可以在封装基板122与内插件140之间对输入/输出(I/O)信号进行布线。在一些实施例中，3D模型160中描绘的垂直互连件也可以形成2：1信号与接地比率。
在各实施例中，三个垂直互连子组件152、154和156可以形成至少一个接地过孔群集。类似地，三个垂直互连子组件162、164和166也可以形成至少一个接地过孔群集。3D模型150和3D模型160反映了接地过孔群集的效果。在一些实施例中，额外的接地互连子部件(例如，154和156)可以仅应用于接地互连件的最外面的列，或者接地互连件的最接近信号源的列(例如，垂直互连件116和126)。这种实施例可以是有益处的，因为与内部的列相比，互连件的前两列可以展示出更多的由这些互连件携带的信号之间的串扰。在其它实施例中，额外的接地互连子部件(例如，164和166)也可以应用于其它内部接地列。
单端信号发送的串扰可以是对垂直互连件中的接地参考设计高度敏感的。例如，当第一信号与相关联的接地之间的耦合变得更强时，第一信号与第二信号之间的互耦可能变得更弱。结果，通过增大这两个信号与和这两个信号相关联的各自的接地之间的耦合的强度，可以缓解这两个信号之间的串扰。这样，添加更多的互连结构(例如，BGA连接)并将它们分配到接地可以产生更好的信号与信号隔离。例如，从2：1信号与接地比率改变到保守的1：1信号与接地比率可以帮助缓解信号发送风险，但是这种配置将需要额外的80个接地球用于2×40接口，结果这将增大封装形式因子的成本和尺寸。
在各实施例中，如3D模型150和3D模型160中所示的接地过孔群集设计将消除或降低以上讨论的封装形式因子的尺寸的增大。这样，如3D模型150和3D模型160中所示的彼此相邻的群集接地过孔可以增大接地的尺寸，并且结果，可以提高信号与相关联的接地之间的耦合，而不增加对应的占地面积。因此，接地过孔群集可以利用现有的基板设计规则来实施，而不对其余的封装设计施加影响。
在各实施例中，接地过孔群集可以降低远端和近端串扰二者。因此，接地过孔群集可以被实施成终止的和非终止的高速单端信道二者。在一些实例中，接地过孔群集可以将串扰降低50％或更多。此外，接地过孔群集设计还可以提高信号的信噪比(SNR)。因此，可以降低信道信号发送风险而不对应的增大封装形式因子的尺寸。
图2示意性地示出根据一些实施例的示例性两过孔群集模式的顶视图200和截面侧视图290。三过孔群集模式或具有多于三个接地过孔的接地过孔群集模式也可被用于其他实施例中。在各实施例中，替代单个接地过孔，接地过孔的群集可以用于缓解或降低串扰，而不需要两个封装基板之间的任何附加的互连结构。
在一些实施例中，例如所描绘的那些，接地过孔的群集可以由同一层(例如层296)的、以六边形图案的信号过孔围绕。例如，接地过孔的一个群集(例如，接地过孔212和214)可以由以六边形布置的具有各自的球焊盘220的六个信号过孔(例如，信号过孔222)围绕。在其它实施例中，还可以使用其它图案，例如被设置成正方形布置的围绕接地过孔的集群的四个信号过孔，而不脱离本公开的范围。
在一些实施例中，两个接地过孔可以形成为大体上彼此分开，但是可以仍然接触同一个下层接触结构(例如，球焊盘)。例如，如所示，接地过孔212和214形成为彼此分开，但仍然接触同一球焊盘210。
截面侧视图290示意性地示出示例性两过孔群集模式。封装基板230可以具有用于接纳管芯的一侧(例如，侧282)和用于与另一封装基板或电路板耦合的另一侧(例如，侧284)。在各实施例中，垂直互连结构(例如，垂直互连结构232、240和250)可以设置在封装基板230中。垂直互连结构可以电耦合诸如迹线、沟槽、过孔、连接盘、焊盘的结构或者可以通过封装基板230建立用于电信号的对应的电通路的其它结构。
在一些实施例中，例如，对于服务器产品中的实施方式，垂直互连结构可以长于1毫米(mm)，包括微过孔和核心过孔以及焊料球的叠置体。核心过孔可以是穿过填充有导电材料的核心基板的开口，导电材料可以用于连接布线特征，例如，放置在具有布线特征的基板核心的一个面上的金属焊盘，例如，放置在基板核心的相对面上的另一金属焊盘。在各实施例中，核心过孔可以比微过孔大得多，因为核心层可比有机封装中的内建层厚得多。在这种实施例中，垂直互连结构232可以包括设置在球焊盘262上的过孔的叠置体，球焊盘262进而可以具有设置在其上的焊料球272。垂直互连结构232可以用于通过封装基板230对信号进行布线。
如所示，在一些实施例中，垂直互连结构240可以包括设置在球焊盘264上的过孔(例如，过孔242、过孔244和过孔246)的叠置体，球焊盘264进而可以具有设置于其上的焊料球274。垂直互连结构240可以用于通过封装基板230对接地进行布线。类似地，垂直互连结构250可以包括设置在同一球焊盘264上的过孔(例如，过孔252、过孔254和过孔256)的叠置体，球焊盘264进而可以具有设置于其上的焊料球274。垂直互连结构250也可以用于通过封装基板230对接地进行布线。
在一些实施例中，封装基板230可以是基于环氧树脂的层压基板，其具有内建层，例如Ajinomoto内建膜(ABF)基板。在各实施例中，封装基板230可以包括其它适合类型的基板，包括例如由玻璃、陶瓷、或半导体材料形成的基板。在各种实施例中，过孔242和过孔252可以形成在同一基板层292中，而过孔244和过孔254可以形成在同一基板层294中。类似地，过孔246和过孔256可以形成在同一基板层296中。在一些实施例中，过孔246和过孔256可以是核心层中的核心过孔。因此，过孔242和252可以在层292中形成接地过孔群集，而过孔244和过孔254可以在层294中形成另一接地过孔群集。类似地，过孔246和过孔256可以在层296中形成又一个接地过孔群集。
在各实施例中，过孔242和过孔252可以以现有技术中已知的任何常规方式形成在层292中。例如，可以通过使用诸如采用CO2或UV激光等技术在设置在焊盘264之上的电介质材料区中钻孔来将开口形成在焊盘264之上。在实施例中，可以使用任何常规的电镀操作来将导电材料沉积到开口中以形成过孔。在一些实施例中，可以使用电解电镀操作来将导电材料沉积到钻孔的开口中，并且在沉积导电材料之后可以使用化学机械抛光(CMP)或铜(Cu)蚀刻操作来去除任何多余的导电材料。在各实施例中，过孔246和过孔256可以利用与现有技术中已知的相似或不同的方式形成在层296中。
在各实施例中，层292、层294或层296可以是电介质层，其由宽泛种类的适当电介质材料中的任一种组成，所述电介质材料包括例如基于环氧树脂的层压材料、二氧化硅(例如SiO2)、碳化硅(SiC)、碳氮化硅(SiCN)或氮化硅(例如SiN、Si3N4等)。在实施例中，层292或层294可以包括聚合物(例如，环氧基树脂)，并且还可以包括填充物(例如硅石)以提供满足所得到的封装的可靠性标准的适当机械特性。在实施例中，层292、层294、或层296可以例如通过ABF层压被形成为聚合物的膜。在实施例中，可以通过使用任何适当的技术沉积电介质材料来形成层292、层294、或层296，所述技术包括例如原子层沉积(ALD)、物理气相沉积(PVD)或化学气相沉积(CVD)技术。
在实施例中，基板230可以包括多个布线特征，例如焊盘262或焊盘264，其被配置为提高基板内或通过基板的电通路。在各实施例中，焊盘262或焊盘264可以由诸如金属的任何适当的导电材料组成，金属包括例如镍(Ni)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)及其任何组合。在一些实施例中，焊盘262或焊盘264可以使用图案化的金属层来形成，所述金属层被配置为：将焊盘262与垂直互连结构232电耦合，以通过封装基板230对电信号进行布线；或者将焊盘264与垂直互连结构240和250电耦合，以通过封装基板230对接地进行布线。可以以本领域公知的任何常规方式来形成图案化的金属层。例如，图案化的金属层可以是利用半加成工艺(SAP)形成的内建层的内部导电层或最外面的导电层。
图3示意性地示出根据一些实施例的示例性三过孔群集模式的顶视图。在一些实施例中，使用三过孔群集的示例可以以六边形布置来使用。例如，接地过孔的群集可以由过孔的同一层的、以六边形图案设置的信号过孔围绕，即，接地过孔的一个群集由六个信号过孔围绕。如图3中所示，接地过孔322、324、和326的群集由以六边形布置的包括信号过孔332的信号过孔围绕。类似地，接地过孔352、354、和356的群集也可以由以类似的六边形布置的信号过孔围绕。在其它实施例中，还可以使用其它图案(例如被设置成正方形布置的围绕接地过孔的集群的四个信号过孔)来布置信号过孔以围绕接地过孔的群集，而不脱离本公开的范围。
如以上参考图1所讨论的，接地过孔群集可以用于SVLC封装基板和标准核心封装基板。SVLC封装基板和标准核心封装基板可能必须与各种不同的设计规则和不同的球间距一致。然而，如图所示，可以成功添加两个接地过孔以形成三过孔群集而不违反这些现有的设计规则。例如，可以在现有设计中与原始接地过孔相邻地形成微过孔和核心过孔的垂直互连结构叠置体，且结果可以保持设计的形式因子。
在一些实施例中，接地过孔的群集可以采用三角形布置。作为示例，接地过孔322、324和326被描绘为采用三角形布置。类似地，接地过孔352、354和356被描绘为采用另一三角形布置。在一些实施例中，一个接地过孔可以设置在下面的接触部(例如，球焊盘)的中心之上，并且另外两个接地过孔可以被添加到该下面的接触部的一侧。例如，在接地过孔322、324和326的群集之中，过孔322以与接地过孔342及其相关联的球焊盘相似的方式被放置在球焊盘320的中心。然而，接地过孔324和326可以被添加到接地过孔322，以形成以三角形布置的接地过孔群集。在一些实施例中，接地过孔的三角形布置的中心可以设置在下面的接触部的中心之上。例如，接地过孔352、354和356形成三角形布置，并且群集的中心与球焊盘350的中心重叠。
在各实施例中，可以将两个或更多接地过孔布置成各种群集设计。例如，要被群集的接地过孔的数量取决于设计空间或其它设计约束，可以多于三个。在一些实施例中，作为强调，接地过孔群集可以被放置为更接近某些信号。作为示例，接地过孔322、324和326的布置更多地强调边缘310附近的信号，因为那些信号通常展示出更大的对串扰的倾向。在一些实施例中，接地过孔群集可以被集中，如在接地过孔352、354和356的布置中所示，这可以对所有周围的信号提供相等的改进。在各实施例中，如图3中所示，接地过孔群集可以降低远端串扰(FEXT)和近端串扰(NEXT)。因此，可以提高信道的信噪比(SNR)。
图4示意性地示出根据一些实施例的形成用于IC组件(例如，图1的IC组件100)中的串扰缓解的接地过孔群集的示例性过程400的流程图。过程400可以与根据各种实施例的结合先前的图所描述的实施例一致。
在框410，过程400可以包括在第一封装基板的一侧上形成多个电接触部，第一封装基板被配置为在管芯与第二封装基板之间对输入/输出(I/O)信号和接地进行布线。在各实施例中，第一封装基板的该侧上的接触部可以包括球焊盘。在一些实施例中，球焊盘可以是焊料掩模限定的(SMD)。在其它实施例中，球焊盘可以是非焊料掩模限定的(NSMD)。在一些实施例中，在封装基板的一侧上形成接触部可以通过将接触部(例如焊盘)嵌入在内建层(例如最外面的内建层)中作为内建层的形成的一部分来实现。在一些实施例中，在封装基板的一侧上形成接触部可以通过在内建层中形成开口并且在形成内建层之后根据任何适当的技术将接触部(例如，焊盘)设置到空腔中来实现。
在框420，过程400可以包括形成接地过孔的群集以与多个接触部的单个接触部电耦合，该接地过孔的群集具有过孔的同一层的至少两个接地过孔。根据各实施例，框420可以在封装基板的制造过程期间执行，例如在封装基板230的各种层(例如层292或层294)的制造期间执行。在各实施例中，形成接地过孔的群集可以包括在接地过孔的最接近封装基板的边缘的列(例如接地过孔的第一列)中形成接地过孔的群集。信号的前两列可以展示出比内部列更高的对串扰的敏感性；因此，在接地过孔的最接近封装基板的边缘的列中形成接地过孔的群集可以缓解这种串扰。在一些实施例中，可以仅对接地过孔的最接近边缘的列执行框420，这可以在减少这种串扰方面产生成本高效的解决方案。
在各实施例中，形成接地过孔的群集可以包括在第一封装基板的两侧之间形成包括接地过孔的群集的垂直互连结构，例如在封装基板230的侧282与侧284之间形成的图2中的垂直互连结构240和250。在一些实施例中，形成接地过孔的群集可以包括在过孔的与该侧相邻的最外层中形成接地过孔的群集，例如，图2中作为过孔的最外层的一部分、在层292中的过孔242和过孔252。在一些实施例中，形成接地过孔的群集可以包括在与过孔的最外层直接相邻的过孔的第二层中形成接地过孔的群集，例如为图2中的层294中的过孔244和过孔254。在一些实施例中，形成接地过孔的群集可以包括在过孔的同一层中形成核心过孔的群集，例如为图2中的层296中的过孔246和过孔256。
在一些实施例中，形成接地过孔的群集可以包括形成彼此分开的两个接地过孔。如图2中所示，接地过孔212和214的群集可以形成为彼此分开，但仍然与同一球焊盘210接触。在一些实施例中，形成接地过孔的群集可以包括以三角形布置形成三个接地过孔。在这种实施例中，接地过孔的三角形布置的中心可以设置在球焊盘的中心之上。如图3中所示，接地过孔352、354和356可以形成三角形布置，并且群集的中心可以与球焊盘350的中心重叠。在各实施例中，形成接地过孔的群集可以包括形成由过孔的同一层的信号过孔围绕的接地过孔的群集。如图3中所示，接地过孔322、324和326的群集可以由以六边形布置的包括信号过孔332的信号过孔围绕。
在框430，过程400可以包括在单个接触部上形成单个焊料接头以将第一封装基板电耦合到第二封装基板或电路板。在各实施例中，第一封装基板上的单个接触部可以是球焊盘，其可以对应于第二封装基板上的相配对的接触部，例如焊料焊盘。焊料球然后可以用于将球焊盘与焊料焊盘例如以BGA配置耦合，以形成对应的焊料接头，其可以被配置为在第一封装基板与第二封装基板之间进一步对电信号进行布线。在其它实施例中，单个焊料接头可以形成为其它类型的封装互连件，例如连接盘格栅阵列(LGA)结构或其它适合的结构。
各种操作被以最有助于理解所要求保护的主题的方式依次描述为多个分立操作。然而，描述的次序不应被解释为暗示这些操作必然依赖于次序。过程400的操作可以按与所描绘的不同的另一适当的顺序执行。
可以使用用于按照需求进行配置的任何适合的硬件和/或软件来将本公开的实施例实施到系统中。图5示意性地示出根据一些实施例的包括如本文中描述的用于集成电路组件中的串扰缓解的接地过孔群集的计算设备。计算设备500可以容纳诸如母板502等板。母板502可以包括多个部件，包括但不限于处理器504和至少一个通信芯片506。处理器504可以物理和电耦合到母板502。在一些实现方式中，至少一个通信芯片506还可以物理地和电耦合到母板502。在其他实施方式中，通信芯片506可以是处理器504的部分。
根据其应用，计算设备500可以包括可以或者可以不物理和电耦合到母板502的其它部件。这些其它部件可以包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片506可以实现无线通信，以用于将数据传输到计算设备500以及从计算设备500传输数据。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质传送数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备并不含有任何导线，虽然在一些实施例中，其可能不含有任何导线。通信芯片506可以实施多种无线标准或协议中的任何一种，所述多种无线标准或协议包括但不限于电气和电子工程师学会(IEEE)标准，其包括Wi-Fi(IEEE 802.11族)、IEEE 802.16标准(例如，IEEE 802.16-2005修正案)、长期演进(LTE)项目及其任何修正案、更新、和/或修订本(例如，改进的LTE项目、超移动宽带(UMB)项目(也被称为“3GPP2”)等)。IEEE 802.16兼容的BWA网络通常被称为WiMAX网络，即表示全球微波接入互操作性的首字母缩写，WiMAX网络是通过IEEE 802.16标准的合格和互操作性测试的产品的认证标志。通信芯片506可以根据移动通信全球系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)、或LTE网络来进行操作。通信芯片506可以根据用于GSM演进的增强型数据(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或演进的UTRAN(E-UTRAN)来进行操作。通信芯片506可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物，以及被指定为3G、4G、5G及更高代的任何其它无线协议进行操作。在其它实施例中，通信芯片506可以根据其它无线协议来进行操作。
计算设备500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片506可以专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它。
计算设备500的处理器504可以被封装在IC组件(例如图1的IC组件100)中，IC组件包括具有垂直互连结构的基板(例如图1的封装基板112)，该垂直互连结构具有根据本文所述的技术形成的接地过孔群集。例如，处理器504可以是使用互连结构耦合到封装基板112的管芯110。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
通信芯片506还可以包括可以被封装在IC组件(例如图1的IC组件100)中的一个或多个管芯，该IC组件包括具有垂直互连结构的基板(例如图1的封装基板112)，该垂直互连结构具有根据本文所述的技术形成的接地过孔群集。
在另外的实施方式中，容纳在计算设备500内的另一部件(例如存储器设备或其它集成电路设备)可以包括可被封装在IC组件(例如图1的IC组件100)中的一个或多个管芯，该IC组件包括具有垂直互连结构的基板(例如图1的封装基板122)，该垂直互连结构具有根据本文所述的技术形成的接地过孔群集。
根据一些实施例，多个处理器芯片和/或存储器芯片可以设置在IC组件中，该IC组件包括具有垂直互连结构中的接地过孔群集的封装基板，垂直互连结构可以是信道的一部分，以在处理器或存储器芯片中的任两个之间对信号进行电布线。
在各实施方式中，计算设备500可以是膝上型计算机、上网本、笔记本、超级本TM、智能电话、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录器。在其它实施方式中，计算设备500可以是处理数据的任何其它电子设备。
示例
根据各实施例，本公开内容描述了一种集成电路(IC)封装组件。IC封装组件的示例1可以包括被配置为在管芯与第二封装基板之间对输入/输出(I/O)信号和接地进行布线的第一封装基板，所述第一封装基板具有被配置为接纳管芯的第一侧和与第一侧相对的第二侧。第一封装基板可以包括设置在第一封装基板的第二侧上的多个接触部；以及过孔的同一层的至少两个接地过孔，其中所述多个接触部中的单个接触部被配置为形成与所述第二封装基板的单个焊料接头，并且其中所述至少两个接地过孔形成与单个接触部电耦合的接地过孔的群集。示例2可以包括示例1的主题，其中接地过孔的群集是第一封装基板的第一侧与第二侧之间的垂直互连件的部分。示例3可以包括示例1或2的主题，其中过孔的同一层是过孔的与第二侧相邻的最外面的第一层，与过孔的最外面的第一层直接相邻的过孔的第二层，或者与过孔的第二层直接相邻的过孔的第三层。示例4可以包括示例1-3的任一个主题，其中接地过孔的群集是接地过孔的最接近第一封装基板的边缘的列的一部分。示例5可以包括示例1-4的任一个主题，其中接地过孔的群集由过孔的同一层的信号过孔围绕。示例6可以包括示例5的主题，其中信号过孔以围绕接地过孔的群集的大体上六边形布置来配置。示例7可以包括示例1-6的任一个主题，其中接地过孔的群集包括以三角形布置的三个接地过孔。示例8可以包括示例7的主题，其中三角形布置的中心设置在单个接触部的中心之上。示例9可以包括示例1-8的任一个主题，还包括第二封装基板，其中第二封装基板通过单个焊料接点与第一封装基板耦合。示例10可以包括示例1-9的任一个主题，其中至少两个接地过孔之间的距离小于单个接触部的直径。示例11可以包括示例1-10的任一个主题，其中至少两个接地过孔具有相同的直径。示例12可以包括示例1-11的任一个主题，其中单个焊料接点是焊料接点的球栅阵列(BGA)配置的一部分。示例13可以包括示例1-12的任一个主题，其中第一封装基板是叠置的过孔层压核心封装或核心BGA封装。
根据各实施例，本公开描述了一种方法。一种方法的示例14可以包括在第一封装基板的一侧上形成多个接触部，第一封装基板被配置为在管芯与第二封装基板之间对输入/输出(I/O)信号和接地进行布线；形成接地过孔的群集以与多个接触部的单个接触部电耦合，该接地过孔的群集具有过孔的同一层的至少两个接地过孔；以及在单个接触部上形成单个焊料接头以将第一封装基板电耦合到第二封装基板。示例15可以包括示例14的方法，其中形成接地过孔的群集包括在第一封装基板的两侧之间形成包括接地过孔的群集的垂直互连件。示例16可以包括权利要求14或15的方法，其中形成接地过孔的群集包括在过孔的同一层中形成核心过孔的群集。示例17可以包括权利要求14-16的任一方法，其中形成接地过孔的群集包括形成由过孔的同一层的信号过孔围绕的接地过孔的群集。示例18可以包括权利要求14-17的任一方法，其中形成接地过孔的群集包括以三角形布置形成三个接地过孔。示例19可以包括权利要求18的方法，其中三角形布置的中心设置在单个接触部的中心之上。示例20可以包括权利要求14-19的任一方法，其中形成接地过孔的群集包括形成彼此分开的两个接地过孔。示例21可以包括权利要求14-20的任一方法，其中形成接地过孔的群集包括在接地过孔的最接近第一封装基板的边缘的列中形成接地过孔的群集。
根据各实施例，本公开可以描述一种封装组件。封装组件的示例22可以包括：第一管芯；第一封装基板，其电耦合到第一管芯并且被配置为在第一管芯与第二封装基板之间对输入/输出(I/O)信号和接地进行布线，第一封装基板具有被配置为接纳管芯的第一侧和与第一侧相对的第二侧，第一封装基板包括设置在第一封装基板的第二侧上的多个接触部；以及过孔的同一层的至少两个接地过孔，其中多个接触部中的单个接触部被配置为形成与第二封装基板的单个焊料接头，并且其中至少两个接地过孔形成与单个接触部电耦合的接地过孔的群集；第二封装基板具有嵌入在第二封装基板中的互连件以将第一封装基板与第三封装基板电耦合；以及第三封装基板，其电耦合到第二封装基板和第二管芯，第三封装基板被配置为在第二管芯与第二封装基板之间对输入/输出(I/O)信号和接地进行布线。示例23可以包括权利要求21的封装组件，其中第一封装基板是叠置的过孔层压核心封装，其中第二封装基板是内插件，并且其中第三封装基板是核心球栅阵列封装。示例24可以包括权利要求22或23的封装组件，其中第一管芯是CPU，并且其中第二管芯是开关。示例25可以包括权利要求22-24的任一个封装组件，其中接地过孔的群集是接地过孔的最接近第一封装基板的边缘的列的一部分。
各实施例可以包括上述实施例的任何适当的组合，上述实施例包括以上以结合的形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括具有存储于其上的指令的一个或多个制造的物品(例如，非暂态计算机可读介质)，所述指令在被执行时导致上述实施例中的任何一个的动作。此外，一些实施例可以包括具有用于实现上述实施例的各个操作的任何适当模块的装置或者系统。
所示出的实施方式的以上描述(包括在摘要中所描述的内容)并非旨在是详尽的或将本公开的实施例限制于所公开的精确形式。尽管出于说明性目的在本文描述了特定实施方式和示例，但相关领域技术人员会认识到，在本公开的范围内各种等同的修改也是可能的。
可以根据以上具体实施方式对本公开的实施例做出这些修改。所附权利要求中使用的术语不应被解释为将本公开的各实施例限制于说明书和权利要求中所公开的具体的实施方式。相反，该范围应当完全由所附权利要求来确定，这些权利要求应当根据已确立的对权利要求进行解释的原则来释译。

Claims (25)

1.一种具有用于串扰缓解的接地过孔群集的集成电路(IC)封装组件，包括：
第一封装基板，其被配置为在管芯与第二封装基板之间对输入/输出(I/O)信号和接地进行布线，所述第一封装基板具有被配置为接纳所述管芯的第一侧和与所述第一侧相对的第二侧，所述第一封装基板包括：
设置在所述第一封装基板的所述第二侧上的多个接触部；以及
过孔的同一层的至少两个接地过孔，
其中所述多个接触部中的单个接触部被配置为形成与所述第二封装基板的单个焊料接头，并且
其中所述至少两个接地过孔形成与所述单个接触部电耦合的接地过孔的群集。
2.根据权利要求1所述的IC封装组件，其中所述接地过孔的群集是所述第一封装基板的所述第一侧与所述第二侧之间的垂直互连件的一部分。
3.根据权利要求1所述的IC封装组件，其中所述过孔的同一层是过孔的与所述第二侧相邻的最外面的第一层，与过孔的所述最外面的第一层直接相邻的过孔的第二层，或者与过孔的所述第二层直接相邻的过孔的第三层。
4.根据权利要求1所述的IC封装组件，其中所述接地过孔的群集由所述过孔的同一层的信号过孔围绕。
5.根据权利要求1所述的IC封装组件，其中所述信号过孔以围绕所述接地过孔的群集的大体上六边形布置来配置。
6.根据权利要求1所述的IC封装组件，其中所述接地过孔的群集包括以三角形布置的三个接地过孔。
7.根据权利要求6所述的IC封装组件，其中所述三角形布置的中心设置在所述单个接触部的中心之上。
8.根据权利要求1所述的IC封装组件，还包括所述第二封装基板，其中所述第二封装基板通过所述单个焊料接点与所述第一封装基板耦合。
9.根据权利要求1所述的IC封装组件，其中，所述至少两个接地过孔之间的距离小于所述单个接触部的直径。
10.根据权利要求1所述的IC封装组件，其中，所述至少两个接地过孔具有相同的直径。
11.根据权利要求1所述的IC封装组件，其中所述单个焊料接点是焊料接点的球栅阵列(BGA)配置的一部分。
12.根据权利要求1所述的IC封装组件，其中所述第一封装基板是叠置的过孔层压核心封装或核心BGA封装。
13.根据权利要求1-12中任一项所述的IC封装组件，其中所述接地过孔的群集是接地过孔的最接近所述第一封装基板的边缘的列的一部分。
14.一种制造集成电路(IC)封装组件的方法，所述集成电路(IC)封装组件具有用于串扰缓解的接地过孔群集，所述方法包括：
在第一封装基板的一侧上形成多个接触部，所述第一封装基板被配置为在管芯与第二封装基板之间对输入/输出(I/O)信号和接地进行布线；
形成接地过孔的群集以与所述多个接触部中的单个接触部电耦合，所述接地过孔的群集具有过孔的同一层的至少两个接地过孔；
在所述单个接触部上形成单个焊料接头以将所述第一封装基板电耦合到所述第二封装基板。
15.根据权利要求14所述的方法，其中形成所述接地过孔的群集包括在所述第一封装基板的两侧之间形成包括所述接地过孔的群集的垂直互连件。
16.根据权利要求14所述的方法，其中形成所述接地过孔的群集包括在所述过孔的同一层中形成核心过孔的群集。
17.根据权利要求14所述的方法，其中形成所述接地过孔的群集包括形成由所述过孔的同一层的信号过孔围绕的所述接地过孔的群集。
18.根据权利要求14所述的方法，其中形成所述接地过孔的群集包括以三角形布置形成三个接地过孔。
19.根据权利要求18所述的方法，其中所述三角形布置的中心设置在所述单个接触部的中心之上。
20.根据权利要求14所述的方法，其中形成所述接地过孔的群集包括形成彼此分开的两个接地过孔。
21.根据权利要求14-20中任一项所述的方法，其中形成所述接地过孔的群集包括在接地过孔的最接近所述第一封装基板的边缘的列中形成所述接地过孔的群集。
22.一种具有用于串扰缓解的接地过孔群集的封装组件，包括：
第一管芯；
第一封装基板，其电耦合到所述第一管芯并且被配置为在所述第一管芯与第二封装基板之间对输入/输出(I/O)信号和接地进行布线，所述第一封装基板具有被配置为接纳所述管芯的第一侧和与所述第一侧相对的第二侧，所述第一封装基板包括设置在所述第一封装基板的所述第二侧上的多个接触部；以及过孔的同一层的至少两个接地过孔，其中所述多个接触部中的单个接触部被配置为形成与所述第二封装基板的单个焊料接头，并且其中所述至少两个接地过孔形成与所述单个接触部电耦合的接地过孔的群集；
所述第二封装基板，其具有嵌入在所述第二封装基板中的互连件，以将所述第一封装基板与第三封装基板电耦合；以及
所述第三封装基板，其电耦合到所述第二封装基板和第二管芯，所述第三封装基板被配置为在所述第二管芯与所述第二封装基板之间对输入/输出(I/O)信号和接地进行布线。
23.根据权利要求22所述的封装组件，其中所述第一封装基板是叠置的过孔层压核心封装，其中所述第二封装基板是内插件，并且其中所述第三封装基板是核心球栅阵列封装。
24.根据权利要求22所述的封装组件，其中所述第一管芯是CPU，并且其中所述第二管芯是开关。
25.根据权利要求22-24中任一项所述的封装组件，其中所述接地过孔的群集是接地过孔的最接近所述第一封装基板的边缘的列的一部分。
CN201580062829.7A 2014-12-18 2015-12-03 用于串扰缓解的接地过孔群集 Active CN107004668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811450623.3A CN110085567A (zh) 2014-12-18 2015-12-03 用于串扰缓解的接地过孔群集

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14/575,956 US9230900B1 (en) 2014-12-18 2014-12-18 Ground via clustering for crosstalk mitigation
US14/575,956 2014-12-18
US14/943,880 US9515017B2 (en) 2014-12-18 2015-11-17 Ground via clustering for crosstalk mitigation
US14/943,880 2015-11-17
PCT/US2015/063822 WO2016099936A1 (en) 2014-12-18 2015-12-03 Ground via clustering for crosstalk mitigation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811450623.3A Division CN110085567A (zh) 2014-12-18 2015-12-03 用于串扰缓解的接地过孔群集

Publications (2)

Publication Number Publication Date
CN107004668A CN107004668A (zh) 2017-08-01
CN107004668B true CN107004668B (zh) 2020-05-19

Family

ID=56127342

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811450623.3A Pending CN110085567A (zh) 2014-12-18 2015-12-03 用于串扰缓解的接地过孔群集
CN201580062829.7A Active CN107004668B (zh) 2014-12-18 2015-12-03 用于串扰缓解的接地过孔群集

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811450623.3A Pending CN110085567A (zh) 2014-12-18 2015-12-03 用于串扰缓解的接地过孔群集

Country Status (7)

Country Link
US (8) US9515017B2 (zh)
EP (5) EP3951867A1 (zh)
JP (1) JP6789945B2 (zh)
KR (2) KR102494739B1 (zh)
CN (2) CN110085567A (zh)
SG (1) SG11201704038WA (zh)
WO (1) WO2016099936A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515017B2 (en) 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
US9971970B1 (en) 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
US11277922B2 (en) 2016-10-06 2022-03-15 Advanced Micro Devices, Inc. Circuit board with bridge chiplets
US9991215B1 (en) * 2017-01-19 2018-06-05 Nanya Technology Corporation Semiconductor structure with through substrate via and manufacturing method thereof
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10510721B2 (en) 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
US11160163B2 (en) 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
CN111919297A (zh) * 2018-03-31 2020-11-10 华为技术有限公司 一种半导体封装结构及其封装方法
US10593628B2 (en) 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US10593620B2 (en) 2018-04-27 2020-03-17 Advanced Micro Devices, Inc. Fan-out package with multi-layer redistribution layer structure
US10672712B2 (en) 2018-07-30 2020-06-02 Advanced Micro Devices, Inc. Multi-RDL structure packages and methods of fabricating the same
US10373901B1 (en) * 2018-09-26 2019-08-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10923430B2 (en) 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
US11367628B2 (en) 2019-07-16 2022-06-21 Advanced Micro Devices, Inc. Molded chip package with anchor structures
US11742301B2 (en) 2019-08-19 2023-08-29 Advanced Micro Devices, Inc. Fan-out package with reinforcing rivets
US11670578B2 (en) * 2020-06-02 2023-06-06 Micron Technology, Inc. Ball grid arrays and associated apparatuses and systems
CN113192923B (zh) * 2021-03-30 2024-04-19 新华三半导体技术有限公司 一种封装基板的设计方法、封装基板和芯片
WO2023214654A1 (ko) * 2022-05-03 2023-11-09 삼성전자 주식회사 인터포져를 포함하는 전자 장치
CN116682800B (zh) * 2023-06-08 2024-02-23 合芯科技有限公司 一种导体结构、半导体封装结构及电路板

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US5841191A (en) 1997-04-21 1998-11-24 Lsi Logic Corporation Ball grid array package employing raised metal contact rings
US7022546B2 (en) 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US20040070080A1 (en) * 2001-02-27 2004-04-15 Chippac, Inc Low cost, high performance flip chip package structure
US6563340B1 (en) * 2001-05-21 2003-05-13 Cypress Semiconductor Corp. Architecture for implementing two chips in a package
US6525407B1 (en) 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
JP2004535065A (ja) * 2001-07-02 2004-11-18 ダウ・コーニング・コーポレイション 多孔質材料上のＳｉＣ：Ｈ蒸着によって改良された金属バリア挙動
JP2007508688A (ja) * 2003-10-10 2007-04-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子装置及びそのためのキャリア基板
US7166492B2 (en) * 2003-11-14 2007-01-23 Lsi Logic Corporation Integrated circuit carrier apparatus method and system
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
JP4828164B2 (ja) * 2005-06-06 2011-11-30 ローム株式会社 インタポーザおよび半導体装置
KR101046890B1 (ko) * 2005-06-15 2011-07-06 이비덴 가부시키가이샤 다층 프린트 배선판
US7675157B2 (en) * 2006-01-30 2010-03-09 Marvell World Trade Ltd. Thermal enhanced package
US7473577B2 (en) * 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
KR20090118747A (ko) * 2008-05-14 2009-11-18 삼성전자주식회사 관통 전극을 가지는 반도체 칩 패키지 및 인쇄회로기판
US20100019374A1 (en) * 2008-07-25 2010-01-28 Stmicroelectronics, Inc. Ball grid array package
JP2010045134A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 多層配線基板、半導体パッケージ及び製造方法
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
US8088647B2 (en) 2009-11-17 2012-01-03 Broadcom Corporation Bumping free flip chip process
US9385095B2 (en) * 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
JP5327654B2 (ja) * 2010-03-18 2013-10-30 マーベル ワールド トレード リミテッド インタポーザを備える装置および方法
US8866301B2 (en) * 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US9437561B2 (en) * 2010-09-09 2016-09-06 Advanced Micro Devices, Inc. Semiconductor chip with redundant thru-silicon-vias
US8293578B2 (en) * 2010-10-26 2012-10-23 International Business Machines Corporation Hybrid bonding techniques for multi-layer semiconductor stacks
US8805132B2 (en) * 2010-12-08 2014-08-12 International Business Machines Corporation Integrated circuit package connected to a data transmission medium
KR101209980B1 (ko) * 2010-12-09 2012-12-07 주식회사 네패스 반도체 패키지 및 그 제조 방법
US8975751B2 (en) 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
KR101798571B1 (ko) 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
KR102103811B1 (ko) * 2012-04-24 2020-04-23 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
US9219032B2 (en) * 2012-07-09 2015-12-22 Qualcomm Incorporated Integrating through substrate vias from wafer backside layers of integrated circuits
US9490190B2 (en) * 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8907470B2 (en) * 2013-02-21 2014-12-09 International Business Machines Corporation Millimeter wave wafer level chip scale packaging (WLCSP) device and related method
JP6088893B2 (ja) * 2013-04-09 2017-03-01 ルネサスエレクトロニクス株式会社 半導体装置及び配線基板
US9679868B2 (en) 2013-06-19 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Ball height control in bonding process
US9508701B2 (en) * 2013-09-27 2016-11-29 Freescale Semiconductor, Inc. 3D device packaging using through-substrate pillars
JP6279754B2 (ja) * 2013-12-09 2018-02-14 インテル コーポレイション パッケージングされたダイ用のセラミック上アンテナ
US9515017B2 (en) * 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
US9230900B1 (en) * 2014-12-18 2016-01-05 Intel Corporation Ground via clustering for crosstalk mitigation
MY192389A (en) * 2016-07-01 2022-08-18 Intel Corp Systems, methods, and apparatuses for implementing a pad on solder mask (posm) semiconductor substrate package
US10217716B2 (en) * 2016-09-12 2019-02-26 Mediatek Inc. Semiconductor package and method for fabricating the same
US10818602B2 (en) * 2018-04-02 2020-10-27 Amkor Technology, Inc. Embedded ball land substrate, semiconductor package, and manufacturing methods
US10879220B2 (en) * 2018-06-15 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and manufacturing method thereof
US10431537B1 (en) * 2018-06-21 2019-10-01 Intel Corporation Electromigration resistant and profile consistent contact arrays
US11424197B2 (en) * 2018-07-27 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package, package structure with redistributing circuits and antenna elements and method of manufacturing the same
US10700021B2 (en) * 2018-08-31 2020-06-30 Intel Corporation Coreless organic packages with embedded die and magnetic inductor structures
KR102615197B1 (ko) * 2018-11-23 2023-12-18 삼성전자주식회사 반도체 패키지
US20200227386A1 (en) * 2019-01-14 2020-07-16 Intel Corporation Dual rdl stacked die package using vertical wire
US11227846B2 (en) * 2019-01-30 2022-01-18 Mediatek Inc. Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
US10833053B1 (en) * 2019-07-17 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US10825789B1 (en) * 2019-08-26 2020-11-03 Nxp B.V. Underbump metallization dimension variation with improved reliability
US11532531B2 (en) * 2019-10-29 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US11508650B2 (en) * 2019-12-12 2022-11-22 Intel Corporation Interposer for hybrid interconnect geometry
US11430764B2 (en) * 2019-12-20 2022-08-30 Intel Corporation Overhang bridge interconnect
US11450654B2 (en) * 2019-12-25 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
TWI751051B (zh) * 2020-04-17 2021-12-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US11277902B2 (en) * 2020-05-25 2022-03-15 Arbe Robotics Ltd. Single layer radio frequency integrated circuit package and related low loss grounded coplanar transmission line
US20220406753A1 (en) * 2021-06-16 2022-12-22 Intel Corporation Multi-chip package with recessed memory

Also Published As

Publication number Publication date
US9515017B2 (en) 2016-12-06
US10026682B2 (en) 2018-07-17
US10396022B2 (en) 2019-08-27
US20170148714A1 (en) 2017-05-25
US20160181189A1 (en) 2016-06-23
US20240105572A1 (en) 2024-03-28
EP3234993A1 (en) 2017-10-25
CN107004668A (zh) 2017-08-01
EP4220709A2 (en) 2023-08-02
JP2017539090A (ja) 2017-12-28
KR20230021764A (ko) 2023-02-14
WO2016099936A1 (en) 2016-06-23
CN110085567A (zh) 2019-08-02
US20180315688A1 (en) 2018-11-01
KR20170097005A (ko) 2017-08-25
US11742275B2 (en) 2023-08-29
US11901280B2 (en) 2024-02-13
EP3799118A2 (en) 2021-03-31
EP3951867A1 (en) 2022-02-09
JP6789945B2 (ja) 2020-11-25
EP3483932B1 (en) 2021-01-13
EP4220709A3 (en) 2023-08-09
EP3799118A3 (en) 2021-10-06
US20220130742A1 (en) 2022-04-28
US10854539B2 (en) 2020-12-01
KR102494739B1 (ko) 2023-02-01
US11244890B2 (en) 2022-02-08
EP3483932A2 (en) 2019-05-15
EP3483932A3 (en) 2019-08-28
US20190333848A1 (en) 2019-10-31
EP3234993B1 (en) 2021-05-26
US20210057321A1 (en) 2021-02-25
US20230014579A1 (en) 2023-01-19
EP3234993A4 (en) 2018-08-08
SG11201704038WA (en) 2017-07-28

Similar Documents

Publication Publication Date Title
US11742275B2 (en) Ground via clustering for crosstalk mitigation
US10283453B2 (en) Interconnect routing configurations and associated techniques
US9589866B2 (en) Bridge interconnect with air gap in package assembly
US9119313B2 (en) Package substrate with high density interconnect design to capture conductive features on embedded die
JP2016535462A (ja) ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
US10390438B2 (en) Integrated circuit package substrate
US9230900B1 (en) Ground via clustering for crosstalk mitigation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant