JP3690342B2 - ボンディングワイヤ及びそれを用いた半導体装置 - Google Patents

ボンディングワイヤ及びそれを用いた半導体装置 Download PDF

Info

Publication number
JP3690342B2
JP3690342B2 JP2001375362A JP2001375362A JP3690342B2 JP 3690342 B2 JP3690342 B2 JP 3690342B2 JP 2001375362 A JP2001375362 A JP 2001375362A JP 2001375362 A JP2001375362 A JP 2001375362A JP 3690342 B2 JP3690342 B2 JP 3690342B2
Authority
JP
Japan
Prior art keywords
wire
bonding
dielectric
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001375362A
Other languages
English (en)
Other versions
JP2003179095A (ja
Inventor
寛康 大森
剣志郎 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2001375362A priority Critical patent/JP3690342B2/ja
Publication of JP2003179095A publication Critical patent/JP2003179095A/ja
Application granted granted Critical
Publication of JP3690342B2 publication Critical patent/JP3690342B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/432—Mechanical processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48092—Helix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップとＩＣパッケージ基板を接続するためのボンディングワイヤ及びそれを用いた半導体装置に関する。
【０００２】
【従来の技術】
従来のワイヤボンディングでは、幾つかのシグナルラインに対してその間にグランドラインが飛び飛びでボンディグされている。これによりシグナルラインとグランドラインが大きく離れている個所が多く存在する。
【０００３】
近年のＩＣチップは高クロック化が進んでおり、ＩＣチップからボンィングワイヤを伝送路として見た時、シグナルラインとペアとなるグランドラインが近端、もしくは遠方にあると、シグナルラインとペアとなるグランドラインの距離がまちまちとなり、ワイヤボンディング部では特性インピーダンスが各シグナルラインでずれ電気的に不連続部となる。その結果、ＩＣチップまたはＩＣパッケージから伝搬してきたパルスが、ＩＣチップまたはＩＣパッケージ双方の特性インピーダンスと異なるため、ワイヤ部分で反射や輻射を起こす。これにより、伝搬するパルスが歪みＩＣチップの動作に悪影響を与えるという問題がある。
【０００４】
そこで、シグナルラインを常にグランドラインで挟むと電気的な不連続部を防ぐことはできる。しかし、すべてのシグナルラインをグランドラインで挟み込んでボンディングするのは、現実的にワイヤの数やそれを受けるパットの数が増え過ぎるため実用上は非常に難しいという問題を有している。
【０００５】
【発明が解決しようとする課題】
本発明は上記問題点に鑑み考案されたもので、ＩＣチップとＩＣパッケージ基板がワイヤボンディングされた半導体装置において、高周波領域での伝送特性に優れたボンディングワイヤ及びそれを用いた半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項１においては、ＩＣチップとＩＣパッケージ用基板をボンディング接続するワイヤであって、前記ワイヤ１の周囲を所定厚の誘電体２で覆って誘電体被覆ワイヤ１０を形成し、前記誘電体被覆ワイヤ１０の周囲を別のワイヤ３で巻き付けて同軸構造にしたことを特徴とするボンディングワイヤとしたものである。
【０００７】
また、請求項２においては、ＩＣチップとＩＣパッケージ用基板をボンディング接続するワイヤであって、前記誘電体被覆ワイヤ１０の少なくとも２本以上を束ねて、その周囲を別のワイヤ３で巻き付けて同軸構造にしたことを特徴とするボンディングワイヤとしたものである。
【０００８】
また、請求項３においては、ＩＣチップとＩＣパッケージ用基板をボンディング接続するワイヤであって、前記誘電体被覆ワイヤ１０の少なくとも２本以上を束ねて、その周囲を別のワイヤ３が個々の前記誘電体被覆ワイヤ１０の上下を通るように織り込んで同軸構造にしたことを特徴とするボンディングワイヤとしたものである。
【０００９】
また、請求項４においては、請求項１ないし請求項３のいずれか１項に記載のボンディングワイヤを用いてＩＣチップとＩＣパッケージ基板をボンディング接続してなる半導体装置としたものである。
【００１０】
さらにまた、請求項５においては、前記誘電体被覆ワイヤ１０のワイヤ１がシグナルライン、前記別のワイヤ３がグランドラインに接続されていることを特徴とする請求項４記載の半導体装置としたものである。
【００１１】
上記のように、ボンディングワイヤを同軸構造とすることにより、ＩＣチップまたはＩＣパッケージ基板から伝搬してきたパルスが、ＩＣチップまたはＩＣパッケージ双方の特性インピーダンスと異なるワイヤの部分での反射や輻射を起こすことがなくなり、歪みのないパルスを伝搬することができる。
また、ボンディングワイヤのワイヤ１をパッケージ基板のシグナルライン、別のワイヤ３をグランドラインに接続することにより、ＩＣチップからＩＣパッケージ基板にボンディングするグランドラインの数を抑え、且つ電気特性の良いワイヤボンディングが出来る。更に、ボンディングワイヤのワイヤ１同士の空間的電磁結合であるクロストークを抑えることができる。
【００１２】
【発明の実施の形態】
図1は、請求項１に係わる本発明のボンディングワイヤの一実施例を示す斜視図、図２は、請求項２に係わる本発明のボンディングワイヤの一実施例を示す斜視図、図３は、請求項３に係わる本発明のボンディングワイヤの一実施例を示す斜視図をそれぞれ示す。
請求項１に係わる本発明のボンディングワイヤは、図1に示すように、ワイヤ１の周囲を所定厚の誘電体２で覆い、誘電体被覆ワイヤ１０を形成し、さらに、別のワイヤ３を誘電体２に巻き付けて同軸構造のボンディングワイヤ２０を形成したものである。
【００１３】
請求項２に係わる本発明のボンディングワイヤは、図２に示すように、誘電体被覆ワイヤ１０を少なくとも２本以上（この例では３本）束ねて、その周囲を別のワイヤ３で巻き付けて同軸構造のボンディングワイヤ３０を形成したものである。
【００１４】
請求項３に係わる本発明のボンディングワイヤは、図３に示すように、誘電体被覆ワイヤ１０を少なくとも２本以上（この例では３本）束ねて、その周囲を別のワイヤ３が個々の誘電体被覆ワイヤ１０の上下を通るように織り込んで同軸構造のボンディングワイヤ４０を形成したものである。
【００１５】
誘電体被覆ワイヤ１０の誘電体は、好ましい基材はポリイミド、四弗化エチレン等の高周波領域において低損失、熱的、機械的優れた特性を持つものが好ましいが、ワイヤ１を伝送するパルスが低周波の場合は、あえて高周波領域において低損失な材質を使用しなくとも充分伝送できる。
【００１６】
ここで、請求項１及び２に係わるボンディングワイヤ２０及び３０の特性インピーダンスを求める式は、式１のようになる。
【００１７】
【化１】
Figure 0003690342
【００１８】
また、請求項３に係わるボンディングワイヤ４０のように常に半円だけの別のワイヤ３で囲まれている場合の特性インピーダンスを求める式は、式２のようになる。
【００１９】
【化２】
Figure 0003690342
【００２０】
上記式１及び式２中の、ａは同軸の内導体の半径、ｂは同軸の外導体の半径、l:誘電体が挿入された長さ、ρは抵抗率をそれぞれ示す。
ワイヤ１や誘電体の直径とそれを覆う誘電体の種類を変えることで特性インピーダンスを任意の値に設計できる。これにより、ＩＣチップやＩＣパッケージ基板内の伝送線路にそれぞれ固有の特性インピーダンスがあってもインピーダンスマッチングが行うことができ、伝送特性を向上させることが出来る。
【００２１】
ボンディングワイヤ３０では、誘電体被覆ワイヤ１０を少なくとも２本以上束ねて、外周を別のワイヤ３を巻き付けているため、ワイヤ１部分での反射、輻射はほぼ完全に抑えられるが、特性インピーダンスが誘電体被覆ワイヤ１０の位置によって若干異なる場合がある。
ボンディングワイヤ４０では、誘電体被覆ワイヤ１０を少なくとも２本以上束ねて、個々の誘電体被覆ワイヤ１０を別のワイヤ３で織り込むように巻き付けているため、ワイヤ１部分での反射、輻射はほぼ完全に抑えられ、且つ個々の誘電体被覆ワイヤ１０の特性インピーダンスも均一なものが得られる。
【００２２】
請求項４または請求５項に係わる半導体装置は、上記ボンディングワイヤ２０、３０及び４０を用いて、ワイヤ１とＩＣチップのパッド電極及びＩＣパッケージ基板のシグナル用のボンディングパッドと、ワイヤ３とグランドライン用のボンディングパッドをボンディング接続しているため、ＩＣチップからＩＣパッケージ基板にボンディングするグランドラインの数を抑え、且つ電気特性の良いワイヤボンディングが出来る。更に、シグナルラインに接続されるワイヤ１同士の空間的電磁結合であるクロストークを抑えることができる。
【００２３】
以下に、本発明のボンディングワイヤを用いて作成した半導体装置について説明する。
図４に、本発明のボンディングワイヤを用いて作製した半導体装置の一実施例の模式構成断面図を示す。
あらかじめ、ワイヤ１を誘電体２で覆った誘電体被覆ワイヤ１０を別のワイヤ３で巻き付けたボンディングワイヤ２０、３０、４０のいずれか及びＩＣパッケージ基板５０を用意する。
ここで、何本の誘電体被覆ワイヤ１０を束にするかを決定し、相応のボンディングワイヤを用意する。
【００２４】
ＩＣパッケージ基板５０は、絶縁基板１１の一方の面にシグナル用ボンディングバッド２１、グランドライン用ボンディングバッド２２、配線パターン（図示せず）及び絶縁基板１１の他方の面にボンディングパッド２２とビアホール２３にて電気的に接続されたバンプ電極２４が形成されたものである。
【００２５】
まず、ＩＣパッケージ基板５０上にパッド電極６１が形成されたＩＣチップ６０を導電接着剤４１にて接着・固定する。
次に、ボンディングワイヤ２０、３０、４０のいずれかのワイヤ１をＩＣパッケージ基板５０のシグナル用のボンディングバッド２１及びＩＣチップ６０のパッド電極６１に、さらに、ボンディングワイヤ２０、３０、４０のいずれかのワイヤ３をグランドライン用のボンディングバッド２２に、それぞれボンディング接続する。
さらに、モールド樹脂７１にて樹脂封止し、半田バンプ３１を形成して、本発明の半導体装置１００を得る。
【００２６】
本発明の同軸ワイヤボンディングと従来のワイヤボンディングを用いて半導体装置を作成し、伝送特性を測定した結果を図５、図６に示す。
図５に示すように、ワイヤボンディング４０を用いることにより、従来のワイヤボンディングに比べ伝送特性が向上していることが分かる。図６は、同軸ワイヤボンディングと従来のワイヤボンディングでのクロストークの比較である。同軸ワイヤボンディングにすることにより、従来のワイヤボンディングに比べクロストークが抑えられていることが分かる。
【００２７】
【発明の効果】
上記したように、本発明の同軸構造のボンディングワイヤを用いてワイヤボンディングにより半導体装置を作製することにより、ＩＣチップとＩＣパッケージ基板とのシグナルラインの高周波領域での伝送特性を大幅に改善でき、グランドラインの数を減らすことができる。
【図面の簡単な説明】
【図１】請求項１に係わる本発明のボンディングワイヤの一実施例を示す斜視図である。
【図２】請求項２に係わる本発明のボンディングワイヤの一実施例を示す斜視図である。
【図３】請求項３に係わる本発明のボンディングワイヤの一実施例を示す斜視図である。
【図４】本発明のボンディングワイヤを用いて作製した半導体装置の一実施例を示す模式構成断面図である。
【図５】本発明のボンディングワイヤを用いて作製した半導体装置の伝送特性の一例を示す説明図である。
【図６】本発明のボンディングワイヤを用いて作製した半導体装置の伝送特性の一例を示す説明図である。
【符号の説明】
１……ワイヤ
２……誘電体
３……別のワイヤ
１０……誘電体被覆ワイヤ
２０、３０、４０……ボンディングワイヤ
１１……絶縁基板
２１……シグナルライン用ボンディングパッド
２２……グランドライン用ボンディングパッド
２３……ビアホール
２４……バンプ電極
３１……半田バンプ
４１……導電接着剤
５０……ＩＣパッケージ基板
６０……ＩＣチップ
６１……パッド電極
７１……モールド樹脂
１００……半導体装置

Claims (5)

  1. ＩＣチップとＩＣパッケージ用基板をボンディング接続するワイヤであって、前記ワイヤ（１）の周囲を所定厚の誘電体（２）で覆って誘電体被覆ワイヤ（１０）を形成し、前記誘電体被覆ワイヤ（１０）の周囲を別のワイヤ（３）で巻き付けて同軸構造にしたことを特徴とするボンディングワイヤ。
  2. ＩＣチップとＩＣパッケージ用基板をボンディング接続するワイヤであって、前記ワイヤ（１）の周囲を所定厚の誘電体（２）で覆った誘電体被覆ワイヤ（１０）の少なくとも２本以上を束ねて、その周囲を別のワイヤ（３）で巻き付けて同軸構造にしたことを特徴とするボンディングワイヤ。
  3. ＩＣチップとＩＣパッケージ用基板をボンディング接続するワイヤであって、前記ワイヤ（１）の周囲を所定厚の誘電体（２）で覆った誘電体被覆ワイヤ（１０）の少なくとも２本以上を束ねて、その周囲を別のワイヤ（３）が個々の前記誘電体被覆ワイヤ（１０）の上下を通るように織り込んで同軸構造にしたことを特徴とするボンディングワイヤ。
  4. 請求項１ないし請求項３のいずれか１項に記載のボンディングワイヤを用いてＩＣチップとＩＣパッケージ基板をボンディング接続してなる半導体装置。
  5. 前記誘電体被覆ワイヤ（１０）のワイヤ（１）がシグナルライン、前記別のワイヤ（３）がグランドラインに接続されていることを特徴とする請求項４記載の半導体装置。
JP2001375362A 2001-12-10 2001-12-10 ボンディングワイヤ及びそれを用いた半導体装置 Expired - Fee Related JP3690342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001375362A JP3690342B2 (ja) 2001-12-10 2001-12-10 ボンディングワイヤ及びそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001375362A JP3690342B2 (ja) 2001-12-10 2001-12-10 ボンディングワイヤ及びそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2003179095A JP2003179095A (ja) 2003-06-27
JP3690342B2 true JP3690342B2 (ja) 2005-08-31

Family

ID=19183750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001375362A Expired - Fee Related JP3690342B2 (ja) 2001-12-10 2001-12-10 ボンディングワイヤ及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP3690342B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859188B2 (en) * 2013-07-03 2018-01-02 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Heat isolation structures for high bandwidth interconnects
JP2018518828A (ja) * 2015-06-26 2018-07-12 インテル コーポレイション 集合化された絶縁ワイヤを含むパッケージ・アセンブリ
CN115831935B (zh) * 2023-02-15 2023-05-23 甬矽电子(宁波)股份有限公司 芯片封装结构和芯片封装方法

Also Published As

Publication number Publication date
JP2003179095A (ja) 2003-06-27

Similar Documents

Publication Publication Date Title
JP3580803B2 (ja) 半導体装置
US5459284A (en) Twisted-pair wire bond and method thereof
US9030031B2 (en) Microelectronic assembly with impedance controlled wirebond and reference wirebond
US5471010A (en) Spatially separated uninsulated twisted wire pair
US9240372B1 (en) Semiconductor die having lead wires formed over a circuit in a shielded area
JP2004095572A (ja) 半導体装置およびその製造方法
JP6285021B2 (ja) 低電磁干渉配線を有するダイパッケージ
US20190019776A1 (en) Structures and methods for capacitive isolation devices
US20010015490A1 (en) High speed digital and microwave device package
WO2009099912A2 (en) Differential internally matched wire-bond interface
JP3690342B2 (ja) ボンディングワイヤ及びそれを用いた半導体装置
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
US8253028B2 (en) Microwave chip supporting structure
JP4605887B2 (ja) 実装用配線基板および半導体装置の実装構造
JP3998562B2 (ja) 半導体装置
JP4820798B2 (ja) 半導体装置
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JP2004112143A (ja) 高周波信号用導体の接続構造、および半導体集積回路パッケージ
CN117855194B (zh) 一种互连结构及封装结构
JP2010141366A (ja) 半導体装置
TWI761052B (zh) 積體電路導線架及其半導體裝置
US20240322412A1 (en) Isolator
JP2006332708A (ja) 半導体装置
JP4850056B2 (ja) 半導体装置
CN117855194A (zh) 一种互连结构及封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050606

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees