JP6285021B2 - 低電磁干渉配線を有するダイパッケージ - Google Patents

Description

本発明は、電磁干渉を低減し、ダイに接続する新規のリード線構造に関する。本発明の実施により、リード線間のクロストーク、パッケージの内側または外側での電磁放出によって生じるノイズへの感受性が低減される。

さらに、本発明は１以上のダイに接続する誘電体被覆されたリード線を接続するために形成された新規のマルチグランドプレーンに関する。

性能の低下につながる電磁干渉は、パッケージ型ダイ、特にギガヘルツ周波数で作動する入出力（ＩＯ）を有するダイにとって一般的な問題になってきている。多くの集積回路は望ましくない量のＥＭＩを発生する。一般的に、集積回路によって生成されるノイズは、ダイと、パッケージを介したダイのピンへの接続に起因する。ＥＭＩが隣接する部品や集積回路に結合すると、ＥＭＩがそれらの個々の性能に干渉して、システム全体の性能に影響する可能性がある。ＥＭＩの悪影響のため、容認できる放射ＥＭＩのレベルが厳密な規制限度の対象となるため、集積回路から生成するＥＭＩを阻止または抑制することが望ましい。

リード線の分離またはシールドでの絶縁といった解決策は、常に利用できたり十分であるわけではない。さらに、ＩＣパッケージレベルでのＥＭＩソリューションは、そのレベルでの主要事項が信号の伝送品質と機能性であるため、しばしば軽視される。パッケージレベルでのＥＭＩソリューションは、「下流」またはアドオンソリューションの必要性の排除に役立つため、有効である。

従来技術の課題と欠点に鑑み、本発明の目的は、優れた信号の伝送品質と機能性を備えるコンパクトなダイパッケージを提供することであり、特に２以上のリード線を有するスタックドダイパッケージおよび／またはＢＧＡパッケージを提供することである。

当業者には明らかであろう上記および他の目的は、ＥＭＩ減衰のためのダイパッケージを対象とする本発明によって達成され、そのダイパッケージは、複数の接続パッドを有するダイと、複数の接続要素を支持するダイ基板と、第１の金属コア径を有する第１の金属コア、前記第１の金属コアを被覆する第１の誘電体厚を有する第１の誘電体層、および、前記第１の誘電体層を被覆する第１の外側金属層を有し、前記第１の外側金属層が第１のグランドプレーンに接続されている第１のリード線と、第２の金属コア径を有する第２の金属コア、前記第２の金属コアを被覆する第２の誘電体厚を有する第２の誘電体層、および、前記第２の誘電体層を被覆する第２の外側金属層を有し、前記第２の外側金属層が第２のグランドプレーンに接続されている第２のリード線とを備え、その結果、前記第１と第２のリード線は第１と第２のリード線の間のＥＭＩおよびクロストークへの感受性を低減する。

さらに、第１のリード線は、第１のダイからダイ基板上の複数の接続要素のうち１つに延出してもよい、および／または、第２のリード線は、第２のダイからダイ基板上の複数の接続要素のうち１つに延出してもよい。第２のグランドプレーンは、第１のグランドプレーンに重ね合わせてあってもよいし、重ね合わせていなくてもよい。重ね合わせの場合、電気絶縁を維持する仲介層が、第１のグランドプレーンと第２のグランドプレーンとの間に配置されてもよい。

さらに、本発明に係るダイパッケージは、第１と第２のダイとを有するスタックドダイパッケージであってもよく、前記ダイそれぞれは複数の接続パッドを有し、第１のリード線は、前記第１のダイの前記複数の接続パッドのうち１つから、前記ダイ基板上の前記複数の接続要素のうち１つに延出するか、または、前記第２のダイの前記複数の接続パッドのうち１つに延出し、第２のリード線は、前記第２のダイの前記複数の接続パッドのうち１つから、前記ダイ基板上の前記複数の接続要素のうち１つに延出するか、または、前記第１のダイの前記複数の接続パッドのうち１つに延出する。

従属請求項は、本発明に係るダイパッケージに効果的な実施形態を対象とし、そこに開示されるそれぞれの特徴は、個別に追加されてもよいし、組み合わせて追加されてもよい。

新規であると思われる本発明の特徴および本発明に特徴的な要素は、添付の特許請求の範囲に具体的に規定されている。図面は例証のみを目的とし、縮尺通りに描かれているわけではない。しかし、本発明自体は、構成および動作方法の両方において、添付の図面と併せて以下の詳細な説明の参照により最もよく理解されるであろう。

外側の接地接続された金属被覆を有する誘電体被覆リード線を備えたファインピッチ低クロストークダイパッケージの図である。 外側の接地接続された金属被覆を有する低クロストークの重なり合う誘電体被覆リード線を示す図である。 スタックドダイパッケージで使用される低クロストークリード線を示す図である。 ダイからダイへの、またはパッケージからパッケージへの実施形態で使用される低クロストークリード線を示す図である。 外側の接地接続された金属被覆を有する誘電体被覆リード線の製造の方法ステップを示すブロック図である。 外側の接地接続された金属被覆を有する誘電体被覆リード線の製造のサブトラクティブ法を示す図である。 外側の接地接続された金属被覆を有する誘電体被覆リード線を備えたＢＧＡパッケージを示す図である。 外側の接地接続された金属被覆を有する誘電体被覆リード線を備えたリードフレームパッケージの一部分を示す図である。 周波数に基づくクロストークレベルのＳパラメータ測定を示す図である。 誘電体被覆と外側の接地接続された金属層を有するシングルリード線とディファレンシャルリード線に関連するＥＭ場をそれぞれ示す図である。 重なり合っていても重なり合っていなくてもよい分離したグランドプレーンに接続された誘電体および金属を被覆したリード線を有する本発明に係るダイパッケージを示す図である。 ２つのグランドプレーンを有する本発明に係るダイパッケージを示す図である。 ２つのグランドプレーンがそれぞれＲＦグランドシールドとＤＣ電力シールドを形成している別例の実施形態を示す図である。

本発明の好適な実施形態を説明するにあたり、図面のうち図１−図１３を参照するが、同じ部品番号は本発明の同じ特徴を有している。

電磁シールドを有し、金属コアと接地接続可能な導電外側層の間に１以上の中間誘電体層を有するリード線が、パッケージの電気的性能を改善するために使用される。これは、異なる長さのリード線１５６を有する、基板１５４に取り付けられたダイ１５２を有するダイパッケージ１５０を図示した図１に描かれている。図から分かるように、基板１５４上の接続パッド１５８は、通常、プロセスを考慮してチップ側よりもスペーシングが大きくなっている。ダイパッドのスペーシングは、ワイヤボンド機で実現可能なピッチに応じて共通に規定される。基板側では、プリント回路基板（ＰＣＢ）型プロセスのリソグラフィー上の再現性、および、半田、ピンまたは配線要素の配置精度によって規定される。実働上、ワイヤは、パッケージよりもチップにより接近して配置される。これは、ダイのサイズが小さくなるにつれて、特にダイ近傍において望ましくない電磁場結合（クロストーク）が発生することを意味する。本明細書に記載されるように形成されたリード線は、パッケージ内の電磁干渉（ＥＭＩ）を低減することに加えて、（パッケージの）外部のＥＭＩの感受性を低減し、同様に、電磁放出も実質的に低減する。

図２に示すように、半導体ダイパッケージングシステム１００は、リード線の構造によって低い電磁放出およびクロストークを有するリード線１１０、１１２および１１４を備える。基板１０２に実装されたダイ１２０は、ダイ１２０によって要求される信号、電力、または他の機能性のための多重接続パッド１２２を有する。基板１０２は、パッケージからの導電パスは、直接、または、導電リードフレーム、充填されたビア、導電トレース、二次レベル配線等によって提供する導電パッド１０４を含んでもよい。リード線１１０、１１２および１１４は、導電パッド１０４に接続され、また図示されるように、実質的に異なる長さを有していてもよい。図２に示すように、リード線は密集して配置され、交差または上下配置ができ（例えば、リード線１１０と１１２は交差して描かれている）、望ましくない多くの電磁結合の可能性を有している。

図２に示された実施形態において、リード線１１０、１１２および１１４は内側コアと外側金属層を有している。例えば、リード線１１０、１１２および１１４はその長さに沿って規定の直径の金属コアを有し、その金属コアは薄い誘電体層と導電性金属層で逐次被覆される。同じサイズで付加的な誘電体および金属被覆がない裸リード線と比べて、リード線１１０、１１２および１１４は、放出される放射がより少なく、（パッケージの）外部のＥＭＩへの感受性がより少なく、クロストークがより生じにくい。特定の実施形態において開示されるようなリード線構成の優れた電気的特性により、実質的な長さが異なるが同じコア径を有するリード線は、裸ワイヤと比べて実質的に同じノイズ低減を有することができる。測定されたノイズ低減は、誘電体と、誘電体を被覆する金属層（複数）を持たない裸リード線に比べて、５ｄＢを超えて３０ｄＢに及ぶほど大きいことがわかる。特定の実施形態において、ＥＭＩへの耐性はリード線の長さ方向の範囲にわたり有効であり、２つのリード線は同じ断面構造とインピーダンスを持つことができるが、一方のリード線は、同じＥＭＩ特性を持ちながらも他方のリード線の長さの１０倍である。

不必要なクロストークにつながる電磁場は、横並びのリード線だけで発生するわけではなく、スタック状の構成で互いに隣接しているリード線でも発生することがある。これは、図３に示すスタックドダイで現実化し、図３は、本明細書で説明するような誘電体層と導電金属層を被覆したリード線ではなく、裸ワイヤが使用された場合に、横並びまたは上下配置のリード線から容認できないクロストークが生じる例示的なリード線１６４ａ−ｄおよび１６６ａ−ｄを有するダイ１６２ａ−ｄを備えるスタックドダイパッケージ１６０を示している。同様に図４は、ダイからダイへ接続されるリード線１７４と、ダイから基板へ接続されるリード線１７６とを有するダイスタック１７０および１７２を示す。低減されたクロストークを有する別々に実装されたパッケージングシステム１８０、１８２内のダイからダイへ直接接続されるリード線１７８があってもよい。

半導体ダイパッケージングに使用される誘電体被覆リード線は、異なる誘電体厚を有するように形成することができる。コア径と誘電体厚の両方を変えることができる。特定の実施形態において、被覆誘電体の組成も変えることができる。これは、例えば、優れた蒸気バリア、酸素分解耐性等を有する高性能誘電体が、低コストの誘電体材料の厚い層の上に薄く被着することを可能にする。図示される実施形態の別の態様において、リード線１１０、１１２および１１４（図２および３参照）は、内側コアと外側金属層にわたり異なる誘電体厚を有し、それが別個に異なるインピーダンスを提供する。例えば、リード線１１０はその長さに沿って規定の直径の金属コアを有してもよく、金属コアは薄い誘電体層と導電金属層で逐次被覆される。そのようなリード線１１０は、結果として得られる低インピーダンスと低静電容量が電力低下を減らすため、電力の伝送に適している。代替的に、リード線１１２は信号データの伝送に適したより厚い誘電体層を有し、一方で、リード線１１４は中間の厚さの誘電体層を有している。特定の実施形態において、開示されるリード線構造の優れた電気的特性により、実質的に長さが異なるが同じコア径を有するリード線が、５０％以上異なる長さを持つにも拘らず、目標インピーダンスの１０％以内での実質的に同じインピーダンスを持つことが可能である。例えば、リード線１１２は、長さがリード線１１０の２倍であるにも拘わらず、リード線１１０とほぼ同じインピーダンスを有することが可能である。特定の実施形態において、リード線の差がさらに大きい場合もあり、２つのリード線は同じ断面構造とインピーダンスとを有しているが、一方のリード線の長さは他方のリード線の長さの１０倍である。

一般に、薄い誘電体層は電力線用途に有効な低インピーダンスを提供し、厚い誘電体層は一般に信号の伝送品質のために有効であり、リード線上の外側金属層は効果的には同じ接地に接続される。コア径と誘電体厚の組み合わせが可能であり、一連のそのようなステップが別々のインピーダンスを有するリード線を実現するために行われてもよい。特定の実施形態において、電力処理能力を増加させ、電力線温度を下げ、および／または、接地電位の変動または電力低下を悪化させることになる電源および接地線へのインダクタンスをさらに減少させるために、電力線に大径のコアを備えることが望ましい。

３以上の異なる誘電体厚を有するリード線を備えることが多くのパッケージに効果的であるため、中間厚さの誘電体層も有用である。電力伝送を最大化するために、電源と、実質的に異なるインピーダンスの負荷を接続するために、中間の誘電体厚を有するリード線を使用することができる。例えば、１０オームの電源が２０オームのリード線で４０オームの負荷に接続されてもよい。さらに、誘電体のコストが高くなることがあるため、重要な信号路は厚い誘電体を用いて配線されうるが、一方で、より重要度の低い状態またはリセットのリード線等は、電力リード線よりは厚いが重要な信号リード線よりは薄い（中間）厚さの誘電体層で被覆される。

各リード線の所望の特定インピーダンス値を達成するために、ワイヤボンド径と組み合わせて、誘電体被覆の厳密な厚さを選択することができる。

同軸線の特性のインピーダンスが式（１）に表されており、式（１）において、Ｌはユニット長ごとのインダクタンスであり、Ｃはユニット長ごとの静電容量であり、ａはボンドワイヤの直径であり、ｂは誘電体の外径であり、ε_γは同軸誘電体の比誘電率である。

図５に示されるように、一実施形態において、１以上のグランドプレーンを有する、または持たない外側の接地接続された金属被覆を備えた誘電体被覆リード線の製造は、ブロック図２００に示された以下のステップを用いて進行できる。第１のステップ２０２において、接続パッドが、ダイおよび基板上で洗浄される。次に、ワイヤボンダを用いてダイが接続パッドに接続される（２０４）。任意で、第２の直径のワイヤ（例えば、電力接続に適した、より大径のワイヤ）が取り付けられてもよいし（２０６）、または、選択的な被覆を可能にするためにダイの領域がマスキングされるか、または、他の方法で保護されてもよい（ステップ２０８）。同一または異なる組成の誘電体の１以上の層が被覆されてもよく（ステップ２１０）、続いて、誘電体被覆ステップ２１０で被覆された接地接続へのアクセスを可能にするために、誘電体部分の選択的なレーザーまたはサーマルアブレーションまたは化学的除去が行われる（ステップ２１２）。いくつかの実施形態では接地ビアの必要性を排除することができるため、このステップは任意である。仮想ＲＦ接地が容量結合によって達成できるため、また、厚さ値（Ｅｒの関数）への周波数依存性が容量結合による接地確立を可能にするため、これは高周波数で稼動するダイに特に適する。次に、金属被覆が行われ（２１４）、リード線の最外金属被覆層を形成する金属層で誘電体を被覆し、リード線を接地接続する。このプロセス全体を多数回繰り返してもよく（ステップ２１６）、それは、選択可能な被覆技法を用いる実施形態に有効であり、また、多数のダイまたは複雑かつ異なるインピーダンスのリード線を用いる実施形態では特に有効である。最終ステップ（ステップ２１８）において、非キャビティパッケージに関しては、リード線を封止するためにオーバーモールドを使用することができる。封止されたリード線は、米国特許第６，７７０，８２２号明細書および米国特許出願公開第２０１２／００６６８９４号明細書に記載された高周波数デバイスパッケージに使用可能なものであり、それらの開示を参照して用いてもよい。

特定の実施形態において、説明されたプロセスへの変更および追加が可能である。例えば、誘電体の共形被覆は、化学的（電気泳動）、機械的（表面張力）、触媒プライマー、電磁（ＵＶ、ＩＲ）、電子線、その他適切な技法によって達成することができる。電気泳動ポリマーは、それらがプロセスパラメータを調整することにより、および／または電気泳動塗布液に単純に添加剤、濃度、化学的、熱的またはタイミングの変更を施すことによって容易に厳密な厚さに被覆できる自己抑制反応に依存するため、特に有利である。

別の実施形態において、誘電体を予備被覆したボンドワイヤを用いてリード線を形成してもよい。市販の被覆ワイヤは、例えば５０オームのリード線を製造するために必要な誘電体厚よりも典型的に薄いが、所望のインピーダンスを設定するために誘電体厚を増加させるために、上記に説明した誘電体被覆ステップを用いることができる。これらの予備被覆ワイヤの使用は、同軸リード線を形成するために必要な他のプロセスステップを単純化し、必要な蒸着誘電体のより薄い層と、接地ビアを形成するためのより迅速な処理時間を可能にする。予備被覆されたボンドワイヤは、空間が狭いまたは交差するリード線の短絡を防止するために使用することができる。特定の実施形態において、予備被覆ボンドワイヤは、選択的パターニング技法を可能にするために感光性材料で製造された誘電体を有していてもよい。

別の実施形態において、誘電性パリレンが使用することができる。パリレンは、水分バリアおよび誘電体バリアとして使用され、多様な化学蒸着ポリ（ｐ−キシレン）ポリマーの商標名である。パリレンは、修正パリレン被覆システムを用いた成長抑制縮合反応で形成することができるものであり、該システムにおいて、ダイ、基板およびリード線は感光板に整列し、それがＥＭ放射（ＩＲ、ＵＶまたはその他）を厳密に衝突させ、選択的な誘電体の成長速度を提供する。これが、コンタクトビア形成、パリレンのバルク除去等のプロセスの必要性を効果的に低減または排除できる。

パリレンおよびその他の誘電体は、酸素、水蒸気および熱が存在する場合、酸素切断による分解を受けることが知られている。損傷は、真に密封性の界面を形成できる３−５ミクロン厚さの薄膜層で優れた蒸気酸素バリアを形成する金属層によって制限することができる。代替的に、電気的、熱的または製造上の要求により、金属が選択的に除去されている場合、または金属が特定領域に被覆していない場合、広範なポリマー系蒸気酸素バリアの使用が可能であり、中でもポリビニルアルコール（ＰＶＡ）は広範に使用される１つのポリマーである。これらのポリマーは、グロブトッピング処理、スクリーン印刷処理、ステンシル処理、ガントリー分配処理、酸素または水蒸気環境に曝されるパリレン表面に噴霧処理されてもよい。有利には、蒸気バリアポリマーの使用は、使用しなければ高コストのパリレンまたは酸素感応物が必要とされるため、コスト削減戦略の一環となりうる。

理解されるように、説明した全ての方法ステップは、種々の選択可能な被覆技法の利点を享受する。選択可能な被覆は、物理的マスキング、指向性ポリマー蒸着、フォトレジスト法、または、被覆時に、金属コア、誘電体層または他の最外層において、異なる被覆厚さを保証する任意の他の適切な方法を用いてもよい。選択可能な被覆では、リード線の構築がアディティブ法で可能であるが、サブトラクティブ法も可能であり、サブトラクティブ法では、異なるインピーダンスの配線を形成するために誘電体または金属が除去される。例えば、１以上のダイが配置されたパッケージが、全パッケージとデバイスパッドの配線用に適宜ワイヤボンド接合されてもよい。ダイパッケージの製造に関するステップと構造を示す図６に関連して示されるように、誘電体被覆３００はワイヤボンド金属導体３０２の上に所定の厚さに被覆することができる（ステップＡ）が、所定の厚さは二次配線インピーダンスに必要とされる誘電体の厚さである。二次インピーダンスのワイヤボンド誘電体は例えばエッチングステップによって除去される（ステップＢ）ことができ、続いて第２の被覆３０４被覆（ステップＣ）、それに続いて両配線の金属被覆３０６が行われる（ステップＤ）。このサブトラクティブプロセスにより、２つの独立したインピーダンスのワイヤボンドが作製される。

図７に示す実施形態は、多数の選択されたインピーダンスを有する誘電体と金属を被覆したリード線４１２、４１４を有するボールグリッドアレイ（ＢＧＡ）パッケージ４１０を示す。ＢＧＡは、集積回路に広く使用されている表面実装パッケージングであり、ＢＧＡの底面全体が接続パッドに使用することができるため、一般に、デュアルインライン、リードフレームまたは他のフラットパッケージよりも多数の配線ピンを提供できる。多くの種類のＢＧＡパッケージにおいて、ダイ４１６は接続パッドに接続された充填可能なビア４２０を有する基板４１８に取り付けられている。リード線４１２、４１４は頂部側ダイ４１６をパッド／ビア４２０に接続するために使用され、これにより基板４１８の頂部側から底部への電気接続を提供する。ＢＧＡパッケージでは、半田ボール４２２がパッケージの底部に取り付けられ、プリント回路基板または他の基板への半田付けまでは粘着質のフラックスで定位置に保持される。本明細書で説明するように、従来型ＢＧＡパッケージのワイヤボンドは、誘電体層と外側接地接続可能な金属層を有する改良されたリード線で置き換えることができる。リード線は、内側コアおよび外側金属層にわたり変化する誘電体厚を有することができ、誘電体層厚が部分的に相違、または、より良く適合するように選択された特定のインピーダンスを有するように選択的に最適化することができる。図７に示すように、長いリード線４１２および短いリード線４１４の両方がサポートされる。

より詳細には、改良されたＢＧＡパッケージの組み立てにおいて、基板のビアに隣接しビアの周りに形成された接続パッドを支持する基板に対して、ダイの表面を上にした取り付けを要する場合がある。この組み立ては、各々必要な配線向けに適宜ワイヤボンド接合され、ワイヤボンドは基板上の接続パッドとダイ上の接続パッドの間に形成される。低周波数および電力入力は低周波数信号リード線に接続されるが、高周波数入力と出力は高周波数信号リード線に接続される。いくつかの実施形態において、低周波数および電力入力のリード線は、高周波数信号リード線とは異なる厚さを持ちうる。そして、組立品は、基本的に共形の誘電体材料で被覆される。低コスト、真空蒸着の容易さ、および、優れた性能特性のために、パリレンが使用される。リードフレーム取付位置付近の誘電体層の一部分は、接地接続点または接地シールド層への電気的な接続を行うためにエッチング、熱劣化、レーザーアブレーションによって選択的に除去される。同様に、接地接続を可能にするために、誘電体層の一部分が、ダイ接続パッド付近で除去される。誘電体層上への金属被覆層の施工に続いて、構造上の接地接続がなされ、接地シールドを形成する。好ましい金属層の厚さは、皮層深さとＤＣ耐性の点を考慮して選択されるべきであり、銀、銅、または金等の優れた導電体から主に構成されるべきである。殆どのアプリケーションに対して、機能性の点では１ミクロンの被覆厚さで十分であるが、より厚い被覆は、リード線間のクロストークの低減に役立つ。これらの被覆は、リソグラフィーまたはその他のマスキング法と、めっきまたはその他の選択可能な被覆法の組み合わせにより、規定領域に施すことができる。パッケージは、ダイ上にオーバーモールドまたは蓋を配置し、次にダイシング（シンギュレーション）および検査を経て完成することができる。

別法として、図８に示した実施形態において、ダイからリードフレームへ延出するワイヤボンドを有するダイパッケージ４４０をベースとした低コストなリードフレームは、個々のパッケージサイトの二次元アレイと外側フレーム部分を有するリードフレームストリップを形成することによって製造することができる。リードフレーム加工は、従来型であり、別個のリード線のエッチング、打ち抜き加工または電着により形成することができる。リードフレームストリップは、射出成形またはトランスファー成形装置を含むが、これらに限定されないモールドに配置することができる。市販のエポキシモールドコンパウンド等の好ましくはプラスチック製の適切な誘電体材料が、リードフレーム／モールド材料複合体構造を達成するために、モールドに射出、圧送または移送される。モールド材料の特性は、それらの比誘電率、損失正接および電気的分散特性ならびにそれらの温度、湿度および他の機械的な性能属性が重要である。

結果として得られる複合リードフレームストリップの各パッケージサイトは、モールド離型剤および／またはバリを除去されて、リードフレームの露出した金属部分の上から金属仕上げの被覆用に準備される。これは、浸漬または電気めっき等のめっき技法によって達成することができるものであり、金属は、腐食抑制とワイヤボンド接合を容易にするために選択される。そのような仕上げの一例は、ニッケルの薄膜層（保護用）に続く金の層（付加的な保護とワイヤボンドの能力）である。次に、結果として得られる成形されたリードフレームストリップの各パッケージサイトには必要なダイが配置されて底部に取り付けられ、ダイ取り付け材料は、特定のパッケージング用途に対応する機械的および熱的特性によって選択される。次に、結果として得られた組立品は各必要な配線向けに適宜ワイヤボンド接合され、ワイヤボンドはリードフレーム上のリード線とダイ上の接続パッドの間に形成される。低周波数および電力入力は低周波数信号リード線に接続され、他方で、高周波数入力および出力は高周波数信号リード線に接続される。いくつかの実施形態において、低周波数および電力入力は、高周波数信号リード線とは異なる厚さであってもよい。

前述のＢＧＡパッケージ４１０と同様に、配置後のリードフレームストリップは、パリレンを含む基本的に共形の誘電体材料で被覆される。パリレンの場合、最終的にＰＣＢに取り付けられるリード線部分への被着を防止するために、アクリル系接着剤が付いた真空対応ポリイミド、または、同様の材料等のテープでパッケージの底部をマスキングすることが好ましい。これは、後続ステップにおいて、より容易な半田付けを可能にする。リードフレームの取り付け位置付近の誘電体の一部分は、接地接点または接地シールド層への電気的な接続を行うために、エッチング、熱的劣化またはレーザーアブレーションによって選択的に除去される。同様に、ダイ接続パッド付近の誘電体層の一部分が接地接続を可能にするために除去される。誘電体層の上からの金属被覆層の塗布に続いて、構造的な接地接続が施され、接地シールドを形成する。好ましい金属層の厚さは、ＤＣ耐性の点と皮層深さを考慮して選択されるべきであり、銀、銅または金等の優れた導電体から主に構成されるべきである。殆どの用途において、機能性の点では１ミクロンの被覆厚さが適切であるが、より厚い被覆は、リード線間のクロストークを低減するのに役立つ。これらの被覆は、リソグラフィーまたはその他のマスキング法と、めっきまたは他の選択可能な被覆法の組み合わせで、規定領域に加えることができる。パッケージは、ダイ上にオーバーモールドまたは蓋を配置し、次にダイシング（シンギュレーション）および検査を経て完成される。

例１−クロストーク性能
図９（Ａ）は、裸ワイヤボンド５０２、３０オームの同軸線５０４および５０オームの同軸線５０６について、周波数の関数としてクロストーク特性を比較するグラフ５００である。両同軸リード線は、シールドされていない配線に比べて約２５ｄＢ改善したクロストーク／絶縁特性を示す。この点において、本発明によって作製された不整合な同軸リード線でさえも、シールドされない裸リード線よりも優れている。

図９（Ｂ）は、裸ワイヤボンド５１２、５１４および５０オームの同軸リード線５１６、５１８の、時間ドメインにおける挙動の比較を描いたグラフ５１０である。図９（Ａ）に描かれた周波数結果と合致して、ノイズ電圧は１２倍も低減され（５２０）（クロストーク／絶縁）、セトリング時間応答は７倍向上する（５２２）（帯域幅の増加を可能にする）。

図１０（Ａ）−図１０（Ｄ）は、誘電体被覆と外側が接地接続された金属層を有する場合と、持たない場合とについて、それぞれシングルリード線およびディファレンシャルリード線に関するＥＭ場振幅の空間振幅プロットを示す。図１０（Ａ）は、シングルエンドボンドワイヤ６０２の振幅プロット６００を示す。図示されるように、ボンドワイヤのｙ軸に沿った一点におけるＥＭ場振幅が顕著である。図１０（Ｂ）は、シングルエンドマイクロ同軸線６１２の振幅プロット６１０を示す。明らかなように、同軸線は、裸リード線に比べて実質的に電磁放出が低減されている。

これは、ノイズ耐性を改善するために裸リード線で一般に使用される技法であるディファレンシャルペア（６２２）に特に有効である（図１０（Ｃ））。反対極性の信号で駆動される一対のリード線は、典型的にほぼ等しいノイズ環境にさらされる。これら２つの信号が差動的に一緒に印可されたとき、共通のノイズが打ち消される（６２０）。しかし、多数の対のリード線のファインピッチ配置で起こりうるように、ノイズ環境が等しくない場合、隣り合うノイズ源が、より遠い隣のディファレンシャル対よりも、最も近い隣のディファレンシャル対に大きな信号を誘導することがある。このように、シールドされたマイクロ同軸対は、ノイズが信号線に到達する前に大きく減衰されるため、ノイズに対する耐性がかなり大きい。図１０（Ｄ）は、ディファレンシャルマイクロ同軸線６３２の空間振幅プロット６３０を示す。プロットは、ほぼ完全なシールド、つまり、極く少量の電磁放射の放出を示している。

図１１（Ａ）および図１１（Ｂ）に示されるように、半導体ダイパッケージングシステム１１００は、多数に分離または重なり合ったグランドプレーンを有するように形成される。リード線１１１０、１１１２および１１１４は、リード線構造とグランドプレーンへの接続のために、低い電磁放出およびクロストークを有するように製造される。ダイ基板１１０２に実装されたダイ１１２０は、ダイ１１２０に要求される信号、電力または他の機能性のための多重接続パッド１１２２を有する。ダイ基板は、パッケージからの導電パスを、直接、または、導電リードフレーム、充填されたビア、導電トレース、二次レベル配線等によって提供される導電パッド１１０４を有してもよい。リード線１１１０、１１１２および１１１４は導電パッド１１０４に接続され、また図示するように、実質的に異なる長さを有していてもよい。

図１１（Ａ）に示された実施形態において、リード線１１１０、１１１２は内側コアと、第１のグランドプレーン１１３０に接続された外側金属層を有している。対照的に、リード線１１１４は、内側コアと、第１のグランドプレーン１１３０とは分離しており、別個の第２のグランドプレーン１１３２に接続された外側金属層を有している。同様に、図１１（Ｂ）は、グランドプレーン１１３４と１１３６が物理的に重なり合っていること以外は、パッケージ１１００の設計と等しいパッケージ１１０１を示している。しかし、両グランドプレーンは、誘電体被覆１１３８（部分的に取り除かれて示されている）がグランド１１３４と１１３６を互いに絶縁するために使用されるため、電気的には独立している。理解されるように、リード線１１１０、１１１２および１１１４は、その長さ方向に規定の直径の金属コアを有し、その金属コアは誘電体層と導電性の金属層で逐次被覆される。

付加的な誘電体および金属被覆が無い同サイズの裸リード線と比べて、リード線１１１０、１１１２および１１１４は放射がより少なく、（パッケージの）外部のＥＭＩの感受性がより少なく、クロストークがより生じにくい。特定の実施形態において、開示されたような構成のリード線の優れた電気的特性により、実質的な長さは異なるが同じコア径を有するリード線は、裸ワイヤに対して実質的に同じノイズ低減を得ることが可能である。測定されるノイズ低減は、誘電体および被覆金属層を持たない裸リード線に比べて、５ｄＢを超えて３０ｄＢまで多くなる。特定の実施形態において、ＥＭＩへの耐性はリード線の長さ方向の範囲にわたり有効であり、２つのリード線は同じ断面構造とインピーダンスを持つことができるが、一方のリード線は、同じＥＭＩ特性を持ちながらも他方のリード線の長さの１０倍である。

例２、例３、例４−クロストーク性能
例２−図１２は、２つのグランドプレーン１２００、１２０２を有する実施形態の一例を示し、両方とも、両リード線端部での接続を可能にするためにパッケージ基板１２０４からダイ１２０６に延出している。

例３−図１３は、２つのグランドプレーンがそれぞれＲＦグランドシールド１３００とＤＣ電力グランドシールド１３０２とを形成する実施形態の一例を示す。

例４−別の実施形態において、多数インピーダンス配線は、上記のプロセスの変形例によって実現される。ダイを支持する基板が、全パッケージとデバイスパッドの配線用に、０．７ミリのワイヤで適宜ワイヤボンド接合されてもよい。得られるパッケージ組立品は、パリレンＣ誘電体の１．３１ミクロンの被覆を受ける。パッケージ上の電力用接地接続、および、デバイス上の電力接地接続に対応するビアを空けるプロセスが実行される。電力配線とそれらに関連する接地に関係する領域にのみ金属を形成する第１の選択的金属被覆プロセスが実行される。この選択的金属被覆化は、物理的マスキング、リソグラフィーまたは他の選択的プロセスによって実現することができる。このようにして、完全な５オーム同軸配線が形成される。この場合、誘電体の第２の被覆が被着されて、合計２６．３４ミクロンの誘電体厚が実現される。信号線に求められる全接地に第２のビアプロセスが実行される。このステップは、必要であれば、電源接地への接続を有してもよい。５０オーム線用の接地シールドを形成するために第２の金属被覆化が実行される。このようにして、電力と信号線とのグランドプレーンを別に切り離したオプションで、５オームと５０オームの組み合わせの配線が実現される。

本発明特有の好ましい実施形態について詳しく説明してきたが、前述の説明を考慮すれば、多くの別例、変更例および変形例が考えられることは当業者には明白である。したがって、添付の特許請求の範囲は、そのような別例、変更例および変形例を本発明の範囲および適用範囲内にあるものとして包含すると想定される。

特に、本発明は、優れたＥＭＩ性能を有するスタックドダイパッケージを対象とし、そのダイパッケージは、各ダイがそれぞれ複数の接続パッドを備える第１と第２のダイと、複数の接続要素を支持するダイ基板と、第１のダイからダイ基板上の複数の接続要素のうち１つに延出する第１のリード線であって、第１の金属コア径を有する第１の金属コア、第１の金属コアを被覆する第１の誘電体厚を有する第１の誘電体層、および、接地接続された外側金属層を有する第１のリード線と、第２のダイからダイ基板上の複数の接続要素のうち１つに延出する第２のリード線であって、第２の金属コア径を有する第２の金属コア、第２の金属コアを被覆する第２の誘電体厚を有する第２の誘電体層、および、接地接続された外側金属層を有する第２のリード線とを備え、第１と第２のリード線間のＥＭＩおよびクロストークの感受性が低減される。

上記のダイパッケージにおいて、第１のリード線が第２のリード線に重なっている。

上記のダイパッケージにおいて、第１のリード線が第２のリード線の上にある。

ダイ基板は、ＢＧＡパッケージの形成を可能にするために充填されたビアを有してもよい。

ダイ基板は、リードフレームパッケージを形成するためにリードフレームを有してもよい。

本発明は、ダイからダイへの接続と同様に、ダイから基板への接続を有する。

さらに、本発明は、複数の接続パッドを有するダイと、複数の接続要素を支持するダイ基板と、金属コアと、金属コアを被覆する誘電体層と、接地接続された外側金属層とをそれぞれが有する複数のリード線とを備え、金属コアを被覆する誘電体層と外側金属層とを持たないリード線に比べてクロストークノイズが５ｄＢ以上低減される優れたＥＭＩ性能を持つＢＧＡパッケージを対象とする。

さらに、本発明は、クロストークが低減されたディファレンシャルペアと、クロストークが低減されたクロスオーバー型の長ループ面外リード線を有する。

さらに、本発明は、複数の接続パッドを有するダイと、複数の接続要素を支持するダイ基板と、第１のダイからダイ基板上の複数の接続要素のうち１つに延出する第１のリード線であって、第１の金属コア径を有する第１の金属コア、第１の金属コアを被覆する第１の誘電体厚を有する第１の誘電体層、および、外側金属層を有する第１のリード線と、第１のリード線の外側金属層に取り付けられた第１のグランドプレーンと、第２のダイからダイ基板上の複数の接続要素のうち１つに延出する第２のリード線であって、第２の金属コア径を有する第２の金属コア、第２の金属コアを被覆する第２の誘電体厚を有する第２の誘電体層を有する第２のリード線と、第２のリード線の外側金属層に取り付けられた第２のグランドプレーンと、を備えたダイパッケージを有する。

上記のダイパッケージにおいて、第２のグランドプレーンは、仲介誘電体層が第１と第２のグランドプレーン間の電気絶縁を維持しながら、第１のグランドプレーンに重なり合っていてもよい。

ダイパッケージは、ＢＧＡパッケージおよび／またはリードフレームパッケージの形態で構築されてもよい。

Claims (19)

1. 複数の接続パッドを有するダイ（１５２；１２０；１６２ａ−ｄ；１７０；４１６）と、
   複数の接続要素を支持するダイ基板（１５４；１０２；４１８）と、
   第１の金属コア径を持つ第１の金属コア、前記第１の金属コアを被覆する第１の誘電体厚を持つ第１の誘電体層、および、前記第１の誘電体層を被覆する第１の外側金属層を有し、前記第１の外側金属層が第１のグランドプレーンに接続されている第１のリード線（１５６；１１０；１６４ａ；１６６ａ；１７６；４１２）と、
   第２の金属コア径を持つ第２の金属コア、前記第２の金属コアを被覆する第２の誘電体厚を持つ第２の誘電体層、および、前記第２の誘電体層を被覆する第２の外側金属層を有し、前記第２の外側金属層が第２のグランドプレーンに接続されている第２のリード線（１５６；１１２；１６４ｂ；１６６ｂ；１７６；４１４）と、
   を備え、
   前記第１のリード線と前記第２のリード線との間のＥＭＩおよびクロストークへの感受性が低減されるダイパッケージ（１５０；１００；１６０；１８０；１８２；４１０；４４０；１１００）において、
   前記第１のグランドプレーンと前記第２のグランドプレーンは、電気的には分離されているが、物理的にはオーバーラップしていることを特徴とするダイパッケージ。
2. 前記第１のリード線（１１１０、１１１２）は、第１のダイから前記ダイ基板（１１０２）上の前記複数の接続要素のうちの１つに延出し、
   前記第２のリード線（１１１４）は、第２のダイから前記ダイ基板（１１０２）上の前記複数の接続要素のうちの１つに延出し、
   前記第１のグランドプレーン（１１３０、１１３６）は、前記第１の外側金属層に取り付けられ、
   前記第２のグランドプレーン（１１３２、１１３４）は、前記第２の外側金属層に取り付けられる請求項１に記載のダイパッケージ（１１００）。
3. 前記第２のグランドプレーン（１１３４）は、前記第１のグランドプレーン（１１３６）に重なり合っている請求項２に記載のダイパッケージ（１１００）。
4. 前記第１のグランドプレーンと前記第２のグランドプレーンとの間の電気絶縁を維持する仲介層（１１３８）を有する請求項３に記載のダイパッケージ（１１００）。
5. 複数の接続パッドを有するダイ（１５２；１２０；１６２ａ−ｄ；１７０；４１６）と、
   複数の接続要素を支持するダイ基板（１５４；１０２；４１８）と、
   第１の金属コア径を持つ第１の金属コア、前記第１の金属コアを被覆する第１の誘電体厚を持つ第１の誘電体層、および、前記第１の誘電体層を被覆する第１の外側金属層を有し、前記第１の外側金属層が第１のグランドプレーンに接続されている第１のリード線（１５６；１１０；１６４ａ；１６６ａ；１７６；４１２）と、
   第２の金属コア径を持つ第２の金属コア、前記第２の金属コアを被覆する第２の誘電体厚を持つ第２の誘電体層、および、前記第２の誘電体層を被覆する第２の外側金属層を有し、前記第２の外側金属層が第２のグランドプレーンに接続されている第２のリード線（１５６；１１２；１６４ｂ；１６６ｂ；１７６；４１４）と、
   を備え、
   前記第１のリード線と前記第２のリード線との間のＥＭＩおよびクロストークへの感受性が低減されるダイパッケージ（１５０；１００；１６０；１８０；１８２；４１０；４４０；１１００）において、
   前記第１のリード線（１１１０、１１１２）は、第１のダイから前記ダイ基板（１１０２）上の前記複数の接続要素のうちの１つに延出し、
   前記第２のリード線（１１１４）は、第２のダイから前記ダイ基板（１１０２）上の前記複数の接続要素のうちの１つに延出し、
   前記第１のグランドプレーン（１１３０、１１３６）は、前記第１の外側金属層に取り付けられ、
   前記第２のグランドプレーン（１１３２、１１３４）は、前記第２の外側金属層に取り付けられ、
   更に、前記第２のグランドプレーン（１１３４）は、前記第１のグランドプレーン（１１３６）に重なり合っていることを特徴とするダイパッケージ（１１００）。
6. 前記第１のグランドプレーンと前記第２のグランドプレーンとの間の電気絶縁を維持する仲介層（１１３８）を有する請求項５に記載のダイパッケージ（１１００）。
7. 前記ダイパッケージは、第１のダイと第２のダイとを有し、前記第１のダイと前記第２のダイは、それぞれ複数の接続パッドを有し、
   前記第１のリード線は、前記第１のダイから前記ダイ基板上の前記複数の接続要素のうちの１つに延出するか、または、前記第２のダイの前記複数の接続パッドのうちの１つに延出し、
   前記第２のリード線は、前記第２のダイから前記ダイ基板上の前記複数の接続要素のうちの１つに延出、または、前記第１のダイの前記複数の接続パッドのうちの１つに延出することを特徴とする請求項１から６の何れか一項に記載のダイパッケージ。
8. 前記ダイパッケージは、スタックドダイパッケージであることを特徴とする請求項７に記載のダイパッケージ。
9. 前記第１の金属コア径は、前記第２の金属コア径とは異なる、または、前記第１の金属コア径は、前記第２の金属コア径と同じである請求項１から８のいずれか一項に記載のダイパッケージ。
10. 前記第１の誘電体厚は、前記第２の誘電体厚とは異なる、または、前記第１の誘電体厚は、前記第２の誘電体厚と同じである請求項１から９のいずれか一項に記載のダイパッケージ。
11. 前記ダイ基板は、ＢＧＡパッケージの形成を可能にする充填されたビアを有する請求項１から１０のいずれか一項に記載のダイパッケージ。
12. 前記ダイ基板は、リードフレームパッケージを形成するリードフレームを有する請求項１から１０のいずれか一項に記載のダイパッケージ。
13. 前記第１のリード線は、前記第２のリード線に交差する、および／または、前記第２のリード線の上にある請求項１から１２のいずれか一項に記載のダイパッケージ。
14. 前記第１のリード線は、第１の長さと第１のインピーダンスとを有し、前記第２のリード線は、第２の長さと第２のインピーダンスとを有し、
    前記第１の長さは前記第２の長さとは異なり、および／または、前記第１のインピーダンスは前記第２のインピーダンスとは異なる請求項１から１３のいずれか一項に記載のダイパッケージ。
15. 前記第１の金属コアおよび／または前記第２の金属コアは、誘電体層と導電金属層とで逐次被覆される請求項１から１４のいずれか一項に記載のダイパッケージ。
16. 前記リード線は、ダイからダイへの接続および／またはダイから基板への接続のための電気的伝達を提供する請求項１から１５のいずれか一項に記載のダイパッケージ。
17. 複数の前記リード線は、少なくとも１つのディファレンシャルペアを有する請求項１から１６のいずれか一項に記載のダイパッケージ。
18. 複数の前記リード線は、クロストークが低減された、クロスオーバー型の長ループ面外リード線を有する請求項１から１７のいずれか一項に記載のダイパッケージ。
19. 請求項１から１１及び請求項１３から１８のいずれか一項に記載のダイパッケージを有する優れたＥＭＩ性能のＢＧＡパッケージであって、
    前記ダイパッケージは、複数のリード線を有し、それぞれの前記リード線は、金属コアと、前記金属コアを被覆する誘電体層と、接地接続された外側金属層とを有し、前記金属コアを被覆する外側金属層を持つ誘電体層がないリード線よりもクロストークノイズが少なくとも５ｄＢ低減されるＢＧＡパッケージ。

Images