CN219834450U - 一种印制电路板结构 - Google Patents
一种印制电路板结构 Download PDFInfo
- Publication number
- CN219834450U CN219834450U CN202320186125.2U CN202320186125U CN219834450U CN 219834450 U CN219834450 U CN 219834450U CN 202320186125 U CN202320186125 U CN 202320186125U CN 219834450 U CN219834450 U CN 219834450U
- Authority
- CN
- China
- Prior art keywords
- medium
- circuit board
- printed circuit
- layer
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009469 supplementation Effects 0.000 description 1
Abstract
本实用新型提供一种印制电路板结构,涉及PCB封装技术领域。印制电路板结构包括金属参考层;第一绝缘介质层,设置在金属参考层上,包括第一介质和第二介质,第一介质的第一相对介电常数大于第二介质的第二相对介电常数;金属布线层,设置在第一绝缘介质层上,包括第一信号线和第二信号线,第一信号线的宽度小于第二信号线的宽度;其中,第一信号线设置在第一介质上;第二信号线设置在第二介质上。通过上述方式,本实用新型的印制电路板结构通过调整第一绝缘介质层中第一介质的第一相对介电常数和第二介质的第二相对介电常数,实现了电路板中的阻抗补偿,保持了阻抗的连续性。
Description
技术领域
本实用新型涉及PCB封装技术领域,尤其涉及一种印制电路板结构。
背景技术
世界电子工业领域发生的技术革命和产业结构变化,为印制电路的发展带来了新机遇和挑战。印制电路随着电子设备的小型化、数字化、高频化等发展,PCB(PrintedCircuit Board,印制电路板)中的金属导线起了信号传输线的作用。
传输线的阻抗匹配是PCB的重要指标之一。然而由于小型化的需求,且PCB中的引脚、通孔、盲孔或者埋孔,导致金属导线中不能维持同样的宽度。受限于目前行业的工艺水平,而不同宽度的金属导线将无法实现阻抗控制。
若金属导线的阻抗没有达到匹配,可能会导致信号反射、反弹,损耗,原本良好的信号波形变形(上冲、下冲、振铃现象),其将直接影响电路的性能甚至功能。
实用新型内容
本实用新型提供一种印制电路板结构,用以解决现有技术中由于金属导线宽度不同而导致阻抗不匹配的缺陷。
本实用新型提供一种印制电路板结构,包括:金属参考层;第一绝缘介质层,设置在金属参考层上,包括第一介质和第二介质,第一介质的第一相对介电常数大于第二介质的第二相对介电常数;金属布线层,设置在第一绝缘介质层上,包括第一信号线和第二信号线,第一信号线的宽度小于第二信号线的宽度;其中,第一信号线设置在第一介质上;第二信号线设置在第二介质上。
根据本实用新型提供的一种印制电路板结构,第一介质包括第一连接结构,第二介质包括第二连接结构,第一连接结构和第二连接结构配合,以实现第一介质和第二介质的榫卯连接。
根据本实用新型提供的一种印制电路板结构,第一连接结构为凹槽部,第二连接结构为凸起部。
根据本实用新型提供的一种印制电路板结构,第一连接结构为凸起部,第二连接结构为凹槽部。
根据本实用新型提供的一种印制电路板结构,还包括:第二绝缘介质层,设置在金属布线层上;第一金属层,设置在第二绝缘介质层上。
根据本实用新型提供的一种印制电路板结构,第二绝缘介质层包括第三介质和第四介质,第三介质的第三相对介电常数和第四介质的第四相对介电常数不相同;第三介质设置在第一信号线上;第四介质设置在第二信号线上。
根据本实用新型提供的一种印制电路板结构,第一相对介电常数和第三相对介电常数相同,第二相对介电常数和第四相对介电常数相同;或者,第一相对介电常数和第三相对介电常数不相同,第二相对介电常数和第四相对介电常数不相同。
根据本实用新型提供的一种印制电路板结构,第三介质包括第三连接结构,第四介质包括第四连接结构,第三连接结构和第四连接结构配合,以实现第三介质和第四介质的榫卯连接。
根据本实用新型提供的一种印制电路板结构,第三连接结构为凹槽部,第四连接结构为凸起部。
根据本实用新型提供的一种印制电路板结构,第三连接结构为凸起部,第四连接结构为凹槽部。
本实用新型提供的一种印制电路板结构,包括:金属参考层;第一绝缘介质层,设置在金属参考层上,包括第一介质和第二介质,第一介质的第一相对介电常数大于第二介质的第二相对介电常数;金属布线层,设置在第一绝缘介质层上,包括第一信号线和第二信号线,第一信号线的宽度小于第二信号线的宽度;其中,第一信号线设置在第一介质上;第二信号线设置在第二介质上。通过上述方式,本实用新型的印制电路板结构通过调整第一绝缘介质层中第一介质的第一相对介电常数和第二介质的第二相对介电常数,实现了电路板中的阻抗补偿,保持了阻抗的连续性。
附图说明
为了更清楚地说明本实用新型或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型印制电路板结构一实施例的结构示意图;
图2是本实用新型印制电路板结构另一实施例的结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合本实用新型中的附图,对本实用新型中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型提供一种印制电路板结构,请参阅图1,图1是本实用新型印制电路板结构一实施例的结构示意图。
图1的(a)所示为金属布线层中信号线的俯视示意图;图1(b)所示为印制电路板结构的侧视示意图。
BGA(Ball Grid Array)封装,即球栅阵列封装,它是在封装体基板的底部制作阵列焊球作为电路的I/O端与印制线路板互接。BGA封装器件尺寸由I/O数和焊球间距决定。由于BGA封装的焊球是以阵列形式排布在封装基板下面,因而可极大地提高器件的I/O数,缩小封装体尺寸,节省组装的占位空间。
为了配合BGA封装,印制电路板结构中设置有连接端,例如图1的(a)中引脚端140。且由于BGA封装区域中存在多个引脚端140,导致信号线经过BGA封装区域时宽度必然变小,从而影响了信号线的阻抗。
需要说明的是,除了BGA封装之外,印制电路板结构中还可能存在其他类似的结构导致信号线的宽度必然变小,例如通孔、盲孔等。
基于信号线宽度变化的问题,在本实施例中,印制电路板结构包括依次层叠的金属参考层110、第一绝缘介质层120和金属布线层130。
可选地,金属参考层110和金属布线层130的材料可以为导电金属,例如铜。
第一绝缘介质层120,设置在金属参考层110上,包括第一介质121和第二介质122,其中,第一介质121的第一相对介电常数大于第二介质的第二相对介电常数122。
金属布线层130,设置在第一绝缘介质层120上,包括第一信号线131和第二信号线132,其中,第一信号线131的宽度小于第二信号线132的宽度。
第一信号线131设置在第一介质121上;第二信号线132设置在第二介质122上。
可选地,金属参考层110的厚度分布相同,第一绝缘介质层120的厚度分布相同,第一信号线131的厚度和第二信号线132的厚度相同。
本实施例通过调整第一绝缘介质层120中第一介质121的第一相对介电常数和第二介质122的第二相对介电常数,在金属布线层130的信号线的宽度存在变化的情况下,仍然可以保持信号线的阻抗不变。
本实施例的印制电路板结构中的信号线可以理解为微带线,微带线特性阻抗由导线的厚度、宽度、基材厚度及相对介电常数决定。主要用于双层和多层板。
综上,本实施例提供了一种印制电路板结构,包括:金属参考层;第一绝缘介质层,设置在金属参考层上,包括第一介质和第二介质,第一介质的第一相对介电常数大于第二介质的第二相对介电常数;金属布线层,设置在第一绝缘介质层上,包括第一信号线和第二信号线,第一信号线的宽度小于第二信号线的宽度;其中,第一信号线设置在第一介质上;第二信号线设置在第二介质上。通过上述方式,本实施例的印制电路板结构通过调整第一绝缘介质层中第一介质的第一相对介电常数和第二介质的第二相对介电常数,实现了电路板中的阻抗补偿,保持了阻抗的连续性。
在满足了阻抗匹配的情况下,可以减少高速信号的插入损耗,保证信号传输的完整性,提高了信号传输质量;并且,为印制电路板的小型化提供了技术支持,解决了BGA封装区域中引脚间距过小,导致信号线变窄后的阻抗不匹配的问题。
在一些实施例中,第一介质121包括第一连接结构,第二介质122包括第二连接结构,第一连接结构和第二连接结构配合,以实现第一介质121和第二介质122的榫卯连接。
可选地,第一连接结构为凹槽部,第二连接结构为凸起部,如图1所示,因此可以将第二介质122的凸起部嵌入第一介质121的凹槽部以实现榫卯连接。
可选地,第一连接结构为凸起部,第二连接结构为凹槽部。因此可以将第一介质121的凸起部嵌入第二介质122的凹槽部以实现榫卯连接。
以上,通过第一介质121的第一连接结构和第二介质122的第二连接结构,以榫卯连接的方式可以加强第一介质121和第二介质122的连接强度。
在其他的一些实施例中,信号线还包括第三信号线133,第三信号线133的两端分别连接第一信号线131和第二信号线132。其中,第一信号线131的厚度、第二信号线132的厚度和第三信号线的厚度相同。
第三信号线133的一端的宽度与第一信号线131的宽度相同,第三信号线133的另一端的宽度与第二信号线132的宽度相同。
其中,第三信号线133可以设置在第一介质121和第二介质122的连接处之上。
可选地,金属布线层130的厚度T1取值范围为:0.5oz≤T1<2oz。
可选地,第一信号线的宽度取值范围W1和第二信号线的宽度W2的取值范围为:2mil≤W1<W2。
可选地,第一绝缘介质层的厚度H1取值范围为:2mil≤H1≤5mil。
需要说明的是,在本实施例中信号线的厚度单位是oz(盎司),信号线的厚度单位是mil(密耳)。
在PCB行业中,盎司是PCB铜箔厚度单位。1oz的意思是重量1oz的铜均匀平铺在1平方英尺(FT2)的面积上所达到的厚度。它是用单位面积的重量来表示铜箔的平均厚度,1oz代表PCB的铜箔厚度约为35um。
如图1所示的印制电路板结构的阻抗Z1计算公式为:
Z1={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)]……(1)
其中,W为信号线的宽度,T为信号线的厚度,Er是第一绝缘介质层120的相对介电常数,H为金属布线层130到金属参考层110之间的距离。
此外,此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。
根据公式(1)可知,图1所示的印制电路板结构中,H相同、T相同,因此通过调整信号线的宽度W和对应部分绝缘介质层的相对介电常数Er,使得{87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)]相同,即可以实现电路板的阻抗补充,保持阻抗的连续性。
请参阅图2,图2是本实用新型印制电路板结构另一实施例的结构示意图。在本实施例中,印制电路板结构包括依次层叠的金属参考层210、第一绝缘介质层220、金属布线层230、第二绝缘介质层240和第一金属层250。
图2的(a)所示为金属布线层中信号线的俯视示意图;图2(b)所示为印制电路板结构的侧视示意图。
本实施例的印制电路板结构与上述实施例的印制电路板结构相比,还包括第二绝缘介质层240和第一金属层250。
由于BGA封装区域中连接端260的存在,导致金属布线层中的信号线宽度变小,即第一信号线231的宽度W1和第二信号线232的宽度W2不相同,但是通过相对介电常数不同的第一介质221和第二介质222,仍然可以保持阻抗一致。
具体地,第二绝缘介质层240,设置在金属布线层230上;第一金属层250,设置在第二绝缘介质层250上。
可选地,第二绝缘介质层240包括第三介质241和第四介质242,第三介质241的第三相对介电常数和第四介质242的第四相对介电常数不相同;第三介质241设置在第一信号线231上;第四介质242设置在第二信号线232上。
在一些实施例中,第三介质241设置在第一信号线231之上,第一信号线231设置在第一介质221之上;第四介质242设置在第二信号线232之上,第二信号线232设置在第二介质222之上。
可选地,第三介质241和第四介质242的连接处设置在第三信号线233之上;第三信号线233设置在第一介质221和第二介质222之上。
在一些实施例中,金属参考层210的厚度分布均匀,第一绝缘介质层220的厚度分布均匀,金属布线层230的厚度分布均匀,第二绝缘介质层240的厚度分布均匀,第一金属层250的厚度分布均匀。
可选地,第一相对介电常数Er1和第三相对介电常数相同Er3,第二相对介电常数Er2和第四相对介电常数相同Er4,结合上述的第一相对介电常数Er1和第二相对介电常数Er2不相同,即有Er1≠Er2,Er1=Er3,Er2=Er4。
可选地,第一相对介电常数Er1和第三相对介电常数Er3不相同,第二相对介电常数Er2和第四相对介电常数Er4不相同,结合上述的第一相对介电常数Er1和第二相对介电常数Er2不相同,即有:Er1≠Er2≠Er3≠Er4。
在一些实施例中,第三介质241包括第三连接结构,第四介质242包括第四连接结构,第三连接结构和第四连接结构配合,以实现第三介质241和第四介质242的榫卯连接。
可选地,第三连接结构为凹槽部,第四连接结构为凸起部。如图2所示,因此可以将第四介质242的凸起部嵌入第三介质241的凹槽部以实现榫卯连接。
可选地,第三连接结构为凸起部,第四连接结构为凹槽部。因此可以将第三介质241的凸起部嵌入第四介质242的凹槽部以实现榫卯连接。
以上,通过第三介质241的第三连接结构和第四介质242的第四连接结构,以榫卯连接的方式可以加强第三介质241和第四介质242的连接强度。
如图2所示的印制电路板结构的阻抗Z2计算公式为:
Z2=[60/sqrt(Er)]ln{4(2H+T)/[0.67π(0.8W+T)]}……(2)
其中,W为信号线的宽度,T为信号线的厚度,Er是第一绝缘介质层220和第二绝缘介质层240的相对介电常数。
当金属布线层230位于金属参考层210和第一金属层250的中间时,H为金属布线层230与金属参考层210的距离或者金属布线层230与第一金属层250的距离。当金属布线层230不位于金属参考层210和第一金属层250的中间时,金属布线层230与金属参考层210的距离,以及金属布线层230与第一金属层250的距离存在相对的较小距离H和较大距离h,并且较小距离H和较大距离h之间需要满足h>3H。
此外,此公式必须在W/(H-T)<0.35及T/H<0.25的情况才能应用。
根据公式(2)可知,图2所示的印制电路板结构中,H相同、T相同,因此通过调整信号线的宽度W和对应部分绝缘介质层的相对介电常数Er,使得[60/sqrt(Er)]ln{4(2H+T)/[0.67π(0.8W+T)]}相同,即可以实现电路板的阻抗补充,保持阻抗的连续性。
最后应说明的是:以上实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (10)
1.一种印制电路板结构,其特征在于,包括:
金属参考层;
第一绝缘介质层,设置在所述金属参考层上,包括第一介质和第二介质,所述第一介质的第一相对介电常数大于所述第二介质的第二相对介电常数;
金属布线层,设置在所述第一绝缘介质层上,包括第一信号线和第二信号线,所述第一信号线的宽度小于所述第二信号线的宽度;
其中,所述第一信号线设置在所述第一介质上;所述第二信号线设置在所述第二介质上。
2.根据权利要求1所述的印制电路板结构,其特征在于,所述第一介质包括第一连接结构,所述第二介质包括第二连接结构,
所述第一连接结构和所述第二连接结构配合,以实现所述第一介质和所述第二介质的榫卯连接。
3.根据权利要求2所述的印制电路板结构,其特征在于,
所述第一连接结构为凹槽部,所述第二连接结构为凸起部。
4.根据权利要求2所述的印制电路板结构,其特征在于,
所述第一连接结构为凸起部,所述第二连接结构为凹槽部。
5.根据权利要求1所述的印制电路板结构,其特征在于,还包括:
第二绝缘介质层,设置在所述金属布线层上;
第一金属层,设置在所述第二绝缘介质层上。
6.根据权利要求5所述的印制电路板结构,其特征在于,
所述第二绝缘介质层包括第三介质和第四介质,所述第三介质的第三相对介电常数和所述第四介质的第四相对介电常数不相同;
所述第三介质设置在所述第一信号线上;所述第四介质设置在所述第二信号线上。
7.根据权利要求6所述的印制电路板结构,其特征在于,
所述第一相对介电常数和所述第三相对介电常数相同,所述第二相对介电常数和所述第四相对介电常数相同;
或者,所述第一相对介电常数和所述第三相对介电常数不相同,所述第二相对介电常数和所述第四相对介电常数不相同。
8.根据权利要求6所述的印制电路板结构,其特征在于,
所述第三介质包括第三连接结构,所述第四介质包括第四连接结构,
所述第三连接结构和所述第四连接结构配合,以实现所述第三介质和所述第四介质的榫卯连接。
9.根据权利要求8所述的印制电路板结构,其特征在于,
所述第三连接结构为凹槽部,所述第四连接结构为凸起部。
10.根据权利要求8所述的印制电路板结构,其特征在于,
所述第三连接结构为凸起部,所述第四连接结构为凹槽部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320186125.2U CN219834450U (zh) | 2023-02-10 | 2023-02-10 | 一种印制电路板结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320186125.2U CN219834450U (zh) | 2023-02-10 | 2023-02-10 | 一种印制电路板结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219834450U true CN219834450U (zh) | 2023-10-13 |
Family
ID=88281524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320186125.2U Active CN219834450U (zh) | 2023-02-10 | 2023-02-10 | 一种印制电路板结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219834450U (zh) |
-
2023
- 2023-02-10 CN CN202320186125.2U patent/CN219834450U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6700076B2 (en) | Multi-layer interconnect module and method of interconnection | |
US7152319B2 (en) | Method of making high speed circuit board | |
US8049118B2 (en) | Printed circuit board | |
US20070152771A1 (en) | Apparatus and method of via-stub resonance extinction | |
JP2007116179A (ja) | 高速入出力回路の電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法 | |
JP4656212B2 (ja) | 接続方法 | |
JP2010538446A (ja) | 多層基板 | |
CN109803481B (zh) | 多层印刷电路板及制作多层印刷电路板的方法 | |
US6992255B2 (en) | Via and via landing structures for smoothing transitions in multi-layer substrates | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
CN219834450U (zh) | 一种印制电路板结构 | |
US20210392742A1 (en) | Embedded microstrip with open slot for high speed signal traces | |
US8743557B2 (en) | Printed wiring board | |
US20110222224A1 (en) | Coreless multi-layer circuit substrate with minimized pad capacitance | |
CN219919248U (zh) | 一种印制电路板结构 | |
CN219577353U (zh) | 一种印制电路板结构 | |
US7196906B1 (en) | Circuit board having segments with different signal speed characteristics | |
CN219536387U (zh) | 一种印制电路板结构 | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
CN113543463A (zh) | 一种具有三维线路的高密度印制电路板及其制备方法 | |
CN113707638A (zh) | 基板结构及其制法 | |
CN215956731U (zh) | 基于陷入式印制电路板的封装组件 | |
CN219919251U (zh) | 印制电路板及电子设备 | |
CN220455785U (zh) | 背板、机箱及量子测控系统 | |
US10952313B1 (en) | Via impedance matching |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 201114 room 1302, 13 / F, building 16, 2388 Chenhang Road, Minhang District, Shanghai Patentee after: Shanghai Bi Ren Technology Co.,Ltd. Country or region after: China Address before: 201114 room 1302, 13 / F, building 16, 2388 Chenhang Road, Minhang District, Shanghai Patentee before: Shanghai Bilin Intelligent Technology Co.,Ltd. Country or region before: China |
|
CP03 | Change of name, title or address |