CN104823275B - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN104823275B
CN104823275B CN201380061988.6A CN201380061988A CN104823275B CN 104823275 B CN104823275 B CN 104823275B CN 201380061988 A CN201380061988 A CN 201380061988A CN 104823275 B CN104823275 B CN 104823275B
Authority
CN
China
Prior art keywords
connection terminal
wiring
circuit board
solder mask
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380061988.6A
Other languages
English (en)
Other versions
CN104823275A (zh
Inventor
和田英敏
伊藤达也
永井诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN104823275A publication Critical patent/CN104823275A/zh
Application granted granted Critical
Publication of CN104823275B publication Critical patent/CN104823275B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种能够高密度地配置连接端子、提高布线设计的自由度并且提高连接端子的连接可靠性的布线基板。本发明的布线基板的特征在于，包括：层叠体，其是一层以上的绝缘层和一层以上的导体层层叠起来而成的；布线，其形成在层叠体上；连接端子，其为柱状，直接形成在布线上，并且与布线的两侧面中的至少一侧面抵接；以及阻焊剂层，其覆盖布线，使连接端子的至少一部分暴露，布线的供连接端子形成的位置处的宽度小于连接端子在宽度方向上的长度。

Description

布线基板
技术领域
本发明涉及一种布线基板，其在主表面形成有用于连接半导体芯片的连接端子。
背景技术
通常，在供半导体芯片安装的布线基板的主表面(正面)形成有用于与半导体芯片连接的连接端子。该连接端子与下层的布线连接，但为了确保连接可靠性，将该连接端子形成在与阻焊剂的开口面积相比尺寸(面积)较大的被称为焊盘的圆形、四边形的金属层上(例如，专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2012－54297号公报
发明内容
发明要解决的问题
近年来，该连接端子向高密度化发展，因此要求缩小配置的连接端子之间的间隔(间距)。然而，在专利文献1公开的发明中，将与连接端子相比面积大出一圈的焊盘设为基底布线，在该焊盘上形成有连接端子。因此，难以实现连接端子的高密度化。另外，避开焊盘而需要引绕布线，因此布线的设计受到限制。因此，为了形成无需被引绕的布线而需要额外设置布线层。另外，随着连接端子向高密度化发展，要求连接端子的尺寸小型化。因此，无法充分确保连接端子与焊盘之间的抵接面积，有可能发生连接端子自焊盘剥离的情况。
本发明是应对所述情况而做成的，其目的在于提供一种能够高密度地配置连接端子、提高布线设计的自由度并且提高连接端子的连接可靠性的布线基板。
用于解决问题的方案
为了达到所述目的，本发明的特征在于，包括：层叠体，其是一层以上的绝缘层和一层以上的导体层层叠起来而成的；布线，其形成在所述层叠体上；连接端子，其为柱状，直接形成在所述布线上，并且与所述布线的两侧面中的至少一侧面抵接；以及阻焊剂层，其覆盖所述布线，并且使所述连接端子的至少一部分暴露，所述布线的供所述连接端子形成的位置处的宽度小于所述连接端子在所述宽度方向上的长度。
采用本发明，在布线上直接形成连接端子，因此不需要为了连接端子而设置焊盘。另外，布线的供连接端子形成的位置处的宽度小于连接端子在宽度方向上的长度。因此，能够高密度地配置连接端子。并且，布线设计的自由度提高。此外，连接端子与布线的两侧面中的至少一侧面抵接。因此，连接端子与布线之间的连接可靠性提高。
另外，本发明的一技术方案的特征在于，
所述连接端子的材料与所述布线的材料相同。
采用本发明，由于连接端子的材料与布线的材料相同，因此使连接端子与布线之间的连接可靠性进一步提高。
另外，本发明的另一技术方案的特征在于，所述连接端子的与所述布线的上表面相对的下表面具有与所述布线的上表面抵接的抵接面和不与所述布线的上表面抵接的分离面，所述分离面与所述布线的上表面之间被所述阻焊剂层填充。采用本发明，在连接端子的分离面与布线的上表面之间填充有阻焊剂层，因此阻焊剂层的密合强度提高，阻焊剂层不易发生剥离。另外，由于连接端子的分离面与阻焊剂层抵接，因此使连接端子与布线之间的连接可靠性提高。
另外，本发明的另一技术方案的特征在于，所述连接端子形成在含有构成所述布线的一部分的宽幅部或窄幅部在内的位置，该宽幅部的布线宽度较大，该窄幅部的布线宽度较小。采用本发明，连接端子与布线抵接的面积增大，因此使连接端子与布线之间的连接可靠性进一步提高。
另外，本发明的另一技术方案的特征在于，所述连接端子与所述布线的两侧面抵接。采用本发明，使连接端子与布线之间的连接可靠性进一步提高。
发明的效果
如上所述，采用本发明，能够提供一种能够高密度地配置连接端子、能够提高布线设计的自由度并且能够提高连接端子的连接可靠性的布线基板。
附图说明
图1是实施方式的布线基板的俯视图(正面侧)。
图2是实施方式的布线基板的局部剖视图。
图3是实施方式的布线基板的正面侧的连接端子与布线的结构图。
图4是实施方式的布线基板的正面侧的连接端子与布线的放大图。
图5是实施方式的布线基板的制造工序图(芯基板工序)。
图6是实施方式的布线基板的制造工序图(积层工序)。
图7是实施方式的布线基板的制造工序图(连接端子形成工序)。
图8是实施方式的布线基板的制造工序图(连接端子形成工序)。
图9是实施方式的布线基板的制造工序图(连接端子形成工序)。
图10是实施方式的布线基板的制造工序图(填充工序)。
图11是第4填充方法的说明图。
图12是实施方式的布线基板的制造工序图(阻焊剂层工序)。
图13是实施方式的布线基板的制造工序图(镀敷工序)。
图14是实施方式的变形例1的布线基板的结构图。
图15是实施方式的变形例2的布线基板的结构图。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。另外，在以下的说明中，以在芯基板上形成有积层的布线基板为例说明本发明的实施方式，但只要是形成有多个连接端子的布线基板即可，例如，也可以是不具有芯基板的布线基板。
(实施方式)图1是实施方式的布线基板100的俯视图(正面侧)。图2是布线基板100在图1的线段I－I处的局部剖视图。图3是形成在布线基板100的正面侧的连接端子T1和布线L2的结构图。图3(a)是连接端子T1和布线L2的俯视图，图3(b)是图3(a)的线段II－II处的剖视图。图4是连接端子T1和布线L2的放大图。图4(a)是连接端子T1和布线L2的俯视图，图4(b)是图4(a)的线段III－III处的剖视图。另外，在以下的说明中，将供半导体芯片(部件)连接的一侧作为正面侧，将供母板、插槽等(以下，称作母板等)连接的一侧作为背面侧。
(布线基板100的结构)图1～图4所示的布线基板100包括：芯基板2；积层3(正面侧)，其层叠在芯基板2的正面侧，且该积层3形成有多个用于与半导体芯片(未图示)连接的连接端子T1；阻焊剂层4，其层叠于积层3，且该阻焊剂层4填充在多个连接端子T1之间；阻焊剂层5，其层叠于阻焊剂层4，且该阻焊剂层5形成有使连接端子T1暴露的开口5a；积层13(背面侧)，其层叠在芯基板2的背面侧，且该积层13形成有多个用于与母板等(未图示)连接的连接端子T11；以及阻焊剂层14，其层叠于积层13，且该阻焊剂层14形成有使连接端子T11的至少一部分暴露的开口14a。
芯基板2是由耐热性树脂板(例如双马来酰亚胺三嗪树脂板)、纤维强化树脂板(例如玻璃纤维强化环氧树脂)等构成的板状的树脂制基板。在芯基板2的正面和背面分别形成有用于形成金属布线L1的芯导体层21和用于形成金属布线L11的芯导体层22。另外，在芯基板2形成有利用钻头等贯穿而设的通孔23，在该通孔23的内壁面形成有用于使芯导体层21、22彼此导通的通孔导体24。此外，通孔23被环氧树脂等树脂制填孔材料25填充。
(正面侧的结构)布线基板100的正面侧形成有与芯导体层21电连接的盖镀层41，该盖镀层41和用于构成金属布线L2的导体层32通过填孔42电连接。填孔42具有通路孔44a和通过镀敷而填充在通路孔44a内侧的通路导体44b。
形成在布线基板100的导体层32之上的连接端子T1是用于与半导体芯片连接的连接端子。半导体芯片通过与该连接端子T1电连接而安装于布线基板100。在该实施方式中，连接端子T1沿着半导体芯片的安装区域(部件搭载区域)的外周大致等间隔地配置。
连接端子T1是在俯视时呈圆形的柱状形状，连接端子T1以上部自阻焊剂层4的表面突出的状态直接形成在布线L2之上。因此，不需要为了连接端子T1而设置焊盘。另外，布线L2的供连接端子T1形成的位置处的宽度W1小于连接端子T1在宽度方向上的长度L10。因此，能够高密度地配置连接端子T1。并且，使布线L2的设计自由度提高。
此外，连接端子T1与布线L2的两侧面抵接。因此，使连接端子T1与布线L2之间的连接可靠性提高。其中，只要连接端子T1与布线L2的两侧面中的至少一侧面抵接，就会使连接端子T1与布线L2之间的连接可靠性提高。另外，在该实施方式中，连接端子T1和布线L2由相同的材料(铜(Cu))形成。由于连接端子T1的材料与布线L2的材料相同，因此使连接端子T1与布线L2之间的连接可靠性进一步提高。
此外，如图4所示，在该实施方式中，连接端子T1的与布线L2的上表面F相对的下表面具有与布线L2的上表面F抵接的抵接面S1和不与布线L2的上表面F抵接的分离面S2。并且，阻焊剂层4进入连接端子T1的分离面S2与布线L2的上表面F之间，因此阻焊剂层4的密合强度提高。其结果，阻焊剂层4难以发生剥离。另外，连接端子T1的分离面S2与阻焊剂层4抵接，因此使彼此之间隔有阻焊剂层4的连接端子T1和布线L2之间的连接可靠性提高。
另外，为了提高各连接端子T1与阻焊剂层4之间的粘接性，而使各连接端子T1的表面粗糙化。连接端子T1的表面例如能够通过利用MEC etch Bond(美格株式会社制)等蚀刻液进行处理来实现粗糙化。
此外，连接端子T1在其自阻焊剂层4暴露的暴露面形成有金属镀层M。在要将半导体芯片安装于布线基板100时，通过对涂布于半导体芯片的连接端子上的焊锡进行回流焊而使半导体芯片的连接端子与连接端子T1电连接。其中，金属镀层M例如由从Ni层、Sn层、Ag层、Pd层、Au层等金属层中选择出的单一金属层或多层金属层(例如，Ni层/Au层、Ni层/Pd层/Au层)构成。
另外，也可以实施防锈用的OSP(Organic Solderability Preservative)处理来代替金属镀层M。另外，也可以在连接端子T1的暴露面涂布焊锡，而且，也可以在利用金属镀层M覆盖连接端子T1的暴露面之后在该金属镀层M涂布焊锡。
阻焊剂层4以与形成于积层3的表层上的各连接端子T1的侧面紧密接触的状态填充在连接端子T1之间。并且，为了使连接端子T1的一部分、即上端暴露，而使阻焊剂层4的厚度D1小于连接端子T1的厚度(高度)D2。其中，阻焊剂层4的填充方法将在后面进行说明。
阻焊剂层5覆盖与连接端子T1连接的布线L2的正面侧，并且阻焊剂层5具有开口5a，该开口5a使沿着半导体芯片的安装区域的外周大致等间隔地配置的连接端子T1暴露。阻焊剂层5的开口5a呈在同一开口内配置多个连接端子T1的NSMD(Non Solder MaskDefined)形状。
(背面侧的结构)布线基板100的背面侧形成有与芯导体层22电连接的盖镀层141，该盖镀层141与导体层132通过填孔142电连接。填孔142具有通路孔144a和通过镀敷而填充在通路孔144a内侧的通路导体144b。并且，导体层132具有用于与母板等(未图示)连接的连接端子T11。
连接端子T11被用作背面焊盘(PGA焊盘、BGA焊盘)，该背面焊盘用于将布线基板100连接于母板等，该连接端子T11形成在布线基板100的除大致中心部以外的外周区域，以包围所述大致中央部的方式呈矩形形状排列。另外，连接端子T11的表面的至少一部分被金属镀层M覆盖。
阻焊剂层14是通过将膜状的、作为阻焊剂发挥作用的感光性的绝缘性树脂层叠在积层13的表面上而形成的。阻焊剂层14形成有用于使各连接端子T11的表面的一部分暴露的开口14a。因此，各连接端子T11成为其表面的一部分借助开口14a自阻焊剂层14暴露的状态。即，阻焊剂层14的开口14a呈使各连接端子T11的表面的一部分暴露的SMD(Solder MaskDefined)形状。另外，与阻焊剂层5的开口5a不同，阻焊剂层14的开口14a形成于每个连接端子T11处。
在开口14a内，以经由金属镀层M与连接端子T11电连接的方式形成有焊球B，该焊球B例如由Sn－Ag、Sn－Cu、Sn－Ag－Cu、Sn－Sb等实际上不含有Pb的焊锡构成。其中，在要将布线基板100安装于母板等时，通过对布线基板100的焊球B进行回流焊而将连接端子T11与母板等的连接端子电连接。
(布线基板的制造方法)图1、图5～图13是表示实施方式的布线基板100的制造工序的图。以下，参照图1、图5～图13说明布线基板100的制造方法。
(芯基板工序：图5)准备在板状的树脂制基板的正面和背面粘贴有铜箔的覆铜箔层压板。并且，利用钻头对覆铜箔层压板进行穿孔加工，而预先将作为通孔23的贯通孔形成在规定位置。之后，按照以往公知的方法进行化学镀铜和电镀铜而在通孔23内壁形成通孔导体24，并且在覆铜箔层压板的两面形成铜镀层(参照图5(a))。
之后，以环氧树脂等树脂填孔材料25填充于通孔导体24内。进而，按照以往公知的方法进行电镀铜，从而形成盖镀层41。接着，将形成在覆铜箔层压板的两面的铜箔之上的(包括盖镀层41)铜镀层蚀刻成期望的形状而在覆铜箔层压板的正面和背面分别形成用于形成金属布线L1的芯导体层21和用于形成金属布线L11的芯导体层22，从而得到芯基板2(参照图5(b))。其中，优选的是，在形成通孔23的工序之后，进行用于去除加工部分的胶渣的除胶渣处理。
(积层工序：图6)在芯基板2的正面重叠配置用于形成树脂绝缘层31的、以环氧树脂为主要成分的膜状绝缘树脂材料，在芯基板2的背面重叠配置用于形成树脂绝缘层131的、以环氧树脂为主要成分的膜状绝缘树脂材料。之后，利用真空热压机对该层叠物进行加压加热，一边使膜状绝缘树脂材料热固化一边对进行压接。接着，利用以往周知的激光加工装置进行激光照射，在树脂绝缘层31、131分别形成通路孔44a、144a(参照图6(a))。
接着，对树脂绝缘层31、131的表面进行粗糙化，之后进行化学镀，在包括通路孔44a的内壁在内的树脂绝缘层31上形成化学铜镀层，在包括通路孔144a的内壁在内的树脂绝缘层131上形成化学铜镀层。接着，在形成在树脂绝缘层31、131上的化学铜镀层上层压光致抗蚀剂，并进行曝光、显影，而形成期望形状的抗镀层MR1、MR11。之后，将该抗镀层MR1、MR11作为掩模，通过电镀进行镀铜，形成期望的镀铜图案(金属布线L2、L12、连接端子T11)(参照图6(b))。
(连接端子形成工序：图7～图9)接着，在剥离抗镀层MR1、MR11之后(参照图7(a))，层压光致抗蚀剂，并进行曝光、显影，而形成期望形状的抗镀层MR2、MR12。之后，将该抗镀层MR2、MR12作为掩模，通过电镀进行镀铜，而形成期望的镀铜图案(连接端子T1)(参照图7(b))。
接着，在剥离抗镀层MR2、MR12之后，将除了处于铜镀层下方的部分之外的化学铜镀层去除，从而在导体层32上得到具有连接端子T1的导体层34(参照图8)。
接着，参照图9，说明在形成连接端子T1时光致抗蚀剂的曝光、显影。在层压光固化性的光致抗蚀剂R之后，隔着掩模进行曝光(参照图9(a))。在该曝光时，与通常相比增大曝光量。通过增大曝光量，而使光通过布线L2的上表面F向后方反射的光量增加。因此，在光致抗蚀剂R上形成没有被曝光的未固化的区域A、因向后方反射而局部(下侧)被曝光且同时存在固化部分和未固化部分的区域B以及通过曝光而固化的区域C(参照图9(b))。
接着，通过进行显影处理，去除光致抗蚀剂R的未固化部分，从而形成连接端子T1形成用的抗镀层MR2。用于形成连接端子T1的抗镀层MR2的开口K呈底部的周缘(日文：裾)S上升的形状(参照图9(c))。因此，在通过电镀形成连接端子T1时，连接端子T1的与布线L2的上表面F相对的下表面具有抵接面S1和分离面S2。
(填充工序：图10)接着，利用阻焊剂层4将构成积层3的表层的多个连接端子T1之间填充到低于连接端子T1的上表面的位置(参照图10)。其中，为了利用阻焊剂层4填充连接端子T1之间，优选使连接端子T1的表面(尤其是侧面)粗糙化。连接端子T1的表面例如能够通过利用MEC etch Bond(美格株式会社制)等蚀刻液进行处理来实现粗糙化。另外，也可以代替使各连接端子T1的表面粗糙化，而是将Sn(锡)、Ti(钛)、Cr(铬)、Ni(镍)中的任一金属元素涂布于各连接端子T1的表面而形成金属层，之后在该金属层上实施偶联剂处理，从而提高各连接端子T1与阻焊剂层4之间的粘接性。
能够采用各种方法作为在连接端子T1之间填充阻焊剂层4的方法。以下，说明将该阻焊剂层4填充在连接端子T1之间的填充方法。其中，在下述的第1填充方法～第4填充方法中，作为涂布用于形成阻焊剂层4的绝缘性树脂的方法，能够采用印刷、层压、辊涂布，旋转涂布等各种方法。
(第1填充方法)在该第1填充方法中，在表层形成有连接端子T1的积层3的表面较薄地涂布热固化性的绝缘性树脂并使其热固化，之后对已固化的绝缘性树脂进行研磨直到其低于连接端子T1为止，从而将阻焊剂层4填充在连接端子T1之间。
(第2填充方法)在该第2填充方法中，在表层形成有连接端子T1的积层3的表面较薄地涂布热固化性的绝缘性树脂，之后利用能够使绝缘性树脂熔融的溶剂将覆盖连接端子T1上表面的多余的绝缘性树脂去除，之后进行热固化，从而将阻焊剂层4填充在连接端子T1之间。
(第3填充方法)在该第3填充方法中，在表层形成有连接端子T1的积层3的表面较厚地涂布热固化性的绝缘性树脂并使其热固化，之后，对形成于半导体元件的安装区域的外周的、之后应该成为阻焊剂层的开口5a的区域的外侧的区域进行遮挡，通过RIE(Reactive Ion Etching)等对绝缘性树脂进行干蚀刻直到使其低于连接端子T1为止，从而将阻焊剂层4填充在连接端子T1之间。其中，在利用该第3填充方法将阻焊剂层4填充在连接端子T1之间的情况下，阻焊剂层4与阻焊剂层5形成为一体。
(第4填充方法)图11是第4填充方法的说明图。以下，参照图11说明第4填充方法。在第4填充方法中，在表层形成有连接端子T1的积层3的表面较厚地涂布光固化性的绝缘性树脂之后(参照图11(a))，对之后应该成为阻焊剂层的开口5a的区域的内侧区域进行遮挡，对绝缘性树脂进行曝光、显影，从而使应该成为开口5a的外侧区域的绝缘性树脂光固化(参照图11(b))。接着，将该制造过程中的布线基板100浸渍于碳酸钠水溶液(浓度1重量％)内较短的时间(未感光部的绝缘性树脂表面稍微溶胀的程度的时间)(参照图11(c))。之后，进行水清洗使溶胀了的绝缘性树脂乳化(参照图11(d))。接着，将溶胀、乳化后的绝缘性树脂从制造过程中的布线基板100上去除(参照图11(e))。分别进行一次或分别反复进行多次所述浸渍和水洗，直到未光固化的绝缘性树脂的上端的位置处于低于各连接端子T1的上端的位置为止。之后，通过热量或紫外线使绝缘性树脂固化。其中，在利用该第4填充方法将阻焊剂层4填充在连接端子T1之间的情况下，阻焊剂层4与阻焊剂层5形成为一体。
(阻焊剂层工序：图12)在阻焊剂层4和积层13的表面分别加压层叠膜状的作为阻焊剂发挥作用的感光性的绝缘性树脂。对层叠后的膜状的绝缘性树脂进行曝光、显影，从而得到阻焊剂层5和阻焊剂层14，该阻焊剂层5形成有使各连接端子T1的表面和侧面暴露的NSMD形状的开口5a，该阻焊剂层14形成有使各连接端子T11的表面的一部分暴露的SMD形状的开口14a。另外，在填充工序中采用了所述第3填充方法、第4填充方法的情况下，阻焊剂层4和阻焊剂层5形成为一体，因此在该工序中，不需要层叠阻焊剂层5。
(镀敷工序：图13)接着，利用过硫酸钠等蚀刻连接端子T1的暴露面，而将连接端子T1表面的氧化膜等杂质去除。之后，通过使用了还原剂的化学还原镀在连接端子T1、T11的暴露面形成金属镀层M。在通过化学置换镀在连接端子T1的暴露面形成金属镀层M的情况下，连接端子T1的暴露面的金属被置换而形成金属镀层M。
(最终工序：图1)在形成在连接端子T11上的金属镀层M上载置焊球B，并进行回流焊，从而将焊球B接合在连接端子T11上。
如以上那样，在实施方式的布线基板100中，连接端子T1直接形成在布线L2之上。因此，没有必要为了连接端子T1而设置焊盘。另外，布线L2的供连接端子T1形成的位置处的宽度W1小于连接端子T1的宽度方向的长度L10。因此，能够高密度地配置连接端子T1。并且，布线L2的设计自由度提高。
此外，连接端子T1与布线L2的两侧面抵接。因此，使连接端子T1与布线L2之间的连接可靠性提高。其中，只要连接端子T1与布线L2的两侧面中的至少一侧面抵接，就会使连接端子T1与布线L2之间的连接可靠性提高。另外，连接端子T1和布线L2由相同的材料(铜(Cu))形成。由于连接端子T1的材料与布线L2的材料相同，因此使连接端子T1与布线L2之间的连接可靠性进一步提高。
此外，连接端子T1的与布线L2的上表面F相对的下表面具有与布线L2的上表面F抵接的抵接面S1和不与布线L2的上表面F抵接的分离面S2。并且，在连接端子T1的分离面S2与布线L2的上表面F之间还填充有阻焊剂层4。因此，阻焊剂层4的密合强度提高，阻焊剂层4不易发生剥离。
作为其他的效果，连接端子T1之间由阻焊剂层4填充，因此在连接端子T1与半导体芯片连接时，能够防止在连接端子T1之间产生空隙而导致填充在半导体芯片与布线基板之间的间隙的填底胶、NCP(Non－Conductive Paste)、NCF(Non－Conductive Film)出现在连接端子T1之间的空隙。因此，在进行回流焊时，能够防止焊锡向该空隙流出而造成连接端子之间发生短路(short)。
另外，在使连接端子T1的与阻焊剂层4之间的抵接面粗糙化的基础上，在连接端子T1之间填充阻焊剂层4，因此使连接端子T1与阻焊剂层4之间的粘接强度提高。另外，阻焊剂层4的材质与阻焊剂层5的材质相同，因此焊锡在阻焊剂层4的流动性与焊锡在阻焊剂层5的流动性为同等程度，从而能够抑制焊锡残留在阻焊剂层4之上而造成连接端子T1之间发生短路(short)。
另外，填充在连接端子T1之间的阻焊剂层4的厚度D1薄于连接端子T1的厚度(高度)D2。即，连接端子T1为自阻焊剂层4的上表面略微突出的状态。因此，即使在半导体芯片的连接端子的中心与连接端子T1的中心错开的情况下，半导体芯片的连接端子也与连接端子T1的端部抵接，因此使连接端子T1与半导体芯片的连接端子之间的连接可靠性提高。
(实施方式的变形例1)图14是实施方式的变形例1的布线基板的连接端子T1和布线L2的俯视图。在参照图1～图13说明的实施方式的布线基板100中，布线L2为直线状，但也可以是，在布线L2形成布线宽度较宽的宽幅部L2a(参照图14(a))或者布线宽度较窄的窄幅部L2b(参照图14(b))，并在含有该宽幅部L2a或窄幅部l2b的位置形成连接端子T1。通过在这样的位置形成连接端子T1，而使连接端子T1与布线L2抵接的面积增大。其结果，使连接端子T1与布线L2之间的连接可靠性进一步提高。
(实施方式的变形例2)图15(a)是实施方式的变形例2的布线基板的局部剖视图。图15(b)是比较例的布线基板的局部剖视图。如图15(a)所示，在布线基板的布线L的配置密度存在疏密的情况下，也可以在通过电镀形成布线L时的同时设置虚设平坦部(日文：ダミープレーン)DP。通过设置虚设平坦部DP并且构成为均等地配置布线L和虚设平坦部DP，能够避免由于布线L的配置密度的疏密而引起的在电镀时电流集中的问题。其结果，能够抑制布线L的厚度参差不齐。并且，能够抑制在涂布在布线L之上的阻焊剂层的表面出现凹凸。另一方面，如作为比较例的图15(b)所示，在布线L的配置密度存在疏密的情况下，在涂布在布线L上的阻焊剂层的表面出现凹凸。
以上，列举具体例详细地说明了本发明，但本发明并不限定于所述内容，能够在不脱离本发明的范围内进行各种变形、变更。例如，在所述具体例中，对布线基板100为借助焊球B与母板等连接的BGA基板的形态进行了说明，但也可以将布线基板100作为设有销或焊盘来代替焊球B的所谓PGA(Pin Grid Array)基板或LGA(Land Grid Array)基板而与母板等连接。
此外，在本实施例中，在采用第1填充方法、第2填充方法的情况下，在形成阻焊剂层4之后形成阻焊剂层5，但也可以在形成阻焊剂层5之后将阻焊剂层4填充在连接端子T1之间。
附图标记说明
B、焊球；F、金属布线L2的上表面；L1、L11、金属布线；L2、L12、金属布线；L2a、宽幅部；MR1、MR11、抗镀层；MR2、MR12、抗镀层；T1、T11、连接端子；W、布线宽度；100、布线基板；2、芯基板；3、积层；4、5、阻焊剂层；5a、开口；13、积层；14、阻焊剂层；14a、开口；21、22、芯导体层；23、通孔；24、通孔导体；31、131、树脂绝缘层；32、132、导体层；42、填孔；44a、144a、通路孔；44b、通路导体；34、导体层；142、填孔。

Claims (4)

1.一种布线基板，其特征在于，
该布线基板包括：
层叠体，其是一层以上的绝缘层和一层以上的导体层层叠起来而成的；
布线，其形成在所述层叠体上；
连接端子，其为柱状，直接形成在所述布线上，并且与所述布线的两侧面中的至少一侧面抵接；以及
阻焊剂层，其覆盖所述布线，并且使所述连接端子的至少一部分暴露，
所述布线的供所述连接端子形成的位置处的宽度小于所述连接端子在所述宽度方向上的长度，
所述连接端子的与所述布线的上表面相对的下表面具有与所述布线的上表面抵接的抵接面和不与所述布线的上表面抵接的分离面，利用与所述连接端子的侧面接触的所述阻焊剂层，将所述分离面与所述布线的上表面之间填充，
阻焊剂具有使所述连接端子的至少上端暴露的开口，开口为在同一开口内配置有多个连接端子。
2.根据权利要求1所述的布线基板，其特征在于，
所述连接端子的材料与所述布线的材料相同。
3.根据权利要求1所述的布线基板，其特征在于，
所述连接端子形成在含有构成所述布线的一部分的宽幅部或窄幅部在内的位置，该宽幅部的布线宽度较大，该窄幅部的布线宽度较小。
4.根据权利要求1所述的布线基板，其特征在于，
所述连接端子与所述布线的两侧面抵接。
CN201380061988.6A 2012-11-27 2013-05-27 布线基板 Expired - Fee Related CN104823275B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-258279 2012-11-27
JP2012258279A JP5913063B2 (ja) 2012-11-27 2012-11-27 配線基板
PCT/JP2013/003341 WO2014083718A1 (ja) 2012-11-27 2013-05-27 配線基板

Publications (2)

Publication Number Publication Date
CN104823275A CN104823275A (zh) 2015-08-05
CN104823275B true CN104823275B (zh) 2018-04-06

Family

ID=50827385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380061988.6A Expired - Fee Related CN104823275B (zh) 2012-11-27 2013-05-27 布线基板

Country Status (7)

Country Link
US (1) US20150313015A1 (zh)
EP (1) EP2927950B1 (zh)
JP (1) JP5913063B2 (zh)
KR (1) KR20150087298A (zh)
CN (1) CN104823275B (zh)
TW (1) TWI566649B (zh)
WO (1) WO2014083718A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US10431533B2 (en) * 2014-10-31 2019-10-01 Ati Technologies Ulc Circuit board with constrained solder interconnect pads
US9620446B2 (en) * 2014-12-10 2017-04-11 Shinko Electric Industries Co., Ltd. Wiring board, electronic component device, and method for manufacturing those
KR102312314B1 (ko) * 2015-01-28 2021-10-13 삼성디스플레이 주식회사 터치 센서 장치 및 그 제조 방법
KR102320639B1 (ko) * 2015-02-04 2021-11-02 삼성디스플레이 주식회사 터치 스크린 패널 및 이의 제조 방법
US10039185B2 (en) * 2016-04-15 2018-07-31 Kinsus Interconnect Technology Corp. Manufacturing method of landless multilayer circuit board
CN106102303B (zh) * 2016-06-28 2019-09-13 Oppo广东移动通信有限公司 Pcb板及具有其的移动终端
JP7034677B2 (ja) * 2017-11-17 2022-03-14 ソニー・オリンパスメディカルソリューションズ株式会社 医療用回路基板及び医療機器
JP2022015755A (ja) * 2020-07-09 2022-01-21 イビデン株式会社 配線基板
US20220199503A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Novel lga architecture for improving reliability performance of metal defined pads

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200637449A (en) * 2005-04-11 2006-10-16 Phoenix Prec Technology Corp Conducting bump structure of circuit board and fabricating method thereof

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
JP3274619B2 (ja) * 1996-03-13 2002-04-15 三菱電機株式会社 半導体装置およびその製造方法
JP3321358B2 (ja) * 1996-05-31 2002-09-03 東芝マイクロエレクトロニクス株式会社 半導体装置
EP0828291A3 (en) * 1996-09-09 1999-11-17 Delco Electronics Corporation Fine pitch via formation using diffusion patterning techniques
JP2002271101A (ja) * 2001-03-09 2002-09-20 Nec Corp 半導体装置
JP2004119574A (ja) * 2002-09-25 2004-04-15 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2005243942A (ja) * 2004-02-26 2005-09-08 Ngk Spark Plug Co Ltd 配線基板
JP2006222257A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 配線基板とその製造方法、およびそれを用いた半導体装置
WO2006105015A2 (en) * 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
JP4786976B2 (ja) * 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置
JP4068635B2 (ja) * 2005-09-30 2008-03-26 松下電器産業株式会社 配線基板
JP4813255B2 (ja) * 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置
JP4946225B2 (ja) * 2006-07-13 2012-06-06 株式会社村田製作所 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
US8198727B1 (en) * 2006-12-15 2012-06-12 Nvidia Corporation Integrated circuit/substrate interconnect system and method of manufacture
TWI331797B (en) * 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
JP2008283140A (ja) * 2007-05-14 2008-11-20 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP5217043B2 (ja) * 2007-07-11 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI355053B (en) * 2008-04-23 2011-12-21 Substrate structure having fine circuits and manuf
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
JP5352146B2 (ja) * 2008-07-23 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2010045177A (ja) * 2008-08-12 2010-02-25 Fujitsu Microelectronics Ltd 多層配線基板及び多層配線基板の試験方法
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
EP2283727A3 (en) * 2009-08-06 2013-06-12 Rohm and Haas Company Treatment of ornamental plants
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程
US8302298B2 (en) * 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
JP2012054297A (ja) 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP6081044B2 (ja) * 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
JP2013074054A (ja) * 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
JP2013115214A (ja) * 2011-11-28 2013-06-10 Shinko Electric Ind Co Ltd 半導体装置、半導体素子、及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200637449A (en) * 2005-04-11 2006-10-16 Phoenix Prec Technology Corp Conducting bump structure of circuit board and fabricating method thereof

Also Published As

Publication number Publication date
US20150313015A1 (en) 2015-10-29
WO2014083718A1 (ja) 2014-06-05
CN104823275A (zh) 2015-08-05
TW201424482A (zh) 2014-06-16
TWI566649B (zh) 2017-01-11
JP5913063B2 (ja) 2016-04-27
KR20150087298A (ko) 2015-07-29
EP2927950A4 (en) 2016-07-27
EP2927950B1 (en) 2022-02-16
JP2014107371A (ja) 2014-06-09
EP2927950A1 (en) 2015-10-07

Similar Documents

Publication Publication Date Title
CN104823275B (zh) 布线基板
CN104206034B (zh) 布线基板
EP2747529B1 (en) Wiring board
US20160351543A1 (en) Printed circuit board, package substrate and production method for same
WO2013014838A1 (ja) 配線基板
JP5410580B1 (ja) 配線基板
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP2013105908A (ja) 配線基板
US8186043B2 (en) Method of manufacturing a circuit board
CN103607841B (zh) Smt减法高密度封装多层线路板结构及其制作方法
TWI566648B (zh) Wiring board
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR101776298B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101572686B1 (ko) 초박형 인쇄회로기판과, 이를 포함하는 반도체 패키지 및 그 제조 방법
KR20120049700A (ko) 메탈 포스트를 갖는 기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180406