KR20150087298A - 배선기판 - Google Patents

배선기판 Download PDF

Info

Publication number
KR20150087298A
KR20150087298A KR1020157015843A KR20157015843A KR20150087298A KR 20150087298 A KR20150087298 A KR 20150087298A KR 1020157015843 A KR1020157015843 A KR 1020157015843A KR 20157015843 A KR20157015843 A KR 20157015843A KR 20150087298 A KR20150087298 A KR 20150087298A
Authority
KR
South Korea
Prior art keywords
wiring
connection terminal
solder resist
layer
resist layer
Prior art date
Application number
KR1020157015843A
Other languages
English (en)
Inventor
히데토시 와다
다츠야 이토
마코토 나가이
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20150087298A publication Critical patent/KR20150087298A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

접속단자가 고밀도로 배치될 수 있어 배선 레이아웃의 자유도가 향상됨과 아울러, 접속단자의 접속신뢰성이 향상되는 배선기판을 제공한다. 본 발명에 관련되는 배선기판은 절연층 및 도체층이 각각 1층 이상 적층된 적층체와, 적층체 위에 형성된 배선과, 배선 위에 직접 형성되어 배선의 양 측면 중, 적어도 일방의 측면과 맞닿는 기둥 형상의 접속단자와, 배선을 덮고, 접속단자의 적어도 일부를 노출시키는 솔더레지스트층을 구비하며, 접속단자가 형성되는 위치에 있어서의 배선의 폭은 접속단자의 폭 방향에 있어서의 길이 미만인 것을 특징으로 한다.

Description

배선기판{WIRING BOARD}
본 발명은 주면(主面)에 반도체 칩을 접속하기 위한 접속단자가 형성된 배선기판에 관한 것이다.
반도체 칩이 실장(實裝)되는 배선기판의 주면(표면)에는 통상, 반도체 칩과의 접속단자가 형성된다. 이 접속단자는 하층의 배선과 접속되어 있지만, 접속신뢰성을 담보하기 위해, 솔더레지스트의 개구 면적보다도 사이즈(면적)가 큰 랜드(land)로 불리는 원형이나 사각형의 금속층 위에 형성되어 있다(예를 들면, 특허문헌 1).
특허문헌 1: 일본국 특개2012-54297호 공보
근래에는 이 접속단자의 고밀도화가 진행되고 있으며, 배치되는 접속단자의 간격(피치)을 좁게 하는 것이 요구되고 있다. 그러나 특허문헌 1에 개시되는 발명에서는 접속단자보다도 한층 면적이 큰 랜드를 기판 배선으로서 설치하고, 당해 랜드 위에 접속단자를 형성하고 있다. 이로 인해, 접속단자의 고밀도화가 곤란하게 되어 있다. 또, 랜드를 피해서 배선을 라우팅할 필요가 있기 때문에, 배선의 레이아웃이 제한된다. 이로 인해, 라우팅할 수 없는 배선을 형성하기 위해서 배선층을 여분으로 설치할 필요가 있다. 또, 접속단자의 고밀도화가 진행됨에 따라서 접속단자의 사이즈를 작게 하는 것이 요구되고 있다. 이로 인해, 접속단자의 랜드와의 맞닿음 면적을 충분히 확보할 수 없어 랜드로부터 접속단자가 박리(剝離)할 우려가 있었다.
본 발명은 상기의 사정에 대처해서 이루어진 것이며, 접속단자가 고밀도로 배치될 수 있어 배선 레이아웃의 자유도가 향상됨과 아울러, 접속단자의 접속신뢰성이 향상되는 배선기판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 절연층 및 도체층이 각각 1층 이상 적층된 적층체와, 상기 적층체 위에 형성된 배선과, 상기 배선 위에 직접 형성되어 상기 배선의 양 측면 중, 적어도 일방의 측면과 맞닿는 기둥 형상의 접속단자와, 상기 배선을 덮고, 상기 접속단자의 적어도 일부를 노출시키는 솔더레지스트층을 구비하며, 상기 접속단자가 형성되는 위치에 있어서의 상기 배선의 폭은 상기 접속단자의 상기 폭 방향에 있어서의 길이 미만인 것을 특징으로 한다.
본 발명에 따르면, 배선 위에 접속단자를 직접 형성하고 있으므로, 접속단자를 위한 랜드를 설치할 필요가 없다. 또, 접속단자가 형성되는 위치에 있어서의 배선의 폭은 접속단자의 폭 방향에 있어서의 길이 미만이다. 이로 인해, 접속단자를 고밀도로 배치할 수 있다. 또, 배선 레이아웃의 자유도가 향상된다. 또한, 접속단자는 배선의 양 측면 중, 적어도 일방의 측면과 맞닿는다. 이로 인해, 접속단자와 배선의 접속신뢰성이 향상된다.
또한, 본 발명의 일형태에 있어서는,
상기 접속단자와 상기 배선의 재료가 동일한 것을 특징으로 한다.
본 발명에 따르면, 접속단자의 재료와 배선의 재료가 동일하기 때문에, 접속단자와 배선의 접속신뢰성이 더욱더 향상된다.
또, 본 발명의 다른 형태에 있어서는, 상기 배선의 상면에 대향하는 상기 접속단자의 하면은 상기 배선의 상면과 맞닿는 맞닿음면과 상기 배선의 상면과 맞닿지 않는 이간면을 가지며, 상기 이간면과 상기 배선 상면의 사이가 상기 솔더레지스트층에 의해 충전되어 있는 것을 특징으로 한다.
본 발명에 따르면, 접속단자의 이간면과 배선 상면의 사이에 솔더레지스트층이 충전되어 있기 때문에, 솔더레지스트층의 밀착강도가 향상되고, 솔더레지스트층이 박리하기 어려워진다. 또, 접속단자의 이간면이 솔더레지스트층과 맞닿기 때문에, 접속단자와 배선의 접속신뢰성이 향상된다.
또, 본 발명의 그 밖의 형태에 있어서는, 상기 접속단자는 상기 배선의 일부를 이루는 배선 폭이 굵어진 굵은 폭 부 또는 배선 폭이 가늘어진 가는 폭 부를 포함하는 위치에 형성되어 있는 것을 특징으로 한다.
본 발명에 따르면, 접속단자와 배선이 맞닿는 면적이 커지므로, 접속단자와 배선의 접속신뢰성이 더욱 향상된다.
또, 본 발명의 그 밖의 형태에 있어서는, 상기 접속단자는 상기 배선의 양 측면과 맞닿아 있는 것을 특징으로 한다.
본 발명에 따르면, 접속단자와 배선의 접속신뢰성이 더욱더 향상된다.
이상 설명한 바와 같이, 본 발명에 따르면, 접속단자를 고밀도로 배치할 수 있어 배선 레이아웃의 자유도를 향상시킬 수 있음과 아울러, 접속단자의 접속신뢰성을 향상시킬 수 있는 배선기판을 제공할 수 있다.
도 1은 실시형태에 관련되는 배선기판의 평면도(표면측).
도 2는 실시형태에 관련되는 배선기판의 일부 단면도.
도 3은 실시형태에 관련되는 배선기판의 표면측의 접속단자와 배선의 구성도.
도 4는 실시형태에 관련되는 배선기판의 표면측의 접속단자와 배선의 확대도.
도 5는 실시형태에 관련되는 배선기판의 제조공정도(코어기판공정).
도 6은 실시형태에 관련되는 배선기판의 제조공정도(빌드업공정).
도 7은 실시형태에 관련되는 배선기판의 제조공정도(접속단자형성공정).
도 8은 실시형태에 관련되는 배선기판의 제조공정도(접속단자형성공정).
도 9는 실시형태에 관련되는 배선기판의 제조공정도(접속단자형성공정).
도 10은 실시형태에 관련되는 배선기판의 제조공정도(충전공정).
도 11은 제 4 충전방법의 설명도이다.
도 12는 실시형태에 관련되는 배선기판의 제조공정도(솔더레지스트층공정).
도 13은 실시형태에 관련되는 배선기판의 제조공정도(도금공정).
도 14는 실시형태의 변형예 1에 관련되는 배선기판의 구성도.
도 15는 실시형태의 변형예 2에 관련되는 배선기판의 구성도.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 상세하게 설명한다. 또한, 이하의 설명에서는 코어기판 위에 빌드업층을 형성한 배선기판을 예로, 본 발명의 실시형태를 설명하지만, 복수의 접속단자가 형성된 배선기판이면 좋고, 예를 들면, 코어기판을 가지지 않는 배선기판이라도 좋다.
(실시형태)
도 1은 실시형태에 관련되는 배선기판(100)의 평면도(표면측)이다. 도 2는 도 1의 선분 I-I에 있어서의 배선기판(100)의 일부 단면도이다. 도 3은 배선기판 (100)의 표면측에 형성된 접속단자(T1) 및 배선(L2)의 구성도이다. 도 3의 (a)는 접속단자(T1) 및 배선(L2)의 평면도, 도 3의 (b)는 도 3의 (a)의 선분 Ⅱ-Ⅱ에 있어서의 단면도이다. 도 4는 접속단자(T1) 및 배선(L2)의 확대도이다. 도 4의 (a)는 접속단자(T1) 및 배선(L2)의 평면도, 도 4의 (b)는 도 4의 (a)의 선분 Ⅲ-Ⅲ에 있어서의 단면도이다. 또한, 이하의 설명에서는, 반도체 칩(부품)이 접속되는 측을 표면측으로 하고, 마더보드나 소켓 등(이하, 마더보드 등으로 부른다)이 접속되는 측을 이면측으로 한다.
[배선기판(100)의 구성]
도 1∼4에 나타내는 배선기판(100)은 코어기판(2)과, 반도체 칩(미도시)과의 접속단자(T1)가 복수 형성되고, 코어기판(2)의 표면측에 적층되는 빌드업층(3, 표면측)과, 빌드업층(3)에 적층되어 복수의 접속단자(T1) 사이를 충전하는 솔더레지스트층(4)과, 솔더레지스트층(4)에 적층되어 접속단자(T1)를 노출하는 개구(5a)가 형성된 솔더레지스트층(5)과, 마더보드 등(미도시)과의 접속단자(T11)가 복수 형성되고, 코어기판(2)의 이면측에 적층되는 빌드업층(13, 이면측)과, 빌드업층(13)에 적층되어 접속단자(T11)의 적어도 일부를 노출하는 개구(14a)가 형성된 솔더레지스트층(14)을 구비한다.
코어기판(2)은 내열성 수지판(예를 들면, 비스말레이미드-트리아진 수지판)이이나, 섬유강화 수지판(예를 들면, 유리섬유강화 에폭시 수지) 등으로 구성된 판 형상의 수지제 기판이다. 코어기판(2)의 표면 및 이면에는 금속배선(L1, L11)을 이루는 코어 도체층(21, 22)이 각각 형성되어 있다. 또, 코어기판(2)에는 드릴 등에 의해 천설된 스루홀(23)이 형성되고, 그 내벽면에는 코어 도체층(21, 22)을 서로 연통시키는 스루홀 도체(24)가 형성되어 있다. 또한, 스루홀(23)은 에폭시 수지 등의 수지제 충전재(25)에 의해 충전되어 있다.
(표면측의 구성)
배선기판(100)의 표면측은 코어 도체층(21)과 전기적으로 접속하는 덮개도금층(41)이 형성되고, 이 덮개도금층(41)과 금속배선(L2)을 구성하는 도체층(32)이 필드 비아(filled via, 42)에 의해 전기적으로 접속되어 있다. 필드 비아(42)는 비아 홀(44a)과 비아 홀(44a) 내측에 도금에 의해 충전된 비아 도체(44b)를 가진다.
배선기판(100)의 도체층(32) 위에 형성된 접속단자(T1)는 반도체 칩과의 접속단자이다. 반도체 칩은 이 접속단자(T1)와 전기적으로 접속됨으로써 배선기판 (100)에 실장된다. 이 실시형태에서는 접속단자(T1)는 반도체 칩의 실장영역(부품탑재영역)의 외주를 따라서 대략 등간격으로 배치되어 있다.
접속단자(T1)는 상면에서 보는 것으로 원형을 이루는 기둥 형상이며, 상부가 솔더레지스트층(4)의 표면으로부터 돌출된 상태에서 배선(L2) 위에 직접 형성되어 있다. 이로 인해, 접속단자(T1)를 위한 랜드를 설치할 필요가 없다. 또, 접속단자 (T1)가 형성되는 위치에 있어서의 배선(L2)의 폭(W1)은 접속단자(T1)의 폭 방향에 있어서의 길이(L1) 미만이다. 이로 인해, 접속단자(T1)를 고밀도로 배치할 수 있다. 또, 배선(L2)의 레이아웃의 자유도가 향상된다.
또한, 접속단자(T1)는 배선(L2)의 양 측면과 맞닿아 있다. 이로 인해, 접속단자(T1)와 배선(L2)의 접속신뢰성이 향상되어 있다. 또한, 접속단자(T1)가 배선 (L2)의 양 측면의 적어도 일방에 맞닿아 있으면, 접속단자(T1)와 배선(L2)의 접속신뢰성이 향상된다. 또한, 이 실시형태에서는 접속단자(T1)와 배선(L2)은 동일한 재료[구리(Cu)]로 형성되어 있다. 접속단자(T1)의 재료와 배선(L2)의 재료가 동일하기 때문에, 접속단자(T1)와 배선(L2)의 접속신뢰성이 더욱더 향상된다.
또한, 도 4에 나타내는 바와 같이, 이 실시형태에서는 배선(L2)의 상면(F)에 대향하는 접속단자(T1)의 하면은 배선(L2)의 상면(F)과 맞닿는 맞닿음면(S1)과 배선(L2)의 상면(F)과 맞닿지 않는 이간면(S2)을 가진다. 그리고 접속단자(T1)의 이간면(S2)과 배선(L2) 상면(F)의 사이로 솔더레지스트층(4)이 비집고 들어가기 때문에 솔더레지스트층(4)의 접착 강도가 향상된다. 이 결과, 솔더레지스트층(4)이 박리하기 어려워진다. 또, 접속단자(T1)의 이간면(S2)이 솔더레지스트층(4)과 맞닿기 때문에 솔더레지스트층(4)을 통한 접속단자(T1)와 배선(L2)의 접속신뢰성이 향상된다.
또, 각 접속단자(T1)는 솔더레지스트층(4)과의 접착성을 향상시키기 위해서 그 표면이 조화(粗化)되어 있다. 접속단자(T1)의 표면은, 예를 들면, 맥에치본드 (MECetchBOND, 맥사제) 등의 에칭액으로 처리하는 것에 의해 조화할 수 있다.
또한, 접속단자(T1)는 솔더레지스트층(4)으로부터의 노출면에 금속도금층(M)이 형성되어 있다. 반도체 칩을 배선기판(100)에 실장할 때에는 반도체 칩의 접속단자에 코팅된 땜납을 리플로우하는 것에 의해 반도체 칩의 접속단자와 접속단자 (T1)가 전기적으로 접속된다. 또한, 금속도금층(M)은 예를 들면, Ni(니켈)층, Sn (주석)층, Ag(은)층, Pd(팔라듐)층, Au(금)층 등의 금속층으로부터 선택되는 단일 또는 복수의 층(예를 들면, Ni층/Au층, Ni층/Pd층/Au층)으로 구성된다.
또, 금속도금층(M) 대신에 녹 방지용의 OSP(Organic Solderability Preservative) 처리를 시행해도 좋다. 또, 접속단자(T1)의 노출면에 땜납을 코팅해도 좋으며, 또한, 접속단자(T1)의 노출면을 금속도금층(M)으로 덮은 후, 이 금속도금층(M)에 땜납을 코팅해도 좋다.
솔더레지스트층(4)은 빌드업층(3)의 표층에 형성된 각 접속단자(T1)의 측면과 밀착한 상태에서 접속단자(T1) 사이에 충전되어 있다. 또, 접속단자(T1)의 일부인 상단이 노출되도록 솔더레지스트층(4)의 두께(D1)는 접속단자(T1)의 두께(높이, D2)보다도 얇게 되어 있다. 또한, 솔더레지스트층(4)의 충전방법에 대해서는 후술한다.
솔더레지스트층(5)은 접속단자(T1)와 접속되는 배선(L2)의 표면측을 덮음과 아울러, 반도체 칩의 실장영역의 외주를 따라서 대략 등간격으로 배치된 접속단자 (T1)를 노출시키는 개구(5a)를 가지고 있다. 솔더레지스트층(5)의 개구(5a)는 동일 개구 내에 복수의 접속단자(T1)를 배치하는 NSMD[(논ㆍ솔더ㆍ마스크ㆍ디파인드(Non Solder Mask Defined)] 형상으로 되어 있다.
(이면측의 구성)
배선기판(100)의 이면측은 코어 도체층(22)과 전기적으로 접속하는 덮개도금층(141)이 형성되고, 이 덮개도금층(141)과 도체층(132)이 필드 비아(142)에 의해 전기적으로 접속되어 있다. 필드 비아(142)는 비아 홀(144a)과 비아 홀(144a) 내측에 도금에 의해 충전된 비아 도체(144b)를 가진다. 또, 도체층(132)은 마더보드 등 (미도시)과의 접속단자(T11)를 가진다.
접속단자(T11)는 배선기판(100)을 마더보드 등에 접속하기 위한 이면 랜드 (PGA패드, BGA패드)로서 이용되는 것이며, 배선기판(100)의 대략 중심부를 제외하는 외주영역에 형성되고, 상기 대략 중앙부를 둘러싸도록 하여 직사각형 형상으로 배열되어 있다. 또, 접속단자(T11) 표면의 적어도 일부는 금속도금층(M)에 의해 덮여져 있다.
솔더레지스트층(14)은 필름 형상의 솔더레지스트로서 기능하는 감광성의 절연성 수지를 빌드업층(13)의 표면 위에 적층하여 형성되어 있다. 솔더레지스트층 (14)에는 각 접속단자(T11) 표면의 일부를 노출시키는 개구(14a)가 형성되어 있다. 이로 인해, 각 접속단자(T11)는 표면의 일부가 개구(14a)에 의해 솔더레지스트층 (14)으로부터 노출된 상태로 되어 있다. 즉, 솔더레지스트층(14)의 개구(14a)는 각 접속단자(T11) 표면의 일부를 노출한 SMD(솔더ㆍ마스크ㆍ디파인드) 형상으로 되어 있다. 또한, 솔더레지스트층(5)의 개구(5a)와는 달리, 솔더레지스트층(14)의 개구 (14a)는 접속단자(T11)마다 형성되어 있다.
개구(14a) 내에는, 예를 들면 Sn-Ag, Sn-Cu, Sn-Ag-Cu, Sn-Sb 등 실질적으로 Pb를 함유하지 않는 땜납으로 이루어지는 땜납 볼(B)이 금속도금층(M)을 통하여 접속단자(T11)와 전기적으로 접속하도록 하여 형성되어 있다. 또한, 배선기판(100)을 마더보드 등에 실장할 때는, 배선기판(100)의 땜납 볼(B)을 리플로우하는 것에 의해, 접속단자(T11)를 마더보드 등의 접속단자에 전기적으로 접속한다.
(배선기판의 제조 방법)
도 1, 도 5∼도 13은 실시형태에 관련되는 배선기판(100)의 제조공정을 나타내는 도면이다. 이하, 도 1, 도 5∼도 13을 참조하여 배선기판(100)의 제조방법에 대해서 설명한다.
(코어기판공정: 도 5)
판 형상의 수지제 기판의 표면 및 이면에 구리박이 첩부된 동장적층판((銅張積層板)을 준비한다. 또, 동장적층판에 대해서 드릴을 이용하여 천공 가공을 실시하여 스루홀(23)이 되는 관통구멍을 소정 위치에 미리 형성하여 둔다. 그리고 종래 공지의 수법에 따라서 무전해 구리 도금 및 전해 구리 도금을 실시하는 것에 의해 스루홀(23) 내벽에 스루홀 도체(24)를 형성하고, 동장적층판의 양면에 구리 도금층을 형성한다[도 5의 (a) 참조].
그 후, 스루홀 도체(24) 내를 에폭시 수지 등의 수지충전재(25)로 충전한다. 또한, 종래 공지의 수법에 따라서 전해 구리 도금을 실시하여 덮개도금층(41)을 형성한다. 다음에, 동장적층판 양면의 구리박 위에 형성된[덮개도금층(41)을 포함한다] 구리 도금을 원하는 형상으로 에칭하여 동장적층판의 표면 및 이면에 금속배선(L1, L11)을 이루는 코어 도체층(21, 22)을 각각 형성하여 코어기판(2)을 얻는다[도 5의 (b) 참조]. 또한, 스루홀(23)형성공정의 후, 가공부분의 스미어를 제거하는 디스미어처리를 실시하는 것이 바람직하다.
(빌드업공정: 도 6)
코어기판(2)의 표면 및 이면에 수지절연층(31, 131)이 되는 에폭시 수지를 주된 성분으로 하는 필름 형상 절연수지재료를 각각 중첩하여 배치한다. 그리고 이 적층물을 진공 압착열 프레스기로 가압 가열하여 필름 형상 절연수지재료를 열경화시키면서 압착한다. 다음에, 종래 주지의 레이저가공장치를 이용하여 레이저조사를 실시해서 수지절연층(31, 131)에 비아 홀(44a, 144a)을 각각 형성한다[도 6의 (a) 참조].
계속해서, 수지절연층(31, 131)의 표면을 조화한 후, 무전해 도금을 실시하여 비아 홀(44a, 144a)의 내벽을 포함하는 수지절연층(31, 131) 위에 무전해 구리 도금층을 형성한다. 다음에 포토레지스트를 수지절연층(31, 131) 위에 형성된 무전해 구리 도금층 위에 래미네이트하여 노광ㆍ현상을 실시하고, 원하는 형상으로 도금레지스트(MR1, MR11)를 형성한다. 그 후, 이 도금레지스트(MR1, MR11)를 마스크로서 전해 도금에 의해, 구리 도금을 실시하여 원하는 구리 도금패턴[금속배선(L2, L12), 접속단자(T11)]을 형성한다[도 6의 (b) 참조].
(접속단자형성공정: 도 7∼도 9)
다음에, 도금레지스트(MR1, MR11)를 박리한 후[도 7의 (a) 참조], 포토레지스트를 래미네이트하여 노광ㆍ현상을 실시하고, 원하는 형상으로 도금레지스트 (MR2, MR12)를 형성한다. 그 후, 이 도금레지스트(MR2, MR12)를 마스크로서 전해 도금에 의해, 구리 도금을 실시하여 원하는 구리 도금패턴[접속단자(T1)]을 형성한다[도 7의 (b) 참조].
다음에, 도금레지스트(MR2, MR12)를 박리한 후, 구리 도금층 하측을 제외하는 무전해 구리 도금층을 제거하고, 도체층(32) 위에 접속단자(T1)를 가지는 도체층(34)을 얻는다(도 8 참조).
다음에, 도 9를 참조하여 접속단자(T1)를 형성할 때에 있어서의 포토레지스트의 노광ㆍ현상에 대해서 설명한다. 광경화성의 포토레지스트(R)를 래미네이트한 후, 마스크를 통하여 노광을 실시한다[도 9의 (a) 참조]. 이 노광시에는 통상보다도 노광량을 많게 한다. 노광량을 많게 하는 것에 의해, 배선(L2)의 상면(F)에서 빛이 후방 반사하는 광량이 증가한다. 이로 인해, 포토레지스트(R)에는 노광되어 있지 않고 미경화의 영역(A), 후방 반사에 의해 일부(하측)가 노광되어 경화부분과 미경화부분이 혼재하는 영역(B), 노광에 의해 경화된 영역(C)이 형성된다[도 9의 (b) 참조].
다음에, 현상처리를 실시하는 것에 의해, 포토레지스트(R)의 미경화부분이 제거되고, 접속단자(T1)를 형성하기 위한 도금레지스트(MR2)가 형성된다. 접속단자 (T1)가 형성되는 도금레지스트(MR2)의 개구(K)는 바닥부가 에지(edge, S)를 당긴 형상으로 된다[도 9의 (c) 참조]. 이로 인해, 접속단자(T1)를 전해 도금에 의해 형성할 때에, 배선(L2)의 상면(F)에 대향하는 접속단자(T1)의 하면은 맞닿음면(S1)과 이간면(S2)을 가지게 된다.
(충전공정: 도 10)
다음에, 빌드업층(3)의 표층을 이루는 복수의 접속단자(T1) 사이를 접속단자 (T1)의 주면(F)보다도 낮은 위치까지 솔더레지스트층(4)으로 충전한다(도 10 참조). 또한, 접속단자(T1) 사이를 솔더레지스트층(4)으로 충전하기 위해, 접속단자 (T1)의 표면(특히, 측면)을 조화하여 두는 것이 바람직하다. 접속단자(T1)의 표면은, 예를 들면, 맥에치본드(맥크사제) 등의 에칭액으로 처리하는 것에 의해 조화할 수 있다. 또, 각 접속단자(T1)의 표면을 조화하는 대신에 Sn(주석), Ti(티탄), Cr (크롬), Ni(니켈)의 어느 1개의 금속원소를 각 접속단자(T1)의 표면에 코팅하여 금속층을 형성한 후, 이 금속층 위에 커플링제 처리를 시행하여 솔더레지스트층(4)과의 접착성을 향상시켜도 좋다.
접속단자(T1) 사이에 솔더레지스트층(4)을 충전하는 방법으로서는, 여러 가지의 수법을 채용할 수 있다. 이하, 이 솔더레지스트층(4)을 접속단자(T1) 사이에 충전하는 충전방법에 대해서 설명한다. 또한, 하기의 제 1∼제 4 충전방법에 있어서, 솔더레지스트층(4)이 되는 절연성 수지를 코팅하는 방법으로서 인쇄, 래미네이트, 롤 코팅, 스핀 코팅 등 여러 가지의 수법을 이용할 수 있다.
(제 1 충전방법)
이 제 1 충전방법에서는, 표층에 접속단자(T1)가 형성된 빌드업층(3)의 표면에 열경화성의 절연성 수지를 얇게 코팅하여 열경화시킨 후, 경화된 절연성 수지를 접속단자(T1)보다도 낮아질 때까지 연마하는 것에 의해, 솔더레지스트층(4)을 접속단자(T1) 사이에 충전한다.
(제 2 충전방법)
이 제 2 충전방법에서는, 표층에 접속단자(T1)가 형성된 빌드업층(3)의 표면에 열경화성의 절연성 수지를 얇게 코팅한 후, 절연성 수지를 용융하는 용제로 접속단자(T1) 상면을 덮는 여분의 절연성 수지를 제거한 후, 열경화시키는 것에 의해 솔더레지스트층(4)을 접속단자(T1) 사이에 충전한다.
(제 3 충전방법)
이 제 3 충전방법에서는, 표층에 접속단자(T1)가 형성된 빌드업층(3)의 표면에 열경화성의 절연성 수지를 두껍게 코팅하여 열경화시킨 후, 반도체소자의 실장영역의 외주에 형성되어 나중에 솔더레지스트층의 개구(5a)가 되어야 할 영역의 외측영역을 마스크하고, 접속단자(T1)보다도 낮아질 때까지 절연성 수지를 RIE (Reactive Ion Etching) 등에 의해 드라이 에칭하는 것에 의해, 솔더레지스트층(4)을 접속단자(T1) 사이에 충전한다. 또한, 이 제 3 충전방법으로 솔더레지스트층(4)을 접속단자(T1) 사이에 충전할 경우, 솔더레지스트층(4)과 솔더레지스트층(5)이 일체적으로 형성된다.
(제 4 충전방법)
도 11은 제 4 충전방법의 설명도이다. 이하, 도 11을 참조하여 제 4 충전방법에 대해서 설명한다. 제 4 충전방법에서는 표층에 접속단자(T1)가 형성된 빌드업층(3)의 표면에 광경화성의 절연성 수지를 두껍게 코팅한 후[도 11의 (a) 참조], 나중에 솔더레지스트층의 개구(5a)가 되어야 할 영역의 내측영역을 마스크하여 절연성 수지를 노광ㆍ현상해서, 개구(5a)의 외측영역이 되어야 할 절연성 수지를 광경화시킨다[도 11의 (b) 참조]. 다음에, 탄산 나트륨 수용액(농도 1중량％)에 이 제조도중의 배선기판(100)을 단시간(미감광부의 절연성 수지 표면이 약간 팽윤하는 정도의 시간) 침지한다[도 11의 (c) 참조]. 그 후, 수세(水洗)하여 팽윤한 절연성 수지를 유화시킨다[도 11의 (d) 참조]. 다음에, 팽윤ㆍ유화한 절연성 수지를 제조도중의 배선기판(100)으로부터 제거한다[도 11의 (e) 참조]. 광경화하고 있지 않은 절연성 수지의 상단의 위치가 각 배선 도체(T1)의 상단보다 낮은 위치로 될 때까지 상기 침지 및 수세를 각각 1회, 또는 각각 수회 반복한다. 그 후, 열 또는 자외선에 의해 절연성 수지를 경화시킨다. 또한, 이 제 4 충전방법으로 솔더레지스트층 (4)을 접속단자(T1) 사이에 충전할 경우, 솔더레지스트층(4)과 솔더레지스트층(5)이 일체적으로 형성된다.
(솔더레지스트층공정: 도 12)
솔더레지스트층(4) 및 빌드업층(13)의 표면에, 각각 필름 형상의 솔더레지스트로서 기능하는 감광성의 절연성 수지를 프레스하여 적층한다. 적층한 필름 형상의 절연성 수지를 노광ㆍ현상하여 각 접속단자(T1)의 표면 및 측면을 노출시키는 NSMD 형상의 개구(5a)가 형성된 솔더레지스트층(5)과, 각 접속단자(T11) 표면의 일부를 노출시키는 SMD 형상의 개구(14a)가 형성된 솔더레지스트층(14)을 얻는다. 또한, 충전공정에 있어서 상기한 제 3, 제 4 충전방법을 채용한 경우, 솔더레지스트층(4) 및 솔더레지스트층(5)이 일체적으로 형성되기 때문에, 이 공정에 있어서, 솔더레지스트층(5)을 적층할 필요는 없다.
(도금공정: 도 13)
다음에, 접속단자(T1)의 노출면을 과황산나트륨 등에 의해 에칭하여 접속단자(T1) 표면의 산화막 등의 불순물을 제거한다. 그 후, 환원제를 이용한 무전해환원도금에 의해, 접속단자(T1, T11)의 노출면에 금속도금층(M)을 형성한다. 무전해치환도금에 의해 접속단자(T1)의 노출면에 금속도금층(M)을 형성하는 경우는, 접속단자(T1)의 노출면의 금속이 치환되어 금속도금층(M)이 형성된다.
(백엔드공정: 도 1)
접속단자(T11) 위에 형성된 금속도금층(M) 위에 땜납 볼(B)을 얹어놓고, 리플로우를 실시하는 것에 의해, 접속단자(11) 위에 땜납 볼(B)이 접합된다.
이상과 같이, 실시형태에 관련되는 배선기판(100)에서는 접속단자(T1)가 배선(L2) 위에 직접 형성되어 있다. 이로 인해, 접속단자(T1)를 위한 랜드를 설치할 필요가 없다. 또, 접속단자(T1)가 형성되는 위치에 있어서의 배선(L2)의 폭(W1)은 접속단자(T1)의 폭 방향에 있어서의 길이(L1) 미만이다. 이로 인해, 접속단자(T1)를 고밀도로 배치할 수 있다. 또, 배선(L2)의 레이아웃의 자유도가 향상된다.
또한, 접속단자(T1)는 배선(L2)의 양 측면과 맞닿아 있다. 이로 인해, 접속단자(T1)와 배선(L2)의 접속신뢰성이 향상되어 있다. 또한, 접속단자(T1)가 배선 (L2)의 양 측면의 적어도 일방에 맞닿아 있으면, 접속단자(T1)와 배선(L2)의 접속신뢰성이 향상된다. 또, 접속단자(T1)와 배선(L2)은 동일한 재료[구리(Cu)]로 형성되어 있다. 접속단자(T1)의 재료와 배선(L2)의 재료가 동일하기 때문에, 접속단자 (T1)와 배선(L2)의 접속신뢰성이 더욱더 향상되어 있다.
또한, 배선(L2)의 상면(F)에 대향하는 접속단자(T1)의 하면은 배선(L2)의 상면(F)과 맞닿는 맞닿음면(S1)과 배선(L2)의 상면(F)과 맞닿지 않는 이간면(S2)을 가진다. 그리고 접속단자(T1)의 이간면(S2)과 배선(L2) 상면(F)의 사이에도 솔더레지스트층(4)이 충전된다. 이로 인해, 솔더레지스트층(4)의 밀착 강도가 향상되고, 솔더레지스트층(4)이 박리하기 어려워진다.
그 밖의 효과로서는, 접속단자(T1) 사이를 솔더레지스트층(4)으로 충전하고 있으므로, 반도체 칩과 접속했을 때에, 반도체 칩과 배선기판의 틈새에 충전되게 되는 언더 필이나 NCP(Non-Conductive Paste), NCF(Non-Conductive Film)의 접속단자(T1) 사이에 있어서의 보이드의 발생을 방지할 수 있다. 이로 인해, 리플로우시에, 이 보이드로 땜납이 유출되어 접속단자 사이가 단락(쇼트)되는 것을 방지할 수 있다.
또, 접속단자(T1)의 솔더레지스트층(4)과의 맞닿음면을 조화한 다음에, 접속단자(T1) 사이에 솔더레지스트층(4)을 충전하고 있으므로, 접속단자(T1)와 솔더레지스트층(4)의 접착 강도가 향상된다. 또, 솔더레지스트층(4)의 재질을 솔더레지스트층(5)과 동일하게 하는 것에 의해, 솔더레지스트층(4)의 땜납의 흐름성이 솔더레지스트층(5)과 동일한 정도로 되어 솔더레지스트층(4) 위에 땜납이 잔류하여 접속단자(T1) 사이가 단락(쇼트)되는 것을 억제할 수 있다.
또, 접속단자(T1) 사이에 충전되는 솔더레지스트층(4)의 두께(D1)를 접속단자(T1)의 두께(높이, D2)보다도 얇게 하고 있다. 즉, 접속단자(T1)가 솔더레지스트층(4)의 상면으로부터 조금 돌출된 상태가 되도록 하고 있다. 이로 인해, 반도체 칩의 접속단자의 중심과 접속단자(T1)의 중심이 어긋난 경우라도, 반도체 칩의 접속단자가 접속단자(T1)의 단부와 맞닿으므로, 접속단자(T1)와 반도체 칩의 접속단자의 접속신뢰성이 향상된다.
(실시형태의 변형예 1)
도 14는 실시형태의 변형예 1에 관련되는 배선기판의 접속단자(T1) 및 배선 (L2)의 평면도이다. 도 1∼도 13을 참조하여 설명한 실시형태에 관련되는 배선기판 (100)에서는 배선(L2)은 직선 형상이었지만, 접속단자(T1)를 배선(L2)에 배선 폭이 굵어진 굵은 폭 부[L2a, 도 14의 (a) 참조] 또는 배선 폭이 가늘어진 가는 폭 부 [L2b, 도 14의 (b) 참조]를 형성하고, 당해 굵은 폭 부(L2a) 또는 가는 폭 부(l2b)를 포함하는 위치에 접속단자(T1)를 형성하도록 해도 좋다. 이와 같은 위치에 접속단자(T1)를 형성하는 것에 의해, 접속단자(T1)와 배선(L2)이 맞닿는 면적이 커진다. 그 결과, 접속단자(T1)와 배선(L2)의 접속신뢰성이 더욱 향상된다.
(실시형태의 변형예 2)
도 15의 (a)는 실시형태의 변형예 2에 관련되는 배선기판의 일부 단면도이다. 도 15의 (b)는 비교예에 관련되는 배선기판의 일부 단면도이다. 도 15의 (a)에 나타내는 바와 같이, 배선기판의 배선(L)의 배치밀도에 조밀(粗密)이 있는 경우는, 전해 도금에 의해 배선(L)을 형성할 때에 더미 플레인(dummy plane, DP)을 동시에 설치하도록 해도 좋다. 더미 플레인(DP)을 설치하고, 배선(L) 및 더미 플레인(DP)이 균등하게 배치되도록 구성하는 것에 의해, 배선(L)의 배치밀도의 조밀에 기인하는 전해 도금시의 전류집중의 문제를 회피할 수 있다. 그 결과, 배선(L)의 두께 편차가 억제된다. 또, 배선(L) 위에 코팅하는 솔더레지스트층의 표면에 요철이 발생하는 것을 억제할 수 있다. 한편, 비교예인 도 15의 (b)에 나타내는 바와 같이, 배선(L)의 배치밀도에 조밀이 있는 경우, 배선(L) 위에 코팅하는 솔더레지스트층의 표면에 요철이 발생한다.
이상, 본 발명을 구체예를 들면서 상세하게 설명하여 왔지만, 본 발명은 상기 내용에 한정되는 것은 아니고, 본 발명의 범주를 일탈하지 않는 한에 있어서 모든 변형이나 변경이 가능하다. 예를 들면, 상기 구체예에서는, 배선기판(100)이 땜납 볼(B)을 통하여 마더보드 등과 접속하는 BGA기판인 형태에 대해서 설명하고 있지만, 땜납 볼(B) 대신에 핀 혹은 랜드를 설치한, 이른바 PGA(Pin Grid Array)기판 혹은 LGA(Land Grid Array)기판으로서 배선기판(100)을 마더보드 등과 접속하도록 해도 좋다.
또한, 본 실시예에서는 제 1 충전방법이나 제 2 충전방법을 채용한 경우, 솔더레지스트층(4)을 형성한 후에 솔더레지스트층(5)을 형성하고 있지만, 솔더레지스트층(5)을 형성한 후에 솔더레지스트층(4)을 접속단자(T1) 사이에 충전하도록 해도 좋다.
B: 땜납 볼
F: 주면
L1, L11: 금속배선
L2, L12: 금속배선
L2a: 굵은 폭 부
MR1, MR11: 레지스트
MR2, MR12: 레지스트
T1, T11: 접속단자
W: 배선 폭
100: 배선기판
2: 코어기판
3: 빌드업층
4, 5: 솔더레지스트층
5a: 개구
13: 빌드업층
14: 솔더레지스트층
14a: 개구
21, 22: 코어 도체층
23: 스루홀
24: 스루홀 도체
31, 131: 수지절연층
32, 132: 도체층
42: 필드 비아
44a, 144a: 비아 홀
44b: 비아 도체
34: 도체층
142: 필드 비아

Claims (5)

  1. 절연층 및 도체층이 각각 1층 이상 적층된 적층체와,
    상기 적층체 위에 형성된 배선과,
    상기 배선 위에 직접 형성되어 상기 배선의 양 측면 중, 적어도 일방의 측면과 맞닿는 기둥 형상의 접속단자와,
    상기 배선을 덮고, 상기 접속단자의 적어도 일부를 노출시키는 솔더레지스트층을 구비하며,
    상기 접속단자가 형성되는 위치에 있어서의 상기 배선의 폭은 상기 접속단자의 상기 폭 방향에 있어서의 길이 미만인 것을 특징으로 하는 배선기판.
  2. 청구항 1에 있어서,
    상기 접속단자와 상기 배선의 재료가 동일한 것을 특징으로 하는 배선기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 배선의 상면에 대향하는 상기 접속단자의 하면은 상기 배선의 상면과 맞닿는 맞닿음면과 상기 배선의 상면과 맞닿지 않는 이간면을 가지며, 상기 이간면과 상기 배선 상면의 사이가 상기 솔더레지스트층에 의해 충전되어 있는 것을 특징으로 하는 배선기판.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 접속단자는 상기 배선의 일부를 이루는 배선 폭이 굵어진 굵은 폭 부 또는 배선 폭이 가늘어진 가는 폭 부를 포함하는 위치에 형성되어 있는 것을 특징으로 하는 배선기판.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 접속단자는 상기 배선의 양 측면과 맞닿아 있는 것을 특징으로 하는 배선기판.
KR1020157015843A 2012-11-27 2013-05-27 배선기판 KR20150087298A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012258279A JP5913063B2 (ja) 2012-11-27 2012-11-27 配線基板
JPJP-P-2012-258279 2012-11-27

Publications (1)

Publication Number Publication Date
KR20150087298A true KR20150087298A (ko) 2015-07-29

Family

ID=50827385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157015843A KR20150087298A (ko) 2012-11-27 2013-05-27 배선기판

Country Status (7)

Country Link
US (1) US20150313015A1 (ko)
EP (1) EP2927950B1 (ko)
JP (1) JP5913063B2 (ko)
KR (1) KR20150087298A (ko)
CN (1) CN104823275B (ko)
TW (1) TWI566649B (ko)
WO (1) WO2014083718A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US10431533B2 (en) * 2014-10-31 2019-10-01 Ati Technologies Ulc Circuit board with constrained solder interconnect pads
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
KR102312314B1 (ko) * 2015-01-28 2021-10-13 삼성디스플레이 주식회사 터치 센서 장치 및 그 제조 방법
KR102320639B1 (ko) * 2015-02-04 2021-11-02 삼성디스플레이 주식회사 터치 스크린 패널 및 이의 제조 방법
US10039185B2 (en) * 2016-04-15 2018-07-31 Kinsus Interconnect Technology Corp. Manufacturing method of landless multilayer circuit board
CN106102303B (zh) * 2016-06-28 2019-09-13 Oppo广东移动通信有限公司 Pcb板及具有其的移动终端
JP7034677B2 (ja) * 2017-11-17 2022-03-14 ソニー・オリンパスメディカルソリューションズ株式会社 医療用回路基板及び医療機器
JP2022015755A (ja) * 2020-07-09 2022-01-21 イビデン株式会社 配線基板
US20220199503A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Novel lga architecture for improving reliability performance of metal defined pads

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
JP3274619B2 (ja) * 1996-03-13 2002-04-15 三菱電機株式会社 半導体装置およびその製造方法
JP3321358B2 (ja) * 1996-05-31 2002-09-03 東芝マイクロエレクトロニクス株式会社 半導体装置
EP0828291A3 (en) * 1996-09-09 1999-11-17 Delco Electronics Corporation Fine pitch via formation using diffusion patterning techniques
JP2002271101A (ja) * 2001-03-09 2002-09-20 Nec Corp 半導体装置
JP2004119574A (ja) * 2002-09-25 2004-04-15 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2005243942A (ja) * 2004-02-26 2005-09-08 Ngk Spark Plug Co Ltd 配線基板
JP2006222257A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 配線基板とその製造方法、およびそれを用いた半導体装置
KR20070107154A (ko) * 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
TWI287956B (en) * 2005-04-11 2007-10-01 Phoenix Prec Technology Corp Conducting bump structure of circuit board and fabricating method thereof
JP4786976B2 (ja) * 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置
JP4068635B2 (ja) * 2005-09-30 2008-03-26 松下電器産業株式会社 配線基板
JP4813255B2 (ja) * 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置
JP4946225B2 (ja) * 2006-07-13 2012-06-06 株式会社村田製作所 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
US8198727B1 (en) * 2006-12-15 2012-06-12 Nvidia Corporation Integrated circuit/substrate interconnect system and method of manufacture
TWI331797B (en) * 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
JP2008283140A (ja) * 2007-05-14 2008-11-20 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP5217043B2 (ja) * 2007-07-11 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI355053B (en) * 2008-04-23 2011-12-21 Substrate structure having fine circuits and manuf
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
JP5352146B2 (ja) * 2008-07-23 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2010045177A (ja) * 2008-08-12 2010-02-25 Fujitsu Microelectronics Ltd 多層配線基板及び多層配線基板の試験方法
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
JP2011045363A (ja) * 2009-08-06 2011-03-10 Rohm & Haas Co 観賞植物の処理
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程
US8302298B2 (en) * 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
JP2012054297A (ja) 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP6081044B2 (ja) * 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
JP2013074054A (ja) * 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
JP2013115214A (ja) * 2011-11-28 2013-06-10 Shinko Electric Ind Co Ltd 半導体装置、半導体素子、及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP5913063B2 (ja) 2016-04-27
JP2014107371A (ja) 2014-06-09
EP2927950B1 (en) 2022-02-16
EP2927950A1 (en) 2015-10-07
TWI566649B (zh) 2017-01-11
EP2927950A4 (en) 2016-07-27
US20150313015A1 (en) 2015-10-29
WO2014083718A1 (ja) 2014-06-05
TW201424482A (zh) 2014-06-16
CN104823275B (zh) 2018-04-06
CN104823275A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
KR20150087298A (ko) 배선기판
KR101296996B1 (ko) 배선기판
KR101555460B1 (ko) 배선기판
KR101523478B1 (ko) 배선기판
KR101523479B1 (ko) 배선기판
JP2013105908A (ja) 配線基板
TWI566648B (zh) Wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right