KR101572686B1 - 초박형 인쇄회로기판과, 이를 포함하는 반도체 패키지 및 그 제조 방법 - Google Patents

Abstract

패키지 및 기판의 두께를 최소화하여 어셈블리를 수행할 수 있음과 더불어, 솔더 볼 없이 모듈 기판에 표면 실장을 실시할 수 있는 초박형 인쇄회로기판과, 이를 포함하는 반도체 패키지 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 초박형 인쇄회로기판은 기판 몸체; 상기 기판 몸체의 상면에 형성된 본드 핑거를 구비하는 제1 회로패턴; 상기 기판 몸체의 하면에 형성된 타겟 랜드를 구비하는 제2 회로패턴; 상기 기판 몸체를 관통하도록 형성되어, 상기 제1 및 제2 회로패턴을 전기적으로 연결하는 비아 전극; 상기 타겟 랜드 상에 형성된 캐리어 범프패드; 상기 캐리어 범프패드 상에 형성된 캐리어 접속단자; 상기 본드 핑거를 제외한 제1 회로패턴을 덮는 제1 솔더 마스크 패턴; 및 상기 타겟 랜드를 제외한 제2 회로패턴을 덮는 제2 솔더 마스크 패턴;을 포함하는 것을 특징으로 한다.

Description

초박형 인쇄회로기판과, 이를 포함하는 반도체 패키지 및 그 제조 방법{ULTRA THIN TYPE PRINTED CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE INCLUDING THE SAME AND METHOD OF MANUFACTURING THE SEMICONDUCTOR PACKAGE}

본 발명은 초박형 인쇄회로기판과, 이를 포함하는 반도체 패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게는 패키지 및 기판의 두께를 최소화하여 어셈블리를 수행할 수 있음과 더불어, 솔더 볼 없이도 모듈 기판에 표면 실장을 실시할 수 있는 초박형 인쇄회로기판과, 이를 포함하는 반도체 패키지 및 그 제조 방법에 관한 것이다.

반도체 패키지 기술은 지식정보기술과 전자산업에서 매우 중요한 역할을 하며, 최근 경향은 박형화, 소형화, 단순화 및 저비용화가 특징이다. 특히, 반도체 패키지는 전기적으로 성능이 우수해야 함을 기본 바탕으로 하며, 박형화를 추구함에 따라 패키지 기술은 더욱 고도화되면서 제조비용도 증가하고 있다.

이러한 반도체 패키지의 박형화에 가장 큰 영향을 미치는 것은 기판의 두께이며, 기존의 방법으로는 기판 두께가 얇아질 수록 패키징이 어렵고, 패키지의 휨 등 신뢰성에도 큰 영향을 주는 문제점이 있다.

관련 선행문헌으로는 대한민국 공개특허 제10-2009-0002573(2009.01.09. 공개)가 있으며, 상기 문헌에는 초박형 반도체 패키지 및 그 제조 방법이 기재되어 있다.

본 발명의 목적은 패키지 및 기판의 두께를 최소화하여 어셈블리를 수행할 수 있음과 더불어, 솔더 볼 없이도 모듈 기판에 표면 실장을 실시할 수 있는 초박형 인쇄회로기판과, 이를 포함하는 반도체 패키지 및 그 제조 방법을 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판은 기판 몸체; 상기 기판 몸체의 상면에 형성된 본드 핑거를 구비하는 제1 회로패턴; 상기 기판 몸체의 하면에 형성된 타겟 랜드를 구비하는 제2 회로패턴; 상기 기판 몸체를 관통하도록 형성되어, 상기 제1 및 제2 회로패턴을 전기적으로 연결하는 비아 전극; 상기 타겟 랜드 상에 형성된 캐리어 범프패드; 상기 캐리어 범프패드 상에 형성된 캐리어 접속단자; 상기 본드 핑거를 제외한 제1 회로패턴을 덮는 제1 솔더 마스크 패턴; 및 상기 타겟 랜드를 제외한 제2 회로패턴을 덮는 제2 솔더 마스크 패턴;을 포함하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판은 기판 몸체; 상기 기판 몸체의 상면에 형성된 본드 핑거를 구비하는 회로패턴; 상기 기판 몸체의 하면에 형성된 타겟 랜드; 상기 기판 몸체를 관통하도록 형성되어, 상기 회로패턴과 타겟 랜드를 전기적으로 연결하는 비아 전극; 상기 타겟 랜드 상에 형성된 캐리어 범프패드; 상기 캐리어 범프패드 상에 형성된 캐리어 접속단자; 및 상기 본드 핑거를 제외한 회로패턴을 덮는 솔더 마스크 패턴;을 포함하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 패키지는 인쇄회로기판; 상기 인쇄회로기판 상에 적어도 하나 이상이 실장된 반도체 칩; 및 상기 반도체 칩을 포함한 인쇄회로기판의 상면을 덮는 몰딩 부재;를 포함하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 패키지 제조 방법은 캐리어 동박층을 구비하는 더미 기판 상에 예비 인쇄회로기판을 형성하는 단계; 상기 예비 인쇄회로기판 상에 반도체 칩을 실장하는 단계; 상기 반도체 칩을 포함한 예비 인쇄회로기판의 상면을 몰딩하는 단계; 상기 예비 인쇄회로기판으로부터 상기 캐리어 동박층을 제외한 더미 기판을 제거하는 단계; 상기 캐리어 동박층을 선택적으로 식각하여 캐리어 범프패드를 형성하는 단계; 및 상기 캐리어 범프패드 상에 캐리어 접속단자를 형성하는 단계;를 포함하는 것을 특징으로 한다.

본 발명은 타겟 랜드 상에 캐리어 범프패드 및 캐리어 접속단자를 형성하는 것을 통해, 초박판 형태를 가지면서 솔더 볼 없이도 모듈 기판에 표면 실장을 실시하는 것이 가능하다.

또한, 본 발명은 더미 기판 상에서 인쇄회로기판의 제조, 반도체 칩 실장 및 몰딩이 실시되므로, 초박판 형태를 가지면서도 핸들링에 대한 제약이 없을 뿐만 아니라, 최종 몰딩 이후에 더미 기판을 분리하기 때문에 인쇄회로기판 및 반도체 칩의 휨(warpage)을 최소화할 수 있다.

도 1은 본 발명의 일 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 6 내지 도 10은 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 나타낸 공정 단면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 초박형 인쇄회로기판과, 이를 포함하는 반도체 패키지 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.

도 1은 본 발명의 일 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.

도 1을 참조하면, 도시된 본 발명의 일 실시예에 따른 초박형 인쇄회로기판(100)은 기판 몸체(110), 제1 회로패턴(120), 제2 회로패턴(130), 비아 전극(140), 캐리어 범프패드(150), 캐리어 접속단자(155), 제1 솔더 마스크 패턴(160) 및 제2 솔더 마스크 패턴(170)을 포함한다.

기판 몸체(110)는 상면(110a) 및 상면(110a)에 반대되는 하면(110b)을 갖는다. 이러한 기판 몸체(110)는 인쇄회로기판(100)의 뼈대를 이루는 부분으로, 그 재질로는 프리프레그, 폴리이미드 수지, FR4 등이 이용될 수 있다.

제1 회로패턴(120)은 기판 몸체(110)의 상면(110a)에 형성된다. 이러한 제1 회로패턴(120)은 본드 핑거(122)를 구비하며, 본드 핑거(122)는 기판 몸체(110) 상면(110a)의 양측 가장자리에 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다. 제1 회로패턴(120)은 본드 핑거(122) 상에 형성된 표면 처리층(123)을 더 포함할 수 있다. 이때, 표면 처리층(123)의 재질로는 니켈/팔라듐(Ni/Pd)합금, 니켈/금(Ni/Au) 합금이나, 금(Au)이 이용될 수 있다. 이러한 표면 처리층(123)은 전해 또는 무전해 도금 방식에 의해 형성될 수 있다.

제2 회로패턴(130)은 기판 몸체(110)의 하면(110b)에 형성된다. 이러한 제2 회로패턴(130)은 타겟 랜드(132)를 구비한다. 이때, 타겟 랜드(132)는 기판 몸체(110) 하면(110b)에 일정한 간격으로 이격 배치될 수 있다.

비아 전극(140)은 기판 몸체(110)를 관통하도록 형성되어, 제1 및 제2 회로패턴(120, 130)을 전기적으로 연결한다. 구체적으로, 비아 전극(140)은 일단이 제1 회로패턴(120)의 본드 핑거(122)와 연결되고, 타단이 제2 회로패턴(130)의 타겟 랜드(132)와 연결될 수 있다. 비아 전극(140)은 구리 등의 금속 물질을 전해 도금 또는 무전해 도금 방식으로 도금하는 것에 의해 형성될 수 있다. 이와 달리, 비아 전극(140)은 탄소나노튜브(carbon nano tube), 그라핀(graphene) 등의 전도성 물질을 매립하는 방식에 의해 형성될 수도 있다.

캐리어 범프패드(150)는 타겟 랜드(132) 상에 형성된다. 이러한 캐리어 범프패드(150)는 타겟 랜드(132)와 대응되는 면적을 가지며, 그 재질로는 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 크롬(Cr) 등에서 선택된 1종 이상이 이용될 수 있으며, 이 중 구리를 이용하는 것이 바람직하다.

이때, 캐리어 범프패드(150)는 전자기기의 모듈 기판(미도시)에 접속하기 위한 목적으로 형성된다. 이러한 캐리어 범프패드(150)는 캐리어 동박층을 선택적인 식각 공정으로 패터닝하는 것에 의해 형성되기 때문에, 균일한 높이 및 두께로 형성하는 것이 가능해질 수 있다. 이러한 캐리어 범프패드(150)는 12㎛ 이상의 두께, 보다 바람직하게는 12 ~ 150㎛를 갖도록 형성하는 것이 바람직한데, 이는 그 두께가 최소 12㎛ 이상은 되어야 전자기기의 모듈 기판에 솔더 볼 없이도 표면 실장을 수행하는 것이 가능해질 수 있기 때문이다.

캐리어 접속단자(155)는 캐리어 범프패드(150) 상에 형성된다. 이러한 캐리어 접속단자(155)는 캐리어 범프패드(150) 상에 솔더를 도포한 후, 리플로우하는 솔더링 방식에 의해 형성될 수 있다. 이 경우, 캐리어 접속단자(155)는 캐리어 범프패드(150)의 표면을 감싸는 형태로 형성하는 것이 바람직하다. 이와 달리, 캐리어 접속단자(155)는 캐리어 범프패드(150) 상에 주석을 도금하는 표면 도금을 실시하는 것에 의해 형성될 수 있다. 이 경우, 도면으로 도시하지는 않았지만, 캐리어 접속단자(155)는 캐리어 범프패드(150)의 노출된 상측 표면만을 덮는 형태로 형성될 수 있으나, 반드시 이에 제한될 필요는 없다.

따라서, 본 발명에 따른 초박형 인쇄회로기판(100)의 캐리어 범프패드(150) 및 캐리어 접속단자(155)는, 종래의 솔더 볼과 비교해 볼 때, 그 두께가 최소 1/2 이하로 감소하게 된다. 이 결과, 본 발명에 따른 초박형 인쇄회로기판(100)은 초박판 형태를 가지면서 솔더 볼 없이도 모듈 기판에 표면 실장을 실시하는 것이 가능해질 수 있다.

제1 솔더 마스크 패턴(160)은 본드 핑거(122)를 제외한 제1 회로패턴(120)을 덮도록 형성되고, 제2 솔더 마스크 패턴(170)은 타겟 랜드(132)를 제외한 제2 회로패턴(130)을 덮도록 형성된다.

이러한 제1 및 제2 솔더 마스크 패턴(160, 170) 각각은 포토 솔더 레지스트(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 하나의 재질로 형성된다.

특히, 제1 솔더 마스크 패턴(160)은 7 ~ 25㎛의 두께를 갖고, 제2 솔더 마스크 패턴(170)은 7 ~ 20㎛의 두께를 갖는다. 제1 및 제2 솔더 마스크 패턴(160, 170)의 두께를 상기의 두께 범위로 매우 얇게 형성할 수 있는 것은 더미 기판 상에서 인쇄회로기판 및 반도체 패키지의 어셈블리가 이루어진 데 기인한 것이며, 이에 대한 구체적인 설명은 후술하도록 한다.

이때, 타겟 랜드(132)는 제2 솔더 레지스트 패턴(170)과 대응되는 두께를 갖는 것이 바람직한데, 이는 제2 솔더 레지스트 패턴(170)의 두께를 최소화하면서 타겟 랜드(132)를 제2 솔더 레지스트 패턴(170)의 내부에 매립시키기 위함이다.

전술한 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판은 타겟 랜드 상에 캐리어 범프패드 및 캐리어 접속단자를 형성하는 것을 통해, 초박판 형태를 가지면서 솔더 볼 없이도 모듈 기판에 표면 실장을 실시하는 것이 가능해질 수 있다.

또한, 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판은 더미 기판 상에서 제조되므로, 초박판 형태를 가지면서도 핸들링에 대한 제약이 없을 뿐만 아니라, 기판의 휨 발생을 미연에 방지할 수 있다.

한편, 도 2는 본 발명의 다른 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.

도 2를 참조하면, 도시된 본 발명의 다른 실시예에 따른 초박형 인쇄회로기판(100)은 기판 몸체(110), 회로패턴(120), 타겟 랜드(132), 비아 전극(140), 캐리어 범프패드(150), 캐리어 접속단자(155) 및 솔더 마스크 패턴(160)을 포함한다.

이때, 본 발명의 다른 실시예에 따른 초박형 인쇄회로기판(100)은, 일 실시예에 따른 초박형 인쇄회로기판과 달리, 제2 회로패턴(도 1의 130) 및 제2 솔더 마스크 패턴(도 1의 170)이 형성되지 않는다.

따라서, 본 발명의 다른 실시예에 따른 초박형 인쇄회로기판(100)은, 일 실시예에 따른 초박형 인쇄회로기판과 비교해 볼 때, 제2 회로패턴 및 제2 마스크 패턴의 두께에 비례하여 그 두께가 얇아져 일 실시예에 비해 더 슬림한 박판 형태를 구현할 수 있다.

또한, 본 발명의 다른 실시예에 따른 초박형 인쇄회로기판(100)의 타겟 랜드(132)는 기판 몸체(110)의 내부에 매립되는 형태로 형성된다. 이와 같이, 기판 몸체(110)의 내부에 타겟 랜드(132)를 매립할 경우, 타겟 랜드(132)의 두께만큼 인쇄회로기판(100)의 두께를 감소시킬 수 있으므로, 초박형화에 보다 적극적으로 대응할 수 있다.

전술한 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판은 제2 회로패턴 및 제2 마스크 패턴이 형성되지 않을 뿐만 아니라, 타겟 랜드가 기판 몸체의 내부에 매립되는 구조를 가지므로, 초박 형태의 기판을 제조하는데 보다 유리한 효과가 있다.

이하, 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예들에 대한 반도체 패키지에 대하여 설명하도록 한다.

도 3은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.

도 3을 참조하면, 도시된 본 발명의 일 실시예에 따른 반도체 패키지(300)는 인쇄회로기판(100), 반도체 칩(210) 및 몰딩 부재(230)를 포함한다.

인쇄회로기판(100)은 도 1 및 도 2에서 도시하고 설명한 일 실시예 또는 다른 실시예에 따른 초박형 인쇄회로기판일 수 있는바, 중복 설명은 생략하도록 한다.

반도체 칩(210)은 인쇄회로기판(100) 상에 적어도 하나 이상이 실장된다. 이때, 반도체 칩(210)과 인쇄회로기판(100)은 이들 사이에 부착되는 접착 부재(205)를 매개로 물리적으로 부착된다. 또한, 반도체 칩(210)과 인쇄회로기판(100)은 반도체 칩(210)의 본딩 패드(212)와 인쇄회로기판(100)의 본드 핑거(122) 상호 간을 금속 와이어(220)를 이용하여 와이어 본딩하는 것에 의해 전기적으로 연결된다.

몰딩 부재(230)는 반도체 칩(210)을 포함한 인쇄회로기판(100)의 상면을 덮도록 형성된다. 이러한 몰딩 부재(230)는 외부 충격으로부터 반도체 칩(210) 및 인쇄회로기판(100)을 보호하는 역할을 한다. 몰딩 부재(230)는, 일 예로, 에폭시 몰딩 화합물(epoxy molding compound)이 이용될 수 있다.

한편, 도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.

도 4에 도시된 본 발명의 다른 실시예에 따른 반도체 패키지(300)와 같이, 반도체 칩(210)은 인쇄회로기판(100)과 범프(235)를 매개로 플립 칩이 본딩될 수 있다.

즉, 반도체 칩(210)의 본딩 패드(212)가 인쇄회로기판(100)의 기판 몸체(110) 상면(110a)과 마주보는 페이스-다운 타입(face-down type)으로 배치한 상태에서 기판 몸체(110)의 본드 핑거(122)와 범프(235)를 매개로 전기적으로 접속될 수 있다. 이 경우, 인쇄회로기판(100)의 본드 핑거(122)와 반도체 칩(210)의 본딩 패드(212)는 중앙 부분에서 상호 중첩되는 위치에 배치되는 것이 바람직하다.

도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.

도 5에 도시된 본 발명의 또 다른 실시예에 따른 반도체 패키지(300)와 같이, 반도체 칩(210) 각각은 관통 전극(240)을 구비하며, 관통 전극(240)을 매개로 인쇄회로기판(100) 상에 전기적으로 연결될 수 있다.

이때, 반도체 칩(210)들 각각은 관통 전극(240)을 매개로 전기적으로 연결되고, 반도체 칩(210)들 중 최 하부에 배치되는 반도체 칩(210)은 범프(235)를 매개로 인쇄회로기판(100)과 전기적으로 연결될 수 있다. 또한, 본 발명의 또 다른 실시예에 따른 반도체 패키지(300)는 인쇄회로기판(100)과 최하부 반도체 칩(210) 사이에 배치되는 언더필 부재(250)에 의해 물리적으로 부착될 수 있다.

이와 같이, 관통 전극(240)을 이용하여 반도체 칩(210)들을 스택할 경우, 전기적 연결 경로가 짧아지는 이점으로 고속 동작에 적극적으로 대응하는 것이 가능해질 수 있다.

이하, 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 통해 보다 구체적으로 설명하도록 한다.

도 6 내지 도 10은 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 나타낸 공정 단면도이다.

도 6을 참조하면, 캐리어 동박층(30)을 구비하는 더미 기판(F) 상에 예비 인쇄회로기판(105)을 형성한다. 이러한 더미 기판(F)을 이용하여 예비 인쇄회로기판(105)을 제조할 경우, 초박판 형태로 제조하더라도 휨 발생을 미연에 방지할 수 있음과 더불어, 공정 흐름성 및 생산성을 보다 향상시킬 수 있는 이점이 있다. 이때, 더미 기판(F)은 더미 기판 몸체(10)와, 더미 기판 몸체(10)의 양면에 각각 부착된 접착층(20)과, 접착층(20)의 양면에 각각 부착된 캐리어 동박층(30)을 포함할 수 있다.

도 6에서 더미 기판(F)이 5층의 적층 구조를 갖는 것으로 도시하였으나, 이에 제한되는 것은 아니며, 4층, 6층, 7층 등 다양한 형태가 적용될 수도 있다.

예비 인쇄회로기판(105)은 기판 몸체(110), 제1 회로패턴(120), 제2 회로패턴(130), 비아 전극(140), 제1 솔더 마스크 패턴(160) 및 제2 솔더 마스크 패턴(170)을 포함할 수 있다. 이때, 예비 인쇄회로기판(105)은 캐리어 동박층(30)을 구비하는 더미 기판(F) 상에서 제2 솔더 마스크 패턴(170), 제2 회로패턴(130), 기판 몸체(110), 비아 전극(140), 제1 회로패턴(120) 및 제1 솔더 마스크 패턴(160)의 순서대로 형성될 수 있다.

도 7을 참조하면, 예비 인쇄회로기판(105) 상에 반도체 칩(210)을 실장한다. 반도체 칩(210)은 인쇄회로기판(100) 상에 적어도 하나 이상이 실장된다. 이때, 반도체 칩(210)과 인쇄회로기판(100)은 이들 사이에 부착되는 접착 부재(205)를 매개로 물리적으로 부착된다. 또한, 반도체 칩(210)과 인쇄회로기판(100)은 반도체 칩(210)의 본딩 패드(212)와 인쇄회로기판(100)의 본드 핑거(122) 간을 금속 와이어(220)를 이용하여 와이어 본딩하는 것에 의해 전기적으로 연결된다.

다음으로, 반도체 칩(210)을 포함한 예비 인쇄회로기판(105)의 상면을 몰딩한다. 이러한 몰딩에 의해, 반도체 칩(210) 및 예비 인쇄회로기판(105)의 상면을 덮는 몰딩 부재(230)가 형성될 수 있다. 이때, 몰딩 부재(230)는, 일 예로, 에폭시 몰딩 화합물(epoxy molding compound)이 이용될 수 있다.

도 8을 참조하면, 예비 인쇄회로기판(105)으로부터 캐리어 동박층(30)을 제외한 더미 기판(도 7의 F)을 제거한다. 이때, 예비 인쇄회로기판(105)의 하면에 부착된 캐리어 동박층(30)의 하면에 배치되는 접착층(20)을 떼어내는 방식으로 더미 기판을 제거할 수 있다. 이와 같이, 예비 인쇄회로기판(105)으로부터 더미 기판을 제거하는 것에 의해, 예비 인쇄회로기판(105)의 하면에 캐리어 동박층(30)만이 남겨지게 된다.

도 9를 참조하면, 캐리어 동박층(30) 상에 예비 인쇄회로기판(105)의 타겟 랜드 형성 영역을 덮는 마스크 패턴(200)을 형성한다. 이때, 마스크 패턴(200)으로는 드라이 필름, 열경화성 잉크, 전도성 페이스트(conductive paste) 등이 이용될 수 있으나, 이에 제한되는 것은 아니며, 마스크 패턴의 형태로 에칭 공정까지 유지할 수 있는 모든 재료가 적용될 수 있다. 특히, 전도성 페이스트로 솔더 페이스트(solder paste)를 사용할 경우 마스크 패턴 공정과 캐리어 접속단자(155)를 한번에 구현할 수 있어, 생산 효율 증대 및 비용 절감 효과를 도모할 수 있다.

도 10을 참조하면, 마스크 패턴(도 9의 200)의 외측으로 노출된 캐리어 동박층(30)을 식각하여 캐리어 범프패드(150)를 형성한다. 이러한 캐리어 범프패드(150)는 선택적인 식각 공정으로 패터닝하는 것에 의해 균일한 높이 및 두께로 형성하는 것이 가능해질 수 있다. 이때, 캐리어 범프패드(150)는 12㎛ 이상의 두께, 보다 바람직하게는 12 ~ 150㎛를 갖도록 형성하는 것이 바람직한데, 이는 그 두께가 최소 12㎛ 이상은 되어야 전자기기의 모듈 기판에 솔더 볼 없이도 표면 실장을 수행하는 것이 가능해질 수 있기 때문이다. 이때, 캐리어 범프패드(150)를 덮는 마스크 패턴은 현상액을 이용하는 것에 의해 제거된다.

다음으로, 캐리어 범프패드(150) 상에 캐리어 접속단자(155)를 형성한다. 캐리어 접속단자(155)는 캐리어 범프패드(150) 상에 솔더를 도포한 후, 리플로우하는 솔더링 방식에 의해 형성되거나, 솔더조에 함침하여 형성될 수 있다. 이와 달리, 캐리어 접속단자(155)는 캐리어 범프패드(150) 상에 주석을 도금하는 표면 도금을 실시하는 것에 의해 형성될 수 있다.

도면으로 도시하지는 않았지만, 캐리어 접속단자(155)를 형성한 이후 단위 패키지별로 쏘잉하는 쏘잉 단계(미도시)를 더 포함할 수도 있다. 이러한 쏘잉 단계는 더미 기판 상에 스트립 형태로 형성되는 예비 인쇄회로기판 및 반도체 칩을 단위 패키지별로 분리하기 위한 목적으로 실시하게 된다.

전술한 방법으로 제조되는 반도체 패키지는 패키지 및 기판의 두께를 최소화하여 어셈블리를 수행할 수 있음과 더불어, 초박판 형태를 가지면서 솔더 볼 없이도 모듈 기판에 표면 실장을 실시할 수 있다.

또한, 본 발명에 따른 방법으로 제조되는 반도체 패키지는 더미 기판 상에서 인쇄회로기판의 제조, 반도체 칩 실장 및 몰딩을 실시한 후, 최종 몰딩 이후에 더미 기판을 분리하기 때문에 인쇄회로기판 및 반도체 칩의 휨(warpage)을 최소화할 수 있는 이점이 있다.

이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.

100 : 인쇄회로기판 110 : 기판 몸체
110a : 기판 몸체 상면 110b : 기판 몸체 하면
120 : 제1 회로패턴 122 : 본드 핑거
123 : 표면 처리층 130 : 제2 회로패턴
132 : 타켓 랜드 140 : 비아 전극
150 : 캐리어 범프패드 155 : 캐리어 접속단자
160 : 제1 솔더 마스크 패턴 170 : 제2 솔더 마스크 패턴

Claims (17)

1. 기판 몸체;
   상기 기판 몸체의 상면에 형성된 본드 핑거를 구비하는 제1 회로패턴;
   상기 기판 몸체의 하면에 형성된 타겟 랜드를 구비하는 제2 회로패턴;
   상기 기판 몸체를 관통하도록 형성되어, 상기 제1 및 제2 회로패턴을 전기적으로 연결하는 비아 전극;
   상기 타겟 랜드 상에 형성된 캐리어 범프패드;
   상기 캐리어 범프패드 상에 배치되어, 상기 캐리어 범프패드의 표면 전체를 감싸는 형태로 형성된 캐리어 접속단자;
   상기 본드 핑거를 제외한 제1 회로패턴을 덮는 제1 솔더 마스크 패턴; 및
   상기 타겟 랜드를 제외한 제2 회로패턴을 덮는 제2 솔더 마스크 패턴;을 포함하는 것을 특징으로 하는 초박형 인쇄회로기판.
   
2. 제1항에 있어서,
   상기 캐리어 범프패드는
   12㎛ 이상의 두께를 갖는 것을 특징으로 하는 초박형 인쇄회로기판.
   
3. 제1항에 있어서,
   상기 제1 회로패턴은
   상기 본드 핑거 상에 형성된 표면 처리층을 더 포함하는 것을 특징으로 하는 초박형 인쇄회로기판.
   
4. 제1항에 있어서,
   상기 타겟 랜드는
   상기 제2 솔더 마스크 패턴과 대응되는 두께를 갖는 것을 특징으로 하는 초박형 인쇄회로기판.
   
5. 제1항에 있어서,
   상기 제1 솔더 마스크 패턴은
   7 ~ 25㎛의 두께를 갖고, 상기 제2 솔더 마스크 패턴은 7 ~ 20㎛의 두께를 갖는 것을 특징으로 하는 초박형 인쇄회로기판.
   
6. 제1항에 있어서,
   상기 비아 전극은
   탄소나노튜브(carbon nano tube) 및 그라핀(graphene)을 포함하는 전도성 물질 중에서 선택된 재질로 형성된 것을 특징으로 하는 초박형 인쇄회로기판.
   
7. 기판 몸체;
   상기 기판 몸체의 상면에 형성된 본드 핑거를 구비하는 회로패턴;
   상기 기판 몸체의 하면에 형성된 타겟 랜드;
   상기 기판 몸체를 관통하도록 형성되어, 상기 회로패턴과 타겟 랜드를 전기적으로 연결하는 비아 전극;
   상기 타겟 랜드 상에 형성된 캐리어 범프패드;
   상기 캐리어 범프패드 상에 배치되어, 상기 캐리어 범프패드의 표면 전체를 감싸는 형태로 형성된 캐리어 접속단자; 및
   상기 본드 핑거를 제외한 회로패턴을 덮는 솔더 마스크 패턴;을 포함하는 것을 특징으로 하는 초박형 인쇄회로기판.
   
8. 제7항에 있어서,
   상기 타겟 랜드는
   상기 기판 몸체의 내부에 매립된 것을 특징으로 하는 초박형 인쇄회로기판.
   
9. 제1항 또는 제7항에 기재된 인쇄회로기판;
   상기 인쇄회로기판 상에 적어도 하나 이상이 실장된 반도체 칩; 및
   상기 반도체 칩을 포함한 인쇄회로기판의 상면을 덮는 몰딩 부재;를 포함하는 것을 특징으로 하는 반도체 패키지.
   
10. 제9항에 있어서,
    상기 반도체 칩은
    상기 인쇄회로기판과 금속 와이어를 매개로 전기적으로 연결된 것을 특징으로 하는 반도체 패키지.
    
11. 제9항에 있어서,
    상기 반도체 칩은
    상기 인쇄회로기판과 범프를 매개로 플립 칩 본딩된 것을 특징으로 하는 반도체 패키지.
    
12. 제9항에 있어서,
    상기 반도체 칩 각각은
    관통 전극을 구비하며, 상기 관통 전극을 매개로 상기 인쇄회로기판 상에 전기적으로 연결된 것을 특징으로 하는 반도체 패키지.
    
13. 캐리어 동박층을 구비하는 더미 기판 상에 예비 인쇄회로기판을 형성하는 단계;
    상기 예비 인쇄회로기판 상에 반도체 칩을 실장하는 단계;
    상기 반도체 칩을 포함한 예비 인쇄회로기판의 상면을 몰딩하는 단계;
    상기 예비 인쇄회로기판으로부터 상기 캐리어 동박층을 제외한 더미 기판을 제거하는 단계;
    상기 캐리어 동박층을 선택적으로 식각하여 캐리어 범프패드를 형성하는 단계; 및
    상기 캐리어 범프패드 상에 상기 캐리어 범프패드의 표면 전체를 감싸는 형태로 캐리어 접속단자를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
    
14. 제13항에 있어서,
    상기 더미 기판은
    더미 기판 몸체와,
    상기 더미 기판 몸체의 양면에 각각 부착된 접착층과,
    상기 접착층의 양면에 각각 부착된 캐리어 동박층을 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
    
15. 제13항에 있어서,
    상기 캐리어 범프패드 형성 단계는,
    상기 캐리어 동박층 상에 상기 예비 인쇄회로기판의 타겟 랜드 형성 영역을 덮는 마스크 패턴을 형성하는 단계와,
    상기 마스크 패턴의 외측으로 노출된 상기 캐리어 동박층을 식각하여 캐리어 범프패드를 형성하는 단계와,
    상기 캐리어 범프패드를 덮는 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
    
16. 제13항에 있어서,
    상기 캐리어 범프패드는
    12㎛ 이상의 두께를 갖는 것을 특징으로 하는 반도체 패키지 제조 방법.
    
17. 제15항에 있어서,
    상기 마스크 패턴은
    드라이 필름, 열경화성 잉크 및 전도성 페이스트 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.

Images