TWI394500B - 電路板之製法 - Google Patents

電路板之製法 Download PDF

Info

Publication number
TWI394500B
TWI394500B TW98102772A TW98102772A TWI394500B TW I394500 B TWI394500 B TW I394500B TW 98102772 A TW98102772 A TW 98102772A TW 98102772 A TW98102772 A TW 98102772A TW I394500 B TWI394500 B TW I394500B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
circuit board
line
electrical connection
Prior art date
Application number
TW98102772A
Other languages
English (en)
Other versions
TW201029530A (en
Inventor
Tsung Yin Lin
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW98102772A priority Critical patent/TWI394500B/zh
Publication of TW201029530A publication Critical patent/TW201029530A/zh
Application granted granted Critical
Publication of TWI394500B publication Critical patent/TWI394500B/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

電路板之製法
本發明係有關於一種電路板之製法，尤指一種能簡化製程節省時間之電路板製法。
隨著電子產業的蓬勃發展，電子產品亦逐漸邁入多功能、高性能的方向研發。為滿足半導體封裝件高積集度(Integration)以及微型化的封裝需求，提供複數主、被動元件及線路載接之電路板，亦逐漸由單層板演變成多層板，俾於有限的空間下，藉由層間連接技術擴大電路板上可利用的電路面積以因應高電子密度之積體電路之使用需求；為此，遂發展出一種增層技術(build-up)，亦即在一核心電路板(core circuit board)表面利用線路增層技術交互堆疊多層介電層及線路層，並於該介電層中開設導電盲孔(conductive via)以供上、下層線路之間電性連接。
而習知電路板之線路層係形成於介電層上，使該線路層位於該介電層表面，如此所形成之增層結構則導致該電路板之厚度增加，而難以達到薄小之目的；因而發展出將該線路層嵌埋在介電層表面，如此即能縮減厚度，以達薄小之目的。
請參閱第1A至1D圖所示，係為習知電路板之製法示意圖；如第1A圖所示，提供一表面具有介電層11之承載板10，接著以不同光點大小之雷射依線路佈局軌跡全面燒灼該介電層11，以於該介電層11上形成複數第一開槽110與複數第二開槽112；如第1B圖所示，於各該第一開槽110及其側壁、各該第二開槽112及其側壁、與該承載板10之表面上形成導電層12；如第1C圖所示，於該導電層12上形成金屬層13，並於該第一開槽110中形成電性連接墊131，且於各該第二開槽112中形成線路132；如第1D圖所示，移除未形成該電性連接墊131及線路132之金屬層13與導電層12；之後，復可於該介電層11表面、電性連接墊131、及線路132上形成增層結構(圖式中未表示)。
然而，由於雷射是以單點的方式形成該第一及第二開槽110,112，對於需要數量多之凹槽面積的電路板來說，該雷射之光點必須依照線路佈局的路徑移動，導致形成該第一開槽110及第二開槽112之製程延長，因而增加製程時間。
因此，鑒於上述之問題，如何避免習知技術中之凹槽全面以雷射加工形成，導致製程時間過長等問題，實已成為目前亟欲解決之課題。
鑒於上述習知技術之缺失，本發明之主要目的係提供一種縮短製程之電路板之製法。
為達上述目的，本發明揭露一種電路板之製法，係包括：提供一表面具有第一介電層之承載板；於該承載板之第一介電層上形成遮罩層，且該遮罩層中形成有複數開口以外露部份第一介電層之表面；乾式蝕刻外露於該開口中之該第一介電層，以於外露於各該開口中之第一介電層上形成複數第一開槽；移除該遮罩層；雷射該第一介電層，以於該第一介電層之表面上形成複數連通該第一開槽之第二開槽；以及於各該第一開槽中形成第一電性連接墊，於各該第二開槽中形成第一線路，以電性連接該第一線路至該第一電性連接墊。
依上述之電路板之製法，該承載板係可為絕緣板或具有內層線路之線路板；該遮罩層係可為金屬或高分子材料所製成者。
依上述之製法，該第一電性連接墊與第一線路之形成，係以下列步驟為之：於各該第一開槽及其側壁、各該第二開槽及其側壁、與該第一介電層之表面上形成導電層；於該導電層上形成金屬層；以及移除未形成該第一電性連接墊與第一線路之金屬層與導電層。
又依上所述，復可包括於該第一介電層、第一電性連接墊與第一線路上形成增層結構，該增層結構係可包括至少一第二介電層、形成於該第二介電層中之第二線路和第二電性連接墊、及複數形成於該第二介電層中並電性連接至該第一電性連接墊及第二線路之導電盲孔；又該增層結構最外層之第二線路復可具有複數電性接觸墊，並可於該增層結構最外層上形成有防焊層，且該防焊層中可形成複數對應外露各該電性接觸墊之防焊層開孔。
所述之第二介電層係可以乾式蝕刻之方式形成出複數第三開槽，以雷射之方式於該第二介電層中形成複數第四開槽及複數連接至該第一電性連接墊之盲孔，於各該第三開槽中可形成該第二電性連接墊，於各該盲孔中形成該導電盲孔，以及於各該第四開槽中可形成該第二線路。
如上所述之製法，該乾式蝕刻係可為電漿蝕刻或反應式離子蝕刻(RIE)。
本發明復揭露另一種電路板之製法，係包括：提供一表面具有第一介電層之承載板；雷射該第一介電層，以於該第一介電層之表面上形成複數第二開槽；於該承載板之第一介電層上及其第二開槽中形成遮罩層，且該遮罩層中形成有複數開口以外露部份第一介電層之表面；乾式蝕刻外露於各該開口中之第一介電層，以於各該開口中之第一介電層上形成複數連通該第二開槽之第一開槽；移除該遮罩層；以及於各該第一開槽中形成第一電性連接墊，於各該第二開槽中形成第一線路，令該第一線路電性連接該第一電性連接墊。
依上述之電路板之製法，該承載板係可為絕緣板或具有內層線路之線路板；該遮罩層係可為金屬或高分子材料。
依上述之製法，該第一電性連接墊與第一線路之形成，係以下列步驟為之：於各該第一開槽及其側壁、各該第二開槽及其側壁、與該第一介電層之表面上形成導電層；於該導電層上形成金屬層；以及移除未形成該第一電性連接墊與第一線路之金屬層與導電層。
又依上所述，復可包括於該第一介電層、第一電性連接墊與第一線路上形成增層結構，該增層結構係可包括至少一第二介電層、形成於該第二介電層中之第二線路和第二電性連接墊、及複數形成於該第二介電層中並電性連接至該第一電性連接墊及第二線路之導電盲孔；又該增層結構最外層之第二線路復可具有複數電性接觸墊，並可於該增層結構最外層上形成有防焊層，且該防焊層中可形成複數對應外露各該電性接觸墊之防焊層開孔。
所述之該第二介電層係得以乾式蝕刻形成複數第三開槽，以雷射於該第二介電層中形成複數第四開槽及複數連接至該第一電性連接墊之盲孔，於各該第三開槽中可形成該第二電性連接墊，於各該盲孔中可形成該導電盲孔，於各該第四開槽中可形成該第二線路。
如上所述之製法，該乾式蝕刻係可為電漿蝕刻或反應式離子蝕刻(RIE)。
本發明電路板之製法，係於承載板之第一介電層上以遮罩層覆蓋，再使用乾式蝕刻形成較大面積的第一開槽，移除該遮罩層之後，再以雷射於該第一介電層中形成較小面積的第二開槽；或者，先用雷射於該第一介電層上形成較小面積的第二開槽，再以乾式蝕刻全面一次形成較大面積的第一開槽，如此則可避免習知方式全面使用雷射形成所有凹槽導致製程延長的耗時問題，進而節省製程時間。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
[第一實施例]
請參閱第2A至2I圖，係為本發明電路板之製法之第一實施例之示意圖。
如第2A圖所示，首先，提供一表面具有第一介電層21之承載板20，該承載板20係為絕緣板或具有內層線路之線路板；接著，於該承載板20之第一介電層21上形成遮罩層22，該遮罩層22係為金屬或高分子材料，且該遮罩層22形成有複數開口220以外露部份之第一介電層21表面。
如第2B圖所示，以如電漿蝕刻或反應式離子蝕刻(Reactive ion etch,RIE)之乾式蝕刻該第一介電層21，以於外露於各該開口220中之第一介電層21上形成複數第一開槽211。
如第2C圖所示，移除該遮罩層22以露出該第一介電層21及其第一開槽211。
如第2D圖所示，以雷射燒灼該第一介電層21之表面，以於該第一介電層21之表面形成複數連通該第一開槽211之第二開槽212。
如第2E圖所示，於各該第一開槽211及其側壁、各該第二開槽212及其側壁、與該第一介電層21之表面上形成導電層23。
如第2F圖所示，藉由該導電層23作為電鍍之電流傳導路徑，以於該導電層23上形成金屬層28，並於各該第一開槽211中形成第一電性連接墊231，而於各該第二開槽212中形成第一線路232。
如第2G圖所示，移除未形成該第一電性連接墊231與第一線路232之該金屬層28與導電層23。
如第2H圖所示，之後重覆前述步驟，以於該第一介電層21、第一電性連接墊231與第一線路232上形成增層結構26；步驟將詳述如下：於該第一介電層21表面、該些第一電性連接墊231、與該第一線路232上形成第二介電層24，且該第二介電層24以係如電漿蝕刻或反應式離子蝕刻(RIE)蝕刻之乾式蝕刻形成複數第三開槽240，再以雷射燒灼該第二介電層24而形成複數第四開槽241與複數連接至該第一電性連接墊231之盲孔242。
如第2I圖所示，於各該第三開槽240形成第二電性連接墊251及於各該盲孔242形成導電盲孔253，於各該第四開槽241形成第二線路252；因此，該增層結構26係包括至少一第二介電層24、形成於該第二介電層24中之第二線路252和第二電性連接墊251、及複數形成於該第二介電層24中並電性連接至該第二線路252與第一電性連接墊231之導電盲孔253，該增層結構26最外層之第二線路252具有複數電性接觸墊264，並於該增層結構26最外層上形成有防焊層27，且該防焊層27中形成複數對應外露各該電性接觸墊264之防焊層開孔270。
[第二實施例]
請參閱第3A至3D圖，係為本發明電路板之製法之第二實施例之示意圖。
如第3A圖所示，首先，提供一表面具有第一介電層21之承載板20，該承載板20係為絕緣板或具有內層線路之線路板；接著，以雷射燒灼該第一介電層21之表面，以於該第一介電層21上形成複數第二開槽212。
如第3B圖所示，於該承載板20之第一介電層21上及其第二開槽212中形成遮罩層22，該遮罩層22係為金屬或高分子材料，且該遮罩層22形成有複數開口220以外露部份之第一介電層21表面。
如第3C圖所示，以係如電漿蝕刻或反應式離子蝕刻(RIE)之乾式蝕刻外露於各該開口220中之第一介電層21，以於各該開口220中之第一介電層21形成複數連通該第二開槽212之第一開槽211。
如第3D圖所示，移除該遮罩層22以露出該第一介電層21及其第一開槽211與第二開槽212，如此便可形成如第2D圖之結構。
之後，可以相同於第2E至2I圖的步驟以形成線路、電性連接墊、與增層結構(圖式中未表示)。
本發明電路板之製法，係於該承載板之第一介電層上以遮罩層覆蓋，再以乾式蝕刻全面一次形成較大面積的第一開槽，之後移除該遮罩層以露出該第一介電層，再以雷射於該第一介電層上形成較小面積的第二開槽，之後再於該第一開槽及第二開槽中分別形成第一電性連接墊與第一線路；或者，先用雷射於該第一介電層上形成較小面積的第二開槽，再以乾式蝕刻全面一次形成較大面積的第一開槽，之後再於該第一開槽及第二開槽中分別形成第一電性連接墊與第一線路。由於該第一開槽係以乾式蝕刻全面一次形成，而能簡化製程，以避免習知全面使用雷射形成所有的凹槽導致製程冗長的耗時問題，進而節省製程時間。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10、20．．．承載板
11．．．介電層
110、211．．．第一開槽
112、212．．．第二開槽
12、23．．．導電層
13、28．．．金屬層
131．．．電性連接墊
132．．．線路
21．．．第一介電層
22．．．遮罩層
220．．．開口
231．．．第一電性連接墊
232．．．第一線路
24．．．第二介電層
240．．．第三開槽
241．．．第四開槽
242．．．盲孔
251．．．第二電性連接墊
252．．．第二線路
253．．．導電盲孔
26．．．增層結構
264．．．電性接觸墊
27．．．防焊層
270．．．防焊層開孔
第1A至1D圖係為習知之電路板之製法示意圖；
第2A至2I圖係為本發明之電路板之製法之第一實施例之示意圖；以及
第3A至3D圖係為本發明之電路板之製法之第二實施例之示意圖。
20．．．承載板
21．．．第一介電層
211．．．第一開槽
212．．．第二開槽
23．．．導電層
231．．．第一電性連接墊
232．．．第一線路

Claims (18)

  1. 一種電路板之製法，係包括：提供一表面具有第一介電層之承載板；於該承載板之第一介電層上形成遮罩層，且該遮罩層中形成有複數開口以外露部份之第一介電層表面；乾式蝕刻外露於該開口中之該第一介電層，以於外露於各該開口中之第一介電層上形成複數第一開槽；移除該遮罩層；雷射該第一介電層，以於該第一介電層之表面上形成複數連通該第一開槽之第二開槽；於各該第一開槽及其側壁、各該第二開槽及其側壁、與該第一介電層之表面上形成導電層；以及於該導電層上形成金屬層，以於各該第一開槽中形成第一電性連接墊，且於各該第二開槽中形成第一線路，以電性連接該第一線路至該第一電性連接墊，其中，該第一線路之表面齊平於該第一介電層之表面。
  2. 如申請專利範圍第1項之電路板之製法，其中，該承載板係為絕緣板或具有內層線路之線路板。
  3. 如申請專利範圍第1項之電路板之製法，其中，該遮罩層係為金屬或高分子材料所製成者。
  4. 如申請專利範圍第1項之電路板之製法，其中，該第一電性連接墊與第一線路之形成，復包括移除未形成 該第一電性連接墊與第一線路之金屬層與導電層。
  5. 如申請專利範圍第1項之電路板之製法，復包括於該第一介電層、第一電性連接墊與第一線路上形成增層結構，該增層結構係包括至少一第二介電層、形成於該第二介電層中之第二線路和第二電性連接墊、及複數形成於該第二介電層中並電性連接至該第一電性連接墊及第二線路之導電盲孔。
  6. 如申請專利範圍第5項之電路板之製法，其中，該第二介電層係以乾式蝕刻之方式形成出複數第三開槽，以雷射之方式於該第二介電層中形成複數第四開槽及複數連接至該第一電性連接墊之盲孔，於各該第三開槽中形成該第二電性連接墊，於各該盲孔中形成該導電盲孔，而於各該第四開槽中形成該第二線路。
  7. 如申請專利範圍第5項之電路板之製法，其中，該增層結構最外層之第二線路復具有複數電性接觸墊。
  8. 如申請專利範圍第7項之電路板之製法，復包括於該增層結構最外層上形成防焊層，且該防焊層中形成複數對應外露各該電性接觸墊之防焊層開孔。
  9. 如申請專利範圍第1或6項之電路板之製法，其中，該乾式蝕刻係為電漿蝕刻或反應式離子蝕刻。
  10. 一種電路板之製法，係包括：提供一表面具有第一介電層之承載板；雷射該第一介電層，以於該第一介電層之表面上形成複數第二開槽； 於該承載板之第一介電層上及其第二開槽中形成遮罩層，且該遮罩層中形成有複數開口以外露部份第一介電層之表面；乾式蝕刻外露於各該開口中之第一介電層，以於各該開口中之第一介電層上形成複數連通該第二開槽之第一開槽；移除該遮罩層；於各該第一開槽及其側壁、各該第二開槽及其側壁、與該第一介電層之表面上形成導電層；以及於該導電層上形成金屬層，以於各該第一開槽中形成第一電性連接墊，且於各該第二開槽中形成第一線路，令該第一線路電性連接該第一電性連接墊，其中，該第一線路之表面齊平於該第一介電層之表面。
  11. 如申請專利範圍第10項之電路板之製法，其中，該承載板係為絕緣板或具有內層線路之線路板。
  12. 如申請專利範圍第10項之電路板之製法，其中，該遮罩層係為金屬或高分子材料。
  13. 如申請專利範圍第10項之電路板之製法，其中，該第一電性連接墊與第一線路之形成，復包括移除未形成該第一電性連接墊與第一線路之金屬層與導電層。
  14. 如申請專利範圍第10項之電路板之製法，復包括於該第一介電層、第一電性連接墊與第一線路上形成增層結構，該增層結構係包括至少一第二介電層、形成於該第二介電層中之第二線路和第二電性連接墊、及複 數形成於該第二介電層中並電性連接至該第一電性連接墊及第二線路之導電盲孔。
  15. 如申請專利範圍第14項之電路板之製法，其中，該第二介電層係以乾式蝕刻形成複數第三開槽，以雷射於該第二介電層中形成複數第四開槽及複數連接至該第一電性連接墊之盲孔，於各該第三開槽中形成該第二電性連接墊，於各該盲孔中形成該導電盲孔，以及於各該第四開槽中形成該第二線路。
  16. 如申請專利範圍第14項之電路板之製法，其中，該增層結構最外層之第二線路復具有複數電性接觸墊。
  17. 如申請專利範圍第16項之電路板之製法，復包括於該增層結構最外層上形成防焊層，且該防焊層中形成複數對應外露各該電性接觸墊之防焊層開孔。
  18. 如申請專利範圍第10或15項之電路板之製法，其中，該乾式蝕刻係為電漿蝕刻或反應式離子蝕刻。
TW98102772A 2009-01-23 2009-01-23 電路板之製法 TWI394500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98102772A TWI394500B (zh) 2009-01-23 2009-01-23 電路板之製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98102772A TWI394500B (zh) 2009-01-23 2009-01-23 電路板之製法

Publications (2)

Publication Number Publication Date
TW201029530A TW201029530A (en) 2010-08-01
TWI394500B true TWI394500B (zh) 2013-04-21

Family

ID=44854060

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98102772A TWI394500B (zh) 2009-01-23 2009-01-23 電路板之製法

Country Status (1)

Country Link
TW (1) TWI394500B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710690B2 (en) 2021-04-19 2023-07-25 Unimicron Technology Corp. Package structure and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW428421B (en) * 1999-05-07 2001-04-01 Unitech Printed Circuit Board Fabricating method for small diameter laser melting type of multilayer electric circuit board with inter-layer conduction and thoroughly empty facemask
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW428421B (en) * 1999-05-07 2001-04-01 Unitech Printed Circuit Board Fabricating method for small diameter laser melting type of multilayer electric circuit board with inter-layer conduction and thoroughly empty facemask
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710690B2 (en) 2021-04-19 2023-07-25 Unimicron Technology Corp. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201029530A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
KR100939775B1 (ko) 반도체 소자 및 그 제조방법
JP2010287874A (ja) パッケージ基板の製造方法
US8058566B2 (en) Packaging substrate structure and manufacturing method thereof
TW201603660A (zh) 內埋元件的基板結構與其製造方法
CN104244582A (zh) 埋入式高密度互连印刷电路板及其制作方法
TWI434638B (zh) 線路基板製程
US7135762B2 (en) Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument
US10957614B2 (en) Heat dissipation substrate and fabricating method thereof
TWI394500B (zh) 電路板之製法
JP2011253898A (ja) 半導体装置及び製造方法
US20160095202A1 (en) Circuit board and manufacturing method thereof
EP2120519B1 (en) Electrical interconnect structure and process thereof and circuit board structure
US20120255771A1 (en) Packaging substrate and method of fabricating the same
KR20230009334A (ko) 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법
TWI484600B (zh) 無核心封裝基板及其製法
TWI394495B (zh) 電路板結構及其製法
TWI440153B (zh) 封裝基板及其製法
TWI605741B (zh) 線路板及其製作方法
US20100102447A1 (en) Substrate of window ball grid array package and method for making the same
TWI405317B (zh) 封裝基板及其製法
US11641713B2 (en) Circuit board structure and manufacturing method thereof
TWI406384B (zh) 封裝基板及其製法
TWI785749B (zh) 線路板結構及其製造方法
TWI395308B (zh) 封裝基板之製法
TWI477212B (zh) 軟硬複合線路板及其製造方法