TWI394495B - 電路板結構及其製法 - Google Patents
電路板結構及其製法 Download PDFInfo
- Publication number
- TWI394495B TWI394495B TW98104143A TW98104143A TWI394495B TW I394495 B TWI394495 B TW I394495B TW 98104143 A TW98104143 A TW 98104143A TW 98104143 A TW98104143 A TW 98104143A TW I394495 B TWI394495 B TW I394495B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric layer
- electrical connection
- slots
- connection pad
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係有關於一種電路板結構及其製法,尤指一種具有高可靠度電性連接墊(電性接觸墊)之電路板結構及其製法。
隨著電子產業的蓬勃發展,電子產品亦逐漸邁入多功能、高性能的方向研發。為滿足半導體封裝件高積集度(Integration)以及微型化的封裝需求,提供多數主、被動元件及線路載接之電路板,亦逐漸由單層板演變成多層板,俾於有限的空間下,藉由層間連接技術擴大電路板上可利用的電路面積以因應高電子密度之積體電路之使用需求。
請參閱第1A至1E圖所示,係為一種習知電路板之製法示意圖;如第1A圖所示,以雷射燒灼該承載板10而形成複數第一開槽100與複數第二開槽101,其中,該承載板10係為一介電層;如第1B圖所示,於各該第一開槽100及其側壁、各該第二開槽101及其側壁、與該承載板10之表面上形成導電層12;如第1C圖所示,於該導電層12上形成金屬層13,以於該第一開槽100中形成電性連接墊131,並於該第二開槽101中形成線路132;如第1D圖所示,移除該承載板10表面上未形成該電性連接墊131及線路132之該金屬層13與導電層12;如第1E圖所示,之後可於該承載板10表面、電性連接墊131、及線路132上形成增層結構3,且該增層結構3之最外側表面形成有防焊層16,該防焊層16具有複數防焊層開孔160,以露出部分增層結構3作為電性接觸墊15,此外,復可於未具有增層結構3之承載板10表面形成複數開孔17,以露出該電性連接墊131部分表面,俾供接置導電結構(如焊錫凸塊)。
然而,該習知電路板之第一開槽100與第二開槽101之深度係相同,即該電性連接墊131之厚度與線路132之厚度相同,於高密度之電路板中,該電性連接墊131須與導電盲孔連接,由於該電性連接墊131與介電層接觸面積變小,致使該電性連接墊131於熱循環製程中容易因熱膨脹係數(CTE)差異造成的應力不均,易與介電層發生分離;或是電路板最外側接置導電結構之電性連接墊131(或電性接觸墊15)佈設越密集,其與介電層接觸面積變小,造成接置導電結構後,再接置於半導體元件或主機板時,作動過程中產生的熱量,會因熱膨脹係數(CTE)差異造成電性連接墊131(或電性接觸墊15)與介電層發生分離,而發生電路板可靠度降低的問題。
因此,鑒於上述之問題,如何避免習知技術中之電性連接墊(或電性接觸墊)之厚度不足而導致容易損壞等問題,進而改善電性連接墊(或電性接觸墊)之可靠度,實已成為目前亟欲解決之課題。
鑒於上述習知技術之缺失,本發明係提供一種具有高可靠度電性連接墊(或電性接觸墊)之電路板結構及其製法。
在本發明的一態樣中,本發明揭露一種電路板結構,係包括:承載板,至少一表面具有第一介電層,該第一介電層設有複數第一開槽與複數第二開槽,該些第一開槽之深度大於該些第二開槽之深度,該承載板係可為絕緣板或金屬板;複數第一電性連接墊,係對應設於各該第一開槽中;以及複數第一線路,係對應設於各該第二開槽中,且該些第一電性連接墊之厚度大於該第一線路之厚度。
依上述之電路板結構,復包括增層結構,係設於該第一介電層、第一電性連接墊、與第一線路上,該增層結構係包括至少一第二介電層、設於該第二介電層中之複數第二電性連接墊與複數第二線路、及設於該第二介電層中並電性連接至該第二電性連接墊之導電盲孔,該增層結構最外層復具有複數電性接觸墊,於該增層結構最外層上設有防焊層,且該防焊層具有複數對應外露出各該電性接觸墊之防焊層開孔。
本發明復揭露一種電路板結構之製法,係包括:提供表面具有第一介電層之承載板;於該第一介電層上形成遮罩層,該遮罩層上形成有複數第一開口與第二開口,以外露出部分之第一介電層表面,且各該第一開口大於各該第二開口;以反應式離子蝕刻(RIE)於各該第一開口與第二開口中之第一介電層分別形成複數第一開槽與第二開槽;移除該遮罩層以露出該第一介電層、第一及第二開槽;以雷射燒灼各該第一開槽之底面,令該些第一開槽之深度大於該些第二開槽之深度;以及於各該第一開槽中形成第一電性連接墊,並於各該第二開槽中形成第一線路,且該些第一電性連接墊之厚度大於該些第一線路之厚度。
依上述之電路板結構之製法,該承載板係可為絕緣板或金屬板,該遮罩層係可為金屬或高分子材料。
又依上述之電路板結構之製法,該第一電性連接墊與第一線路之製法係包括:於各該第一開槽及其側壁、各該第二開槽及其側壁、與該第一介電層上形成導電層;於該導電層上形成金屬層,並於各該第一開槽中形成第一電性連接墊,而於各該第二開槽中形成第一線路;以及移除未形成該第一電性連接墊及第一線路之金屬層及其覆蓋之導電層。
依上述之製法,復包括於該第一介電層、第一電性連接墊、與第一線路上形成增層結構,該增層結構係包括至少一第二介電層、形成於該第二介電層中之複數第二電性連接墊與複數第二線路、及形成於該第二介電層中並電性連接至該第二電性連接墊之導電盲孔,該增層結構最外層復具有複數電性接觸墊,復包括於該增層結構最外層上形成有防焊層,且該防焊層具有複數對應外露出各該電性接觸墊之防焊層開孔。
又依上所述之電路板結構之製法,復包括移除承載板,以外露出未具有該增層結構之第一介電層表面,並移除外露出之部分第一介電層,以外露出該第一電性連接墊之部分表面或全部表面。
本發明揭露另一種電路板結構之製法,係包括:提供表面具有第一介電層之承載板;於該第一介電層上形成遮罩層,該遮罩層形成有複數第一開口,以外露出部分之第一介電層表面;以反應式離子蝕刻(RIE)於各該第一開口中之第一介電層形成複數第一開槽;移除該遮罩層以露出該第一介電層及第一開槽;以雷射燒灼該第一介電層之表面而形成複數第二開槽,且該些第一開槽之深度大於該些第二開槽之深度;以及於各該第一開槽中形成第一電性連接墊,並於各該第二開槽中形成第一線路,且該些第一電性連接墊之厚度大於該第一線路之厚度。
依上述之電路板結構之製法,該承載板係可為絕緣板或金屬板,該遮罩層係可為金屬或高分子材料。
又依上述之電路板結構之製法,該第一電性連接墊與第一線路之製法係包括:於各該第一開槽及其側壁、各該第二開槽及其側壁、與該第一介電層上形成導電層;於該導電層上形成金屬層,且於各該第一開槽中形成第一電性連接墊,而於各該第二開槽中形成第一線路;以及移除未形成該第一電性連接墊及第一線路之金屬層及其覆蓋之導電層。
依上述之製法,復包括於該第一介電層、第一電性連接墊、與第一線路上形成增層結構,該增層結構係包括至少一第二介電層、形成於該第二介電層中之複數第二電性連接墊與複數第二線路、及形成於該第二介電層中並電性連接至該第二電性連接墊之導電盲孔,該增層結構最外層復具有複數電性接觸墊,復包括於該增層結構最外層上形成有防焊層,且該防焊層具有複數對應外露出各該電性接觸墊之防焊層開孔。
又依上述之製法,復包括移除承載板,以外露出未具有該增層結構之第一介電層表面,並移除外露出之部分第一介電層,以外露出該第一電性連接墊之部分表面或全部表面。
本發明又揭露一種電路板結構之製法,係包括:提供表面具有第一介電層之承載板;以雷射於該第一介電層上形成複數第一開槽與複數第二開槽,且該些第一開槽之深度大於該些第二開槽之深度;以及於各該第一開槽中形成第一電性連接墊,並於各該第二開槽中形成第一線路,且該些第一電性連接墊之厚度大於該第一線路之厚度。
依上述之電路板結構之製法,該承載板係可為絕緣板或金屬板。
又依上述之電路板結構之製法,該第一電性連接墊與第一線路之製法係包括:於各該第一開槽及其側壁、各該第二開槽及其側壁、與該第一介電層上形成導電層;於該導電層上形成金屬層,且於各該第一開槽中形成第一電性連接墊,而於各該第二開槽中形成第一線路;以及移除未形成該第一電性連接墊及第一線路之金屬層及其覆蓋之導電層。
又依上述之電路板結構之製法,復包括於該第一介電層、第一電性連接墊、與第一線路上形成增層結構,該增層結構係包括至少一第二介電層、形成於該第二介電層中之複數第二電性連接墊與複數第二線路、及形成於該第二介電層中並電性連接至該第二電性連接墊之導電盲孔,該增層結構最外層復具有複數電性接觸墊,復包括於該增層結構最外層上形成有防焊層,且該防焊層具有複數對應外露出各該電性接觸墊之防焊層開孔。
依上述之製法,復包括移除承載板,以外露出未具有該增層結構之第一介電層表面,並移除外露出之部分第一介電層,以外露出該第一電性連接墊之部分表面或全部表面。
由上可知,本發明之電路板結構之製法係使用反應式離子蝕刻與雷射(或僅直接使用雷射)以於該承載板之介電層中形成深度較深之第一開槽,令該電性連接墊(或電性接觸墊)具有較線路大之厚度,以避免習知技術中之電性連接墊(或電性接觸墊)之厚度不足而導致容易損壞等問題,進而改善電路板之可靠度。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
請參閱第2A至2I圖,係為本發明之電路板結構之製法示意圖。
如第2A圖所示,首先,提供表面具有第一介電層21之承載板20,該承載板20係可為絕緣板或金屬板;接著,於該第一介電層21上形成遮罩層22,該遮罩層22係可為金屬或高分子材料,且該遮罩層22形成有複數第一開口221與第二開口222,以外露出部分之第一介電層21表面,且各該第一開口221大於各該第二開口222。
如第2B圖所示,以反應式離子蝕刻(Reactive Ion Etch,RIE)於各該第一開口221與第二開口222中之第一介電層21分別形成複數開孔深度相同之第一開槽211與第二開槽212。
如第2C圖所示,移除該遮罩層22以露出該第一介電層21、第一及第二開槽211,212。
如第2D圖所示,以雷射燒灼各該第一開槽211之底面,令該些第一開槽211之深度大於該些第二開槽212之深度。
如第2E圖所示,於各該第一開槽211及其側壁、各該第二開槽212及其側壁、與該第一介電層21上形成導電層23。
如第2F圖所示,藉由該導電層23作為電鍍之電流傳導路徑,以於該導電層23上形成金屬層24,並於各該第一開槽211中形成第一電性連接墊241,而於各該第二開槽212中形成第一線路242。
如第2G圖所示,移除未形成該第一電性連接墊241及第一線路242之金屬層24及其覆蓋之導電層23,且該些第一電性連接墊241之厚度大於該些第一線路242之厚度。
如第2H圖所示,之後,於該第一介電層21、第一電性連接墊241、與第一線路242上形成增層結構25,該增層結構25係包括至少一第二介電層251、形成於該第二介電層251中之複數第二電性連接墊252與複數第二線路253、及形成於該第二介電層251中並電性連接至該第二電性連接墊252之導電盲孔254,該增層結構25最外層復具有複數電性接觸墊255,並於該增層結構25最外層上形成有防焊層26,且該防焊層26具有複數對應外露出各該電性接觸墊255之防焊層開孔260。
如第2I圖所示,移除該承載板20,於未具有該增層結構25之第一介電層21表面移除部分第一介電層21(使用雷射開孔或研磨),以外露出該第一電性連接墊241之部分表面或全部表面(未圖示),以供接置導電結構(未圖示),如焊錫凸塊。
請參閱第3A至3D圖,係為本發明之電路板結構之又一實施例製法示意圖。
如第3A圖所示,首先,提供一係如第2A圖所示之表面具有第一介電層21之承載板20;接著,於該第一介電層21上形成遮罩層22,該遮罩層22形成複數第一開口221,以外露出部分之第一介電層21表面。
如第3B圖所示,以反應式離子蝕刻(RIE)於各該第一開口221中之第一介電層21形成複數第一開槽211。
如第3C圖所示,移除該遮罩層22以露出該第一介電層21及第一開槽211。
如第3D圖所示,以雷射燒灼該第一介電層21之表面而形成複數第二開槽212,且該第一開槽211之深度大於該第二開槽212之深度。
本實施例與前個實施例之差別主要在於該第一開槽211與該第二開槽212之製法,之後接續上述之第2E至2I圖之製法以形成電性連接墊、線路、及增層結構等(未圖示),於此不再為文贅述。
請參閱第4圖,係為本發明之電路板結構之另一實施例製法示意圖,如圖所示,提供該表面具有第一介電層21之承載板20,接著,直接以雷射燒灼該第一介電層21表面而形成複數第一開槽211與複數第二開槽212,且該些第一開槽211之深度大於該些第二開槽212之深度,而不同的開槽深度可藉由控制雷射的發數、功率、或時間來達成。
本實施例與前個實施例之差別主要在於該第一開槽211與該第二開槽212之製法,之後接續上述之第2E至2I圖之製法以形成電性連接墊、線路、及增層結構等(未圖示),於此不再為文贅述。
本發明復揭露一種電路板結構,係包括:承載板20,至少表面具有第一介電層21,該第一介電層21設有複數第一開槽211與複數第二開槽212,且該些第一開槽211之深度大於該些第二開槽212之深度,該承載板20係可為絕緣板或金屬板;複數第一電性連接墊241,係對應設於各該第一開槽211中;以及複數第一線路242,係對應設於各該第二開槽212中,而該些第一電性連接墊241之厚度大於該第一線路242之厚度。
依上述之電路板結構,復包括增層結構25,係設於該第一介電層21、第一電性連接墊241、與第一線路242上,該增層結構25係包括至少一第二介電層251、設於該第二介電層251中之複數第二電性連接墊252與複數第二線路253、及設於該第二介電層251中並電性連接至該第二電性連接墊252之導電盲孔254,且該增層結構25最外層具有複數電性接觸墊255,於該增層結構25最外層上設有防焊層26,且該防焊層26具有複數對應外露出各該電性接觸墊255之防焊層開孔260。
綜上所述,本發明電路板結構及其製法,係於表面具有介電層之承載板,使用反應式離子蝕刻與雷射、或僅直接使用雷射於該介電層中形成複數深度較深之第一開槽及複數深度較淺之第二開槽,接著於該較深之第一開槽中形成電性連接墊(或電性接觸墊),而在該較淺之第二開槽中形成線路,令該些電性連接墊(或電性接觸墊)之厚度大於該線路之厚度,如此則可避免習知技術中之電性連接墊(或電性接觸墊)之厚度不足導致容易損壞等問題,進而改善電路板之可靠度。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
10、20...承載板
100、211...第一開槽
101、212...第二開槽
12、23...導電層
13、24...金屬層
131...電性連接墊
132...線路
15、255...電性接觸墊
16、26...防焊層
160、260...防焊層開孔
17...開孔
21...第一介電層
22...遮罩層
221...第一開口
222...第二開口
241...第一電性連接墊
242...第一線路
25、3...增層結構
251...第二介電層
252...第二電性連接墊
253...第二線路
254...導電盲孔
第1A至1E圖係為習知之電路板之製法示意圖;
第2A至2I圖係為本發明之電路板結構之第一實施例之製法示意圖;
第3A至3D圖係為本發明之電路板結構之第二實施例之製法示意圖;以及
第4圖係為本發明之電路板結構之第三實施例之製法示意圖。
20...承載板
21...第一介電層
211...第一開槽
212...第二開槽
23...導電層
241...第一電性連接墊
242...第一線路
Claims (25)
- 一種電路板結構,係包括:承載板,至少一表面具有第一介電層,於該第一介電層中設有複數第一開槽與複數第二開槽,且該些第一開槽之深度大於該些第二開槽之深度;複數第一電性連接墊,係對應設於各該第一開槽中;複數第一線路,係對應設於各該第二開槽中,且該些第一電性連接墊之厚度大於該第一線路之厚度;以及增層結構,係設於該第一介電層、第一電性連接墊、與第一線路上,該增層結構係包括至少一第二介電層、設於該第二介電層中之複數第二電性連接墊與複數第二線路、及設於該第二介電層中並電性連接至該第二電性連接墊之導電盲孔,其中,該第二電性連接墊之厚度大於該第二線路之厚度,且該第二電性連接墊與第二線路係嵌埋且齊平於該第二介電層。
- 如申請專利範圍第1項之電路板結構,其中,該承載板係為絕緣板或金屬板。
- 如申請專利範圍第1項之電路板結構,其中,該增層結構最外層具有複數電性接觸墊,於該增層結構最外層上設有防焊層,且該防焊層具有複數對應外露出各該電性接觸墊之防焊層開孔。
- 一種電路板結構之製法,係包括: 提供表面具有第一介電層之承載板;於該第一介電層上形成遮罩層,該遮罩層上並形成有複數第一開口與第二開口,以外露出部分之第一介電層表面,且各該第一開口大於各該第二開口;以反應式離子蝕刻於各該第一開口與第二開口中之第一介電層分別形成複數第一開槽與第二開槽;移除該遮罩層以露出該第一介電層、第一及第二開槽;以雷射燒灼各該第一開槽之底面,令該些第一開槽之深度大於該些第二開槽之深度;於各該第一開槽中形成第一電性連接墊,並於各該第二開槽中形成第一線路,且該些第一電性連接墊之厚度大於該些第一線路之厚度;以及於該第一介電層、第一電性連接墊、與第一線路上形成增層結構,該增層結構係包括至少一第二介電層、形成於該第二介電層中之複數第二電性連接墊與複數第二線路、及形成於該第二介電層中並電性連接至該第二電性連接墊之導電盲孔,其中,該第二電性連接墊之厚度大於該第二線路之厚度,且該第二電性連接墊與第二線路係嵌埋且齊平於該第二介電層。
- 如申請專利範圍第4項之電路板結構之製法,其中,該承載板係為絕緣板或金屬板。
- 如申請專利範圍第4項之電路板結構之製法,其中,該遮罩層係為金屬或高分子材料。
- 如申請專利範圍第4項之電路板結構之製法,其中,該第一電性連接墊與第一線路之製法係包括:於各該第一開槽及其側壁、各該第二開槽及其側壁、與該第一介電層上形成導電層;於該導電層上形成金屬層,並於各該第一開槽中形成第一電性連接墊,而於各該第二開槽中形成第一線路;以及移除未形成該第一電性連接墊及第一線路之金屬層及其覆蓋之導電層。
- 如申請專利範圍第4項之電路板結構之製法,其中,該增層結構最外層復具有複數電性接觸墊。
- 如申請專利範圍第8項之電路板結構之製法,復包括於該增層結構最外層上形成有防焊層,且該防焊層具有複數對應外露出各該電性接觸墊之防焊層開孔。
- 如申請專利範圍第4項之電路板結構之製法,復包括移除該承載板,以外露出未具有該增層結構之第一介電層表面,並移除外露出之部分第一介電層,以外露出該第一電性連接墊之部分表面或全部表面。
- 一種電路板結構之製法,係包括:提供表面具有第一介電層之承載板;於該第一介電層上形成遮罩層,該遮罩層形成有複數第一開口,以外露出部分之第一介電層表面;以反應式離子蝕刻於各該第一開口中之第一介電層形成複數第一開槽; 移除該遮罩層以露出該第一介電層及第一開槽;以雷射燒灼該第一介電層之表面而形成複數第二開槽,且該些第一開槽之深度大於該些第二開槽之深度;以及於各該第一開槽中形成第一電性連接墊,並於各該第二開槽中形成第一線路,且該第一電性連接墊之厚度大於該第一線路之厚度。
- 如申請專利範圍第11項之電路板結構之製法,其中,該承載板係為絕緣板或金屬板。
- 如申請專利範圍第11項之電路板結構之製法,其中,該遮罩層係為金屬或高分子材料。
- 如申請專利範圍第11項之電路板結構之製法,其中,該第一電性連接墊與第一線路之製法係包括:於各該第一開槽及其側壁、各該第二開槽及其側壁、與該第一介電層上形成導電層;於該導電層上形成金屬層,且於各該第一開槽中形成第一電性連接墊,而於各該第二開槽中形成第一線路;以及移除未形成該第一電性連接墊及第一線路之金屬層及其覆蓋之導電層。
- 如申請專利範圍第11項之電路板結構之製法,復包括於該第一介電層、第一電性連接墊、與第一線路上形成增層結構,該增層結構係包括至少一第二介電層、形成於該第二介電層中之複數第二電性連接墊與複數 第二線路、及形成於該第二介電層中並電性連接至該第二電性連接墊之導電盲孔。
- 如申請專利範圍第15項之電路板結構之製法,其中,該增層結構最外層復具有複數電性接觸墊。
- 如申請專利範圍第16項之電路板結構之製法,復包括於該增層結構最外層上形成有防焊層,且該防焊層具有複數對應外露出各該電性接觸墊之防焊層開孔。
- 如申請專利範圍第15項之電路板結構之製法,復包括移除該承載板,以外露出未具有該增層結構之第一介電層表面,並移除外露出之部分第一介電層,以外露出該第一電性連接墊之部分表面或全部表面。
- 一種電路板結構之製法,係包括:提供表面具有第一介電層之承載板;以雷射於該第一介電層上形成複數第一開槽與複數第二開槽,且該些第一開槽之深度大於該些第二開槽之深度;以及於各該第一開槽中形成第一電性連接墊,並於各該第二開槽中形成第一線路,且該些第一電性連接墊之厚度大於該第一線路之厚度。
- 如申請專利範圍第19項之電路板結構之製法,其中,該承載板係為絕緣板或金屬板。
- 如申請專利範圍第19項之電路板結構之製法,其中,該第一電性連接墊與第一線路之製法係包括:於各該第一開槽及其側壁、各該第二開槽及其側 壁、與該第一介電層上形成導電層;於該導電層上形成金屬層,且於各該第一開槽中形成第一電性連接墊,而於各該第二開槽中形成第一線路;以及移除未形成該第一電性連接墊及第一線路之金屬層及其覆蓋之導電層。
- 如申請專利範圍第19項之電路板結構之製法,復包括於該第一介電層、第一電性連接墊、與第一線路上形成增層結構,該增層結構係包括至少一第二介電層、形成於該第二介電層中之複數第二電性連接墊與複數第二線路、及形成於該第二介電層中並電性連接至該第二電性連接墊之導電盲孔。
- 如申請專利範圍第22項之電路板結構之製法,其中,該增層結構最外層復具有複數電性接觸墊。
- 如申請專利範圍第23項之電路板結構之製法,復包括於該增層結構最外層上形成有防焊層,且該防焊層具有複數對應外露出各該電性接觸墊之防焊層開孔。
- 如申請專利範圍第22項之電路板結構之製法,復包括移除該承載板,以外露出未具有該增層結構之第一介電層表面,並移除外露出之部分第一介電層,以外露出該第一電性連接墊之部分表面或全部表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98104143A TWI394495B (zh) | 2009-02-10 | 2009-02-10 | 電路板結構及其製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98104143A TWI394495B (zh) | 2009-02-10 | 2009-02-10 | 電路板結構及其製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201031296A TW201031296A (en) | 2010-08-16 |
TWI394495B true TWI394495B (zh) | 2013-04-21 |
Family
ID=44854446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98104143A TWI394495B (zh) | 2009-02-10 | 2009-02-10 | 電路板結構及其製法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI394495B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9161454B2 (en) * | 2012-12-24 | 2015-10-13 | Unimicron Technology Corp. | Electrical device package structure and method of fabricating the same |
CN108076596B (zh) | 2016-11-17 | 2020-06-23 | 华邦电子股份有限公司 | 线路板的制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI296843B (en) * | 2006-04-19 | 2008-05-11 | Phoenix Prec Technology Corp | A method for manufacturing a coreless package substrate |
TW200840447A (en) * | 2007-03-22 | 2008-10-01 | Unimicron Technology Corp | Trace structure of circuit board and process thereof |
-
2009
- 2009-02-10 TW TW98104143A patent/TWI394495B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI296843B (en) * | 2006-04-19 | 2008-05-11 | Phoenix Prec Technology Corp | A method for manufacturing a coreless package substrate |
TW200840447A (en) * | 2007-03-22 | 2008-10-01 | Unimicron Technology Corp | Trace structure of circuit board and process thereof |
Also Published As
Publication number | Publication date |
---|---|
TW201031296A (en) | 2010-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9806050B2 (en) | Method of fabricating package structure | |
US9345143B2 (en) | Method of fabricating a wiring board | |
KR101060862B1 (ko) | 인터포저 및 그의 제조방법 | |
TWI525769B (zh) | 封裝基板及其製法 | |
TWI513379B (zh) | 內埋元件的基板結構與其製造方法 | |
US20150055309A1 (en) | Electronic component embedded substrate and method of manufacturing electronic component embedded substrate | |
US9338887B2 (en) | Core substrate, manufacturing method thereof, and structure for metal via | |
US8322596B2 (en) | Wiring substrate manufacturing method | |
US7135762B2 (en) | Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument | |
TWI487080B (zh) | 無核心層之封裝基板及其製法 | |
TWI394495B (zh) | 電路板結構及其製法 | |
US10957614B2 (en) | Heat dissipation substrate and fabricating method thereof | |
TWI440153B (zh) | 封裝基板及其製法 | |
JP2004282032A (ja) | 樹脂製配線基板 | |
JP2009016806A (ja) | 埋め込みパターン基板及びその製造方法 | |
TWI405317B (zh) | 封裝基板及其製法 | |
KR102141102B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
TWI394500B (zh) | 電路板之製法 | |
JP5375537B2 (ja) | プリント配線基板及びその製造方法 | |
TWI585918B (zh) | 中介板及其製法 | |
KR102149797B1 (ko) | 기판 및 그 제조 방법 | |
KR20130039080A (ko) | 인쇄회로기판 및 그 제조 방법 | |
TW200938023A (en) | Circuit board with embedded capacitance component and method for fabricating the same | |
KR101420489B1 (ko) | 인쇄회로기판의 제조 방법 | |
TWI395308B (zh) | 封裝基板之製法 |