TWI500361B - 多層配線板 - Google Patents

多層配線板 Download PDF

Info

Publication number
TWI500361B
TWI500361B TW100110418A TW100110418A TWI500361B TW I500361 B TWI500361 B TW I500361B TW 100110418 A TW100110418 A TW 100110418A TW 100110418 A TW100110418 A TW 100110418A TW I500361 B TWI500361 B TW I500361B
Authority
TW
Taiwan
Prior art keywords
resin insulating
wiring pattern
insulating layer
layer
wiring board
Prior art date
Application number
TW100110418A
Other languages
English (en)
Other versions
TW201220968A (en
Inventor
Toshinori Hida
Kazunaga Higo
Hironori Sato
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201220968A publication Critical patent/TW201220968A/zh
Application granted granted Critical
Publication of TWI500361B publication Critical patent/TWI500361B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Description

多層配線板
本發明相關於將精細配線型樣形成在二相鄰樹脂絕緣層之間的多層配線板。
近年,已針對尺寸縮減及電子裝備的效能改善要求在配線板上實現電子組件的高密度載置。將重大改善放在具有多層結構之配線板的採用上,以實現電子組件的高密度載置。此種多層配線板的一範例係具有核心基材以及增層之所謂的增層配線板,該核心基材具有通孔等,其中將導電層及樹脂絕緣層共同交替地層壓在該核心基材的一側或雙側上。在該多層配線板中,通常藉由半添加處理將導電層形成有精細配線型樣。如日本特許公開專利公報第2000-188460號所揭示的,已知該半添加處理為以下的一系列步驟:在樹脂絕緣層中形成接頭導體孔、將無電金屬鍍層、電鍍阻抗、及電解金屬鍍層連續地施用至樹脂絕緣層、移除電鍍阻抗、然後,蝕刻該無電金屬鍍層的非必要部分。
在上述的習知多層配線板中,在移除非必要之電鍍阻抗時,藉由樹脂絕緣層之粗糙化表面的定錨效果將金屬鍍層黏著至樹脂絕緣層。因此僅將所產生之該金屬鍍層的配線型樣載置在樹脂絕緣層上。另外,將具有,例如,20μm或以下(10μm或以下為佳)的線寬之更精細配線型樣形成在增層中的需求成長。此導致配線型樣的高-對-寬尺寸比增加且配線型樣與樹脂絕緣層的接觸面積減少,使得配線型樣在結構上變得不穩定。該多層配線板在可靠性上退化,且由於配線型樣及樹脂絕緣層之間的黏著性不足,造成不能將配線型樣保持成與樹脂絕緣層接觸並跌向樹脂絕緣層或逐漸與其分離。
此外,在習知的多層配線板中,配線型樣的粗糙度通過樹脂絕緣層而起伏。若使金屬鍍層的厚度變得更小以避免此種型樣粗糙度,該接頭導體孔可能不能以金屬鍍層充份地填充。因此比金屬鍍層的厚度減少,給予該接頭導體之適當形成更高的優先度,將金屬鍍層施用至給定厚度。結果,配線型樣的厚度增加,並導致配線板之最外側表面的粗糙度及樹脂絕緣層之厚度變化增加。
因此本發明的目的係提供具有形成於其中之精細配線型樣的多層配線板,該精細配線型樣可得到對跌倒及分離的高抗性並與樹脂絕緣層良好地接觸。
根據本發明之實施樣態,提供一種多層配線板,包含:形成有二相對主表面的板體,並包括第一樹脂絕緣層、層壓至該第一樹脂絕緣層的第二樹脂絕緣層、以及以該配線型樣的第一表面緊接於該第一樹脂絕緣層且該配線型樣之第二表面緊接於該第二樹脂絕緣層的方式配置在該第一及該第二樹脂絕緣層之間的配線型樣,該佈線型樣在該板體的平面區域上延伸並嵌入在該第一及第二樹脂絕緣層中。
本發明之其他目的及特性也將從下列描述而變得可理解。
本發明將藉由下列實施例於下文詳細地描述,其中相似部分及部位係以相似參考數字表示,以避免其之重複解釋。
第一實施例
將參考圖1至10於下文解釋根據本發明之第一實施例的多層配線板K1。
如圖1所示,將多層配線板K1設計成增層多層配線板,其中將二增層BU1及BU2置於核心基材1的二側上。在下文中,術語「內部」係指較接近核心基材1之側;且術語「外部」係指與內側相對之側。簡單地說,此等術語係用於描述該等圖式中之位置關係的目的,且不視為將本發明限制在特定定向上。
更具體地說,多層配線板K1具有形成有二相對主表面32a及33a並包括核心基材1、樹脂絕緣層12及13、導電層4及5、增層BU1及BU2、阻焊劑32及33、以及焊塊38的板體20。
將核心基材1形成為具有二主表面2及3的板形。
將樹脂絕緣層12及13分別配置在核心基材1的主基材2及3上。
將導電層4配置在樹脂絕緣層12之內部表面及核心基材1的主表面2之間,而將導電層5配置在樹脂絕緣層13之內部表面及核心基材1的主表面3之間。
將增層BU1及BU2分別配置在樹脂絕緣層12及13的外部表面上。增層BU1具有將樹脂絕緣層16及30以及導電層10、28、及34彼此交替地層壓的層壓結構。增層BU2也具有將樹脂絕緣層17及31以及導電層11、29、及35彼此交替地層壓的層壓結構。
須注意,當導電層4、5、10、11、28、29、34、以及35各者形成有預定配線型樣時,為了說明的目的,將導電層4及5稱為「最內部配線型樣」;將導電層10、11、28、以及29稱為「內部配線型樣」;並將導電層34及35稱為「外部配線型樣」。
將接頭導體孔12a形成為通過樹脂絕緣層12;並針對內部配線型樣10及最內部配線型樣4之間的導電,將接頭導體14填入接頭導體孔12a中。將接頭導體孔18形成為通過樹脂絕緣層16;並針對內部配線型樣10及28之間的導電,將接頭導體26填入接頭導體孔18中。
將接頭導體孔13a形成為通過樹脂絕緣層13;並針對內部配線型樣11及最內部配線型樣5之間的導電,將接頭導體15填入接頭導體孔13a中。將接頭導體孔19形成在樹脂絕緣層17中;並針對內部配線型樣11及29之間的導電,將接頭導體27填入接頭導體孔19中。
將阻焊劑32配置在增層BU1的外部表面上,以覆蓋形成在樹脂絕緣層30上的全體外部配線型樣34。在與外部配線型樣34之給定區域(亦即,地表34a)對應的位置將開口36形成在阻焊劑32中,使得地表34a經由開口36在配線板K1的主表面32a曝露。將焊塊38形成在地表34a上,以針對與電子組件的焊接,諸如IC晶片(未圖示),從配線板K1的主表面32a向外凸出。
將阻焊劑33配置在增層BU2的外部表面上,以覆蓋形成在樹脂絕緣層31上的全體外部配線型樣35。在與外部配線型樣35之給定區域(亦即,地表35a)對應的位置將開口37形成在阻焊劑33中,使得地表35a經由用於電性連接至印刷配線板,諸如主機板,之開口37在配線板K1的第二主表面33a曝露。
另外,如圖1所示,配線板K1(板體20)具有包括通過核心基材1及樹脂絕緣層12及13而形成的通孔6、沈積在通孔6之內圓周表面上的圓柱通孔導體7、以及填充在通孔導體7之圓柱空心部中的樹脂填充劑9的通孔結構,以容許經由通孔導體7在增層BU1及BU2的導電部之間導電。通孔導體7具有在樹脂絕緣層12及13之外表面上延伸的導電部8。
如圖1及2所示,第一實施例之多層配線板K1的特徵為:將內部配線型樣28夾於二相鄰樹脂絕緣層16及30之間,並嵌入在此等二相鄰樹脂絕緣層16之30二者中;以及將內部配線型樣29夾於二相鄰樹脂絕緣層17及31之間,並嵌入在此等二相鄰樹脂絕緣層17及31二者中。在第一實施例中,將內部配線型樣28及29各者形成為具有20μm或更小之最大寬度的精細配線型樣為佳,且更具體地說,15μm或更小的線寬及15μm或更小之線距。
內部配線型樣28在配線板K1(板體20)之平面方向上延伸,並具有緊接於樹脂絕緣層16之外表面的內表面44以及緊接於樹脂絕緣層30之內表面的外表面43。將作為內部導電部的凸脊46形成在內部配線型樣28之內表面44的中心。在第一實施例中,內部配線型樣28的凸脊46在沿著內部配線型樣28之配線方向的寬度上係實質均勻的。另一方面,使溝槽51沿著內部配線型樣28之配線方向凹陷在樹脂絕緣層16的外表面中。將內部配線型樣28嵌入在二相鄰樹脂絕緣層16及30二者之間,其具有安裝在樹脂絕緣層16的溝槽51中之內部配線型樣28的凸脊46以及完全以樹脂絕緣層30覆蓋之內部配線型樣28的剩餘導電部45。
相似地,內部配線型樣29在配線板K1(板體20)之平面方向上延伸,並具有緊接於樹脂絕緣層17之外表面的內表面44以及緊接於樹脂絕緣層31之內表面的外表面43。將作為內部導電部的凸脊46形成在內部配線型樣29之內表面44的中心。內部配線型樣29的凸脊46在沿著內部配線型樣29之配線方向的寬度上也係實質均勻的。另外,使溝槽51沿著內部配線型樣29之配線方向凹陷在樹脂絕緣層17的外表面中。將內部配線型樣29嵌入在二相鄰樹脂絕緣層17及31二者之間,其具有安裝在樹脂絕緣層17的溝槽51中之內部配線型樣29的凸脊46以及完全以樹脂絕緣層31覆蓋之內部配線型樣29的剩餘導電部45。
因此可能將內部配線型樣28、29保持成不僅與外部相鄰樹脂絕緣層30、31接觸,也確實地與內部相鄰配線型樣16、17接觸,使得甚至在內部配線型樣28、29甚為精細時,可防止其跌倒及分離並對內部相鄰樹脂絕緣層16、17及外部相鄰樹脂絕緣層30、31二者顯示充份的黏著性。因此,多層配線板K1有高可靠性及良率。
在第一實施例中,以如上文所提及的垂直於內部配線型樣28、29之配線方向(延伸方向)的內部配線型樣28、29之橫剖面區域係實質均勻的此種方式,沿著內部配線型樣28、29的配線方向形成內部配線型樣28、29的凸脊46及樹脂絕緣層16、17之溝槽51。因此可能沿著內部配線型樣28、29的配線方向將內部配線型樣28、29的電阻設定成固定。
此外,當將內部配線型樣28、29的凸脊46嵌入在內部相鄰樹脂絕緣層16、17的溝槽51中時,表面粗糙度較不可能發生在外部相鄰樹脂絕緣層30、31上。因此可能減少外部相鄰樹脂絕緣層30、31的厚度變異且因此可能改善配線板K1之IC-晶片載置區域的平坦性。
內部配線型樣28、29的高度比率h11:h12並無特別限制,其中h11係嵌入在樹脂絕緣層30、31中的內部配線型樣28、29之外導電部45的高度;且h12係嵌入在樹脂絕緣層16、17中的內部配線型樣28、29之內導電部(凸脊46)的高度。內部配線型樣28、29的高度比率h11:h12在1:9至8:2的範圍中為佳。當高度比率h1:h2在上述較佳範圍中時,可更確實地將內部配線型樣28、29保持成與相鄰樹脂絕緣層16、17及30、31接觸。特別係高度h12為5μm或更大為佳。在第一實施例中,內部配線型樣28、29具有約15μm之高度h11及約5μm的高度h12,使得內部配線型樣28、29的高度比率在上述較佳範圍中(h11:h12=15:5)。
溝槽51的深度(凸脊46的高度h12)小於樹脂絕緣層16、17之厚度T1為佳。若溝槽51的深度大於或等於樹脂絕緣層16、17的厚度T1,內部配線型樣28、29的凸脊46穿透樹脂絕緣層16、17並可能變成與相鄰內部配線型樣10、11接觸。在此情形中,當經由接頭導體26、27容許在配線型樣28、29及配線型樣10、11之間導電的同時,配線型樣28及29必需在避開配線型樣10及11的位置形成,以針對樹脂絕緣層16、17在配線型樣28及10之間以及配線型樣29及11之間提供適當的絕緣。此導致配線配置及板設計的彈性退化。此外,難以針對配線型樣28、29的形成(凸脊46),將金屬鍍層等施用至深狹溝槽51。在第一實施例中,樹脂絕緣層16、17具有約30μm的厚度T1,其大於內部配線型樣28、29之內部導電部(凸脊46)的高度h12,或等效地,溝槽51的深度,使得內部配線型樣28、29的凸脊46不穿透樹脂絕緣層16、17且不變成與內部配線型樣10、11接觸。
在將接頭導體26、27形成在內部相鄰樹脂絕緣層16、17中的情形中,溝槽51的深度小於接頭導體孔18、19的深度為佳(接頭導體26、27的高度)。
內部配線型樣28、29的最大寬度比率W1:W2也沒有特別限制,其中W1係嵌入在樹脂絕緣層30、31中的內部配線型樣28、29之外導電部45的最大寬度;且W2係嵌入在樹脂絕緣層16、17中的內部配線型樣28、29之凸內導電部(凸脊46)的最大寬度。內部配線型樣28、29的最大寬度比率W1:W2在1:1至9:1的範圍中為佳。當最大寬度比率W1:W2在上述較佳範圍中時,可更確實地將內部配線型樣28、29保持成與內部相鄰樹脂絕緣層16、17接觸。在第一實施例中,內部配線型樣28、29具有約15μm的最大寬度W1及約10μm之最大寬度W2,使得內部配線型樣28、29的最大寬度比率在上述較佳範圍中(W1:W2=15:10)。
再者,當從垂直於內部配線型樣28、29之配線方向的橫剖面觀看時,內部配線型樣28、29之內導電部(凸脊46)的漸縮比並無特別限制。內部配線型樣28、29之內導電部(凸脊46)的漸縮比在80%或更高的範圍中為佳。本文的術語「漸縮比」係指藉由將內部配線型樣28、29之內導電部(凸脊46)的橫剖面之二平行側之較短者除以內部配線型樣28、29之內導電部(凸脊46)的橫剖面之二平行側的較長者,然後乘以100所得到的值。若漸縮比低於80%,可能難以維持內部配線型樣28、29與內部樹脂絕緣層16、17的充份接觸。在第一實施例中,將凸脊46的漸縮比設定成約85%。
將內部配線型樣28、29形成於其上之樹脂絕緣層16、17的外表面粗糙化而非平滑化為佳。也將內部配線型樣28、29的凸脊46安裝於其中之溝槽51的內表面粗糙化而非平滑化為佳。可能藉由此種粗糙化表面的定錨效應更確實地維持內部配線型樣28、29與樹脂絕緣層16、17的充份接觸。可將樹脂絕緣層16、17的外表面及溝槽51之內表面的表面粗糙度Ra設定成,例如,1μm或更大,1至3μm為佳。另外,將溝槽51的深度設定成大於樹脂絕緣層16、17的外表面及溝槽51之內表面的表面粗糙度Ra為佳。
在本文中,核心基材1的材料並無特別限制。核心基材1主要係由雙馬來醯亞胺-三樹脂(BT樹脂)組成。
樹脂絕緣層12、13、16、17、30、以及31可用,例如,熱固性樹脂形成。熱固性樹脂的合適範例係環氧樹脂(EP樹脂)、聚醯亞胺樹脂(PI樹脂)、雙馬來醯亞胺-三樹脂(BT樹脂)、酚樹脂、二甲苯樹脂、聚酯樹脂、以及矽氧樹脂。EP樹脂、PI樹脂、以及BT樹脂在彼等中係較佳的。EP樹脂係所謂的雙酚(BP)型、酚酚醛清漆(PN)型、或甲酚酚醛清漆(CN)型係適當的。樹脂絕緣層12、13、16、17、30、31的樹脂材料主要係由BP型環氧樹脂組成特佳。雙酚A(BPA)型及雙酚F(BPF)型的環氧樹脂在各種BP型環氧樹脂中係最佳的。樹脂絕緣層12、13、16、17、30、以及31之任何相鄰二者的樹脂可係相同類型的或可係彼此不同的類型。樹脂絕緣層12、13、16、17、30、31的樹脂材料可能視需要包含無機填充劑或有機填充劑。在第一實施例中,不僅將所謂的累積材料用於樹脂絕緣層16、17、30、及31的形成,也用於樹脂絕緣層12及13的形成。可將無機填充劑散佈在熱固性環氧樹脂中的絕緣膜適當地使用為該累積材料。
導電層4及5可從任何導電配線材料形成,諸如金屬箔。如將於稍後提及的,在第一實施例中導電層4及5各者係從銅箔形成。
另一方面,配線型樣10、11、28、29、34、及35各者可用鍍層的形式。鍍層並無特別限制。鍍層的合適範例係銅鍍層、鎳鍍層、金鍍層、銀鍍層、鋁鍍層、鋅鍍層、鈷鍍層、以及鈦鍍層。
有鑑於導電性、成本效能、以及工作能力,根據本發明之嵌入在二相鄰樹脂絕緣層16、17及30、31二者中的內部配線型樣28、29係銅鍍層為佳。內部配線型樣28、29各者具有如圖1及2所示之將電解銅鍍層42層壓在無電銅鍍層41上的層壓結構特佳。
可藉由下列程序製造第一實施例之上述結構的多層配線板K1。
將具有黏著於其之二主表面的銅箔之雙馬來醯亞胺-三樹脂(BT樹脂)基材製備為核心基材1。該銅箔係藉由任何已知技術型樣化,諸如,減除處理,從而將配線型樣4及5形成在核心基材1的主表面2及3上。將無機填充劑散佈於熱固性環氧樹脂(EP樹脂)中的各熱固性絕緣樹脂膜作為樹脂絕緣層12及13施用在核心基材1的主表面2及3上,以覆蓋配線型樣4及5。其次將接頭導體孔12a及13a形成為通過樹脂絕緣層12及13。也將通孔6形成為通過核心基材1及樹脂絕緣層12及13。之後,連續地施用無電銅鍍層及電解銅鍍層,以將通孔導體7形成在通孔6中並將接頭導體14、15形成在接頭導體孔12a及13a中。將樹脂填充膏9填入通孔導體7的中空部中。另外將電解銅鍍層施用至通孔導體7及接頭導體14及15的銅鍍層。此時,以銅鍍層10a及11a覆蓋樹脂填充劑9的二終端面。
隨後,藉由已知減除處理將二層壓銅鍍層各者蝕刻為預定型樣,從而形成如圖3所示之增層BU1及BU2的內部配線型樣10及11。
然後如圖4所示地,藉由將與上文相同的絕緣膜層壓在樹脂絕緣層12及配線型樣10上,形成增層BU1的樹脂絕緣層16。也藉由將相同的絕緣膜層壓在樹脂絕緣層13及配線型樣11上,形成增層BU2的樹脂絕緣層17。
藉由雷射照射將接頭導體孔18及19形成在樹脂絕緣層16及17中。同時,如圖5所示,藉由雷射照射,在待形成配線型樣28及29的給定位置將溝槽51形成在樹脂絕緣層16及17中。當接頭導體孔18及19與溝槽51的深度不同時,此雷射照射處理係藉由調整雷射輸出、照射數、照射時間等而實施。
其次實施除污處理,以從接頭導體孔18及19以及溝槽51的內表面移除污漬。另外,將樹脂絕緣層16及17的外表面、接頭導體孔18及19之內表面、以及溝槽51的內表面粗糙化至,例如,2μm的表面粗糙度Ra。
如圖6所示,在施加電鍍觸媒之後,藉由已知無電銅鍍處理在樹脂絕緣層16、17的外表面、接頭導體孔18及19以及溝槽51之內表面上將無電銅鍍層41施加至具有,例如,約0.5μm的厚度。
將厚度約25μm之光敏/絕緣乾膜黏著至無電銅鍍層41的全體表面,曝露並顯影,從而形成在給定位置具有開口49a的電鍍阻抗49,以不與接頭導體孔18及19以及溝槽51重疊,如圖7所示。
藉由已知電解銅鍍處理在無電銅鍍層41之經由開口49a曝露的部分上將電解銅鍍層42施用至具有約,例如,15至20μm的厚度。在藉由使用專用去除劑移除電鍍阻抗49之後,使用預定蝕刻劑蝕刻無電銅鍍層41的曝露部分。使用此方式,如圖8及9所示,形成增層BU1及BU2之內部配線型樣28及29以及接頭導體26及27。
另外,藉由層壓與上文相同之絕緣膜將增層BU1之樹脂絕緣層30形成在樹脂絕緣層16及內部配線型樣28上,如圖10所示,從而將內部配線型樣28夾於並嵌入在二相鄰樹脂絕緣層16及30之間。藉由層壓相同的絕緣膜將增層BU2之樹脂絕緣層31相似地形成在樹脂絕緣層17及內部配線型樣29上,從而將內部配線型樣29夾於並嵌入在二相鄰樹脂絕緣層17及31之間。
藉由半添加處理形成外配線型樣34及35。然後施加厚度約25μm的阻焊劑32、33。將鎳-金鍍層施加至通過開口36曝露在阻焊劑32之外表面32a的地表34a,隨後將焊塊38接合至電鍍地表34a。也將鎳-金鍍層施加至通過開口37曝露在阻焊劑33之外表面33a的地表35a。以此方式,完成多層配線板K1。
作為在絕緣層中切出溝槽、將銅鍍材料填充入該溝槽中、從而形成配線型樣之技術的有已為人所習知之所謂的凹槽填充處理。(例如,參閱日本特許公開專利申請案案號第11-87276號。)然而,當凹槽填充處理必需將從絕緣層凸出之銅鍍材料的全體部分移除而保持溝槽中之銅鍍材料的剩餘部分時,難以實施此凹槽填充處理。若以低處理精確性實施該處理,引發諸如,配線破裂及短路的問題。
在第一實施例中,相反地,如上文所提及的,在將配線層28、29之內導電部(凸脊46)形成在樹脂絕緣層16、17的溝槽51中時,不需要鍍層移除處理。因此可相對輕易地製造具有高良率的多層配線板K1且沒有配線破裂及短路的風險。
第二實施例
第二實施例在結構上與第一實施例相似,除了增層BU1具有不同型式的內部配線型樣28A,如圖11所示。第二實施例的內部配線型樣28A滿足h11<h12的關係;然而第一實施例的內部配線型樣28滿足h11>h12的關係。可能藉由滿足第二實施例的此種尺寸關係以得到與第一實施例相同的效果。
如同第一實施例中的情形,甚至在第二實施例中,內部配線型樣28A的高度比率h11:h12在1:9至8:2之較佳範圍中係可取的。另外,也可能以與內部配線型樣28A相同的方式修改內部配線型樣29以滿足h11<h12的關係。
第三實施例
第三實施例在結構上與第一實施例相似,除了增層BU1具有形成有二凸脊46的內部配線型樣28B外,如圖12所示。在第三實施例中,二凸脊46係沿著內部配線型樣28B的配線方向形成在內部配線型樣28B之內表面44的二側上;然而在第一實施例中,將單一凸脊46形成在內部配線型樣28、29之內表面44的中央上。在第三實施例中,使二溝槽51對應於內部配線型樣28B的個別凸脊46凹陷在內部相鄰樹脂絕緣層16的外表面中。當將內部配線型樣28B嵌入在具有分別安裝在溝槽51中之凸脊46的二相鄰樹脂絕緣層16及30二者中時,可能在第三實施例中得到與第一實施例相同的效果。也可能以與內部配線型樣28B相同的方式修改內部配線型樣29,以具有二凸脊46。在此情形中,不消說使二溝槽51對應於內部配線型樣29的個別凸脊46凹陷在內部相鄰樹脂絕緣層17的外表面中。
第四實施例
第四實施例在結構上與第一實施例相似,除了增層BU1具有形成有不同形式之凸脊46的內部配線型樣28C,如圖13所示。內部配線型樣28C的凸脊46包括在對應於內部配線型樣28C之彎曲區域的位置中形成的窄化區域46c。雖然該配線型樣的彎曲區域在寬度上較大,亦即,在橫剖面上比配線型樣的直線區域更大,此種橫剖面的增加變成藉由窄化區域46c補償。因此,可將內部配線型樣28C的電阻設定成固定的。取代形成窄化區域46c,或者可能使在對應於配線型樣之彎曲區域的位置中之凸脊46的區域在高度上小於凸脊46的任何其他區域,使得可將內部配線型樣28C的電阻設定成固定的。因此在第四實施例中可能得到與第一實施例相同的效果。也可能以與內部配線型樣28C相同的方式修改內部配線型樣29,使得內部配線型樣29的凸脊46包括在對應於內部配線型樣29之彎曲區域的位置中形成的窄化區域46c。
第五實施例
第五實施例在結構上與第一實施例相似,除了增層BU1具有形成有複數個分離凸起54的內部配線型樣28D,如圖14所示。在第五實施例中,將凸起54形成在內部配線型樣28D的內表面上並在內部配線型樣28D的配線方向上對準;然而在第一實施例中,將單一連續脊形凸起部46形成在內部配線型樣28的內表面上。在第五實施例中,使複數個凹陷53對應於內部配線型樣28D的個別凸起54形成在內部相鄰樹脂絕緣層16的外表面中。凹陷53及凸起54的形成並無特別限制。當將內部配線型樣28D嵌入在具有分別安裝在凹陷53中之凸起54的二相鄰樹脂絕緣層16及30二者中時,可能在第五實施例中得到與第一實施例相同的效果。
本文之第五實施例的可取之處係:凹陷53的深度小於樹脂絕緣層16的厚度T1;不僅將樹脂絕緣層16的外表面,也將凹陷53的內表面粗糙化而非平滑化,例如,到1μm或更大的粗糙度Ra,1至3μm為佳;並針對與第一實施例相同的原因,將凹陷53的深度設定成大於樹脂絕緣層16的外表面及凹陷53之內表面的表面粗糙度Ra。另外,也可能以與內部配線型樣28D相同的方式修改內部配線型樣29以具有複數個凸起54。在此情形中,不消說使複數個凹障53對應於內部配線型樣29的個別凸起54形成在內部相鄰樹脂絕緣層17的外表面中。
第六實施例
第六實施例在結構上與第一實施例相似,除了增層BU1具有包括配置在該銅鍍層(電解銅鍍層42)及外部相鄰樹脂絕緣層30之間的金屬層之內部配線型樣28E,如圖15至17所示。在第六實施例中,如圖15至17所示,雖然該金屬層可僅形成在銅鍍層42的外表面上,該金屬層不僅形成在該外表面上也形成在銅鍍層42之側表面上為佳,以覆蓋銅鍍層42之通過樹脂絕緣層16曝露的全體部分。該金屬層可係與銅不同之一種金屬、或二或多種金屬。較佳地,該金屬層以具有比銅之擴散入樹脂絕緣層30的速度更低之速度的金屬材料形成。可能藉由形成此種金屬層以限制銅從內部配線型樣28E擴散入樹脂絕緣層30,並防止在內部配線型樣28E中及內部配線型樣28E及其他導電構件之間的短路。
更具體地說,在第六實施例中,該金屬層係錫層61為佳。形成錫層61在限制銅從內部配線型樣28E擴散入樹脂絕緣層30,並防止在內部配線型樣28E中及內部配線型樣28E及其他導電構件之間的短路上係特別有效的。錫層61可藉由任何技術形成,諸如,錫鍍層(無電錫鍍層、電解錫鍍層)或錫濺鍍。錫層61的厚度並無特別限制。可將錫層61的厚度設定為,例如0.1至0.5μm。
在此情形中,內部配線型樣28E具有藉由使用矽烷偶合劑處理錫層61之外表面而形成,且因此配置在錫層61及樹脂絕緣層30之間的矽烷耦合層62更佳。在第六實施例中,將矽烷耦合層62形成為以其覆蓋全體錫層61。在本文中,矽烷偶合劑已知係由有機物質及矽所形成的化合物,且在其分子中具有二或多種不同的官能反應基。可將乙烯基基、環氧樹脂型、胺型等的矽烷偶合劑適當地使用為該矽烷偶合劑。矽烷偶合劑可取決於樹脂絕緣層的類型及特性而視情況選擇。通常,難以在樹脂絕緣層(有機材料)及錫層(無機材料)之間得到強固的接合。然而,藉由形成矽烷偶合劑62,由於矽烷偶合劑之成份及樹脂絕緣層30的成份之間的化學鍵,可經由矽烷偶合劑62將錫層61相對穩固地接合至樹脂絕緣層30。因此可能增加內部配線型樣28E及樹脂絕緣層30之間的黏著性,並更有效率地防止內部配線型樣28E的分離。
除了矽烷耦合處理以外,有作為增加內部配線型樣28E及樹脂絕緣層30之間的黏著性之技術的已知表面粗糙化處理。然而該表面粗糙化處理導致配線型樣28E的表面粗糙度增加,並導致配線型樣28E的電特徵退化。
另一方面,矽烷耦合處理具有配線型樣28E的表面粗糙度不變成由矽烷耦合處理增加的優點,使得可能限制配線型樣28E之電阻的變化並改善配線型樣28E之電特徵。
在第六實施例中,增層BU1也具有設置有錫層61及矽烷耦合層62的接頭導體26E。
內部配線型樣28E可用下列步驟形成。
如同第一實施例,在無電銅鍍層處理、電解銅鍍層處理、以及電鍍阻抗移除處理之後,蝕刻無電銅鍍層41。使用此方式,無電銅鍍層41及電解銅鍍層42在圖8所示的狀態中。如圖15所示,其次藉由使用錫電鍍槽之已知無電錫鍍層處理,將錫層61形成在內部配線型樣28E的銅鍍層42及接頭導體26之銅鍍層42的全體曝露表面上。錫層61可能視需要受用於平滑化的熱處理。在錫層61具有大於預定厚度等級之厚度的情形中,可能藉由使用硝酸的清洗移除錫層61的過多部分。隨後,如圖16所示,藉由施用矽烷偶合劑(例如,Shin-etsu Chemical Co.,Ltd.的產品)將矽烷耦合層62形成在錫層61的全體表面上。如圖17所示,然後藉由如上述地層壓絕緣膜將樹脂絕緣層30形成在樹脂絕緣層16及內部配線型樣28E上。
可能以與內部配線型樣28E相同的方式,將內部配線型樣29(或內部配線型樣29及接頭導體27各者)修改成具有錫層61及矽烷耦合層62。
日本專利申請案編號第2010-074799號(於2010年3月29日申請)及第2011-010926號(於2011年1月21日申請)之教示全文以提及之方式併入本文中。
雖然已參考上述之第一及第二實施例描述本發明,本發明並未受限於此等具體模範實施例。根據上述教示,熟悉本發明之人士將想到上述實施例的各種修改及變化。
只要配線板K1具有配置於二相鄰樹脂絕緣層之間的至少一配線型樣,配線板K1的結構、配線板K1中的樹脂絕緣層之數量以及導電配線層(配線型樣)的數量並無特別限制。另外,不必然將二增層BU1及BU2設置在核心基材1的二側上。或許可能僅將單一增層設置在核心基材1的任一側上。
雖然在上述實施例中配線板K1設有核心基材1,或者可將本發明具現為不具有核心基材1之所謂的無核心配線板。
雖然在上述實施例中樹脂絕緣層12、13、16、17、30、以及31係由相同種類的樹脂形成,樹脂絕緣層12、13、16、17、30、以及31之任何相鄰二者或者可能以不同種類的樹脂形成。
在上述實施例中,僅將其最大型樣寬度為20μm或更小之精細內部配線型樣28、29、28A、28B、28C、28D、28E嵌入在二相鄰樹脂絕緣層16、17及30、31二者中。或者,本發明可能以也將其最大型樣寬度不小於20μm之內部配線型樣嵌入在該等二相鄰樹脂絕緣層二者中的此種方式具現。
本發明的範圍關於下文之申請專利範圍而界定。
1...核心基材
2、3、32a...主表面
4、5、10、11、28、29、34、35...導電層
6...通孔
7...通孔導體
8...導電部
9...樹脂填充劑
10a、11a...銅鍍層
12、13、16、17、30、31...樹脂絕緣層
12a、13a、18、19...接頭導體孔
14、15、26、26E、27...接頭導體
20...板體
28A、28B、28C、28D、28E...配線型樣
32、33...阻焊劑
34a、35a...地表
36、37、49a...開口
38...焊塊
41...無電銅鍍層
42...電解銅鍍層
33a、43...外表面
44...內表面
45...剩餘導電部
46...凸脊
46c...窄化區域
49...電鍍阻抗
51...溝槽
53...凹陷
54...分離凸起
61...錫層
62...矽烷耦合層
BU1、BU2...增層
h11、h12...高度
K1...多層配線板
T1...厚度
W1、W2...最大寬度
圖1係根據本發明的第一實施例之多層配線板的概要剖面圖。
圖2係顯示根據本發明之第一實施例的多層配線板中之配線型樣的配置之放大剖面圖。
圖3至10係製造根據本發明之第一實施例的多層配線板之方法的概要剖面圖。
圖11係根據本發明之第二實施例的多層配線板之實體部分的放大剖面圖。
圖12係根據本發明之第三實施例的多層配線板之實體部分的放大剖面圖。
圖13係根據本發明之第四實施例的多層配線板之實體部分的放大平面圖。
圖14係根據本發明之第五實施例的多層配線板之實體部分的放大平面圖。
圖15至17係製造根據本發明之第六實施例的多層配線板之方法的概要剖面圖。
1...核心基材
2、3、32a...主表面
4、5、10、11、28、29、34、35...導電層
6...通孔
7...通孔導體
8...導電部
9...樹脂填充劑
10a、11a...銅鍍層
12、13、16、17、30、31...樹脂絕緣層
12a、13a、18、19...接頭導體孔
14、15、26、27...接頭導體
20...板體
28、29...導電層
32、33...阻焊劑
34a、35a...地表
36、37...開口
38...焊塊
33a...外表面
45...剩餘導電部
46...凸脊
51...溝槽
BU1、BU2...增層
K1...多層配線板

Claims (12)

  1. 一種多層配線板,包含形成有二相對主表面的板體,並包括第一樹脂絕緣層、層壓至該第一樹脂絕緣層的第二樹脂絕緣層、以及以該配線型樣(pattern)的第一表面緊接於該第一樹脂絕緣層且該配線型樣之第二表面緊接於該第二樹脂絕緣層的方式配置在該第一及該第二樹脂絕緣層之間的配線型樣,該佈線型樣在該板體的平面方向上延伸並嵌入在該第一及第二樹脂絕緣層中,其中該配線型樣具有銅鍍層及形成在該銅鍍層及該第一樹脂絕緣層之間的錫層。
  2. 如申請專利範圍第1項之多層配線板,其中該配線型樣具有1:9至8:2的高度比率h11:h12,其中h11係嵌入在該第一樹脂絕緣層中的該配線型樣之第一導電部的高度;且h12係嵌入在該第二樹脂絕緣層中的該配線型樣之第二導電部的高度。
  3. 如申請專利範圍第1項之多層配線板,其中該配線型樣具有1:1至9:1的寬度比率W1:W2,其中W1係嵌入在該第一樹脂絕緣層中的該配線型樣之第一導電部的最大寬度;且W2係嵌入在該第二樹脂絕緣層中的該配線型樣之第二導電部的最大寬度。
  4. 如申請專利範圍第1項之多層配線板,其中嵌入在該第二樹脂絕緣層中的該配線型樣之導電部從垂直於該配線型樣的配線方向上取得之橫剖面的漸縮比係在80%或以上的範圍中。
  5. 如申請專利範圍第1項之多層配線板,其中該第二樹脂絕緣層具有沿著該配線型樣之配線方向形成在其緊接於該配線型樣的該第二表面之表面中的溝槽;且其中該配線型樣具有形成在其該第二表面上並嵌入在該第二樹脂絕緣層之該溝槽中的凸脊。
  6. 如申請專利範圍第5項之多層配線板,其中該第二樹脂絕緣層具有形成在其緊接於該配線型樣的該第二表面之表面中的複數個凹陷;且其中該配線型樣具有形成在其該第二表面上並分別嵌入在該第二樹脂絕緣層之該等凹陷中的複數個凸起。
  7. 如申請專利範圍第1項之多層配線板,其中該配線型樣係具有20μm或以下之最大線寬的精細配線型樣。
  8. 如申請專利範圍第5項之多層配線板,其中該溝槽的深度小於該第二樹脂絕緣層的厚度。
  9. 如申請專利範圍第6項之多層配線板,其中該等凹陷的深度小於該第二樹脂絕緣層的厚度。
  10. 如申請專利範圍第5項之多層配線板,其中該溝槽形成有粗糙化內表面。
  11. 如申請專利範圍第6項之多層配線板,其中該等凹陷各者形成有粗糙化內表面。
  12. 如申請專利範圍第1項之多層配線板,其中該配線型樣具有形成在該錫層及該第一樹脂絕緣層之間的矽烷耦合層。
TW100110418A 2010-03-29 2011-03-25 多層配線板 TWI500361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010074799 2010-03-29
JP2011010926A JP5512562B2 (ja) 2010-03-29 2011-01-21 多層配線基板

Publications (2)

Publication Number Publication Date
TW201220968A TW201220968A (en) 2012-05-16
TWI500361B true TWI500361B (zh) 2015-09-11

Family

ID=44655059

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100110418A TWI500361B (zh) 2010-03-29 2011-03-25 多層配線板

Country Status (5)

Country Link
US (1) US20110232943A1 (zh)
JP (1) JP5512562B2 (zh)
KR (1) KR101277980B1 (zh)
CN (1) CN102209431A (zh)
TW (1) TWI500361B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987367B1 (ko) * 2011-12-15 2019-06-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR20130068659A (ko) * 2011-12-15 2013-06-26 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP6182534B2 (ja) * 2012-09-27 2017-08-16 積水化学工業株式会社 多層基板の製造方法、多層絶縁フィルム及び多層基板
JP6044441B2 (ja) * 2013-04-26 2016-12-14 株式会社デンソー 電子装置の製造方法およびこれに用いられる多層基板
CN104219892A (zh) * 2013-05-29 2014-12-17 富葵精密组件(深圳)有限公司 电路板制作方法
KR101531097B1 (ko) * 2013-08-22 2015-06-23 삼성전기주식회사 인터포저 기판 및 이의 제조방법
TWM470379U (zh) * 2013-09-05 2014-01-11 Ibis Innotech Inc 陶瓷電路板及具有該陶瓷電路板的led封裝模組
CN106486454A (zh) * 2015-08-31 2017-03-08 欣兴电子股份有限公司 无核心层封装结构
CN108353510B (zh) * 2015-11-30 2021-11-02 凸版印刷株式会社 多层印刷配线基板及其制造方法
JP7184041B2 (ja) 2017-08-29 2022-12-06 大日本印刷株式会社 配線基板および半導体装置
JP7439384B2 (ja) 2019-03-18 2024-02-28 株式会社レゾナック 配線基板
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
JP7233320B2 (ja) * 2019-06-26 2023-03-06 新光電気工業株式会社 配線基板の製造方法
KR20230044682A (ko) 2021-09-27 2023-04-04 삼성전기주식회사 인쇄회로기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1191000C (zh) * 2000-07-27 2005-02-23 索尼化学株式会社 柔性布线板以及柔性布线板的制造方法
CN101557674A (zh) * 2008-04-07 2009-10-14 三星电机株式会社 高密度电路板及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246693A (ja) * 1996-03-06 1997-09-19 Murata Mfg Co Ltd 回路基板の製造方法、および回路基板
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
MY120077A (en) 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
JP4442832B2 (ja) 1999-04-13 2010-03-31 イビデン株式会社 多層プリント配線板
JP4187352B2 (ja) * 1999-06-02 2008-11-26 イビデン株式会社 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JP2003332739A (ja) * 2002-05-14 2003-11-21 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4034771B2 (ja) * 2004-09-16 2008-01-16 Tdk株式会社 多層基板及びその製造方法
TW200704833A (en) * 2005-06-13 2007-02-01 Mitsui Mining & Smelting Co Surface treated copper foil, process for producing surface treated copper foil, and surface treated copper foil with very thin primer resin layer
JP2009099831A (ja) * 2007-10-18 2009-05-07 Nippon Circuit Kogyo Kk 配線基板の製造方法
CN102573268B (zh) * 2008-09-30 2015-03-11 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1191000C (zh) * 2000-07-27 2005-02-23 索尼化学株式会社 柔性布线板以及柔性布线板的制造方法
CN101557674A (zh) * 2008-04-07 2009-10-14 三星电机株式会社 高密度电路板及其制造方法

Also Published As

Publication number Publication date
TW201220968A (en) 2012-05-16
JP5512562B2 (ja) 2014-06-04
KR20110109981A (ko) 2011-10-06
CN102209431A (zh) 2011-10-05
JP2011228632A (ja) 2011-11-10
US20110232943A1 (en) 2011-09-29
KR101277980B1 (ko) 2013-06-27

Similar Documents

Publication Publication Date Title
TWI500361B (zh) 多層配線板
KR101412258B1 (ko) 프린트 배선판의 배선 구조 및 그 형성 방법
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
JP4331769B2 (ja) 配線構造及びその形成方法並びにプリント配線板
KR100890534B1 (ko) 다층프린트배선판 및 다층프린트배선판의 제조방법
US9247644B2 (en) Wiring board and method for manufacturing the same
US9253897B2 (en) Wiring substrate and method for manufacturing the same
US8674236B2 (en) Wiring substrate and method of manufacturing the same
KR20070037671A (ko) 프린트 배선판, 다층 프린트 배선판 및 그 제조방법
US9907164B2 (en) Printed circuit board and method for manufacturing the same
TWI617225B (zh) 印刷電路板及其製造方法
EP3799540A1 (en) Component carrier with through hole extending through multiple dielectric layers
TWI487438B (zh) 印刷電路板及其製造方法
US20160095215A1 (en) Printed wiring board and method for manufacturing the same
US20080302564A1 (en) Circuit assembly including a metal core substrate and process for preparing the same
US9497853B2 (en) Printed circuit board and method for manufacturing the same
JP4227973B2 (ja) 基板、電子部品、及び、これらの製造方法
JP4547164B2 (ja) 配線基板の製造方法
JP2013062293A (ja) 多層配線基板の製造方法
JP4227967B2 (ja) 基板及び電子部品の製造方法
TW202335542A (zh) 印刷電路板及其製造方法
JP4780423B2 (ja) プリント配線板の配線構造及びその形成方法
KR20230109087A (ko) 인쇄회로기판 및 이의 제조 방법
JP2013062292A (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees