KR20180105205A - 이방 도전성 접합 부재, 반도체 디바이스, 반도체 패키지 및 반도체 디바이스의 제조 방법 - Google Patents

이방 도전성 접합 부재, 반도체 디바이스, 반도체 패키지 및 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20180105205A
KR20180105205A KR1020187024422A KR20187024422A KR20180105205A KR 20180105205 A KR20180105205 A KR 20180105205A KR 1020187024422 A KR1020187024422 A KR 1020187024422A KR 20187024422 A KR20187024422 A KR 20187024422A KR 20180105205 A KR20180105205 A KR 20180105205A
Authority
KR
South Korea
Prior art keywords
adhesive layer
bonding member
conductive bonding
semiconductor device
antioxidant
Prior art date
Application number
KR1020187024422A
Other languages
English (en)
Other versions
KR102110258B1 (ko
Inventor
코스케 야마시타
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20180105205A publication Critical patent/KR20180105205A/ko
Application granted granted Critical
Publication of KR102110258B1 publication Critical patent/KR102110258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29366—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2937—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29379—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29381—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29384—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Abstract

본 발명의 과제는, 우수한 도통 신뢰성 및 절연 신뢰성을 달성할 수 있는 이방 도전성 접합 부재, 및 그를 이용한 반도체 디바이스, 반도체 패키지와, 반도체 디바이스의 제조 방법을 제공하는 것이다. 본 발명의 이방 도전성 접합 부재는, 무기 재료로 이루어지는 절연성 기재와, 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태로 마련된, 도전성 부재로 이루어지는 복수의 도통로와, 절연성 기재의 표면에 마련된 점착층을 구비하고, 각 도통로가, 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있으며, 각 도통로의 돌출 부분이, 점착층에 매설되어 있고, 점착층이, 고분자 재료 및 산화 방지 재료를 함유하는, 이방 도전성 접합 부재이다.

Description

이방 도전성 접합 부재, 반도체 디바이스, 반도체 패키지 및 반도체 디바이스의 제조 방법
본 발명은, 이방 도전성 접합 부재, 반도체 디바이스, 반도체 패키지 및 반도체 디바이스의 제조 방법에 관한 것이다.
절연성 기재에 마련된 미세 구멍에 금속이 충전되어 이루어지는 금속 충전 미세 구조체(디바이스)는, 최근 나노테크놀로지에서도 주목받고 있는 분야 중 하나이며, 예를 들면 이방 도전성 접합 부재로서의 용도가 기대되고 있다.
이 이방 도전성 접합 부재는, 반도체 소자 등의 전자 부품과 회로 기판의 사이에 삽입하여, 가압하는 것만으로 전자 부품과 회로 기판 간의 전기적 접속이 얻어지기 때문에, 반도체 소자 등의 전자 부품 등의 전기적 접속 부재나 기능 검사를 행할 때의 검사용 커넥터 등으로서 널리 사용되고 있다.
특히, 반도체 소자 등의 전자 부품은, 다운사이징화가 현저하며, 종래의 와이어 본딩과 같은 배선 기판을 직접 접속하는 방식이나, 플립 칩 본딩, 서모 컴프레션(열압착) 본딩 등에서는, 접속의 안정성을 충분히 보증할 수 없기 때문에, 전자 접속 부재로서 이방 도전성 접합 부재가 주목받고 있다.
이와 같은 이방 도전성 접합 부재에 이용할 수 있는 미세 구조체로서, 예를 들면 특허문헌 1에는, "1×106~1×1010/mm2의 밀도로, 구멍 직경 10~500nm의 마이크로포어 관통 구멍을 갖는 절연성 기재로 이루어지는 미세 구조체로서, 마이크로포어 관통 구멍 내부에, 충전율 30% 이상에서 금속이 충전되고, 또한, 절연성 기재 중 적어도 한쪽의 표면 상에 폴리머로 이루어지는 층이 마련되어 있는 것을 특징으로 하는 미세 구조체."가 기재되어 있다([청구항 1]).
특허문헌 1: 일본 공개특허공보 2010-067589호
본 발명자들은, 특허문헌 1에 기재된 미세 구조체에 대하여 검토를 행한 결과, 폴리머층의 재료나 두께, 또는 접속하는 전극의 형상이나 피치 등에 따라서는, 도통로의 산화, 도통로에 이용하는 금속의 마이그레이션, 도통로 간에 대한 무기 필러 잔류 등의 영향에 의하여, 도통 신뢰성 및 절연 신뢰성이 뒤떨어지는 경우가 있는 것을 밝혔다.
따라서, 본 발명은, 우수한 도통 신뢰성 및 절연 신뢰성을 달성할 수 있는 이방 도전성 접합 부재, 및 그것을 이용한 반도체 디바이스, 반도체 패키지와, 반도체 디바이스의 제조 방법을 제공하는 것을 과제로 한다.
본 발명자들은, 상기 과제를 달성하기 위하여 예의 연구한 결과, 절연성 기재의 표면에 마련되는 점착층에 산화 방지 재료를 함유시키고, 또한 절연성 기재로부터 돌출된 도통로의 돌출 부분을 점착층에 매설시킴으로써, 우수한 도통 신뢰성 및 절연 신뢰성을 달성할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명자들은, 이하의 구성에 의하여 상기 과제를 해결할 수 있는 것을 발견했다.
[1] 무기 재료로 이루어지는 절연성 기재와,
절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태로 마련된, 도전성 부재로 이루어지는 복수의 도통로와,
절연성 기재의 표면에 마련된 점착층을 구비하고,
각 도통로가, 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있으며,
각 도통로의 돌출 부분이, 점착층에 매설되어 있고,
점착층이, 산화 방지 재료 및 고분자 재료를 함유하는, 이방 도전성 접합 부재.
[2] 각 도통로의 돌출 부분의 애스펙트비가, 0.5 이상 50 미만인, [1]에 기재된 이방 도전성 접합 부재.
여기에서, 애스펙트비는, 돌출 부분의 직경에 대한 높이의 비율을 말한다.
[3] 각 도통로의 돌출 부분의 높이가, 50nm~3000nm인, [1] 또는 [2]에 기재된 이방 도전성 접합 부재.
[4] 점착층의 두께가, 도통로의 돌출 부분의 높이보다 크고, 100μm 이하인, [1] 내지 [3] 중 어느 하나에 기재된 이방 도전성 접합 부재.
[5] 각 도통로의 돌출 부분의 높이와 점착층의 두께의 차가, 1nm~99.95μm인, [1] 내지 [4] 중 어느 하나에 기재된 이방 도전성 접합 부재.
[6] 고분자 재료가, 폴리이미드 수지 및 에폭시 수지로 이루어지는 군으로부터 선택되는 적어도 1종의 수지 재료인, [1] 내지 [5] 중 어느 하나에 기재된 이방 도전성 접합 부재.
[7] 점착층이 마이그레이션 방지 재료를 함유하는, [1] 내지 [6] 중 어느 하나에 기재된 이방 도전성 접합 부재.
[8] 각 도통로의 간격이 5nm~800nm인, [1] 내지 [7] 중 어느 하나에 기재된 이방 도전성 접합 부재.
[9] 점착층이, 무기 충전제를 함유하고,
무기 충전제의 평균 입자경이 각 도통로의 간격보다 큰, [1] 내지 [8] 중 어느 하나에 기재된 이방 도전성 접합 부재.
[10] 점착층이, 25℃에서 액체인 경화제를 함유하는, [1] 내지 [9] 중 어느 하나에 기재된 이방 도전성 접합 부재.
[11] 점착층이, 산화 방지 재료를 50질량% 초과 함유하는 산화 방지층과, 고분자 재료를 50질량% 초과 함유하는 폴리머층을 갖고,
절연성 기재의 표면에 가까운 측부터, 산화 방지층 및 폴리머층이 이 순서로 마련되어 있는, [1] 내지 [10] 중 어느 하나에 기재된 이방 도전성 접합 부재.
[12] 점착층에 있어서, 산화 방지 재료가, 각 도통로의 돌출 부분과의 계면에 가까운 측에 편재하고 있는, [1] 내지 [11] 중 어느 하나에 기재된 이방 도전성 접합 부재.
[13] [1] 내지 [12] 중 어느 하나에 기재된 이방 도전성 접합 부재와, 이방 도전성 접합 부재가 갖는 도통로와 전극을 통하여 전기적으로 접속되는 배선 기판이 적층된, 반도체 디바이스.
[14] [13]에 기재된 반도체 디바이스를 이용한 반도체 패키지.
[15] [1] 내지 [12] 중 어느 하나에 기재된 이방 도전성 접합 부재와, 복수의 전극을 갖는 배선 기판을 구비하는 반도체 디바이스를 제작하는 반도체 디바이스의 제조 방법으로서,
이방 도전성 접합 부재가 갖는 점착층에 의하여 이방 도전성 접합 부재와 배선 기판을 접착하는 가접합 프로세스와,
이방 도전성 접합 부재가 갖는 도통로와 배선 기판이 갖는 전극을 전기적으로 접합하는 본접합 프로세스와,
이방 도전성 접합 부재가 갖는 점착층을 경화시키는 점착층 경화 프로세스를 이 순서로 갖는, 반도체 디바이스의 제조 방법.
[16] 본접합 프로세스의 온도가, 가접합 프로세스의 온도보다 높은 온도인, [15]에 기재된 반도체 디바이스의 제조 방법.
[17] 점착층 경화 프로세스의 온도가, 본접합 프로세스의 온도 이상의 온도인, [15] 또는 [16]에 기재된 반도체 디바이스의 제조 방법.
[18] 가접합 프로세스 전에, 배선 기판이 갖는 복수의 전극 간을 절연성 수지로 충전하는 수지 충전 프로세스를 갖는, [15] 내지 [17] 중 어느 하나에 기재된 반도체 디바이스의 제조 방법.
[19] 점착층 경화 프로세스 후에, 이방 도전성 접합 부재와 배선 기판의 사이에 언더필 재료를 충전하는 언더필 재료 충전 프로세스를 갖는, [15] 내지 [18] 중 어느 하나에 기재된 반도체 디바이스의 제조 방법.
이하에 설명하는 바와 같이, 본 발명에 의하면, 우수한 도통 신뢰성 및 절연 신뢰성을 달성할 수 있는 이방 도전성 접합 부재, 및 그것을 이용한 반도체 디바이스, 반도체 패키지와, 반도체 디바이스의 제조 방법을 제공할 수 있다.
도 1a는, 본 발명의 이방 도전성 접합 부재의 적합한 실시형태의 일례를 나타내는 모식도의 정면도이다.
도 1b는, 도 1a의 절단면선 IB-IB로부터 본 단면도이다.
도 1c는, 본 발명의 이방 도전성 접합 부재의 적합한 실시형태의 다른 일례를 나타내는 모식적인 단면도이다.
도 1d는, 본 발명의 이방 도전성 접합 부재의 적합한 실시형태의 다른 일례를 나타내는 모식적인 단면도이다.
도 2a는, 본 발명의 반도체 디바이스의 제조 방법의 일례를 설명하기 위한 모식적인 단면도 중, 이방 도전성 접합 부재 및 배선 기판의 가접합 전의 단면도이다.
도 2b는, 본 발명의 반도체 디바이스의 제조 방법의 일례를 설명하기 위한 모식적인 단면도 중, 이방 도전성 접합 부재 및 배선 기판의 가접합 시의 단면도이다.
도 2c는, 본 발명의 반도체 디바이스의 제조 방법의 일례를 설명하기 위한 모식적인 단면도 중, 가지지체를 박리했을 때의 단면도이다.
도 2d는, 본 발명의 반도체 디바이스의 제조 방법의 일례를 설명하기 위한 모식적인 단면도 중, 반도체 칩을 이방 도전성 접합 부재에 가접합했을 때의 단면도이다.
도 2e는, 본 발명의 반도체 디바이스의 제조 방법의 일례를 설명하기 위한 모식적인 단면도 중, 반도체 칩, 이방 도전성 접합 부재 및 배선 기판을 본접합했을 때의 단면도이다.
도 2f는, 본 발명의 반도체 디바이스의 제조 방법의 일례를 설명하기 위한 모식적인 단면도 중, 반도체 칩, 이방 도전성 접합 부재 및 배선 기판을 본접합 후에 점착층을 경화했을 때의 단면도이다.
도 3a는, 본 발명의 반도체 디바이스의 제조 방법의 다른 일례를 설명하기 위한 모식적인 단면도 중, 반도체 칩 및 이방 도전성 접합 부재의 가접합 전의 단면도이다.
도 3b는, 본 발명의 반도체 디바이스의 제조 방법의 다른 일례를 설명하기 위한 모식적인 단면도 중, 반도체 칩 및 이방 도전성 접합 부재의 가접합 시의 단면도이다.
도 3c는, 본 발명의 반도체 디바이스의 제조 방법의 다른 일례를 설명하기 위한 모식적인 단면도 중, 가접합한 반도체 칩 및 이방 도전성 접합 부재를 가지지체로부터 박리했을 때의 단면도이다.
도 3d는, 본 발명의 반도체 디바이스의 제조 방법의 다른 일례를 설명하기 위한 모식적인 단면도 중, 가접합한 반도체 칩 및 이방 도전성 접합 부재를 배선 기판에 가접합했을 때의 단면도이다.
도 3e는, 본 발명의 반도체 디바이스의 제조 방법의 다른 일례를 설명하기 위한 모식적인 단면도 중, 반도체 칩, 이방 도전성 접합 부재 및 배선 기판을 본접합했을 때의 단면도이다.
도 3f는, 본 발명의 반도체 디바이스의 제조 방법의 다른 일례를 설명하기 위한 모식적인 단면도 중, 반도체 칩, 이방 도전성 접합 부재 및 배선 기판을 본접합 후에 점착층을 경화했을 때의 단면도이다.
도 4a는, 본 발명의 이방 도전성 접합 부재의 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 이방 도전성 접합 부재 및 배선 기판의 가접합 전의 단면도이다.
도 4b는, 본 발명의 이방 도전성 접합 부재의 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 이방 도전성 접합 부재 및 배선 기판의 가접합 시의 단면도이다.
도 4c는, 본 발명의 이방 도전성 접합 부재의 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 배선 기판 및 이방 도전성 접합 부재 및 배선 기판의 가접합 시의 단면도이다.
도 4d는, 본 발명의 이방 도전성 접합 부재의 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 배선 기판 및 이방 도전성 접합 부재 및 배선 기판을 본접합했을 때의 단면도이다.
도 4e는, 본 발명의 이방 도전성 접합 부재의 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 배선 기판 및 이방 도전성 접합 부재 및 배선 기판을 본접합한 후에 점착층을 경화했을 때의 단면도이다.
도 4f는, 본 발명의 이방 도전성 접합 부재의 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 점착층을 경화한 후에, 언더필을 충전한 단면도이다.
도 5a는, 이방 도전성 접합 부재의 비교 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 이방 도전성 접합 부재 및 배선 기판의 가접합 전의 단면도이다.
도 5b는, 이방 도전성 접합 부재의 비교 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 이방 도전성 접합 부재 및 배선 기판의 가접합 시의 단면도이다.
도 5c는, 이방 도전성 접합 부재의 비교 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 배선 기판 및 이방 도전성 접합 부재 및 배선 기판의 가접합 시의 단면도이다.
도 5d는, 이방 도전성 접합 부재의 비교 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 배선 기판 및 이방 도전성 접합 부재 및 배선 기판을 본접합하기 전에 점착층을 경화했을 때의 단면도이다.
도 6a는, 도통로가 돌출된 이방 도전성 접합 부재의 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 이방 도전성 접합 부재 및 배선 기판의 가접합 전의 단면도이다.
도 6b는, 도통로가 돌출된 이방 도전성 접합 부재의 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 배선 기판, 이방 도전성 접합 부재 및 배선 기판의 가접합 시의 단면도이다.
도 6c는, 도통로가 돌출된 이방 도전성 접합 부재의 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 배선 기판, 이방 도전성 접합 부재 및 배선 기판을 본접합했을 때의 단면도 및 확대 단면도이다.
이하, 본 발명에 대하여 상세하게 설명한다.
이하에 기재하는 구성 요건의 설명은, 본 발명의 대표적인 실시형태에 근거하여 이루어지는 경우가 있지만, 본 발명은 그와 같은 실시형태에 한정되는 것은 아니다.
또한, 본 명세서에 있어서, "~"를 이용하여 나타나는 수치 범위는, "~"의 전후에 기재되는 수치를 하한값 및 상한값으로서 포함하는 범위를 의미한다.
[이방 도전성 접합 부재]
본 발명의 이방 도전성 접합 부재는, 무기 재료로 이루어지는 절연성 기재와, 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태로 마련된, 도전성 부재로 이루어지는 복수의 도통로와, 절연성 기재의 표면에 마련된 점착층을 구비하고 있다.
또, 각 도통로가, 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있으며, 각 도통로의 돌출 부분이, 점착층에 매설되어 있다.
또, 점착층이, 산화 방지 재료 및 고분자 재료를 함유하고 있다.
본 발명의 이방 도전성 접합 부재에 있어서는, 상술한 바와 같이, 절연성 기재의 표면에 마련되는 점착층에 산화 방지 재료 및 고분자 재료를 함유시키고, 또한 절연성 기재로부터 돌출된 도통로의 돌출 부분을 점착층에 매설시킴으로써, 우수한 도통 신뢰성 및 절연 신뢰성을 달성할 수 있다.
이는, 상세하게는 명확하지 않지만, 대략 이하와 같다고 추측된다.
즉, 배선 기판 또는 반도체 칩에 있어서의 전극과 이방 도전성 접합 부재를 가접합할 때에 택킹(tacking)성이 향상되기 때문에 접합의 정밀도가 향상되고, 또한 도통로 및 도통로와 접합하는 전극의 산화가 억제되었기 때문에, 도통 신뢰성이 향상되었다고 생각된다.
또, 배선 기판 또는 반도체 칩에 있어서의 전극과 이방 도전성 접합 부재를 본접합한 후에 점착층을 경화시키기 때문에, 절연 신뢰성이 향상되었다고 생각된다.
다음으로, 본 발명의 이방 도전성 접합 부재의 구성에 대하여, 도 1a 및 도 1b를 이용하여 설명한다.
도 1a 및 도 1b에 나타내는 이방 도전성 접합 부재(1)는, 절연성 기재(2)와, 도전성 부재로 이루어지는 복수의 도통로(3)와, 절연성 기재(2)의 표면(2a 및 2b)에 마련된 점착층(4)을 구비하는 것이다.
또, 도통로(3)는, 도 1a 및 도 1b에 나타내는 바와 같이, 서로 절연된 상태에서 절연성 기재(2)를 두께 방향 Z(Z1: 도 1a의 이면으로부터 정면 방향, Z2: 도 1a의 정면으로부터 이면 방향)에 관통하여 마련되어 있다.
또한, 도통로(3)는, 도 1b에 나타내는 바와 같이, 절연성 기재(2)의 표면(2a 및 2b)으로부터 돌출된 돌출 부분(3a 및 3b)을 갖고 있으며, 이 돌출 부분(3a 및 3b)의 단부가, 점착층(4)에 매설되어 있다.
여기에서, "서로 절연된 상태"란, 절연성 기재의 내부(두께 방향)에 존재하고 있는 각 도통로가 절연성 기재의 내부에 있어서 서로 절연된 상태인 것을 의미한다.
또, 도 1b에 있어서는, 절연성 기재(2)의 표면(2a 및 2b)에 점착층(4)을 갖는 양태를 나타내고 있지만, 본 발명에 있어서는, 절연성 기재 중 적어도 한쪽의 표면에 점착층을 갖고 있으면 된다.
마찬가지로, 도 1b에 있어서는, 도통로(3)의 양단이 돌출 부분(부호 3a 및 3b)을 갖고 있는 양태를 나타내고 있지만, 본 발명에 있어서는, 절연성 기재 중 적어도 점착층을 갖는 측의 표면(절연성 기재의 표면)으로부터 돌출된 돌출 부분을 갖고 있으면 된다.
다음으로, 본 발명의 이방 도전성 접합 부재의 절연성 기재, 도통로 및 점착층에 대하여, 재료, 치수, 형성 방법 등에 대하여 설명한다.
〔절연성 기재〕
본 발명의 이방 도전성 접합 부재를 구성하는 절연성 기재는, 무기 재료로 이루어지고, 종래 공지의 이방 도전성 필름 등을 구성하는 절연성 기재와 동 정도의 전기 저항률(1014Ω·cm 정도)을 갖는 것이면 특별히 한정되지 않는다.
또한, "무기 재료로 이루어지고"란, 후술하는 점착층을 구성하는 고분자 재료와 구별하기 위한 규정이며, 무기 재료만으로 구성된 절연성 기재에 한정하는 규정이 아닌, 무기 재료를 주성분(50질량% 이상)으로 하는 규정이다.
상기 절연성 기재로서는, 예를 들면 금속 산화물 기재, 금속 질화물 기재, 유리 기재, 세라믹스 기재(예를 들면, 실리콘 카바이드, 실리콘 나이트라이드 등), 카본 기재(예를 들면, 다이아몬드 라이크 카본 등), 폴리이미드 기재, 이들의 복합 재료 등을 들 수 있고, 또, 관통 구멍을 갖는 유기 소재 상에, 세라믹스 재료나 카본 재료를 50질량% 이상 포함하는 무기 재료로 성막한 재료여도 된다.
본 발명에 있어서는, 상기 절연성 기재로서는, 원하는 평균 개구 직경을 갖는 마이크로포어가 관통 구멍으로서 형성되며, 후술하는 도통로를 형성하기 쉽다는 이유에서, 금속 산화물 기재인 것이 바람직하고, 밸브 금속의 양극 산화막인 것이 보다 바람직하다.
여기에서, 상기 밸브 금속으로서는, 구체적으로는, 예를 들면 알루미늄, 탄탈럼, 나이오븀, 타이타늄, 하프늄, 지르코늄, 아연, 텅스텐, 비스무트, 안티모니 등을 들 수 있다.
이들 중, 치수 안정성이 양호하고, 비교적 저가인 점에서 알루미늄의 양극 산화막(기재)인 것이 바람직하다.
본 발명에 있어서는, 상기 절연성 기재의 두께(도 1b에 있어서는 부호 6으로 나타나는 부분)는, 1μm~1000μm인 것이 바람직하고, 5μm~500μm인 것이 보다 바람직하며, 10μm~300μm인 것이 더 바람직하다. 절연성 기재의 두께가 이 범위이면, 절연성 기재의 취급성이 양호해진다.
여기에서, 절연성 기재의 두께는, 이방 도전성 접합 부재의 단면을 전해 방출형 주사형 전자 현미경에 의하여 관찰하여, 10개소에서 측정한 두께의 평균값을 말한다.
또, 본 발명에 있어서는, 상기 절연성 기재에 있어서의 상기 각 도통로의 간격은, 5nm~800nm인 것이 바람직하고, 10nm~200nm인 것이 보다 바람직하며, 20nm~60nm인 것이 더 바람직하다. 절연성 기재에 있어서의 각 도통로의 간격이 이 범위이면, 절연성 기재가 절연성의 격벽으로서 충분히 기능한다.
여기에서, 각 도통로의 간격이란, 인접하는 도통로 간의 폭(도 1b에 있어서는 부호 7로 나타나는 부분)을 말하며, 이방 도전성 접합 부재의 단면을 전해 방출형 주사형 전자 현미경에 의하여 20만배의 배율로 관찰하여, 인접하는 도통로 간의 폭을 10개소에서 측정한 평균값을 말한다.
〔도통로〕
본 발명의 이방 도전성 접합 부재를 구성하는 복수의 도통로는, 상기 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태로 마련된, 도전성 부재로 이루어지는 도통로이다.
또, 상기 도통로는, 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있고, 또한, 각 도통로의 돌출 부분의 단부가 후술하는 점착층에 매설되어 있다.
<도전성 부재>
상기 도통로를 구성하는 도전성 부재는, 전기 저항률이 103Ω·cm 이하인 재료이면 특별히 한정되지 않고, 그 구체예로서는, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 니켈(Ni), 인듐이 도프된 주석 산화물(ITO) 등이 적합하게 예시된다.
그 중에서도, 전기 전도성의 관점에서, 구리, 금, 알루미늄, 니켈이 바람직하고, 구리, 금이 보다 바람직하다.
<돌출 부분>
상기 도통로의 돌출 부분은, 도통로가 절연성 기재의 표면으로부터 돌출된 부분이며, 또, 돌출 부분의 단부는, 점착층에 매설되어 있다.
본 발명에 있어서는, 이방 도전성 접합 부재와 전극을 압착 등의 수법에 의하여 접속(접합)할 때에, 돌출 부분이 찌그러진 경우의 면방향의 절연성을 충분히 확보할 수 있는 이유에서, 상기 도통로의 돌출 부분의 애스펙트비(돌출 부분의 높이/돌출 부분의 직경)가 0.5 이상 50 미만인 것이 바람직하고, 0.8~20인 것이 보다 바람직하며, 1~10인 것이 더 바람직하다.
또, 본 발명에 있어서는, 접속 대상이 되는 반도체 칩 또는 배선 기판의 표면 형상에 추종하는 관점에서, 상기 도통로의 돌출 부분의 높이가, 50nm~3000nm인 것이 바람직하고, 100~2000nm인 것이 보다 바람직하며, 200~1000nm인 것이 더 바람직하다.
마찬가지로, 상기 도통로의 돌출 부분의 직경은, 5nm 초과 10μm 이하인 것이 바람직하고, 20nm~1000nm인 것이 보다 바람직하다.
여기에서, 도통로의 돌출 부분의 높이는, 이방 도전성 접합 부재의 단면을 전해 방출형 주사형 전자 현미경에 의하여 2만배의 배율로 관찰하여, 도통로의 돌출 부분의 높이를 10개소에서 측정한 평균값을 말한다.
마찬가지로, 도통로의 돌출 부분의 직경은, 이방 도전성 접합 부재의 단면을 전해 방출형 주사형 전자 현미경에 의하여 관찰하여, 도통로의 돌출 부분의 직경을 10개소에서 측정한 평균값을 말한다.
<다른 형상>
상기 도통로는 기둥 형상이며, 그 직경(도 1b에 있어서는 부호 8로 나타나는 부분)은, 돌출 부분의 직경과 동일하게, 5nm 초과 10μm 이하인 것이 바람직하고, 20nm~1000nm인 것이 보다 바람직하다.
또, 상기 도통로는 상기 절연성 기재에 의하여 서로 절연된 상태로 존재하는 것인데, 그 밀도는, 2만개/mm2 이상인 것이 바람직하고, 200만개/mm2 이상인 것이 보다 바람직하며, 1000만개/mm2 이상인 것이 더 바람직하고, 5000만개/mm2 이상인 것이 특히 바람직하며, 1억개/mm2 이상인 것이 가장 바람직하다.
또한, 인접하는 각 도통로의 중심 간 거리(도 1a 및 도 1b에 있어서는 부호 9로 나타나는 부분)는, 20nm~500nm인 것이 바람직하고, 40nm~200nm인 것이 보다 바람직하며, 50nm~140nm인 것이 더 바람직하다.
〔점착층〕
본 발명의 이방 도전성 접합 부재를 구성하는 점착층은, 절연성 기재의 표면에 마련되어, 상술한 도통로를 매설하는 것이다. 즉, 점착층은, 절연성 기재의 표면, 및 절연성 기재로부터 돌출된 도통로의 단부를 피복하는 것이다.
또, 본 발명에 있어서는, 점착제는, 산화 방지 재료 및 고분자 재료를 함유하는 것이다.
<산화 방지 재료>
상기 점착층에 포함되는 산화 방지 재료로서는, 구체적으로는, 예를 들면 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-프로필이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 5-메틸벤즈이미다졸, 폴리바이닐이미다졸, 1,2,3,4-테트라졸, 5-아미노-1,2,3,4-테트라졸, 5-메틸-1,2,3,4-테트라졸, 1H-테트라졸-5-아세트산, 1H-테트라졸-5-석신산, 1,2,3-트라이아졸, 4-아미노-1,2,3-트라이아졸, 4,5-다이아미노-1,2,3-트라이아졸, 4-카복시-1H-1,2,3-트라이아졸, 4,5-다이카복시-1H-1,2,3-트라이아졸, 1H-1,2,3-트라이아졸-4-아세트산, 4-카복시-5-카복시메틸-1H-1,2,3-트라이아졸, 1,2,4-트라이아졸, 3-아미노-1,2,4-트라이아졸, 3-아미노-1,2,4-트라이아졸-5-카복실산, 3-아미노-5-머캅토-1,2,4-트라이아졸, 3-아미노-5-메틸-1,2,4-트라이아졸, 3-아미노-5-에틸-1,2,4-트라이아졸, 1H-1,2,4-트라이아졸-3-싸이올, 3,5-다이아미노-1,2,4-트라이아졸, 3-카복시-1,2,4-트라이아졸, 3,5-다이카복시-1,2,4-트라이아졸, 1,2,4-트라이아졸-3-아세트산, 1H-벤조트라이아졸, 1H-벤조트라이아졸-5-카복실산, 2-벤조싸이아졸싸이올, 5-페닐-1H-테트라졸, 5-메틸-1H벤조트라이아졸, 벤조퓨록세인, 2,1,3-벤조싸이아졸, o-페닐렌다이아민, m-페닐렌다이아민, 카테콜, o-아미노페놀, 2-머캅토벤조싸이아졸, 2-머캅토벤즈이미다졸, 2-머캅토벤즈옥사졸, 멜라민, 싸이오말산, IRGAMET39, IRGAMET42, 폴리바이닐피롤리돈, 테트라진, 페닐싸이오 요소, 나프틸아민, 폴리에틸렌이민, 폴리알릴아민, 및 이들의 유도체를 들 수 있다.
이들 중, 벤조트라이아졸 및 그 유도체가 바람직하다.
벤조트라이아졸 유도체로서는, 벤조트라이아졸의 벤젠환에, 하이드록실기, 알콕시기(예를 들면, 메톡시기, 에톡시기 등), 아미노기, 나이트로기, 알킬기(예를 들면, 메틸기, 에틸기, 뷰틸기 등), 할로젠 원자(예를 들면, 불소, 염소, 브로민, 아이오딘 등) 등을 갖는 치환 벤조트라이아졸을 들 수 있다. 또, 나프탈렌트라이아졸, 나프탈렌비스트라이아졸, 상기와 동일하게 치환된 치환 나프탈렌트라이아졸, 치환 나프탈렌비스트라이아졸 등도 들 수 있다.
또, 상기 점착층에 포함되는 산화 방지 재료의 다른 예로서는, 일반적인 산화 방지제인, 고급 지방산, 고급 지방산 구리, 페놀 화합물 등의 페놀계 산화 방지제, 알칸올아민, 하이드로퀴논류 등의 퀴논계 산화 방지제, 구리 킬레이트제, 유기 아민 등의 아민계 산화 방지제, 유기 암모늄염 등의 황계 산화 방지제, 인계 산화 방지제를 들 수 있다.
페놀계 산화 방지제로서는, 구체적으로는, 예를 들면 p-메톡시페놀, 2,6-다이-tert-뷰틸-4-메틸페놀, Irganox1010, Irganox1330, Irganox3114, Irganox1035(이상, BASF 재팬(주)제), Sumilizer MDP-S, Sumilizer GA-80(이상, 스미토모 가가쿠(주)제) 등을 들 수 있다.
황계 산화 방지제로서는, 구체적으로는, 예를 들면 3,3’-싸이오다이프로피오네이트다이스테아릴, Sumilizer TPM, Sumilizer TPS, Sumilizer TP-D(이상, 스미토모 가가쿠(주)제) 등을 들 수 있다.
인계 산화 방지제로서는, 구체적으로는, 예를 들면 트리스(2,4-다이-tert-뷰틸페닐)포스파이트포스파이트, 비스(2,4-다이-tert-뷰틸페닐)펜타에리트리톨다이포스파이트, 폴리(다이프로필렌글라이콜)페닐포스파이트, 다이페닐아이소데실포스파이트, 2-에틸헥실다이페닐포스파이트, 트라이페닐포스파이트, Irgafos168, Irgafos38(이상, BASF 재팬(주)제) 등을 들 수 있다.
퀴논계 산화 방지제로서는, 구체적으로는, 예를 들면 p-벤조퀴논, 2-tert-뷰틸-1,4-벤조퀴논 등을 들 수 있다.
아민계 산화 방지제로서는, 구체적으로는, 예를 들면 다이메틸아닐린, 페노싸이아진 등을 들 수 있다.
본 발명에 있어서는, 산화 방지제는 1종만 단독으로 이용해도 되고, 2종 이상을 병용해도 된다.
또, 상기 산화 방지제 중, 페놀계 산화 방지제와, 황계 산화 방지제 또는 인계 산화 방지제를 병용하는 것이 바람직하고, 페놀계 산화 방지제와 황계 산화 방지제를 병용하는 것이 가장 바람직하다.
이와 같은 조합으로 함으로써, 산화 반응에 의한 점착층의 열화를, 효율적으로 억제할 수 있는 효과를 기대할 수 있다.
본 발명에 있어서는, 상기 점착층에 포함되는 산화 방지 재료의 함유량은 특별히 한정되지 않지만, 방식 효과의 관점에서, 점착층의 전체 질량에 대하여 0.0001질량% 이상이 바람직하고, 0.001질량% 이상이 보다 바람직하다. 또, 본접합 프로세스에 있어서 적절한 전기 저항을 얻는 이유에서, 5.0질량% 이하가 바람직하고, 2.5질량% 이하가 보다 바람직하다.
또, 본 발명에 있어서는, 도통 신뢰성 및 절연 신뢰성이 보다 양호해지는 이유에서, 상기 점착층에 포함되는 산화 방지 재료가, 각 도통로의 돌출 부분과의 계면에 가까운 측에 편재하고 있는 것이 바람직하다.
여기에서, "각 도통로의 돌출 부분과의 계면에 가까운 측에 편재"란, 도통로의 돌출 부분과 점착층의 계면에 있어서의 산화 방지 재료의 농도가, 점착층에 있어서의 산화 방지 재료의 평균 농도보다 높은 것을 말한다.
상기 점착층에 포함되는 산화 방지 재료를 각 도통로의 돌출 부분과의 계면에 가까운 측에 편재시키는 방법으로서는, 예를 들면 도 1c에 나타내는 바와 같이, 산화 방지 재료를 함유하는 제1 점착층(41)을 절연성 기재의 표면(2a 및 2b), 및 도통로의 돌출 부분(3a 및 3b)의 표면에 형성한 후에, 산화 방지 재료를 함유하지 않거나 또는 제1 점착층(41)에 포함되는 산화 방지 재료보다 적은 양으로 산화 방지 재료를 함유하는 제2 점착층(42)을 제1 점착층(41) 상에 형성하는 방법 등을 들 수 있다.
여기에서, 제1 점착층의 두께는, 2nm~200nm인 것이 바람직하다.
또, 제1 점착층과 제2 점착층의 합계의 두께는, 50nm~1500nm인 것이 바람직하고, 250nm~1000nm인 것이 보다 바람직하다.
또, 제1 점착층에 포함되는 산화 방지 재료와, 제2 점착층에 소량 포함하고 있어도 되는 산화 방지 재료는, 다른 재료여도 되지만, 동일한 재료인 것이 바람직하다.
또, 제1 점착층에 포함되는 산화 방지 재료의 함유량은, 제1 점착층의 전체 질량에 대하여, 0.01질량% 이상인 것이 바람직하고, 0.1질량% 이상인 것이 보다 바람직하다. 또, 본접합 프로세스에 있어서 적절한 전기 저항을 얻는 이유에서, 5.0질량% 이하인 것이 바람직하고, 2.5질량% 이하인 것이 보다 바람직하다.
또, 제2 점착층에 소량 포함하고 있어도 되는 산화 방지 재료의 함유량은, 제1 점착층에 포함되는 산화 방지 재료의 질량의 0.1배 이하인 것이 바람직하고, 0.01배 이하인 것이 보다 바람직하다. 또, 본접합 프로세스에 있어서 적절한 전기 저항을 얻는 이유에서, 각층을 통산한 산화 방지 재료의 합계 함유량은, 점착층의 전체 질량에 대하여 5.0질량% 이하가 바람직하고, 2.5질량% 이하가 보다 바람직하다.
<고분자 재료>
상기 점착층에 포함되는 고분자 재료로서는 특별히 한정되지 않지만, 배선 기판이나 반도체 칩과 이방 도전성 접합 부재의 간극을 효율적으로 메울 수 있고, 배선 기판과의 밀착성이 보다 높아지는 이유에서, 열경화성 수지인 것이 바람직하다.
열경화성 수지로서는, 구체적으로는, 예를 들면 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리에스터 수지, 폴리유레테인 수지, 비스말레이미드 수지, 멜라민 수지, 아이소사이아네이트계 수지, 아크릴 수지, 페녹시 수지 등을 들 수 있고, 이들을 1종 단독으로 이용해도 되고, 2종 이상을 병용해도 된다.
그 중에서도, 절연 신뢰성이 보다 향상되어, 내약품성이 우수한 이유에서, 폴리이미드 수지 및/또는 에폭시 수지를 이용하는 것이 바람직하다.
<마이그레이션 방지 재료>
본 발명의 이방 도전성 접합 부재를 구성하는 점착층은, 점착층에 함유할 수 있는 금속 이온이나 할로젠 이온, 및 이방 도전성 접합 부재를 반도체 디바이스에 이용했을 때에 도통로나 배선 기판의 전극에서 유래하는 금속 이온을 트랩함으로써 절연 신뢰성이 보다 향상되는 이유에서, 마이그레이션 방지 재료를 함유하고 있는 것이 바람직하다.
상기 마이그레이션 방지 재료로서는, 예를 들면 이온 교환체, 구체적으로는, 양이온 교환체와 음이온 교환체의 혼합물, 또는 양이온 교환체만을 사용할 수 있다.
여기에서, 상기 양이온 교환체 및 상기 음이온 교환체는, 각각, 예를 들면 후술하는 무기 이온 교환체 및 유기 이온 교환체 중에서 적절히 선택할 수 있다.
(무기 이온 교환체)
무기 이온 교환체로서는, 예를 들면 함수산화 지르코늄으로 대표되는 금속의 함수산화물을 들 수 있다.
금속의 종류로서는, 예를 들면 지르코늄 외에, 철, 알루미늄, 주석, 타이타늄, 안티모니, 마그네슘, 베릴륨, 인듐, 크로뮴, 비스무트 등이 알려져 있다.
이들 중에서 지르코늄계의 것은, 양이온의 Cu2 +, Al3 +에 대하여 교환능을 갖고 있다. 또, 철계의 것에 대해서도, Ag+, Cu2 +에 대하여 교환능을 갖고 있다. 마찬가지로, 주석계, 타이타늄계, 안티모니계의 것은, 양이온 교환체이다.
한편, 비스무트 계의 것은, 음이온의 Cl-에 대하여 교환능을 갖고 있다.
또, 지르코늄계의 것은 제조 조건에 따라서는 음이온의 교환능을 나타낸다. 알루미늄계, 주석계의 것도 마찬가지이다.
이들 이외의 무기 이온 교환체로서는, 인산 지르코늄으로 대표되는 다가 금속의 산성염, 몰리브도 인산 암모늄으로 대표되는 헤테로폴리산염, 불용성 페로사이안화물 등의 합성물이 알려져 있다.
이들 무기 이온 교환체의 일부는 이미 시판되고 있으며, 예를 들면 도아 고세이 가부시키가이샤의 상품명 "IXE" 시리즈에 있어서의 각종 그레이드가 알려져 있다.
또한, 본 발명에 있어서는, 상기의 합성품 외에, 천연물인 제올라이트나 몬모릴론석과 같은 무기 이온 교환체의 분말도 사용 가능하다.
(유기 이온 교환체)
유기 이온 교환체에는, 양이온 교환체로서 설폰산기를 갖는 가교 폴리스타이렌을 들 수 있고, 그 외에 카복실산기, 포스폰산기나 포스핀산기를 갖는 것도 들 수 있다.
또, 음이온 교환체로서 4급 암모늄기, 4급 포스포늄기나 3급 설포늄기를 갖는 가교 폴리스타이렌을 들 수 있다.
이들 무기 이온 교환체 및 유기 이온 교환체는, 포착하고자 하는 양이온, 음이온의 종류, 그 이온에 대한 교환 용량을 고려하여 적절히 선택하면 된다. 물론, 무기 이온 교환체와 유기 이온 교환체를 혼합하여 사용해도 되는 것은 말할 필요도 없다.
본 발명에 있어서는, 반도체 디바이스를 제작하는 공정에 있어서는 가열하는 프로세스를 포함하기 때문에, 무기 이온 교환체가 바람직하다.
또, 이온 교환체와 상술한 고분자 재료의 혼합비는, 예를 들면 기계적 강도의 관점에서, 이온 교환체를 10질량% 이하로 하는 것이 바람직하고, 이온 교환체를 5질량% 이하로 하는 것이 보다 바람직하며, 이온 교환체를 2.5질량% 이하로 하는 것이 더 바람직하다. 또, 배선 기판과 이방 도전성 접합 부재를 접합했을 때의 마이그레이션를 억제하는 관점에서, 이온 교환체를 0.01질량% 이상으로 하는 것이 바람직하다.
<무기 충전제>
본 발명의 이방 도전성 접합 부재를 구성하는 점착층은, 무기 충전제를 함유하고 있는 것이 바람직하다.
상기 무기 충전제로서는 특별히 제한은 없고, 공지의 것 중에서 적절히 선택할 수 있으며, 예를 들면 카올린, 황산 바륨, 타이타늄산 바륨, 산화 규소분, 미분상 산화 규소, 기상법 실리카, 무정형 실리카, 결정성 실리카, 용융 실리카, 구상 실리카, 탤크, 클레이, 탄산 마그네슘, 탄산 칼슘, 산화 알루미늄, 수산화 알루미늄, 마이카, 질화 알루미늄, 산화 지르코늄, 산화 이트륨, 탄화 규소, 질화 규소 등을 들 수 있다.
본 발명에 있어서는, 도통로 간에 대한 무기 충전제가 들어가는 것을 방지하여, 도통 신뢰성이 보다 향상되는 이유에서, 무기 충전제의 평균 입자경이 각 도통로의 간격보다 큰 것이 바람직하다.
무기 충전제의 평균 입자경은, 30nm~10μm인 것이 바람직하고, 80nm~1μm인 것이 보다 바람직하다.
여기에서, 평균 입자경은, 레이저 회절·산란식 입자경 측정 장치(닛키소(주)제 마이크로트랙 MT3300)로 측정되는, 1차 입자경을 평균 입자경으로 한다.
<경화제>
본 발명의 이방 도전성 접합 부재를 구성하는 점착층은, 경화제를 함유하고 있어도 된다.
경화제를 함유하는 경우, 접속 대상이 되는 반도체 칩 또는 배선 기판과의 접합 불량을 억제하는 관점에서, 상온에서 고체인 경화제를 이용하지 않고, 상온에서 액체인 경화제를 함유하고 있는 것이 보다 바람직하다.
여기에서, "상온에서 고체"란, 25℃에서 고체인 것을 말하며, 예를 들면 융점이 25℃보다 높은 온도인 물질을 말한다.
상기 경화제로서는, 구체적으로는, 예를 들면 다이아미노다이페닐메테인, 다이아미노다이페닐설폰 등의 방향족 아민계 경화제, 트라이에틸렌테트라아민, 멘센다이아민 등의 지방족 아민계 경화제, 아민 어덕트, 케티민 등의 변성 아민계 경화제, 폴리아마이드 수지, 벤질다이메틸아민, 2,4,6-트리스(다이메틸아미노메틸)페놀 등의 3급 또는 2급의 아민계 경화제, 삼불화 붕소-아민 착체, 설포늄염, 아민이미드, 폴리아민염, 4-메틸이미다졸 등의 이미다졸계 경화제, 다이사이안다이아마이드 등의 다이사이안다이아마이드계 경화제, 테트라메틸구아니딘, 싸이오 요소 부가 아민, 메틸헥사하이드로프탈산 무수물 등의 산무수물계 경화제, 7,11-옥타데카다이엔-1,18-다이카보하이드라자이드 등의 하이드라자이드계 경화제, 카복실산 아마이드, 폴리페놀 화합물, 노볼락 수지, 폴리머캅탄, 에폭시 수지와 아민 화합물을 포함하는 경화제인 노바 큐어(상품명, 아사히 가세이 케미컬즈(주)), UV 경화계 경화제 등을 들 수 있고, 이들 경화제로부터, 25℃에서 액체인 것을 적절히 선택하여 이용할 수 있다. 또한, 경화제는 1종 단독으로 이용해도 되고, 2종 이상을 병용해도 된다.
또, 다이사이안다이아마이드계 경화제나 하이드라자이드계 경화제, 삼불화 붕소-아민 착체, 설포늄염, 아민이미드, 폴리아민염과 같이, 경화제를 배합한 점착층을 실온에서 안정적으로 저장할 수 있고, 열이나 광, 압력 등에 의하여 급속히 경화시키는 능력을 갖는 것을 일반적으로 잠재성 경화제라고 부른다. 본 발명에서도 특히 택 타임을 올리기 위하여 단시간의 접합에 이용하는 경우는 잠재성 경화제를 이용하는 것이 바람직하다.
본 발명에 있어서는, 점착층에는, 그 특성을 저해하지 않는 범위 내에서, 넓게 일반적으로 반도체 패키지의 수지 절연막에 첨가되어 있는 분산제, 완충제, 점도 조정제, 중합 개시제, 중합 금지제, 실레인 커플링제, pH 조정제 등의 다양한 첨가제를 함유시켜도 된다.
<형상>
상기 점착층의 형상은 특별히 한정되지 않지만, 접속 대상이 되는 반도체 칩 또는 배선 기판의 표면 형상에 추종하는 관점에서, 상기 점착층의 두께는, 50nm~1500nm인 것이 바람직하고, 250nm~1000nm인 것이 보다 바람직하다.
여기에서, 점착층의 두께는, 절연성 기재의 표면(도 1b에 있어서 부호 2a 또는 2b로 나타나는 표면)으로부터의 수직 방향의 높이를 말하고, 이방 도전성 접합 부재의 단면을 전해 방출형 주사형 전자 현미경에 의하여 관찰하여, 10개소에서 측정한 두께의 평균값을 말한다.
또, 상기 점착층은, 2층 이상으로 구성되어 있어도 되고, 또, 소정의 층과 다른 층의 성분이 달라도 된다.
이와 같은 점착층의 양태로서는, 예를 들면 도 1d에 나타내는 바와 같이, 상술한 산화 방지 재료를 50질량% 초과 함유하는 산화 방지층(43)과, 상술한 고분자 재료를 50질량% 초과 함유하는 폴리머층(44)을 따로 따로 갖는 양태를 적합하게 들 수 있다.
여기에서, "산화 방지 재료를 50질량% 초과 함유한다"란, 산화 방지층을 구성하는 고형분의 전체 질량의 50질량% 초과가 산화 방지 재료인 것을 말하며, 산화 방지 재료를 60~100질량% 함유하고 있는 것이 바람직하고, 80~100질량% 함유하고 있는 것이 보다 바람직하다. 또한, 산화 방지층에는, 고분자 재료를 함유하고 있지 않은 것이 바람직하다.
또, "고분자 재료를 50질량% 초과 함유한다"란, 폴리머층을 구성하는 고형분의 전체 질량의 50질량% 초과가 고분자 재료인 것을 말하며, 고분자 재료를 60~100질량% 함유하고 있는 것이 바람직하고, 70~100질량% 함유하고 있는 것이 보다 바람직하다. 또한, 폴리머층에는, 산화 방지 재료를 함유하고 있지 않은 것이 바람직하다.
상기 절연층으로서, 산화 방지층 및 폴리머층을 갖는 경우, 도통 신뢰성 및 절연 신뢰성이 보다 양호해지는 이유에서, 절연성 기재의 표면에 가까운 측부터 산화 방지층 및 폴리머층이 이 순서로 마련되어 있는 것이 바람직하다.
또, 산화 방지층의 두께는, 0.1nm~50nm인 것이 바람직하다.
또, 산화 방지층과 폴리머층의 합계의 두께, 즉 점착층의 두께는, 상술한 바와 같이, 50nm~1500nm인 것이 바람직하고, 250nm~1000nm인 것이 보다 바람직하다.
상기 산화 방지층의 형성 방법은 특별히 한정되지 않지만, 예를 들면 산화 방지 재료를 용매에 용해시킨 용액에, 도통로가 돌출되어 있는 절연성 기재를 침지시키는 방법을 들 수 있다.
그때, 온도는 용매의 융점보다 낮은 것이 바람직하고, 실온(23℃)보다 높은 것이 바람직하며, 40℃보다 높은 것이 보다 바람직하다.
또, 용매는, 산화 방지 재료가 용해되는 것이면 특별히 한정되지 않고, 예를 들면 물, 알코올, 케톤계, 에터계, 석유계 등을 이용할 수 있다.
본 발명에 있어서는, 이방 도전성 접합 부재의 도통로를 보호하는 이유에서, 상기 점착층의 두께가, 도통로의 돌출 부분의 높이보다 크며, 100μm 이하인 것이 바람직하고, 100nm~10μm인 것이 보다 바람직하다.
또, 본 발명에 있어서는, 이방 도전성 접합 부재와 전극의 접속 저항을 보다 작게 할 수 있는 이유에서, 상술한 도통로의 돌출 부분의 높이와 상기 점착층의 두께의 차가, 1nm~99.95μm인인 것이 바람직하고, 10nm~10μm인 것이 보다 바람직하다.
[이방 도전성 접합 부재의 제조 방법]
본 발명의 이방 도전성 접합 부재의 제조 방법(이하, 형식적으로 "본 발명의 제조 방법"이라고도 함)은 특별히 한정되지 않지만, 예를 들면 상기 절연성 기재에 마련된 관통 구멍에 상기 도전성 재료를 존재시켜 상기 도통로를 형성하는 도통로 형성 공정과, 도통로 형성 공정 후에 상기 절연성 기재의 표면만을 일부 제거하여, 상기 도통로를 돌출시키는 트리밍 공정과, 트리밍 공정 후에 상기 절연성 기재의 표면 및 상기 도통로의 돌출 부분에 점착층을 형성하는 점착층 형성 공정을 갖는 제조 방법 등을 들 수 있다.
〔절연성 기재의 제작〕
상기 절연성 기재는, 예를 들면 관통 구멍을 갖는 유리 기판(Through Glass Via: TGV)을 그대로 이용할 수 있는데, 상기 도통로의 개구 직경이나 돌출 부분의 애스펙트비를 상술한 범위로 하는 관점에서, 밸브 금속에 대하여 양극 산화 처리를 실시하는 방법이 바람직하다.
상기 양극 산화 처리로서는, 예를 들면 상기 절연성 기재가 알루미늄의 양극 산화 피막인 경우는, 알루미늄 기판을 양극 산화하는 양극 산화 처리, 및 상기 양극 산화 처리 후에, 상기 양극 산화에 의하여 발생한 마이크로포어에 의한 구멍을 관통화하는 관통화 처리를 이 순서로 실시함으로써 제작할 수 있다.
본 발명에 있어서는, 상기 절연성 기재의 제작에 이용되는 알루미늄 기판 및 알루미늄 기판에 실시하는 각 처리 공정에 대해서는, 일본 공개특허공보 2008-270158호의 [0041]~[0121] 단락에 기재한 것과 동일한 것을 채용할 수 있다.
〔도통로 형성 공정〕
상기 도통로 형성 공정은, 상기 절연성 기재에 마련된 상기 관통 구멍에 상기 도전성 재료를 존재시키는 공정이다.
여기에서, 상기 관통 구멍에 금속을 존재시키는 방법으로서는, 예를 들면 일본 공개특허공보 2008-270158호의 [0123]~[0126] 단락 및 [도 4]에 기재된 각 방법(전해 도금법 또는 무전해 도금법)과 동일한 방법을 들 수 있다.
또, 전해 도금법 또는 무전해 도금법에 있어서는, 금, 니켈, 구리 등에 의한 전극층을 미리 마련하는 것이 바람직하다. 이 전극층의 형성 방법으로서는, 예를 들면 스퍼터링 등의 기상 처리; 무전해 도금 등의 액층 처리; 이들을 조합한 처리; 등을 들 수 있다.
상기 금속 충전 공정에 의하여, 도통로의 돌출 부분이 형성되기 전의 이방 도전성 접합 부재가 얻어진다.
한편, 상기 도통로 형성 공정은, 일본 공개특허공보 2008-270158호에 기재된 방법 대신에, 예를 들면 알루미늄 기판의 편측의 표면(이하, "편면"이라고도 함)에 양극 산화 처리를 실시하고, 알루미늄 기판의 편면에, 두께 방향에 존재하는 마이크로포어와 마이크로포어의 바닥부에 존재하는 배리어층을 갖는 양극 산화막을 형성하는 양극 산화 처리 공정과, 양극 산화 처리 공정 후에 양극 산화막의 배리어층을 제거하는 배리어층 제거 공정과, 배리어층 제거 공정 후에 전해 도금 처리를 실시하여 마이크로포어의 내부에 금속을 충전하는 금속 충전 공정과, 금속 충전 공정 후에 알루미늄 기판을 제거하여, 금속 충전 미세 구조체를 얻는 기판 제거 공정을 갖는 공정을 갖는 방법이어도 된다.
<양극 산화 처리 공정>
상기 양극 산화 공정은, 상기 알루미늄 기판의 편면에 양극 산화 처리를 실시함으로써, 상기 알루미늄 기판의 편면에, 두께 방향에 존재하는 마이크로포어와 마이크로포어의 바닥부에 존재하는 배리어층을 갖는 양극 산화막을 형성하는 공정이다.
본 발명의 제조 방법에 있어서의 양극 산화 처리는, 종래 공지의 방법을 이용할 수 있는데, 마이크로포어 배열의 규칙성을 높게 하고, 이방 도전성을 담보하는 관점에서, 자기 규칙화법이나 정전압 처리를 이용하는 것이 바람직하다.
여기에서, 양극 산화 처리의 자기 규칙화법이나 정전압 처리에 대해서는, 일본 공개특허공보 2008-270158호의 [0056]~[0108] 단락 및 [도 3]에 기재된 각 처리와 동일한 처리를 실시할 수 있다.
<배리어층 제거 공정>
상기 배리어층 제거 공정은, 상기 양극 산화 처리 공정 후에, 상기 양극 산화막의 배리어층을 제거하는 공정이다. 배리어층을 제거함으로써, 마이크로포어를 통하여 알루미늄 기판의 일부가 노출되게 된다.
배리어층을 제거하는 방법은 특별히 한정되지 않고, 예를 들면 상기 양극 산화 처리 공정의 상기 양극 산화 처리에 있어서의 전위보다 낮은 전위에서 배리어층을 전기 화학적으로 용해하는 방법(이하, "전해 제거 처리"라고도 함); 에칭에 의하여 배리어층을 제거하는 방법(이하, "에칭 제거 처리"라고도 함); 이들을 조합한 방법(특히, 전해 제거 처리를 실시한 후에, 잔존하는 배리어층을 에칭 제거 처리로 제거하는 방법); 등을 들 수 있다.
<전해 제거 처리>
상기 전해 제거 처리는, 상기 양극 산화 처리 공정의 상기 양극 산화 처리에 있어서의 전위(전해 전위)보다 낮은 전위에서 실시하는 전해 처리이면 특별히 한정되지 않는다.
본 발명에 있어서는, 상기 전해 용해 처리는, 예를 들면 상기 양극 산화 처리 공정의 종료 시에 전해 전위를 강하시킴으로써, 상기 양극 산화 처리와 연속해서 실시할 수 있다.
상기 전해 제거 처리는, 전해 전위 이외의 조건에 대해서는, 상술한 종래 공지의 양극 산화 처리와 동일한 전해액 및 처리 조건을 채용할 수 있다.
특히, 상술한 바와 같이 상기 전해 제거 처리와 상기 양극 산화 처리를 연속해서 실시하는 경우는, 동일한 전해액을 이용하여 처리하는 것이 바람직하다.
(전해 전위)
상기 전해 제거 처리에 있어서의 전해 전위는, 상기 양극 산화 처리에 있어서의 전해 전위보다 낮은 전위로, 연속적 또는 단계적(스텝 형상)으로 강하시키는 것이 바람직하다.
여기에서, 전해 전위를 단계적으로 강하시킬 때의 강하 폭(스텝폭)은, 배리어층의 내전압의 관점에서, 10V 이하인 것이 바람직하고, 5V 이하인 것이 보다 바람직하며, 2V 이하인 것이 더 바람직하다.
또, 전해 전위를 연속적 또는 단계적으로 강하시킬 때의 전압 강하 속도는, 생산성 등의 관점에서, 모두 1V/초 이하가 바람직하고, 0.5V/초 이하가 보다 바람직하며, 0.2V/초 이하가 더 바람직하다.
<에칭 제거 처리>
상기 에칭 제거 처리는 특별히 한정되지 않지만, 산 수용액 또는 알칼리 수용액을 이용하여 용해하는 화학적 에칭 처리여도 되고, 드라이 에칭 처리여도 된다.
(화학 에칭 처리)
화학 에칭 처리에 의한 배리어층의 제거는, 예를 들면 상기 양극 산화 처리 공정 후의 구조물을 산 수용액 또는 알칼리 수용액에 침지시켜, 마이크로포어의 내부에 산 수용액 또는 알칼리 수용액을 충전시킨 후에, 양극 산화막의 마이크로포어의 개구부 측의 표면에 pH 완충액에 접촉시키는 방법 등에 의하여, 배리어층만을 선택적으로 용해시킬 수 있다.
여기에서, 산 수용액을 이용하는 경우는, 황산, 인산, 질산, 염산 등의 무기산 또는 이들의 혼합물의 수용액을 이용하는 것이 바람직하다. 또, 산 수용액의 농도는 1~10질량%인 것이 바람직하다. 산 수용액의 온도는, 15~80℃가 바람직하고, 20~60℃가 더 바람직하며, 30~50℃가 보다 바람직하다.
한편, 알칼리 수용액을 이용하는 경우는, 수산화 나트륨, 수산화 칼륨 및 수산화 리튬으로 이루어지는 군으로부터 선택되는 적어도 하나의 알칼리의 수용액을 이용하는 것이 바람직하다. 또, 알칼리 수용액의 농도는 0.1~5질량%인 것이 바람직하다. 알칼리 수용액의 온도는, 10~60℃가 바람직하고, 15~45℃가 더 바람직하며, 20~35℃인 것이 보다 바람직하다. 또한, 알칼리 수용액에는, 아연이나 다른 금속을 함유하고 있어도 된다.
구체적으로는, 예를 들면 50g/L, 40℃의 인산 수용액, 0.5g/L, 30℃의 수산화 나트륨 수용액, 0.5g/L, 30℃의 수산화 칼륨 수용액 등이 적합하게 이용된다.
또한, pH 완충액으로서는, 상술한 산 수용액 또는 알칼리 수용액에 대응한 완충액을 적절히 사용할 수 있다.
또, 산 수용액 또는 알칼리 수용액으로의 침지 시간은, 8~120분인 것이 바람직하고, 10~90분인 것이 보다 바람직하며, 15~60분인 것이 더 바람직하다.
(드라이 에칭 처리)
드라이 에칭 처리는, 예를 들면 Cl2/Ar 혼합 가스 등의 가스종을 이용하는 것이 바람직하다.
<금속 충전 공정>
상기 금속 충전 공정은, 상기 배리어층 제거 공정 후에, 전해 도금 처리를 실시하여 양극 산화막에 있어서의 마이크로포어의 내부에 금속을 충전하는 공정이며, 예를 들면 일본 공개특허공보 2008-270158호의 [0123]~[0126] 단락 및 [도 4]에 기재된 각 방법과 동일한 방법(전해 도금법 또는 무전해 도금법)을 들 수 있다.
또한, 전해 도금법 또는 무전해 도금법에 있어서는, 상술한 배리어층 제거 공정 후에 마이크로포어를 통하여 노출되는 알루미늄 기판을 전극으로서 이용할 수 있다.
<기판 제거 공정>
상기 기판 제거 공정은, 상기 금속 충전 공정 후에 알루미늄 기판을 제거하여, 금속 충전 미세 구조체를 얻는 공정이다.
알루미늄 기판을 제거하는 방법으로서는, 예를 들면 처리액을 이용하여, 상기 금속 충전 공정에 있어서 마이크로포어의 내부에 충전한 금속 및 절연성 기재로서의 양극 산화막을 용해시키지 않고, 알루미늄 기판만을 용해시키는 방법 등을 들 수 있다.
상기 처리액으로서는, 예를 들면 염화 수은, 브로민/메탄올 혼합물, 브로민/에탄올 혼합물, 왕수(王水), 염산/염화 구리 혼합물 등의 수용액 등을 들 수 있고, 그 중에서도, 염산/염화 구리 혼합물인 것이 바람직하다.
또, 상기 처리액의 농도로서는, 0.01~10mol/L이 바람직하고, 0.05~5mol/L이 보다 바람직하다.
또, 처리 온도로서는, -10℃~80℃가 바람직하고, 0℃~60℃가 보다 바람직하다.
〔트리밍 공정〕
상기 트리밍 공정은, 상기 도통로 형성 공정 후의 이방 도전성 접합 부재 표면의 절연성 기재만을 일부 제거하여, 도통로를 돌출시키는 공정이다.
여기에서, 트리밍 처리는, 도통로를 구성하는 금속을 용해시키지 않는 조건이면 특별히 한정되지 않고, 예를 들면 산 수용액을 이용하는 경우는, 황산, 인산, 질산, 염산 등의 무기산 또는 이들의 혼합물의 수용액을 이용하는 것이 바람직하다. 그 중에서도, 크로뮴산을 함유하지 않는 수용액이 안전성이 우수한 점에서 바람직하다. 산 수용액의 농도는 1~10질량%인 것이 바람직하다. 산 수용액의 온도는, 25~60℃인 것이 바람직하다.
한편, 알칼리 수용액을 이용하는 경우는, 수산화 나트륨, 수산화 칼륨 및 수산화 리튬으로 이루어지는 군으로부터 선택되는 적어도 하나의 알칼리의 수용액을 이용하는 것이 바람직하다. 알칼리 수용액의 농도는 0.1~5질량%인 것이 바람직하다. 알칼리 수용액의 온도는, 20~50℃인 것이 바람직하다.
구체적으로는, 예를 들면 50g/L, 40℃의 인산 수용액, 0.5g/L, 30℃의 수산화 나트륨 수용액 또는 0.5g/L, 30℃의 수산화 칼륨 수용액이 적합하게 이용된다.
산 수용액 또는 알칼리 수용액에의 침지 시간은, 8~120분인 것이 바람직하고, 10~90분인 것이 보다 바람직하며, 15~60분인 것이 더 바람직하다. 여기에서, 침지 시간은, 단시간의 침지 처리(트리밍 처리)를 반복한 경우에는, 각 침지 시간의 합계를 말한다. 또한, 각 침지 처리의 사이에는, 세정 처리를 실시해도 된다.
본 발명의 제조 방법에 있어서는, 트리밍 공정에 있어서 도통로의 돌출 부분의 높이를 엄밀하게 제어하는 경우는, 상기 도통로 형성 공정 후에 절연성 기재와 도통로의 단부를 동일 평면 형상이 되도록 가공한 후, 절연성 기재를 선택적으로 제거(트리밍)하는 것이 바람직하다.
여기에서, 동일 평면 형상으로 가공하는 방법으로서는, 예를 들면 물리적 연마(예를 들면, 유리 지립(loose grain) 연마, 백 그라인드, 서페이스 플레이너 등), 전기 화학적 연마, 이들을 조합한 연마 등을 들 수 있다.
또, 본 발명의 제조 방법에 있어서는, 상술한 도통로 형성 공정 또는 트리밍 공정 후에, 금속의 충전에 따라 발생한 도통로 내의 왜곡을 경감시킬 목적으로, 가열 처리를 실시할 수 있다.
가열 처리는, 금속의 산화를 억제하는 관점에서 환원성 분위기에서 실시하는 것이 바람직하고, 구체적으로는, 산소 농도 20Pa 이하에서 행하는 것이 바람직하며, 진공하에서 행하는 것이 보다 바람직하다. 여기에서, 진공이란, 대기보다 기체 밀도 또는 기압이 낮은 공간 상태를 말한다.
또, 가열 처리는, 교정의 목적으로, 재료를 가압하면서 행하는 것이 바람직하다.
〔점착층 형성 공정〕
상기 점착층 형성 공정은, 상기 트리밍 공정 후에 상기 절연성 기재의 표면 및 상기 도통로의 돌출 부분에 점착층을 형성하는 공정이다.
여기에서, 점착층을 형성하는 방법으로서는, 예를 들면 상술한 산화 방지 재료, 고분자 재료, 용매(예를 들면, 메틸에틸케톤 등) 등을 함유하는 수지 조성물을 상기 절연성 기재의 표면 및 상기 도통로의 돌출 부분에 도포하고, 건조시켜, 필요에 따라 소성하는 방법 등을 들 수 있다.
상기 수지 조성물의 도포 방법은 특별히 한정되지 않고, 예를 들면 그라비어 코트법, 리버스 코트법, 다이 코트법, 블레이드 코터, 롤 코터, 에어 나이프 코터, 스크린 코터, 바 코터, 커튼 코터 등, 종래 공지의 코팅 방법을 사용할 수 있다.
또, 도포 후의 건조 방법은 특별히 한정되지 않고, 예를 들면 대기하에 있어서 0~100℃의 온도에서, 수 초~수십 분간, 가열하는 처리나, 감압하에 있어서 0~80℃의 온도에서, 수십 분~수 시간, 가열하는 처리 등을 들 수 있다.
또, 건조 후의 소성 방법은, 사용하는 고분자 재료에 따라 다르기 때문에 특별히 한정되지 않지만, 폴리이미드 수지를 이용하는 경우에는, 예를 들면 160~240℃의 온도에서 2분간~1시간 가열하는 처리 등을 들 수 있고, 에폭시 수지를 이용하는 경우에는, 예를 들면 30~80℃의 온도에서 2~60분간 가열하는 처리 등을 들 수 있다.
본 발명의 제조 방법에 있어서는, 상술한 각 공정은, 각 공정을 매엽으로 행하는 것도 가능하고, 알루미늄의 코일을 원반으로 하여 웨브로 연속 처리할 수도 있다.
또, 연속 처리하는 경우에는 각 공정 간에 적절한 세정 공정, 건조 공정을 마련하는 것이 바람직하다.
[반도체 디바이스]
이하에, 본 발명의 반도체 디바이스 및 그 제조 방법에 대하여 상세하게 설명한다.
본 발명의 반도체 디바이스는, 상술한 본 발명의 이방 도전성 접합 부재와, 이방 도전성 접합 부재가 갖는 도통로와 전극을 통하여 전기적으로 접속되는 배선 기판이 적층된 디바이스이다.
본 발명의 반도체 디바이스는, 후술하는 반도체 디바이스의 제조 방법에도 기재하는 바와 같이, 배선 기판에 있어서의 전극과, 본 발명의 이방 도전성 접합 부재를 본접합한 후에 점착층을 경화시키는 것이 바람직하다.
본 발명의 반도체 디바이스의 제조 방법은, 상술한 본 발명의 이방 도전성 접합 부재와, 복수의 전극을 갖는 배선 기판을 구비하는 반도체 디바이스를 제작하는 반도체 디바이스의 제조 방법이다.
또, 본 발명의 반도체 디바이스의 제조 방법은, 이방 도전성 접합 부재가 갖는 점착층에 의하여 이방 도전성 접합 부재와 배선 기판을 접착하는 가접합 프로세스와, 이방 도전성 접합 부재가 갖는 도통로와 배선 기판이 갖는 전극을 전기적으로 접합하는 본접합 프로세스와, 이방 도전성 접합 부재가 갖는 점착층을 경화시키는 점착층 경화 프로세스를 이 순서로 갖는다.
다음으로, 본 발명의 반도체 디바이스의 제조 방법 및 구조에 대하여, 도 2a~도 2f 및 도 3a~도 3f를 이용하여 설명한다.
도 2a 및 도 2b에 나타내는 바와 같이, 접착제(14)에 의하여 가지지체(13)에 고정된 이방 도전성 접합 부재(부호 2: 절연성 기재, 부호 3: 도통로, 부호 4: 점착층)의 점착층(4)과, 배선 기판(11)에 마련된 전극(12)을 가접합한다.
이방 도전성 접합 부재와 배선 기판을 가접합한 후에, 도 2c에 나타내는 바와 같이, 가지지체(13)를 접착제(14)마다 박리하고, 그 후, 도 2d에 나타내는 바와 같이, 반도체 칩(15)에 마련된 전극(16)과, 이방 도전성 접합 부재의 점착층(4)을 가접합한다.
도 2a~도 2d에 나타내는 가접합 프로세스에 의하여, 반도체 칩, 이방 도전성 접합 부재 및 배선 기판이 가접합된 적층체를 제작한 후에, 도 2e에 나타내는 바와 같이, 화살표 방향으로부터 소정의 압력을 가한 조건으로, 가접합된 반도체 칩, 이방 도전성 접합 부재 및 배선 기판을 본접합한다.
본접합 후에, 도 2f에 나타내는 바와 같이, 이방 도전성 접합 부재의 점착층(4)을 경화시킴으로써, 반도체 디바이스(20)를 제작할 수 있다.
또, 도 3a 및 도 3b에 나타내는 바와 같이, 접착제(14)에 의하여 가지지체(13)에 고정된 이방 도전성 접합 부재(부호 2: 절연성 기재, 부호 3: 도통로, 부호 4: 점착층)의 점착층(4)과, 반도체 칩(15)에 마련된 전극(16)을 가접합한다.
이방 도전성 접합 부재와 반도체 칩을 가접합한 후에, 도 3c에 나타내는 바와 같이, 가접합한 이방 도전성 접합 부재와 반도체 칩의 적층체를 가지지체(13) 상의 접착제(14)로부터 박리하고, 그 후, 도 3d에 나타내는 바와 같이, 배선 기판(11)에 마련된 전극(12)과, 이방 도전성 접합 부재의 점착층(4)을 가접합한다.
도 3a~도 3d에 나타내는 가접합 프로세스에 의하여, 반도체 칩, 이방 도전성 접합 부재 및 배선 기판이 가접합된 적층체를 제작한 후에, 도 3e에 나타내는 바와 같이, 화살표 방향으로부터 소정의 압력을 가한 조건으로, 가접합된 반도체 칩, 이방 도전성 접합 부재 및 배선 기판을 본접합한다.
본접합 후에, 도 3f에 나타내는 바와 같이, 이방 도전성 접합 부재의 점착층(4)을 경화시킴으로써, 반도체 디바이스(30)를 제작할 수 있다.
〔가접합 프로세스〕
본 발명에 있어서는, 가접합 프로세스를 CoW(Chip On Wafer) 프로세스로 행하는 것이 바람직하다. 반도체 웨이퍼와 반도체 칩 웨이퍼를 검사하여 양품 칩과 불량 칩을 미리 알 수 있도록(KGD: Known Good Die) 하여, 반도체 칩 웨이퍼의 양품 칩만을, 반도체 웨이퍼 내의 양품 부분에 접합함으로써, 손실을 저감시킬 수 있다. 또한, 가접합할 때에, 가접합 강도가 약하면, 본접합할 때까지의 공정(반송 공정 등)에서 위치 어긋남이 발생하기 때문에, 가접합 강도는 중요해진다.
또, 본 발명에 있어서는, 가접합 프로세스에 있어서의 온도 조건은 특별히 한정되지 않지만, 0~300℃인 것이 바람직하고, 10~200℃인 것이 보다 바람직하며, 상온(23℃)~100℃인 것이 특히 바람직하다.
마찬가지로, 가접합 프로세스에 있어서의 가압 조건은 특별히 한정되지 않지만, 10MPa 이하인 것이 바람직하고, 5MPa 이하인 것이 보다 바람직하며, 1MPa 이하인 것이 특히 바람직하다.
〔본접합 프로세스〕
본 발명에 있어서는, 본접합 프로세스에 있어서의 온도 조건은 특별히 한정되지 않지만, 가접합 프로세스의 온도보다 높은 온도인 것이 바람직하고, 구체적으로는, 150~350℃인 것이 보다 바람직하며, 200℃~300℃인 것이 특히 바람직하다.
또, 본접합 프로세스에 있어서의 가압 조건은 특별히 한정되지 않지만, 30MPa 이하인 것이 바람직하고, 0.1~20MPa인 것이 보다 바람직하다.
또, 본접합 프로세스의 시간은 특별히 한정되지 않지만, 1초~60분인 것이 바람직하고, 5초~10분인 것이 보다 바람직하다.
상술한 조건으로 본접합 프로세스를 행함으로써, 이방 도전성 접합 부재의 도통로의 돌출부를 덮는 점착층이, 배선 기판이나 반도체 칩의 전극 사이에 유동하여, 접합부에 잔존하기 어려워진다.
또한, 본접합 프로세스는, 칩마다 행해도 되지만, 택 타임을 저감시킬 수 있는 관점에서, 웨이퍼 일괄로 행하는 것이 바람직하다.
〔점착층 경화 프로세스〕
본 발명에 있어서는, 점착층 경화 프로세스에 있어서의 온도 조건은 특별히 한정되지 않지만, 본접합 프로세스의 온도 이상의 온도인 것이 바람직하고, 구체적으로는, 180~400℃인 것이 보다 바람직하며, 200℃~300℃인 것이 특히 바람직하다.
또, 점착층 경화 프로세스의 시간은 특별히 한정되지 않지만, 점착층의 경화를 충분히 진행시키는 관점에서, 120분 이상인 것이 바람직하다.
또한, 점착층 경화 프로세스는, 상술한 본접합 프로세스가 겸하는 양태여도 되고, 본접합 프로세스 후에 그대로 행해도 된다. 또, 점착층 경화 프로세스는, 본접합 프로세스와 마찬가지로, 칩마다 행해도 되지만, 택 타임을 저감시킬 수 있는 관점에서, 웨이퍼 일괄로 행하는 것이 바람직하다.
〔임의의 프로세스〕
본 발명의 반도체 디바이스의 제조 방법은, 전극의 산화를 방지하여, 도통 신뢰성을 보다 향상시키는 이유에서, 가접합 프로세스 전에, 배선 기판이 갖는 복수의 전극 간을 절연성 수지로 충전하는 수지 충전 프로세스를 갖고 있는 것이 바람직하다.
동일한 이유에서, 본 발명의 반도체 디바이스의 제조 방법은, 점착층 경화 프로세스 후에, 이방 도전성 접합 부재와 배선 기판의 사이에 언더필 재료를 충전하는 언더필 재료 충전 프로세스를 갖고 있는 것이 바람직하다.
다음으로, 상술한 가접합 프로세스, 본접합 프로세스 및 점착층 경화 프로세스 등에 대하여, 도 4a~도 4f, 도 5a~도 5d 및 도 5a~도 6c를 이용하여, 종래예와 비교하여 설명한다.
도 4a 및 도 4b에 나타내는 바와 같이, 이방 도전성 접합 부재(부호 2: 절연성 기재, 부호 3: 도통로, 부호 4: 점착층)의 점착층(4)과, 배선 기판(11)에 마련된 전극(12)을 가접합한다.
이방 도전성 접합 부재와 배선 기판을 가접합한 후에, 도 4c에 나타내는 바와 같이, 다른 배선 기판(11)에 마련된 전극(12)과, 이방 도전성 접합 부재의 점착층(4)을 가접합한다.
도 4a~도 4c에 나타내는 가접합 프로세스에 의하여, 배선 기판, 이방 도전성 접합 부재 및 배선 기판이 가접합된 적층체를 제작한 후에, 도 4d에 나타내는 바와 같이, 화살표 방향으로부터 소정의 압력을 가한 조건으로, 가접합된 배선 기판, 이방 도전성 접합 부재 및 배선 기판을 본접합한다.
본접합 후에, 도 4e에 나타내는 바와 같이, 이방 도전성 접합 부재의 점착층(4)을 경화시킴으로써, 경화된 점착층(4a)을 갖는 다층 배선 기판(40)을 제작할 수 있다.
또, 도 4f에 나타내는 바와 같이, 언더필(10)을 이용하여 본 발명의 이방 도전성 접합 부재의 접합 프로세스를 설명하기 위한 모식적인 단면도 중, 점착층을 경화한 후에, 언더필(10)이 충전된 다층 배선 기판(40)을 제작할 수 있다.
한편, 도 5a~도 5d에 나타내는 비교 접합 프로세스에서는, 도 4a~도 4c와 동일한 방법으로 가접합된 배선 기판, 이방 도전성 접합 부재 및 배선 기판의 적층체에 대하여, 도 5d에 나타내는 바와 같이, 본접합 전에 점착층이 경화되고 있다.
이와 같은 비교 접합 프로세스에서는, 도 5d에 나타내는 바와 같이, 배선 기판의 전극(12)과 이방 도전성 접합 부재의 도통로(3)가 접합되지 않아, 도통되지 않는다.
또, 도 6a~도 6c에 나타내는 양태에서는, 도통로(3)의 절연성 기재(2)로부터 돌출된 부분이 점착층(5)으로부터도 돌출되어 있는 이방 도전성 접합 부재를 이용한 양태이다.
이와 같은 이방 도전성 접합 부재를 이용한 경우는, 본 발명과 동일한 가접합 프로세스, 본접합 프로세스 및 점착층 경화 프로세스를 거친 경우이더라도, 도 6c의 확대도에 나타내는 바와 같이, 접합부와 접합부의 주위의 도통로(3)의 돌출 부분의 사이(부호: 3c)에 있어서, 금속의 마이그레이션이 일어나기 쉬워져, 도통 신뢰성이 뒤떨어지는 결과가 된다. 또한, 부호 5a는, 점착층(5)을 경화시킨 층을 나타낸다.
[반도체 패키지]
본 발명의 반도체 패키지는, 본 발명의 반도체 디바이스를 이용한 반도체 패키지이며, 예를 들면 1매의 배선 기판 상에, 본 발명의 이방 도전성 접합 부재와, 복수의 반도체 칩이 적층된 것이나, 도 4e 또는 도 4f에 나타내는 다층 배선 기판(40)과, 본 발명의 이방 도전성 접합 부재와 반도체 칩이 적층된 것 등을 들 수 있다.
또, 본 발명의 이방 도전성 접합 부재로 접합하는 반도체 칩으로서는, 메모리, 이미지 센서, 로직, 파워 반도체 등을 들 수 있다.
또, 반도체 패키지로서는, MEMS(Micro Electro Mechanical Systems), FPGA(field-programmable gate array), 통신 모듈 등을 들 수 있고, 이들을 조합한 IoT(Internet of Things)를 실현하는 패키지에도 적용 가능하다.
실시예
이하에 실시예를 나타내며 본 발명을 구체적으로 설명한다. 단, 본 발명은 이들에 한정되지 않는다.
〔실시예 1-1 및 1-2〕
시판 중인 감광성 유리 기판(상품명: HOYA 가부시키가이샤제 PEG3: 평방 5인치이며, 판두께는 0.65mm)에, 포토마스크를 밀착시켜 자외선을 조사했다. 또한, 조사 조건은, 파장이 320nm, 노광량은, 550mJ/cm2였다. 또, 마스크 패턴에는, 직경이 1μm인 원형 패턴이, 300μm 피치로 종횡 방향으로 합계 90000개, 배열된 것을 이용했다.
자외선을 조사한 후, 가열로 내에서, 550℃에서 1시간, 열처리를 실시했다.
그 후, #1000의 Al2O3으로 이루어지는 지립을 이용하여, 양면 평면 연삭반에 의하여, 감광성 유리 기판의 표면 및 이면을 연삭하고, 또한 산화 세륨 지립을 이용하여 양면 연마기를 이용하여, 마무리 연마를 행했다. 마무리 연마 후의 감광성 유리 기판의 판두께는 0.3mm이며, 표면 및 이면을 합한 가공 여유는 0.35mm였다.
이어서, 후술하는 감광성의 폴리이미드 수지 또는 에폭시 수지 조성물을 막두께가 2μm가 되도록 도포하고, 상기와 동일한 마스크 패턴을 이용하여 원형 패턴의 위치가 상기와 중첩되도록 노광 현상했다.
그 후, 7vol%의 불화 수소산 수용액에 황산을 첨가한 혼산(황산 농도: 20wt%) 에칭액으로 감광성 유리 노광 부분을 용해 제거했다.
이어서, 유리 기판의 한쪽의 표면에 구리 전극을 밀착시켜, 이 구리 전극을 음극으로 하고, 백금을 정극으로 하여 전해 도금을 행했다.
황산 구리/황산/염산=200/50/15(g/L)의 혼합 용액을 25℃로 유지한 상태에서 전해액으로서 사용하고, 정전압 펄스 전해를 실시함으로써, 관통 구멍에 구리가 충전된 구조체(이방 도전성 접합 부재 전구체)를 제조했다.
여기에서, 정전압 펄스 전해는, 가부시키가이샤 야마모토 멧키 시켄키사제의 도금 장치를 이용하고, 호쿠토 덴코 가부시키가이샤제의 전원(HZ-3000)을 이용하여, 도금액 중에서 사이클릭 볼탐메트리를 행하여 석출 전위를 확인한 후, 유리에 밀착시킨 구리 전극의 전위를 -2V로 설정하여 행했다. 또, 정전압 펄스 전해의 펄스 파형은 직사각형파였다. 구체적으로는, 전해의 총 처리 시간이 300초가 되도록, 1회의 전해 시간이 60초인 전해 처리를, 각 전해 처리의 사이에 40초의 휴지(休止) 시간을 두고 5회 실시했다.
구리를 충전한 후의 표면을 전계 방출형 주사 전자 현미경(Field Emission Scanning Electron Microscope: FE-SEM)으로 관찰하면, 비노광 부분의 수지층의 표면으로부터 일부 넘치는 형태로 되어 있었다.
(폴리이미드 수지)
폴리이미드 수지로서, 감광성 폴리이미드 수지(알칼리 현상 포지티브형 감광성 폴리이미드: PIMEL AM-200시리즈, 아사히 가세이 이머티리얼즈제)를 이용했다.
(에폭시 수지 조성물)
저에폭시 당량 에폭시 수지로서 에폭시 당량 250g/당량의 비스페놀 A형 에폭시 수지 10부와, 고에폭시 당량 에폭시 수지로서 에폭시 당량 8690g/당량의 비스페놀 F형 페녹시 수지 90부와, 광산발생제로서 4,4-비스[다이(β-하이드록시에톡시)페닐설핀일]페닐설파이드-비스(헥사플루오로안티모네이트) 9부를 다이옥세인에 용해시켜, 고형분 농도 50%의 감광성 에폭시 수지 접착제 조성물을 조제했다.
그 후, 수지층을 80℃로 가열하고, 표면을 상기와 같은 방법으로 연마한 후, 이하에 나타내는 방법으로 점착층을 형성하여, 점착층의 종류를 변경한 이방 도전성 접합 부재를 제작했다.
<폴리이미드 수지 A>
하기의 조성의 도포액을 조제 후, 구멍 직경 0.2μm의 폴리프로필렌제 필터로 여과했다.
이 도포액에 대하여, 산화 방지 재료 A〔벤조트라이아졸, 배합량(점착층의 고형분에 대한 양): 0.01질량%〕와, 마이그레이션 방지 재료 A(도아 고세이 가부시키가이샤, 상품명 "IXE-100" 메디안 직경 1μm, 양이온 교환, 내열 온도 550℃)를 배합하여, 수지 형성 용액을 조제했다.
이어서, 여과 후의 도포액을 도통로가 돌출되어 있는 절연성 기재의 표면에 도포하고, 건조시켜 성막하여, 점착층을 형성했다. 또한, 점착층의 두께는, 하기 표 1에 나타내는 값이 되도록 하기 처방의 도포액에 또한 용매(MEK)를 추가 첨가함으로써 조정했다.
─────────────────────────
(도포액의 조성)
─────────────────────────
·하기 식으로 나타나는 폴리이미드 10.00질량%
·메틸에틸케톤(MEK) 90.00질량%
─────────────────────────
[화학식 1]
Figure pct00001
<에폭시 수지 C>
이하에 나타내는 성분을 이하에 나타내는 비율로 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6~60.6중량%가 되는 수지층 도포액을 조제했다.
이 도포액을, 도통로가 돌출되어 있는 절연성 기재의 표면에 도포하고, 건조시켜 성막하여, 점착층을 형성했다.
또한, 점착층의 두께는, 하기 표 1에 나타내는 값이 되도록 하기 처방의 도포액에 더 용매(MEK)를 추가 첨가함으로써 조정했다.
또, 도포 후의 건조는, 점착층의 표면 고화를 회피하기 위하여, 감압도 -400mmH2O의 감압하에서 온도를 50℃로 설정하여 행했다.
<도포액 조성>
·엘라스토머: 아크릴산 뷰틸-아크릴로나이트릴을 주성분으로 하는 아크릴산 에스터계 폴리머(상품명: SG-28GM, 나가세 켐텍스 가부시키가이샤제) 5질량부
·에폭시 수지 1: jER(등록 상표) 828(미쓰비시 가가쿠 가부시키가이샤제) 33질량부
·에폭시 수지 2: jER(등록 상표) 1004(미쓰비시 가가쿠 가부시키가이샤제) 11질량부
·페놀 수지: 밀렉스 XLC-4L(미쓰이 가가쿠 가부시키가이샤제) 44질량부
·유기산: o-아니스산(오쏘아니스산, 도쿄 가세이 고교 가부시키가이샤제) 0.5질량부
·산화 방지 재료 A: 벤조트라이아졸: 0.01질량%(점착층의 고형분에 대한 양)
·마이그레이션 방지 재료 A: 상품명 "IXE-100"(메디안 직경 1μm, 양이온 교환, 내열 온도 550℃, 도아 고세이 가부시키가이샤) 2.5질량%
·경화제(액체): 1-사이아노에틸-2-에틸-4-메틸이미다졸(2E4MZ-CN, 시코쿠 가세이 고교 가부시키가이샤제) 0.5질량%
제작한 이방 도전성 접합 부재를 전계 방출형 주사 전자 현미경(FE-SEM)으로 관찰했다.
그 결과, 하기 표 1에도 나타내는 바와 같이, 도통로의 돌출 부분의 높이가 950nm이고, 도통로의 돌출 부분의 직경이 1000nm이며, 애스펙트비(돌출 부분의 높이/돌출 부분의 직경)가 0.95이고, 도통로의 간격은 800nm이며, 점착층의 두께가 1000nm인 것을 확인했다.
〔실시예 2, 실시예 3-1~3-12, 실시예 4-1 및 4-2〕
(1) 알루미늄 기판의 제작
Si: 0.06질량%, Fe: 0.30질량%, Cu: 0.005질량%, Mn: 0.001질량%, Mg: 0.001질량%, Zn: 0.001질량%, Ti: 0.03질량%를 함유하고, 잔부는 Al과 불가피 불순물의 알루미늄 합금을 이용하여 용탕을 조제하여, 용탕 처리 및 여과를 행한 후, 두께 500mm, 폭 1200mm의 주괴(鑄塊)를 DC 주조법으로 제작했다.
이어서, 표면을 평균 10mm의 두께로 면삭기에 의하여 연삭한 후, 550℃에서, 약 5시간 균열 유지하고, 온도 400℃로 낮춘바, 열간 압연기를 이용하여 두께 2.7mm의 압연판으로 했다.
또한, 연속 소둔기를 이용하여 열처리를 500℃에서 행한 후, 냉간 압연으로, 두께 1.0mm로 마무리하여, JIS 1050재의 알루미늄 기판을 얻었다.
이 알루미늄 기판을 폭 1030mm로 한 후, 이하에 나타내는 각 처리를 실시했다.
(2) 전해 연마 처리
상기 알루미늄 기판에 대하여, 이하 조성의 전해 연마액을 이용하여, 전압 25V, 액온도 65℃, 액유속 3.0m/min의 조건으로 전해 연마 처리를 실시했다.
음극은 카본 전극으로 하고, 전원은, GP0110-30R(가부시키가이샤 다카사고 세이사쿠쇼사제)을 이용했다. 또, 전해액의 유속은 와류식 플로 모니터 FLM22-10PCW(애즈원 가부시키가이샤제)를 이용하여 계측했다.
(전해 연마액 조성)
·85질량% 인산(와코 준야쿠 고교 가부시키가이샤제 시약) 660mL
·순수 160mL
·황산 150mL
·에틸렌글라이콜 30mL
(3) 양극 산화 처리 공정
이어서, 전해 연마 처리 후의 알루미늄 기판에, 일본 공개특허공보 2007-204802호에 기재된 순서에 따라 자기 규칙화법에 의한 양극 산화 처리를 실시했다.
전해 연마 처리 후의 알루미늄 기판에, 0.50mol/L 옥살산의 전해액으로, 전압 40V, 액온도 16℃, 액유속 3.0m/min의 조건으로, 5시간의 예비 양극 산화 처리를 실시했다.
그 후, 예비 양극 산화 처리 후의 알루미늄 기판을, 0.2mol/L 무수 크로뮴산, 0.6mol/L 인산의 혼합 수용액(액체의 온도: 50℃)에 12시간 침지시키는 탈막 처리를 실시했다.
그 후, 0.50mol/L 옥살산의 전해액으로, 전압 40V, 액온도 16℃, 액유속 3.0m/min의 조건으로, 10시간의 재양극 산화 처리를 실시하여, 막두께 80μm의 양극 산화막을 얻었다.
또한, 예비 양극 산화 처리 및 재양극 산화 처리는, 모두 음극은 스테인리스 전극으로 하고, 전원은 GP0110-30R(가부시키가이샤 다카사고 세이사쿠쇼제)을 이용했다. 또, 냉각 장치에는 NeoCool BD36(야마토 가가쿠 가부시키가이샤제), 교반 가온 장치에는 페어 스터러 PS-100(EYELA 도쿄 리카키카이 가부시키가이샤제)을 이용했다. 또한, 전해액의 유속은 와류식 플로 모니터 FLM22-10PCW(애즈원 가부시키가이샤제)를 이용하여 계측했다.
(4) 배리어층 제거 공정
이어서, 상기 양극 산화 처리와 동일한 처리액 및 처리 조건으로, 전압을 40V에서 0V까지 연속적으로 전압 강하 속도 0.2V/sec로 강하시키면서 전해 처리(전해 제거 처리)를 실시했다.
그 후, 5질량% 인산에 30℃, 30분간 침지시키는 에칭 처리(에칭 제거 처리)를 실시하고, 양극 산화막의 마이크로포어의 바닥부에 있는 배리어층을 제거하여, 마이크로포어를 통하여 알루미늄을 노출시켰다.
여기에서, 배리어층 제거 공정 후의 양극 산화막에 존재하는 마이크로포어의 평균 개구 직경은 60nm였다. 또한, 평균 개구 직경은, FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 50개소 측정한 평균값으로서 산출했다.
또, 배리어층 제거 공정 후의 양극 산화막의 평균 두께는 80μm였다. 또한, 평균 두께는, 양극 산화막을 두께 방향에 대하여 수렴 이온빔(Focused Ion Beam: FIB)으로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 10개소 측정한 평균값으로서 산출했다.
또, 양극 산화막에 존재하는 마이크로포어의 밀도는, 약 1억개/mm2였다. 또한, 마이크로포어의 밀도는, 일본 공개특허공보 2008-270158호의 [0168] 및 [0169] 단락에 기재된 방법으로 측정하여, 산출했다.
또, 양극 산화막에 존재하는 마이크로포어의 규칙화도는, 92%였다. 또한, 규칙화도는, FE-SEM에 의하여 표면 사진(배율 20000배)을 촬영하고, 일본 공개특허공보 2008-270158호의 [0024]~[0027] 단락에 기재된 방법으로 측정하여, 산출했다.
(5) 금속 충전 공정(전해 도금 처리)
이어서, 알루미늄 기판을 음극으로 하고, 백금을 정극으로 하여 전해 도금 처리를 실시했다.
구체적으로는, 이하에 나타내는 조성의 구리 도금액을 사용하여, 정전류 전해를 실시함으로써, 마이크로포어의 내부에 구리가 충전된 금속 충전 미세 구조체를 제작했다.
여기에서, 정전류 전해는, 가부시키가이샤 야마모토 멧키 시켄키사제의 도금 장치를 이용하고, 호쿠토 덴코 가부시키가이샤제의 전원(HZ-3000)을 이용하여, 도금액 중에서 사이클릭 볼탐메트리를 행하여 석출 전위를 확인한 후에, 이하에 나타내는 조건으로 처리를 실시했다.
(구리 도금액 조성 및 조건)
·황산 구리 100g/L
·황산 50g/L
·염산 15g/L
·온도 25℃
·전류 밀도 10A/dm2
마이크로포어에 금속을 충전한 후의 양극 산화막의 표면을 FE-SEM으로 관찰하고, 1000개의 마이크로포어에 있어서의 금속에 의한 봉공(封孔)의 유무를 관찰하여 봉공률(봉공 마이크로포어의 개수/1000개)을 산출한바, 96%였다.
또, 마이크로포어에 금속을 충전한 후의 양극 산화막을 두께 방향에 대하여 FIB로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 마이크로포어의 내부를 확인한바, 봉공된 마이크로포어에 있어서는, 그 내부가 금속으로 완전하게 충전되어 있는 것을 알 수 있다.
(6) 기판 제거 공정
이어서, 20질량% 염화 수은 수용액(염화 제2 수은)에 20℃, 3시간 침지시킴으로써 알루미늄 기판을 용해하여 제거함으로써, 금속 충전 미세 구조체를 제작했다.
(7) 트리밍 공정
이어서, 금속 충전 미세 구조체를 수산화 나트륨 수용액(농도: 5질량%, 액온도: 20℃)에 침지시키고, 하기 표 1에 나타내는 돌출 부분의 높이가 되도록 침지 시간을 변경하여 알루미늄의 양극 산화막(하기 표 1 중, "AAO"라고 나타냄)의 표면을 선택적으로 용해하여, 도통로인 구리의 원기둥을 돌출시킨 구조체를 제작했다.
이어서, 수세하고, 건조시킨 후에, 제작한 구조체를 전계 방출형 주사 전자 현미경(FE-SEM)으로 관찰하여, 도통로의 돌출 부분의 높이, 도통로의 돌출 부분의 직경, 애스펙트비(돌출 부분의 높이/돌출 부분의 직경), 도통로의 간격을 측정했다. 이들 결과를 하기 표 1에 나타낸다.
(8) 점착층 형성 공정
트리밍 공정 후의 구조체에, 이하에 나타내는 방법으로 점착층을 형성하고, 점착층의 종류를 변경한 이방 도전성 접합 부재를 제작했다.
<폴리이미드 수지 A>
폴리이미드 수지 A에 대해서는, 실시예 1-1 및 1-2(이하, "실시예 1"이라고도 약기함)와 동일한 방법에 의하여, 점착층을 형성했다.
<에폭시 수지 C>
이하에 나타내는 성분을 이하에 나타내는 비율로 메틸에틸케톤에 용해하여, 고형분 농도가 23.6~60.6중량%가 되는 수지층 도포액을 조제했다.
이 도포액을, 도통로가 돌출되어 있는 절연성 기재의 표면에 도포하고, 건조시켜 성막하여, 점착층을 형성했다.
또한, 점착층의 두께는, 하기 표 1에 나타내는 값이 되도록 하기 처방의 도포액에 또한 용매(MEK)를 추가 첨가함으로써 조정했다.
또, 도포 후의 건조는, 점착층의 표면 고화를 회피하기 위하여, 감압도 -400mmH2O의 감압하에서 온도를 50℃로 설정하여 행했다.
<도포액 조성>
·엘라스토머: 아크릴산 뷰틸-아크릴로나이트릴을 주성분으로 하는 아크릴산 에스터계 폴리머(상품명: SG-28GM, 나가세 켐텍스 가부시키가이샤제) 5질량부
·에폭시 수지 1: jER(등록 상표) 828(미쓰비시 가가쿠 가부시키가이샤제) 33질량부
·에폭시 수지 2: jER(등록 상표) 1004(미쓰비시 가가쿠 가부시키가이샤제) 11질량부
·페놀 수지: 밀렉스 XLC-4L(미쓰이 가가쿠 가부시키가이샤제) 44질량부
·유기산: o-아니스산(오쏘아니스산, 도쿄 가세이 고교 가부시키가이샤제) 0.5질량부
·산화 방지 재료: 하기 참조
·마이그레이션 방지 재료: 하기 참조
·무기 충전제: 하기 참조
·경화제: 하기 참조
(산화 방지 재료)
산화 방지 재료는, 하기 표 1에도 나타내는 이하의 산화 방지 재료를 0.01질량%(점착층의 고형분에 대한 양) 배합했다.
·산화 방지 재료 A: 벤조트라이아졸
·산화 방지 재료 B: 톨릴트라이아졸
·산화 방지 재료 C: 2-머캅토벤조싸이아졸
·산화 방지 재료 D: 페놀계 산화 방지제 Irganox1010
·산화 방지 재료 E: 황계 산화 방지제 Sumilizer TP-D
(마이그레이션 방지 재료)
마이그레이션 방지 재료는, 하기 표 1에도 나타내는 이하의 마이그레이션 방지 재료를 2.5질량% 배합했다. 또한, 하기 표 1 중, "-"라고 표기되어 있는 예는, 마이그레이션 방지 재료를 배합하지 않았던 예를 나타낸다.
·마이그레이션 방지 재료 A: 도아 고세이 가부시키가이샤, 상품명 "IXE-100" 메디안 직경 1μm, 양이온 교환, 내열 온도 550℃
·마이그레이션 방지 재료 B: 도아 고세이 가부시키가이샤, 상품명 "IXE-600" 메디안 직경 1μm, 양이온 교환, 내열 온도 400℃
(무기 충전제)
무기 충전제는, 하기 표 1에도 나타내는 이하의 무기 충전제 A를 55질량% 배합했다. 또한, 하기 표 1 중, "-"라고 표기되어 있는 예는, 무기 충전제를 배합하지 않았던 예를 나타낸다.
·무기 충전제 A: 질화 알루미늄 나노 입자, 평균 입자경 100nm, 씨그마 알드리치사제
(경화제)
경화제는, 하기 표 1에도 나타내는 이하의 경화제를 0.5질량% 배합했다. 또한, 하기 표 1 중, "-"라고 표기되어 있는 예는, 경화제를 배합하지 않았던 예를 나타낸다.
·액체: 1-사이아노에틸-2-에틸-4-메틸이미다졸(2E4MZ-CN, 시코쿠 가세이 고교 가부시키가이샤제)
·고체: 이미다졸 촉매(2PHZ-PW, 시코쿠 가세이 고교 가부시키가이샤제)
〔실시예 5〕
점착층의 두께를 하기 표 1에 나타내는 값이 되도록 조정한 것 이외에는, 실시예 3-1~3-12(이하, "실시예 3"이라고도 약기함)와 동일한 방법에 의하여, 이방 도전성 접합 부재를 제작했다.
〔실시예 6〕
이하의 방법으로, 산화 방지층 및 폴리머층을 갖는 점착층을 형성한 것 이외에는, 실시예 3과 동일한 방법에 의하여, 이방 도전성 접합 부재를 제작했다. 또한, 하기 표 1 중, 실시예 6의 두께 등의 항목에서, "5/545" 등이라고 기재하는 표기는, 산화 방지층 및 폴리머층의 각 항목에 해당하는 값을 기재하는 표기이다.
<산화 방지층의 형성>
수용매 중에 산화 방지 재료인 벤조트라이아졸을 1질량% 용해시킨 용액을 조제했다.
이 용액을 50℃로 가온한 후에, 도통로가 돌출되어 있는 절연성 기재를 10분간 침지시키고, 건조시킴으로써, 도 1d에 나타내는 바와 같이, 두께 5nm의 산화 방지층(43)을 형성했다.
<폴리머층의 형성>
산화 방지 재료를 함유하지 않았던 것 이외에는, 에폭시 수지 C를 이용한 점착층과 동일한 방법으로, 도 1d에 나타내는 바와 같이, 두께 545nm의 폴리머층(44)을 형성했다.
〔실시예 7〕
이하의 방법으로, 점착층을 형성한 것 이외에는, 실시예 3과 동일한 방법에 의하여, 이방 도전성 접합 부재를 제작했다. 또한, 하기 표 1 중, 실시예 7의 두께 등의 항목에서, "15/535" 등이라고 기재하는 표기는, 제1 점착층 및 제2 점착층의 각 항목에 해당하는 값을 기재하는 표기이다.
<제1 점착층의 형성>
에폭시 수지 C를 함유하는 수지층 도포액의 산화 방지 재료 A(벤조트라이아졸)의 배합량(점착층의 고형분에 대한 양)을 1질량%로 변경한 도포액을 조제했다.
이 도포액을 이용하여, 도 1c에 나타내는 바와 같이, 두께가 15nm가 되도록 제1 점착층(41)을 형성했다.
<제2 점착층의 형성>
에폭시 수지 C를 함유하는 수지층 도포액의 산화 방지 재료 A(벤조트라이아졸)를 배합하지 않는 도포액을 조제했다.
이 도포액을 이용하여, 도 1c에 나타내는 바와 같이, 제1 점착층(41)의 표면에, 산화 방지 재료를 함유하지 않는 제2 점착층(42)(두께: 535nm)을 형성하여, 점착층의 전체의 막두께가 550nm가 되도록 했다.
〔비교예 1〕
점착층의 두께를 하기 표 1에 나타내는 값이 되도록 조정하여, 산화 방지 재료 및 마이그레이션 방지 재료를 배합하지 않고, 수지, 무기 충전제 및 경화제를 하기 표 1에 나타내는 이하의 것으로 변경한 것 이외에는, 실시예 3과 동일한 방법에 의하여, 이방 도전성 접합 부재를 제작했다.
·폴리이미드 수지 B: 하기 참조
·무기 충전제 B: 산화 알루미늄, 평균 입자경 13nm, 씨그마 알드리치사제
·고체: 이미다졸 촉매(2PHZ-PW, 시코쿠 가세이 고교 가부시키가이샤제)
<폴리이미드 수지 B>
감마 뷰티로락톤을 용매로 한 폴리아마이드산에스터 용액(다이메틸설폭사이드, 트라이알콕시아마이드카복시실레인, 옥심 유도체를 포함함)의 시판품으로서, LTC9320(후지필름 일렉트로닉스 머티리얼즈 가부시키가이샤제)을 이용했다.
조제한 수지 형성 용액을 도통로가 돌출되어 있는 절연성 기재의 표면(도통로의 돌출 부분도 포함함)에 도포하고, 건조시켜 성막하여, 점착층을 형성했다. 또한, 점착층의 두께는, 하기 표 1에 나타내는 값이 되도록 용매(MEK)를 추가 첨가함으로써 조정했다.
〔비교예 2〕
트리밍 공정 후에 행하는 점착층 형성 공정 대신에, 특허문헌 1(일본 공개특허공보 2010-067589호)의 [0109] 단락에 기재된 방법으로, 라디칼 중합성 모노머를 경화시킨 폴리머층을 두께 100μm로 형성하고, 도통로의 돌출부의 단부를 점착층으로 피복한 것 이외에는, 실시예 3과 동일한 방법에 의하여, 이방 도전성 접합 부재를 제작했다.
〔비교예 3〕
점착층을 이용하지 않았던 것 이외에는, 실시예 3과 동일한 방법에 의하여, 이방 도전성 접합 부재를 제작했다.
〔평가〕
<TEG 칩>
Cu 패드를 갖는 TEG 칩과 인터포저 세트를 준비했다. 이들 내부에는, 도통 저항을 측정하는 데이지 체인 패턴과 절연 저항을 측정하는 빗살 패턴을 포함한다. 이들의, 절연층은 SiN이며, 절연층과 Cu 패드면의 단차는 15μm였다. TEG 칩은, 칩 사이즈가 평방 8mm이며, 칩 면적에 대한 전극 면적(구리 포스트)의 비율이 10% 또는 20%가 되는 2종류의 칩을 준비했다. 인터포저는 주위에 취출 배선을 포함하기 때문에 칩 사이즈는 평방 10mm의 것을 준비했다.
이어서, TEG 칩, 제작한 이방 도전성 접합 부재 및 인터포저를 이 순서로 적층하도록, 칩 본더(DB250, 시부야 고교제)를 이용하여 하기 표 2에 나타내는 가접합 프로세스의 조건으로 가접합했다. 이때 TEG 칩과 인터포저의 Cu 패드의 위치가 어긋나지 않도록 미리 칩의 모서리에 형성한 얼라이언트 마크에 의하여 위치를 맞추어 가접합했다.
이어서, 가접합한 샘플에 대하여, 접합 장치(WP-100, PMT사제)를 이용하여 하기 표 2에 나타내는 본접합 프로세스의 조건으로 본접합했다. 이어서, 본접합한 샘플에 대하여, 하기 표 1에 나타내는 점착층 경화 프로세스의 조건으로 점착층을 경화시켜, 샘플을 제작했다. 또한, 표 2 중, 이들 조건이 "-"로 나타나 있는 예는, 해당하는 프로세스를 행하지 않았던 것을 나타낸다.
또한, 하기 표 2 중, 사용 칩의 절연층의 란에 "NCF"라고 기재되어 있는 예는, 가접합 전에, 전극 측에, 필름 타입의 절연막인 NCF(Non Conductive Film)〔NC0201, 나믹스사제〕를 이용하고, 진공 래미네이터를 사용하여, 150℃에서 3분간 래미네이팅한 예를 나타낸다.
또, 하기 표 2 중, 사용 칩의 절연층의 란에 "언더필"이라고 기재되어 있는 예는, 본접합 후에 나믹스사제의 U8410-314를 이용하여, 이방 도전성 접합 부재와 TEG 칩의 사이에 주입한 후에 경화시킨 예를 나타낸다.
<도통 신뢰성>
인터포저의 데이지 체인 패턴 부분의 패드에 저항 측정용 신호선을 납땜하고, 납땜한 샘플을 125℃×24h에서 건조시키며, 또한 85℃×60%RH×168시간의 흡습 처리를 행했다. 이어서, 땜납 리플로 처리 공정(최대 온도 265℃)을 3회 통과시켰다.
이상의 이력을 거친 샘플을 (-65℃/+150℃)의 조건의 온도 사이클 시험에 제공했다.
저항값은, 100사이클마다 측정하고, 1000사이클까지 측정했다. 그 결과, 저항값의 변화율이, 5% 미만인 것을 "AA"라고 평가하고, 5% 이상 10% 미만인 것을 "A"라고 평가하며, 10% 이상 20% 미만인 것을 "B"라고 평가하고, 20% 이상 40% 미만인 것을 "C"라고 평가하며, 40% 이상 변화한 것을 "D"라고 평가했다. 결과를 하기 표 3에 나타낸다.
<절연 신뢰성>
인터포저의 빗살 패턴 부분의 패드에 저항 측정용 신호선을 납땜하고, 납땜한 샘플을 125℃×24h에서 건조시키며, 또한 85℃×60%RH×168시간의 흡습 처리를 행했다. 이어서, 땜납 리플로 처리 공정(최대 온도 265℃)을 3회 통과시켰다.
이상의 이력을 거친 샘플을 (-65℃/+150℃)의 조건의 온도 사이클 시험에 제공했다.
저항값은, 100사이클마다 측정하고, 1000사이클까지 측정했다. 그 결과, 저항값의 변화율이, 5% 미만인 것을 "AA"라고 평가하고, 5% 이상 10% 미만인 것을 "A"라고 평가하며, 10% 이상 20% 미만인 것을 "B"라고 평가하고, 20% 이상 40% 미만인 것을 "C"라고 평가하며, 40% 이상 변화한 것을 "D"라고 평가했다. 결과를 하기 표 3에 나타낸다.
<밀착성>
도통 신뢰성의 평가 샘플, 및 가접합 프로세스를 거쳐 제작한 샘플에 대해서는 가접합 후의 샘플에 대하여, 만능형 본드 테스터(DAGE4000, 데이지사제)를 이용하여, TEG 칩에 하중을 더하여 박리 강도를 측정했다.
그 결과, 박리 강도가 15N 이상인 것을 "A"라고 평가하고, 10N 이상 15N 미만인 것을 "B"라고 평가하며, 10N 미만인 것을 "C"라고 평가했다. 결과를 하기 표 3에 나타낸다.
<열특성>
도통 신뢰성의 평가 샘플에 대하여, 열전도율 측정 장치(TCM-1000, 레스카사제)를 이용하여, 두께 방향의 열전도율을 측정했다.
그 결과, 열전도율이 5W/(m·K) 이상인 것을 "A"라고 평가하고, 1W/(m·K) 이상 5W/(m·K) 미만인 것을 "B"라고 평가하며, 1W/(m·K) 미만인 것을 "C"라고 평가했다. 결과를 하기 표 3에 나타낸다.
[표 1]
Figure pct00002
[표 2]
Figure pct00003
[표 3]
Figure pct00004
표 1~표 3에 나타내는 결과로부터, 도통로의 돌출 부분이 점착층에 매설되어 있지 않고, 또한 점착층에 산화 방지 재료를 함유하고 있지 않은 이방 도전성 접합 부재에서는, 절연 신뢰성이 뒤떨어지는 것을 알 수 있었다(비교예 1).
또, 도통로의 돌출 부분이 점착층에 매설되어 있는 경우이더라도, 점착층에 산화 방지 재료를 함유하고 있지 않은 이방 도전성 접합 부재에서는, 도통 신뢰성 및 절연 신뢰성이 뒤떨어지는 것을 알 수 있었다(비교예 2).
또, 점착층을 이용하지 않는 이방 도전성 접합 부재에서는, 도통 신뢰성 및 절연 신뢰성이 뒤떨어지는 것을 알 수 있었다(비교예 3).
이에 대하여, 점착층에 산화 방지 재료를 함유시키고, 또한 절연성 기재로부터 돌출된 도통로의 돌출 부분을 점착층에 매설시킨 이방 도전성 접합 부재는, 모두, 도통 신뢰성 및 절연 신뢰성이 우수하며, 또, 밀착성 및 열특성(방열성)도 양호하다는 것을 알 수 있었다(실시예 1~7).
또, 실시예 4-1 및 4-2의 결과로부터, 산화 방지제로서 페놀계 산화 방지제와 황계 산화 방지제를 병용하면, 도통 신뢰성이 보다 향상되는 것을 알 수 있었다.
1 이방 도전성 접합 부재
2 절연성 기재
2a, 2b 절연성 기재의 표면
3 도통로
3a, 3b 도통로의 돌출 부분
3c 도통로의 마이그레이션에 의하여 단락된 부분
4, 5 점착층
4a, 5a 경화 후의 점착층
6 절연성 기재의 두께
7 도통로 간의 간격
8 도통로의 직경
9 도통로의 중심 간 거리(피치)
10 언더필
11 배선 기판
12 전극
13 가지지체
14 접착제
15 반도체 칩
16 전극
20, 30 반도체 디바이스
40, 50, 60 다층 배선 기판
41 제1 점착층
42 제2 점착층
43 산화 방지층
44 폴리머층

Claims (19)

  1. 무기 재료로 이루어지는 절연성 기재와,
    상기 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태로 마련된, 도전성 부재로 이루어지는 복수의 도통로와,
    상기 절연성 기재의 표면에 마련된 점착층을 구비하고,
    상기 각 도통로가, 상기 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있으며,
    상기 각 도통로의 상기 돌출 부분이, 상기 점착층에 매설되어 있고,
    상기 점착층이, 산화 방지 재료 및 고분자 재료를 함유하는, 이방 도전성 접합 부재.
  2. 청구항 1에 있어서,
    상기 각 도통로의 상기 돌출 부분의 애스펙트비가, 0.5 이상 50 미만인, 이방 도전성 접합 부재.
    여기에서, 상기 애스펙트비는, 상기 돌출 부분의 직경에 대한 높이의 비율을 말한다.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 각 도통로의 상기 돌출 부분의 높이가, 50nm~3000nm인, 이방 도전성 접합 부재.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 점착층의 두께가, 상기 도통로의 돌출 부분의 높이보다 크고, 100μm 이하인, 이방 도전성 접합 부재.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 각 도통로의 상기 돌출 부분의 높이와 상기 점착층의 두께의 차가, 1nm~99.95μm인, 이방 도전성 접합 부재.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 고분자 재료가, 폴리이미드 수지 및 에폭시 수지로 이루어지는 군으로부터 선택되는 적어도 1종의 수지 재료인, 이방 도전성 접합 부재.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 점착층이 마이그레이션 방지 재료를 함유하는, 이방 도전성 접합 부재.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 각 도통로의 간격이 5nm~800nm인, 이방 도전성 접합 부재.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 점착층이, 무기 충전제를 함유하고,
    상기 무기 충전제의 평균 입자경이, 상기 각 도통로의 간격보다 큰, 이방 도전성 접합 부재.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 점착층이, 25℃에서 액체인 경화제를 함유하는, 이방 도전성 접합 부재.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 점착층이, 상기 산화 방지 재료를 50질량% 초과 함유하는 산화 방지층과, 상기 고분자 재료를 50질량% 초과 함유하는 폴리머층을 갖고,
    상기 절연성 기재의 표면에 가까운 측부터, 상기 산화 방지층 및 상기 폴리머층이 이 순서로 마련되어 있는, 이방 도전성 접합 부재.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 점착층에 있어서, 상기 산화 방지 재료가, 상기 각 도통로의 상기 돌출 부분과의 계면에 가까운 측에 편재하고 있는, 이방 도전성 접합 부재.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 기재된 이방 도전성 접합 부재와, 상기 이방 도전성 접합 부재가 갖는 도통로와 전극을 통하여 전기적으로 접속되는 배선 기판이 적층된, 반도체 디바이스.
  14. 청구항 13에 기재된 반도체 디바이스를 이용한 반도체 패키지.
  15. 청구항 1 내지 청구항 12 중 어느 한 항에 기재된 이방 도전성 접합 부재와, 복수의 전극을 갖는 배선 기판을 구비하는 반도체 디바이스를 제작하는 반도체 디바이스의 제조 방법으로서,
    상기 이방 도전성 접합 부재가 갖는 점착층에 의하여 상기 이방 도전성 접합 부재와 상기 배선 기판을 접착하는 가접합 프로세스와,
    상기 이방 도전성 접합 부재가 갖는 도통로와 상기 배선 기판이 갖는 전극을 전기적으로 접합하는 본접합 프로세스와,
    상기 이방 도전성 접합 부재가 갖는 점착층을 경화시키는 점착층 경화 프로세스를 이 순서로 갖는, 반도체 디바이스의 제조 방법.
  16. 청구항 15에 있어서,
    상기 본접합 프로세스의 온도가, 상기 가접합 프로세스의 온도보다 높은 온도인, 반도체 디바이스의 제조 방법.
  17. 청구항 15 또는 청구항 16에 있어서,
    상기 점착층 경화 프로세스의 온도가, 상기 본접합 프로세스의 온도 이상의 온도인, 반도체 디바이스의 제조 방법.
  18. 청구항 15 내지 청구항 17 중 어느 한 항에 있어서,
    상기 가접합 프로세스 전에, 상기 배선 기판이 갖는 복수의 전극 간을 절연성 수지로 충전하는 수지 충전 프로세스를 갖는, 반도체 디바이스의 제조 방법.
  19. 청구항 15 내지 청구항 18 중 어느 한 항에 있어서,
    상기 점착층 경화 프로세스 후에, 상기 이방 도전성 접합 부재와 상기 배선 기판의 사이에 언더필 재료를 충전하는 언더필 재료 충전 프로세스를 갖는, 반도체 디바이스의 제조 방법.
KR1020187024422A 2016-02-29 2017-02-01 이방 도전성 접합 부재, 반도체 디바이스, 반도체 패키지 및 반도체 디바이스의 제조 방법 KR102110258B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2016037514 2016-02-29
JPJP-P-2016-037514 2016-02-29
JP2016168958 2016-08-31
JPJP-P-2016-168958 2016-08-31
JP2016183963 2016-09-21
JPJP-P-2016-183963 2016-09-21
PCT/JP2017/003589 WO2017150058A1 (ja) 2016-02-29 2017-02-01 異方導電性接合部材、半導体デバイス、半導体パッケージおよび半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20180105205A true KR20180105205A (ko) 2018-09-27
KR102110258B1 KR102110258B1 (ko) 2020-05-13

Family

ID=59742718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187024422A KR102110258B1 (ko) 2016-02-29 2017-02-01 이방 도전성 접합 부재, 반도체 디바이스, 반도체 패키지 및 반도체 디바이스의 제조 방법

Country Status (5)

Country Link
US (1) US10559548B2 (ko)
JP (1) JP6513281B2 (ko)
KR (1) KR102110258B1 (ko)
TW (1) TWI758274B (ko)
WO (1) WO2017150058A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6772401B2 (ja) * 2018-07-10 2020-10-21 日本化学工業株式会社 被覆粒子
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors
JPWO2022190920A1 (ko) * 2021-03-10 2022-09-15
JPWO2022210595A1 (ko) * 2021-03-31 2022-10-06
US20230083992A1 (en) * 2021-09-01 2023-03-16 Covestro Llc Filled polyol compositions that include a triazole

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
KR20070116661A (ko) * 2005-03-28 2007-12-10 쓰리엠 이노베이티브 프로퍼티즈 컴파니 이방 도전성 구조체
JP2010067589A (ja) 2008-07-09 2010-03-25 Fujifilm Corp 微細構造体およびその製造方法
JP2011090865A (ja) * 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628121B2 (ja) * 1986-04-03 1994-04-13 富士ゼロックス株式会社 異方導電フイルム
EP0560072A3 (en) * 1992-03-13 1993-10-06 Nitto Denko Corporation Anisotropic electrically conductive adhesive film and connection structure using the same
JP3904097B2 (ja) * 1997-03-03 2007-04-11 日立化成工業株式会社 異方導電性接続部材
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
KR20160147990A (ko) 2014-07-11 2016-12-23 후지필름 가부시키가이샤 이방 도전성 부재 및 다층 배선 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
KR20070116661A (ko) * 2005-03-28 2007-12-10 쓰리엠 이노베이티브 프로퍼티즈 컴파니 이방 도전성 구조체
JP2010067589A (ja) 2008-07-09 2010-03-25 Fujifilm Corp 微細構造体およびその製造方法
JP2011090865A (ja) * 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2017150058A1 (ja) 2017-09-08
TWI758274B (zh) 2022-03-21
JPWO2017150058A1 (ja) 2018-11-08
JP6513281B2 (ja) 2019-05-15
US10559548B2 (en) 2020-02-11
TW201801205A (zh) 2018-01-01
US20180350769A1 (en) 2018-12-06
KR102110258B1 (ko) 2020-05-13

Similar Documents

Publication Publication Date Title
JP6808815B2 (ja) 積層デバイス、積層体および積層デバイスの製造方法
KR20180105205A (ko) 이방 도전성 접합 부재, 반도체 디바이스, 반도체 패키지 및 반도체 디바이스의 제조 방법
TWI829851B (zh) 陽極氧化處理方法及各向異性導電性構件的製造方法
JP6887396B2 (ja) 異方導電性部材の製造方法
US11355439B2 (en) Structure, method for manufacturing structure, laminate, and semiconductor package
KR20160147990A (ko) 이방 도전성 부재 및 다층 배선 기판
JP6773884B2 (ja) 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
WO2022163260A1 (ja) 構造体、異方導電性部材の製造方法、及び保護層形成用組成物
JP7369797B2 (ja) 金属充填微細構造体の製造方法
JP7220796B2 (ja) 構造体の製造方法
TWI765092B (zh) 金屬填充微細結構體的製造方法及絕緣性基材
JP6580642B2 (ja) 金属充填微細構造体の製造方法
WO2019163575A1 (ja) 接合体の製造方法、仮固定部材、および積層体
JP6886030B2 (ja) 半導体デバイスの製造方法および接合部材

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant