JP2002076056A - 異方性導電膜とその製造方法 - Google Patents

異方性導電膜とその製造方法

Info

Publication number
JP2002076056A
JP2002076056A JP2000257444A JP2000257444A JP2002076056A JP 2002076056 A JP2002076056 A JP 2002076056A JP 2000257444 A JP2000257444 A JP 2000257444A JP 2000257444 A JP2000257444 A JP 2000257444A JP 2002076056 A JP2002076056 A JP 2002076056A
Authority
JP
Japan
Prior art keywords
anisotropic conductive
conductive film
metal
insulating layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000257444A
Other languages
English (en)
Inventor
Eiji Matsumoto
英次 松本
Yoshiaki Uryu
喜章 瓜生
Masabumi Nomura
正文 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIE DENSHI KK
PIATEKKU KK
Yuken Industry Co Ltd
Yuken Kogyo Co Ltd
Original Assignee
MIE DENSHI KK
PIATEKKU KK
Yuken Industry Co Ltd
Yuken Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIE DENSHI KK, PIATEKKU KK, Yuken Industry Co Ltd, Yuken Kogyo Co Ltd filed Critical MIE DENSHI KK
Priority to JP2000257444A priority Critical patent/JP2002076056A/ja
Publication of JP2002076056A publication Critical patent/JP2002076056A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 低コストのフリップチップ実装を可能にす
る、接続に信頼性が高く、電極の低ピッチ化に対応可能
で、大電流を流すことができる異方性導電膜を提供す
る。 【解決手段】 導電性支持板10上に、厚み方向に多数の
貫通孔12を有する絶縁層14を例えば永久ハンダレジスト
材料から形成し、この貫通孔に電気メッキによって金属
16を充填し、絶縁層14を導電性支持板10から剥離して、
絶縁フィルム(レジスト層)1の厚み方向に貫通した、
互いに離間した多数の柱状の金属導体2を有する異方性
導電膜とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ICチップと回路
基板との接続等に有用な、新規な構造を有する異方性導
電膜とその製造方法とに関する。
【0002】
【従来の技術】ICチップを回路基板に実装する場合、
従来の主流は、ICチップをパッケージングしてから回
路基板に搭載し、ワイヤボンディングを利用してICチ
ップと回路基板の電極間を接続する方法であった。
【0003】しかし、この実装方法では電子回路部品の
小型化、薄型化、高密度化への対応に限界があるため、
裸のICチップに電極を形成したフリップチップを回路
基板に実装するフリップチップ実装の採用が増えてい
る。フリップチップ実装では、回路基板にもICチップ
の電極と対応したパターンで電極を形成しておき、チッ
プと基板の電極間を適当な導電材料で接合することによ
り、チップの基板への固定と電気的接続を同時に達成す
る。
【0004】代表的なフリップチップ実装は、チップと
基板の電極間をハンダバンプで接続するものである。こ
の接続方法では、通常はICチップの電極に予めハンダ
バンプ (ハンダボール) を形成しておき、このチップの
ハンダバンプが基板に設けたパッド電極と位置が合うよ
うにICチップを基板に搭載した後、リフロー炉などに
より加熱してハンダバンプを溶融させ、ハンダ付けを行
う。基板のパッド電極には、チップ搭載前にフラックス
を塗布しておく。フラックスは、その本来の清浄化の作
用に加え、その高粘性により搭載されたICチップ基板
を仮固定する作用も果たす。
【0005】別のフリップチップ実装法として、ACF
と略称される異方性導電膜を使用した接続方法がある。
異方性導電膜は、接着性の絶縁樹脂フィルム中に導電粒
子を互いに接触しないように分散させた電気接続材料で
ある。導電粒子としては、カーボンブラック、金属粒
子、またはプラスチック粒子に金属メッキを施したもの
が使用されている。異方性導電膜を、少なくとも一方が
突起電極である対向電極間に挟んで圧接(例、熱圧着)
すると、フィルムが潰れるか溶融して変形し、フィルム
中の導電粒子が基板とチップの両電極と直接接触した状
態となり、導電粒子で電極間が接続されるようになる。
従って、異方性導電膜は、面方向の絶縁を保持しなが
ら、厚み方向における電極間の電気接続と同時に、チッ
プの基板への接着固定を与えることができる。
【0006】異方性導電膜は、 ・フラックスを使用しないため、フラックスの洗浄工程
が不要になる、 ・樹脂による接着であるためハンダ接続に比べて低温で
接続できる、 ・圧接構造であるため、熱応力を効率よく逃がすことが
でき、大型チップ実装に適する、 ・チップの補修が容易、 といった利点があり、低コストで高密度かつ薄型のIC
チップ実装を実現できる可能性がある。
【0007】一方、異方性導電膜の問題点としては、樹
脂フィルム内の導電粒子の分散に局部的なバラツキが避
けられず、面方向の導通が起こったり、厚み方向の導通
がとれないことがある。特に電極ピッチが小さい場合
に、微細な導電粒子を樹脂フィルム中に互いに接触しな
いように分散させなければならないが、微細粒子は凝集
性が高いので、このような粒子の分散が困難であり、接
続の信頼性を確保することが困難である。
【0008】また、導電粒子の粒径のバラツキも避けら
れないため、圧接条件下で潰れることができるプラスチ
ック粒子の表面をメッキ等により金属で被覆した、金属
被覆プラスチック粒子を導電粒子として使用する方が、
厚み方向の導通の信頼性を高めるのに有利である。しか
し、金属被覆プラスチック粒子では、表面の金属被覆部
しか電流が流れないため、電極間に大電流を流すことが
できなくなり、用途が制限される。
【0009】現状では、異方性導電膜は、液晶表示素子
用のITO等の透明電極の接続に主に利用されるにとど
まり、フリップチップ実装への適用例はまだ少ない。I
TOは高温に耐えられないため、ハンダ接続が適用でき
ない事情がある上、液晶表示素子は小電流しか流れず、
また電極ピッチも比較的大きいなど、異方性導電膜の前
述した問題点が回避できるからである。
【0010】
【発明が解決しようとする課題】従って、異方性導電膜
を、ハンダ接続に代わるICチップのフリップチップ実
装手段として広範囲に普及させるには、電極ピッチが小
さい場合の接続の信頼性を向上させることと、大電流を
流すことができるようにする (即ち、異方性導電膜の導
体の全体を金属から構成する) ことが求められる。
【0011】この要請に対し、例えば、シリコーンゴム
に金属細線を厚み方向に貫通させて埋め込んだものが開
発されている。しかし、この異方性導電膜では、金属細
線の埋め込み方向の厳密な制御が困難であるので、金属
細線間の離間距離を大きくしないと、隣接する細線が接
触して導通する危険性がある。そのため、この種の異方
性導電膜は、小さな電極ピッチの接続には適用しにく
い。
【0012】
【課題を解決するための手段】本発明者らは、ビルドア
ップ基板の製造における導体が貫通した絶縁樹脂層の形
成と同様にして、予め貫通孔を形成した樹脂フィルムの
貫通孔にメッキで金属を充填するという方法で異方性導
電膜を製造することにより、電極ピッチが小さくても接
続信頼性が高く、かつ大電流を流すことができる異方性
導電膜が得られることを見いだし、本発明を完成した。
【0013】本発明により、非多孔質絶縁フィルム中
に、このフィルムをその厚み方向に貫通する、互いに離
間した多数の金属導体を配置した構造を有し、その金属
導体がめっき層から構成され、あるいは隣接する金属導
体間の最小間隔が金属導体の最大径より小さく、かつ各
金属導体の径が厚み方向で実質的に変化しないことを特
徴とする異方性導電膜が提供される。
【0014】この異方性導電膜は、その少なくとも片面
の表面に、接着層、またはこの表面に露出している
各金属導体を少なくとも部分的に被覆する、互いに離間
した不連続のハンダ被覆層、を有していてもよい。
【0015】本発明によればまた、下記を含むことを特
徴とする異方性導電膜の製造方法も提供される: ・厚み方向に貫通した多数の貫通孔を有する非多孔質絶
縁層を、導電性支持板上に形成する工程、 ・電気メッキにより前記絶縁層の貫通孔に金属を充填す
る工程、および ・前記絶縁層を前記導電性支持板から分離する工程。
【0016】この異方性導電膜の製造方法は、上記工程
に加えて、分離した前記絶縁層の少なくとも片面の表
面に接着層を形成する工程、または分離した前記絶縁
層の少なくとも片面の表面に、この表面に露出している
各金属部を少なくとも部分的に被覆する、互いに離間し
た不連続のハンダ被覆層を形成する工程、をさらに含む
ことができる。
【0017】
【発明の実施の形態】本発明に係る異方性導電膜の製造
方法についてまず説明する。最初に、図1(a) に示すよ
うに、適当な導電性支持板10上に、厚み方向に貫通した
多数の貫通孔12を有する非多孔質絶縁層14を形成する。
導電性支持板10は、貫通孔12にメッキにより金属を充填
した後、最終的には絶縁層14から分離される。それによ
り、図1(c) に示すように、絶縁層からなる絶縁フィル
ム1に、貫通孔が金属で充填されてなる柱状の金属導体
2が多数配置された、異方性導電膜が製造される。
【0018】このように、貫通孔の部分が異方性導電膜
の金属導体になるので、貫通孔は、接続すべき部材
(例、ICチップまたは回路基板) に形成されている電
極のピッチと同じか、それより小さいピッチで形成す
る。また、絶縁層が多孔質であると、電気メッキ工程で
絶縁層の細孔内にも金属が析出するため、絶縁層の絶縁
層が失われる危険性があるので、絶縁層は非多孔質とす
る。
【0019】導電性支持板10を、次の電気メッキ工程で
陰極として作用させ、絶縁層14の貫通孔12への金属の充
填を行う。従って、導電性支持板10は、少なくとも絶縁
層14と接する側の表面だけが金属等の導体からなる板材
であればよい。即ち、導電性支持体は、全体を金属等の
板材から構成してもよく、或いは絶縁体の片面に金属板
または金属箔を貼り付けた複合材料から構成してもよ
い。
【0020】導電性支持板は、次のメッキ工程における
電気メッキ条件で安定な材料から構成する。従って、導
電性支持板の導体材料に適した金属種は、電気メッキ浴
やメッキ条件によっても異なる。導電性支持板に適した
金属種としてはAl、Cu、Ni、ステンレス鋼が挙げられ、
この中からメッキ条件を考慮して適宜選択することがで
きる。また、絶縁層が導電性支持板から剥離により分離
できない場合には、導電性支持板の金属を溶解して絶縁
層を導電性支持板から分離することができる。その場合
には、例えば、Alといった容易にエッチング可能な金属
から導電性支持板を構成することが好ましい。その場
合、エッチング時間を短くするため、金属箔を剥離可能
に他の材質の板材 (例、プラスチック板またはセラミッ
ク板) に接着した導電性支持板を使用し、エッチング前
に他の材質の板材を金属箔から剥離して除去してしまう
と、エッチング量が少なくてすみ、エッチング時間が短
縮される。
【0021】貫通孔12を有する非多孔質絶縁層14は、有
機感光性高分子材料からなる感光性レジスト、特にメッ
キレジスト (ソルダレジストとも呼ばれる) を使用する
ことにより容易に形成することができる。これは、導電
性支持板10に適当なレジスト材料を塗布し、乾燥させて
レジスト層を形成するか、レジストのドライフィルムを
接着、熱圧着等により貼付してレジスト層を形成した
後、このレジスト層を、貫通孔の形状に合わせたネガま
たはポジパターンを持つマスクを介して露光し、次いで
現像して、露光部または非露光部のレジスト材料を除去
することにより、貫通孔を有するレジスト層 (絶縁層)
を形成する方法である。マスクを使用する代わりに、照
射光をパターン制御しながら露光することも可能であ
る。
【0022】感光性レジストを使用すると、非常に微細
なパターンの貫通孔を精度よく形成することができ、か
つ貫通孔間の壁厚み (隣接する貫通孔間の最小間隔) が
貫通孔の最大径より小さいといった、壁厚みの小さい貫
通孔も容易に形成できる。
【0023】貫通孔は、厚み方向に径が変化しない形状
とすることが好ましいが、テーパ状に下すぼまりまたは
下広がりの形状 (即ち、厚み方向に一様に径が増大また
は減少する形状) とすることもできる。貫通孔の径が絶
縁層の厚み方向中央部で膨れたり、くびれたりする貫通
孔の形状は、信頼性の点であまり好ましくない。膨れは
面方向の導通の危険性を増大させ、くびれは厚み方向の
断線の危険性を増大させるからである。
【0024】本発明では、この感光性レジストをパター
ン形成に使用するだけでなく、このレジストが異方性導
電膜の絶縁フィルムとなる。従って、レジストとしては
絶縁性と安定性に優れた感光性の有機高分子材料を使用
することが好ましい。このようなレジスト材料として
は、フルアディティブ法によるビルドアップ基板の製造
に利用されている、永久メッキレジストと呼ばれる、メ
ッキ後も絶縁層として基板に残留させる種類のレジスト
がある。レジストの樹脂種としては、例えば、アクリル
−エポキシ系が好ましい。
【0025】感光性レジストを使用する代わりに、適当
な非多孔質絶縁樹脂フィルムをレーザー加工することに
より、貫通孔を有する絶縁層を形成することもできる。
絶縁樹脂層にレーザー加工で微細な貫通孔を精度よく形
成できることも、ビルドアップ基板などの多層回路基板
の製造では既によく知られ、実際に利用されている。レ
ーザー加工の場合には、絶縁層に感光性が必要ないの
で、樹脂種の選択の幅が広がり、より安価な樹脂を使用
することが可能となる。
【0026】レーザー加工は、樹脂フィルムを導電性支
持板に貼付してから行ってもよく、或いは貼付する前に
レーザー加工して貫通孔を形成し、貫通孔を有する樹脂
フィルムを導電性支持板に貼付することも可能である。
樹脂フィルムの貼付は、熱圧着、接着等により行うこと
ができる。なお、感光性レジストの場合も、レジストの
ドライフィルムに、予め露光・現像によって貫通孔を形
成してから導電性支持板に貼付することも可能である。
【0027】図1(a) に示したように、貫通孔12を有す
る絶縁層14を導電性支持板10の上に形成したら、次いで
この導電性支持板を陰極として電気メッキを行うことに
より、絶縁層14の貫通孔12の中に金属を充填する。電気
メッキは、貫通孔が完全に金属で充填されるまで行うこ
とが好ましい。それにより、図1(b) に示すように、絶
縁層14の貫通孔内に金属が完全に充填され、通常は金属
の上部が山型に盛り上がった金属柱16が形成される。こ
の金属柱が本発明の異方性導電膜の金属導体となる。
【0028】この電気メッキは、例えば、ビルドアップ
基板の製造において、絶縁層に形成したビアの金属充填
に利用されているのと同様に実施することができ、その
ために市販あるいは提案されている電気メッキ液を利用
することができる。メッキ金属種は、例えば、銅、ニッ
ケル、銀、金、錫、およびこれらの合金等が適当であ
る。導電性支持板10の裏面側 (絶縁層14と接しない方の
面) にメッキ金属が析出しないように、必要に応じて導
電性支持板10の裏面をメッキレジストで保護してもよ
い。導電性支持板が絶縁層と接する側の片面だけに金属
層を有するものである場合には、裏面への金属析出が避
けられる。
【0029】電気メッキにより絶縁層の貫通孔に金属を
充填した後、導電性支持板10を絶縁層14から分離して取
り去る。それにより、図1(c) に示すように、非多孔質
絶縁フィルム1 (図1(b) の絶縁層14) 中に、その厚み
方向に貫通した多数の金属導体2 (図1(b) の金属柱1
6) を有する異方性導電膜が得られる。
【0030】導電性支持板の分離は、例えば、剥離また
は導電性支持板の金属のエッチング除去により行うこと
ができるが、剥離の方が容易である。剥離により導電性
支持板を分離できるようにするには、絶縁層14を形成す
る樹脂材料として密着性の小さいものを選択するか、或
いはドライフィルムを導電性支持板に接着してした場合
には、接着強度のあまり強くない接着剤材を選択すれば
よい。接着性のあまり強くない接着剤としては、いわゆ
る仮止め接着剤 (一時的接着剤) を使用すればよい。
【0031】上記方法で製造された異方性導電膜は、図
1(c) に示すように、非多孔質の絶縁フィルム1中に、
このフィルムをその厚み方向に貫通する、互いに離間し
た多数の金属導体2が配置された構造を有する。従っ
て、絶縁フィルム中に導電粒子を分散させた従来の一般
的な異方性導電膜とは異なり、圧接しなくても、面方向
には絶縁性で、厚み方向には導電性である。
【0032】本発明によれば、絶縁層の貫通孔を精度よ
く形成できるため、この貫通孔に電気メッキにより金属
を充填して形成された、厚み方向に貫通する金属導体
を、狭いピッチで、かつ薄い壁厚みで形成することがで
きる。例えば、金属導体の厚み方向に垂直な断面での径
(該断面が円形でない場合には最大径) が2〜10μm、
その中心間の距離である金属導体のピッチをが3〜20μ
m の範囲、隣接する金属導体間の最小間隔である壁厚み
が1〜10μmといった異方性導電膜の製造が可能とな
る。異方性導電膜の厚みは一般に25〜80μm程度であ
る。
【0033】本発明の方法で製造される異方性導電膜の
好適態様にあっては、隣接する金属導体間の最小間隔
(壁厚み) が金属導体の最大径より小さく、かつ各金属
導体の径が厚み方向で実質的に変化しない。導電粒子を
分散させた従来の異方性導電膜では、金属導体の径は厚
み方向で変化する。一方、金属細線をシリコーンゴムに
埋め込んだ従来の異方性導電膜では、金属導体間の最小
間隔が金属導体の最大径より小さくなるような薄い壁厚
みで金属細線を埋め込むことは実質的に不可能である。
従って、本発明の方法により製造された、この好適態様
の異方性導電膜の構造は新規であると考えられる。
【0034】本発明の方法で製造された異方性導電膜
は、圧接しなくても異方性を有するので、圧接とハンダ
接続のいずれの接続方法にも利用することができる。圧
接する場合、異方性導電膜の絶縁フィルムに接着性があ
れば、接着剤を利用せずに、樹脂フィルムの接着性を利
用して、接続を行うことができる。しかし、本発明の方
法では、図1(c) に示すように、電気メッキにより形成
された金属導体の上部が絶縁フィルムより突出している
ため、この金属導体が突出した側では、圧接しても、接
触樹脂フィルムが接続相手 (例、ICチップまたは回路
基板)と接触せず、接着不良となり易い。従って、異方
性導電膜の樹脂フィルム自体の接着性を利用して圧接す
る場合には、金属導体の突出部を研磨等、エッチング等
により除去すべきである。
【0035】本発明の異方性導電膜の製造過程で、導電
性支持板と絶縁層との分離を剥離により行う場合、一般
に絶縁層は接着性の弱い樹脂から形成することが有利で
ある。その場合には、樹脂フィルムは接着性が小さいた
め、圧接する場合でも、樹脂フィルムの接着性を利用す
るのではなく、別に接着剤を利用して、異方性導電膜を
接続相手の部材と接続することが好ましい。接着剤を利
用する場合には、前述した金属導体の突出部を除去する
必要はない。
【0036】図2に、接着剤を利用した本発明の異方性
導電膜を使った回路基板の電極とICチップの電極との
接続方法の模式図を示す。この図に示すように、異方性
導電膜20の表面に接着層22を形成する。通常は両面に接
着層22を形成するが、片面のみ形成して、反対側の面は
別の接続法を利用することも不可能ではない。接着層
は、金属導体24の表面を覆わないように形成しても、あ
るいは異方性導電膜の表面の全面に形成して、金属導体
の表面を覆っていてもよい。金属導体の表面を接着層が
覆ってしまっても、圧接時に接着層は導体の周囲に押し
出され、導体が接続相手の電極と直接接触することがで
きる。接着層は、例えば、液状または流動状態の接着剤
をスクリーン印刷した後、必要に応じて加熱しながら乾
燥することにより形成することができる。適当な接着剤
の例は熱硬化型エポキシ接着剤である。
【0037】図3は同じく両電極の間をハンダ接続する
場合の模式図である。ハンダ接続する場合には、本発明
の異方性導電膜20の表面に露出している各金属導体24を
少なくとも部分的に被覆するように、不連続のハンダ層
26を形成する。この各導体金属を覆う不連続のハンダ層
26は、面方向の導通を避けるため、互いに離間させる。
このような不連続のハンダ層は、例えば、ハンダペース
ト (クリームハンダ)をスクリーン印刷することにより
形成することができる。必要に応じて、フラックス塗布
等の前処理を行うことができる。ハンダ合金は共晶ハン
ダが一般的であるが、他のハンダ合金を使用してもよ
い。
【0038】ハンダ接続する場合には、最低でも200 ℃
近い温度にさらされることになるので、異方性導電膜の
絶縁フィルムとしては、耐熱性に優れた樹脂フィルム
(例、ポリイミドフィルム) を使用する必要がある。絶
縁フィルムがハンダ接続の熱に耐えられない場合には、
接着剤により接続すればよい。
【0039】図2および図3に示すように、本発明の異
方性導電膜の金属導体は、接続相手の電極1個に複数個
(例、2〜25個) の金属導体が接触するようなピッチで
形成することが好ましい。それにより、金属導体の一部
に接触不良があっても、他の金属導体で電極間を接続す
ることができ、接続の信頼性が高まる。図示例では、断
面図で電極1個に3個の金属導体が接続しているので、
平面では電極1個に5個 (円形電極の場合) または9個
(方形電極の場合) 金属導体が接触していることにな
る。
【0040】
【発明の効果】本発明により、多数の柱状金属導体を低
ピッチかつ高精度で備えた異方性導電膜を提供すること
が可能となる。この異方性導電膜は、ICチップのフリ
ップチップ実装用の異方性導電膜に求められる低ピッチ
化に対応でき、また導体粒子を分散させた異方性導電膜
に比べて信頼性が著しく高まる。さらに、導体全体が金
属からなるので、大電流を流すことが可能である。従っ
て、この異方性導電膜はICチップのフリップチップ実
装に好適であり、従来のハンダ接続によるフリップチッ
プ実装に比べて低コスト化を図ることができる。特に、
接着剤で接続すれば、ハンダ接続によるICチップへの
熱の影響を避けることができる点でも有利である。
【0041】このように、本発明は、異方性導電膜を使
用したICチップのフリップチップ実装技術の改善に貢
献するものであるが、接続部材はICチップに限られる
ものではない。例えば、液晶表示素子、EL表示素子、プ
ラズマ表示素子などの接続にも利用できる。
【図面の簡単な説明】
【図1】本発明の異方性導電膜の製造過程を示し、図1
(a) は導電性支持板上に貫通孔を有する絶縁層を形成し
た状態を示す略式斜視図、図1(b) は絶縁層の貫通孔に
電気メッキにより金属を充填した状態を断面で示す説明
図、図1(c) は電気メッキ後に導電性支持板を分離して
得た異方性導電膜の断面を示す説明図である。
【図2】本発明の方法で製造した異方性導電膜に接着層
を設けた場合の説明図である。
【図3】本発明の方法で製造した異方性導電膜にハンダ
層を設けた場合の説明図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 英次 三重県多気郡明和町大字蓑村1168 三重電 子株式会社内 (72)発明者 瓜生 喜章 三重県鈴鹿市土師町266−3 ピアテック 有限会社内 (72)発明者 野村 正文 愛知県刈谷市野田町場割50番地 ユケン工 業株式会社内 Fターム(参考) 5E319 BB16 BB20 GG20 5F044 LL09

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 非多孔質絶縁フィルム中に、このフィル
    ムをその厚み方向に貫通する、互いに離間した多数の金
    属導体を配置した構造を有し、前記金属導体がめっき層
    から構成されることを特徴とする異方性導電膜。
  2. 【請求項2】 非多孔質絶縁フィルム中に、このフィル
    ムをその厚み方向に貫通する、互いに離間した多数の金
    属導体を配置した構造を有し、隣接する金属導体間の最
    小間隔が金属導体の最大径より小さく、かつ各金属導体
    の径が厚み方向で実質的に変化しないことを特徴とする
    異方性導電膜。
  3. 【請求項3】 請求項1または2記載の異方性導電膜に
    おいて、その少なくとも片面の表面に接着層を有する異
    方性導電膜。
  4. 【請求項4】 請求項1または2記載の異方性導電膜に
    おいて、その少なくとも片面の表面に、この表面に露出
    している各金属導体を少なくとも部分的に被覆する、互
    いに離間した不連続ハンダ被覆層を有する、請求項1ま
    たは2記載の異方性導電膜。
  5. 【請求項5】 下記を含むことを特徴とする異方性導電
    膜の製造方法: ・厚み方向に貫通した多数の貫通孔を有する非多孔質絶
    縁層を、導電性支持板上に形成する工程、 ・電気メッキにより前記絶縁層の貫通孔に金属を充填す
    る工程、および ・前記絶縁層を前記導電性支持板から分離する工程。
  6. 【請求項6】 分離した前記絶縁層の少なくとも片面の
    表面に接着層を形成する工程、をさらに含む、請求項5
    記載の異方性導電膜の製造方法。
  7. 【請求項7】 分離した前記絶縁層の少なくとも片面の
    表面に、この表面に露出している各金属部分を少なくと
    も部分的に被覆する、互いに離間した不連続ハンダ被覆
    層を形成する工程、をさらに含む、請求項5記載の異方
    性導電膜の製造方法。
JP2000257444A 2000-08-28 2000-08-28 異方性導電膜とその製造方法 Pending JP2002076056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000257444A JP2002076056A (ja) 2000-08-28 2000-08-28 異方性導電膜とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000257444A JP2002076056A (ja) 2000-08-28 2000-08-28 異方性導電膜とその製造方法

Publications (1)

Publication Number Publication Date
JP2002076056A true JP2002076056A (ja) 2002-03-15

Family

ID=18745901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000257444A Pending JP2002076056A (ja) 2000-08-28 2000-08-28 異方性導電膜とその製造方法

Country Status (1)

Country Link
JP (1) JP2002076056A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363220A (ja) * 2003-06-03 2004-12-24 Matsushita Electric Ind Co Ltd 実装構造体の製造方法及び接続体
KR101345007B1 (ko) 2007-09-03 2013-12-24 이형곤 탄성이 개선된 이방성도전필름과 도전박막,쉬트 및도전입자와 제조방법
WO2016006660A1 (ja) * 2014-07-11 2016-01-14 富士フイルム株式会社 異方導電性部材および多層配線基板
WO2024090403A1 (ja) * 2022-10-24 2024-05-02 ダウ・東レ株式会社 半導体製造用導電性ピラーモジュール前駆体、半導体製造用導電性ピラーモジュール、半導体または半導体前駆体、並びにその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363220A (ja) * 2003-06-03 2004-12-24 Matsushita Electric Ind Co Ltd 実装構造体の製造方法及び接続体
KR101345007B1 (ko) 2007-09-03 2013-12-24 이형곤 탄성이 개선된 이방성도전필름과 도전박막,쉬트 및도전입자와 제조방법
WO2016006660A1 (ja) * 2014-07-11 2016-01-14 富士フイルム株式会社 異方導電性部材および多層配線基板
CN106489195A (zh) * 2014-07-11 2017-03-08 富士胶片株式会社 各向异性导电构件及多层配线基板
JPWO2016006660A1 (ja) * 2014-07-11 2017-04-27 富士フイルム株式会社 異方導電性部材および多層配線基板
US9899306B2 (en) 2014-07-11 2018-02-20 Fujifilm Corporation Anisotropic conductive member and multilayer wiring substrate
WO2024090403A1 (ja) * 2022-10-24 2024-05-02 ダウ・東レ株式会社 半導体製造用導電性ピラーモジュール前駆体、半導体製造用導電性ピラーモジュール、半導体または半導体前駆体、並びにその製造方法

Similar Documents

Publication Publication Date Title
JP3400051B2 (ja) 異方性導電膜、その製造方法及びそれを使用するコネクタ
US4993148A (en) Method of manufacturing a circuit board
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
US5813870A (en) Selectively filled adhesives for semiconductor chip interconnection and encapsulation
JP4123998B2 (ja) 電子回路装置およびその製造方法
WO2003043393A1 (fr) Carte de circuit imprime et procede de fabrication
JP2002314000A (ja) ボール・グリッド・アレイ基板ビア構造
JP3352705B2 (ja) 異方導電性接着フィルムを用いた実装構造
US6667542B2 (en) Anisotropic conductive film-containing device
JP2002076056A (ja) 異方性導電膜とその製造方法
JP2001052780A (ja) 電気コネクタおよびその製造方法
JP4112872B2 (ja) Pgaパッケージのピン表面実装方法
US9673063B2 (en) Terminations
JPH10340925A (ja) 半導体装置およびその製造方法
JP3582111B2 (ja) プリント配線板の製造方法
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP2004127612A (ja) 導電性微粒子、電極端子の相互接続方法及び導電接続構造体
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JP3015709B2 (ja) フィルムキャリア、それを用いてなる半導体装置ならびに半導体素子の実装方法
JP2021036574A (ja) プリント配線板の製造方法及びプリント配線板
JPH05206143A (ja) 複合フィルムおよびそれを用いた転写バンプ形成方法
JP2003031027A (ja) 異方性導電膜及びその製造方法
JP2000149666A (ja) 異方性導電膜
TW202410759A (zh) 電路板之導電凸塊結構及其製造方法
JP2002009110A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311