KR101969730B1 - 다층 배선 기판 - Google Patents

다층 배선 기판 Download PDF

Info

Publication number
KR101969730B1
KR101969730B1 KR1020177014603A KR20177014603A KR101969730B1 KR 101969730 B1 KR101969730 B1 KR 101969730B1 KR 1020177014603 A KR1020177014603 A KR 1020177014603A KR 20177014603 A KR20177014603 A KR 20177014603A KR 101969730 B1 KR101969730 B1 KR 101969730B1
Authority
KR
South Korea
Prior art keywords
substrate
wiring board
electrode
contact
conduction
Prior art date
Application number
KR1020177014603A
Other languages
English (en)
Other versions
KR20170080629A (ko
Inventor
?지 쿠로오카
요시노리 홋타
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20170080629A publication Critical patent/KR20170080629A/ko
Application granted granted Critical
Publication of KR101969730B1 publication Critical patent/KR101969730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

우수한 도통 신뢰성을 달성할 수 있는 다층 배선 기판을 제공한다. 무기 재료로 이루어지는 절연성 기재, 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태에서 마련된, 도전성 부재로 이루어지는 복수의 도통로, 및 절연성 기재의 표면에 마련된 점착층을 구비하고, 각 도통로가, 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있는 이방 도전성 부재와, 기판, 및 기판 상에 형성되는 1 이상의 전극을 갖는 배선 기판을 적층하여 이루어지는 다층 배선 기판이며, 복수의 도통로 중, 전극과 접촉하는 도통로가 변형되어, 인접하는 도통로끼리가 접촉하고 있다.

Description

다층 배선 기판{MULTILAYER WIRING SUBSTRATE}
본 발명은 다층 배선 기판에 관한 것이다.
절연성 기재에 마련된 미세 구멍에 금속이 충전되어 이루어지는 금속 충전 미세 구조체(디바이스)는, 최근 나노테크놀로지에서도 주목받고 있는 분야 중 하나이며, 예를 들면 이방 도전성 부재로서의 용도가 기대되고 있다.
이 이방 도전성 부재는, 반도체 소자 등의 전자 부품과 회로 기판의 사이에 삽입하여, 가압하는 것만으로 전자 부품과 회로 기판 사이의 전기적 접속이 얻어지기 때문에, 반도체 소자 등의 전자 부품 등의 전기적 접속 부재나 기능 검사를 행할 때의 검사용 커넥터 등으로서 널리 사용되고 있다.
특히, 반도체 소자 등의 전자 부품은, 다운사이징화가 현저하고, 종래의 와이어 본딩과 같은 직접 배선 기판을 접속하는 방식으로는, 접속의 안정성을 충분히 보증할 수 없기 때문에, 전자 접속 부재로서 이방 도전성 부재가 주목받고 있다.
이와 같은 이방 도전성 부재에 이용할 수 있는 미세 구조체로서, 예를 들면, 특허문헌 1에는, “1×106~1×1010/mm2의 밀도로, 구멍 직경 10~500nm의 마이크로 포어 관통 구멍을 갖는 절연성 기재로 이루어지는 미세 구조체이며, 그 마이크로 포어 관통 구멍 내부에, 충전율 30% 이상으로 금속이 충전되고, 또한 그 절연성 기재의 적어도 한쪽의 표면 상에 폴리머로 이루어지는 층이 마련되어 있는 것을 특징으로 하는 미세 구조체”가 기재되어 있다([청구항 1]).
특허문헌 1: 일본 공개특허공보 2010-067589호
본 발명자들은, 특허문헌 1에 기재되는 바와 같은 미세 구조체를 이용하여 배선 기판의 다층화를 행하는 경우에 대하여 검토를 행한 결과, 미세 구조체와 배선 기판을 압착하여 접합할 때의 압착력이 약하면, 미세 구조체의 도통로(道通路)와 배선 기판의 전극의 접합이 약해져, 도통 신뢰성이 뒤떨어지는 경우가 있으며, 한편, 압착력이 강하면, 도통로가 찌부러져, 도통로끼리가 전기적으로 접속되어, 절연성이 저하될 우려가 있는 것을 발견하였다.
따라서, 본 발명은, 우수한 도통 신뢰성을 달성할 수 있는 다층 배선 기판을 제공하는 것을 과제로 한다.
본 발명자들은, 상기 목적을 달성하기 위하여 예의 연구한 결과, 복수의 도통로 중, 전극과 접촉하는 도통로가 변형되어, 인접하는 도통로끼리가 접촉하고 있음으로써, 우수한 도통 신뢰성을 달성할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명자들은, 이하의 구성에 의하여 상기 과제를 해결할 수 있는 것을 발견하였다.
[1] 무기 재료로 이루어지는 절연성 기재, 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태에서 마련된, 도전성 부재로 이루어지는 복수의 도통로, 및 절연성 기재의 표면에 마련된 점착층을 구비하고, 각 도통로가, 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있는 이방 도전성 부재와,
기판, 및 기판 상에 형성되는 1 이상의 전극을 갖는 배선 기판을 적층하여 이루어지는 다층 배선 기판으로서,
복수의 도통로 중, 전극과 접촉하는 도통로가 변형되어, 인접하는 도통로끼리가 접촉하고 있는 다층 배선 기판.
[2] 배선 기판은, 기판의 적어도 일부를 덮는 패시베이션층을 갖고,
전극과 패시베이션층이 동일 면으로 형성되며,
복수의 도통로 중, 패시베이션층과 접촉하는 도통로의 돌출 부분은, 서로 접촉하고 있지 않는 [1]에 기재된 다층 배선 기판.
[3] 복수의 도통로 중, 전극과 접촉하는 도통로 이외의 도통로의 돌출 부분은 점착층에 매립되어 있는, [1]에 기재된 다층 배선 기판.
[4] 배선 기판은, 기판의 적어도 일부를 덮는 수지층을 갖고,
전극과 수지층이 동일 면으로 형성되며,
복수의 도통로 중, 전극과 접촉하는 도통로 이외의 도통로의 돌출 부분의 적어도 일부가 수지층 중에 관입(貫入)하고 있는, [1]에 기재된 다층 배선 기판.
[5] 전극과 도통로의 재료가 동일한 [1] 내지 [4] 중 어느 하나에 기재된 다층 배선 기판.
[6] 도통로의 재료가 구리인 [1] 내지 [5] 중 어느 하나에 기재된 다층 배선 기판.
[7] 점착층은 필러를 함유하지 않는 [1] 내지 [6] 중 어느 하나에 기재된 다층 배선 기판.
이하에 설명하는 바와 같이, 본 발명에 의하면, 우수한 도통 신뢰성을 달성할 수 있는 다층 배선 기판을 제공할 수 있다.
도 1은 본 발명의 다층 배선 기판의 적합한 실시형태의 일례를 나타내는 모식도이다.
도 2에 있어서 도 2(A)~도 2(C)는, 각각 본 발명의 이방 도전성 부재의 실시형태의 일부를 확대하여 나타내는 모식적인 단면도이다.
도 3에 있어서 도 3(A)는, 본 발명의 다층 배선 기판에 적합하게 이용되는 이방 도전성 부재의 일례를 나타내는 모식적인 상면도이며, 도 3(B)는, 도 3(A)의 IB-IB선 단면도이다.
도 4는 실시예 1에 있어서의 전극과 도통로의 접촉부의 단면 사진이다.
이하, 본 발명에 대하여 상세하게 설명한다.
이하에 기재하는 구성 요건의 설명은, 본 발명의 대표적인 실시형태에 근거하여 이루어지는 경우가 있지만, 본 발명은 그와 같은 실시형태에 한정되는 것은 아니다.
또한, 본 명세서에 있어서, “~”를 이용하여 나타나는 수치 범위는, “~”의 전후에 기재되는 수치를 하한값 및 상한값으로서 포함하는 범위를 의미한다.
[다층 배선 기판]
본 발명의 다층 배선 기판은, 무기 재료로 이루어지는 절연성 기재, 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태에서 마련된, 도전성 부재로 이루어지는 복수의 도통로, 및 절연성 기재의 표면에 마련된 점착층을 구비하고, 각 도통로가, 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있는 이방 도전성 부재와, 기판, 및 기판 상에 형성되는 1 이상의 전극을 갖는 배선 기판을 적층하여 이루어지는 다층 배선 기판으로서, 복수의 도통로 중, 전극과 접촉하는 도통로가 변형되어, 인접하는 도통로끼리가 접촉하고 있는 것을 특징으로 하는 다층 배선 기판이다.
본 발명의 다층 배선 기판은, 상술한 바와 같이, 두께 방향으로 관통하는 다수의 도통로를 가짐으로써 두께 방향으로 도전성을 갖고, 면 방향으로는 절연되는 이방 도전성 부재와, 배선 기판을 적층한 다층 배선 기판에 있어서, 복수의 도통로 중, 전극과 접촉하는 도통로가 변형되어, 인접하는 도통로끼리가 접촉하는 구성을 가짐으로써, 우수한 도통 신뢰성을 달성하는 것이다.
즉, 배선 기판에 있어서의 전극과 이방 도전성 부재를 접속(접합)할 때에, 전극과 접촉하는 도통로끼리는 접촉하고, 전극과 접촉하지 않는 도통로는 각각 전기적으로 독립된 상태를 유지함으로써, 전극과의 접합을 확실히 하면서, 도통로끼리가 전기적으로 접속하여 절연성이 저하되는 것을 방지함으로써, 우수한 도통 신뢰성을 얻을 수 있다.
다음으로, 본 발명의 다층 배선 기판의 구성에 대하여, 도 1을 이용하여 설명한다.
도 1에 나타내는 다층 배선 기판(10a)은, 절연성 기재(2), 절연성 기재(2)를 두께 방향으로 관통하여 마련되는 복수의 도통로(3), 및 절연성 기재(2)의 표면에 마련된 점착층(4)을 갖는 이방 도전성 부재(1)와, 기판(11) 상에 전극(12)이 형성되어 이루어지는 배선 기판(20a)으로서, 이방 도전성 부재(1)의 한쪽의 면에 적층되는 배선 기판(20a), 및 이방 도전성 부재(1)의 다른 쪽의 면에 적층되는 배선 기판(20a)을 구비하는 것이다. 다층 배선 기판(10a)은, 이방 도전성 부재(1)를 사이에 두고 2개의 배선 기판(20a)을 적층함으로써, 2개의 배선 기판(20a)의 전극(12)끼리가 전기적으로 접속된다.
도 2(A)는, 도 1에 나타내는 다층 배선 기판(10a)의 배선 기판(20a)의 전극(12)과 이방 도전성 부재(1)의 도통로(3)의 접속 부분을 확대하여 나타내는 단면도이다.
도 2(A)에 나타내는 다층 배선 기판(10a)은, 복수의 도통로(3) 중, 전극과 접촉하는 도통로(3) 이외의 도통로(3)의 돌출 부분(3b)은, 수지층(13)에 매립되는 구성을 갖는 것이다.
즉, 도 2(A)에 나타내는 다층 배선 기판(10a)은, 본 발명에 있어서의, 기판의 적어도 일부를 덮는 수지층을 갖고, 전극과 수지층이 동일 면으로 형성되며, 복수의 도통로 중, 전극과 접촉하는 도통로 이외의 도통로의 돌출 부분의 적어도 일부가, 수지층 중에 관입하고 있는 구성의 다층 배선 기판이다.
도 2(A)에 나타내는 다층 배선 기판(10a)의 배선 기판(20a)은, 기판(11)과, 기판(11) 상에 형성된 전극(12)과, 기판(11)의 전극(12)이 형성되는 영역 이외의 표면에 형성된 패시베이션층(14)과, 패시베이션층(14) 상에 적층된 수지층(13)을 구비한다.
도시예에 있어서는, 전극(12)과 수지층(13)은 대략 동일 면으로 형성되어 있다. 또, 전극(12)은, 연마 시에 디싱이 발생하여, 중앙부의 두께가 얇아지도록 오목 형상으로 형성되어 있다.
한편, 이방 도전성 부재(1)는, 절연성 기재(2)와, 절연성 기재(2)를 두께 방향으로 관통하여, 도전성 부재로 이루어지는 복수의 도통로(3)와, 절연성 기재(2)의 표면에 마련된 점착층(4)을 구비한다.
또, 도통로(3)는, 절연성 기재(2)의 표면으로부터 돌출된 돌출 부분(3b)을 갖고 있으며, 이 돌출 부분(3b)의 단부가, 점착층(4)의 표면으로부터 노출 또는 돌출되어 마련되어 있다.
여기에서, 본 발명에 있어서는, 도 2(A)에 나타내는 바와 같이, 복수의 도통로(3) 중, 전극(12)과 접촉하는 도통로(3)의 돌출 부분(3b)은, 선단 부분이 찌부러져, 인접하는 도통로(3)끼리가 접촉하여, 부호 W로 나타내는 바와 같이, 선단 부분이 일체화되어 있다.
이와 같이, 도통로(3)의 돌출 부분(3b)이 서로 접촉하여 일체화되어 전극(12)과 접촉하므로, 전극(12)과 확실히 접속된다.
한편, 전극(12)과 접촉하지 않는 도통로(3)는, 그 돌출 부분(3b)의 선단이, 배선 기판(20a)의 수지층(13)에 관입하고 있으며, 서로 접촉하지 않고, 서로 절연된 상태를 유지하고 있다.
이와 같이, 배선 기판(20a)이 표면에 수지층(13)을 갖는 구성의 경우에는, 전극(12)과 접촉하지 않는 도통로(3)의 돌출 부분(3b)의 선단을 수지층(13)에 관입시킴으로써, 배선 기판(20a)과 이방 도전성 부재(1)를 접합할 때에, 도통로(3)가 찌부러지는 것을 억제하여, 도통로(3)끼리가 접촉하여 절연성이 저하되는 것을 억제한다.
따라서, 전극(12)과 도통로(3)의 접속을 확실히 하고, 또한 전극(12)에 접속되지 않는 도통로(3)의 절연성의 저하를 억제하여, 우수한 도통 신뢰성을 달성할 수 있다.
여기에서, 도 2(A)에 나타내는 예에서는, 배선 기판(20a)은, 도통로(3)의 돌출 부분(3b)이 관입 가능한 수지층(13)을 갖는 구성으로 했지만, 이것에 한정은 되지 않는다.
도 2(B)에, 본 발명의 다층 배선 기판의 다른 일례에 있어서의 접속 부분의 확대 단면도를 나타낸다.
도 2(B)에 나타내는 다층 배선 기판(10b)은, 본 발명에 있어서의, 복수의 도통로 중, 전극과 접촉하는 도통로 이외의 도통로의 돌출 부분은, 점착층에 매립되어 있는 구성의 다층 배선 기판이다.
도 2(B)에 나타내는 다층 배선 기판(10b)의 배선 기판(20b)은 수지층(13)을 구비하지 않는 것 이외에는, 도 2(A)에 나타내는 배선 기판(20a)과 동일한 구성을 갖는다.
즉, 도 2(B)의 배선 기판(20b)은, 기판(11)과, 기판(11) 상에 형성되는 전극과, 기판(11)의 전극(12)이 형성되는 영역 이외의 표면에 형성된 패시베이션층(14)을 갖는다. 도에 나타내는 바와 같이, 전극(12)은, 패시베이션층(14)보다 두껍게 형성되어 있으며, 전극(12)이 패시베이션층(14)보다 돌출되어 마련되어 있다.
이와 같은 배선 기판(20b)을 갖는 다층 배선 기판(10b)에 있어서는, 도 2(B)에 나타내는 바와 같이, 이방 도전성 부재(1)의 점착층(4)이, 배선 기판(20b)의 패시베이션층에 접촉하도록, 이방 도전성 부재(1)와 배선 기판(20b)이 적층되어 있다.
여기에서, 전극(12)과 접촉하는 도통로(3)의 돌출 부분(3b)은, 도 2(A)에 나타내는 다층 배선 기판(10a)과 동일하게, 선단 부분이 찌부러져, 인접하는 도통로(3)끼리가 접촉하여, 부호 W로 나타내는 바와 같이, 선단 부분이 일체화되어 있다.
한편, 전극(12)과 접촉하지 않는 도통로(3)는, 대면하는 패시베이션층(14)의 두께가 전극(12)보다 얇기 때문에, 그 돌출 부분(3b)이, 패시베이션층(14)에 접촉하지 않고, 점착층(4)에 매립된다. 따라서, 각 도통로(3)는, 서로 접촉하지 않고, 서로 절연된 상태를 유지하고 있다.
이와 같이, 배선 기판(20b)이 표면에 수지층(13)을 구비하지 않는 구성의 경우에는, 전극(12)과 접촉하지 않는 도통로(3)의 돌출 부분(3b)을 점착층(4)에 매립시킴으로써, 배선 기판(20b)과 이방 도전성 부재(1)를 접합할 때에, 도통로(3)가 찌부러지는 것을 억제하여, 도통로(3)끼리가 접촉하여 절연성이 저하되는 것을 억제한다.
따라서, 전극(12)과 도통로(3)의 접속을 확실히 하고, 또한 전극(12)에 접속되지 않는 도통로(3)의 절연성의 저하를 억제하여, 우수한 도통 신뢰성을 달성할 수 있다.
또, 도 2(B)에 나타내는 예에서는, 배선 기판(20b)은, 전극(12)이 패시베이션층(14)보다 두껍게 형성되는 구성으로 했지만, 이것에 한정은 되지 않는다.
도 2(C)에, 본 발명의 다층 배선 기판의 다른 일례에 있어서의 접속 부분의 확대 단면도를 나타낸다.
도 2(C)에 나타내는 다층 배선 기판(10c)은, 본 발명에 있어서의, 배선 기판은, 기판의 적어도 일부를 덮는 패시베이션층을 갖고, 전극과 패시베이션층이 동일 면으로 형성되며, 복수의 도통로 중, 패시베이션층과 접촉하는 도통로의 돌출 부분은, 서로 접촉하고 있지 않는 구성의 다층 배선 기판이다.
도 2(C)에 나타내는 다층 배선 기판(10c)의 배선 기판(20c)은 전극(12)과 패시베이션층(14)이 동일 면으로 형성되어 있는 것 이외에는, 도 2(B)에 나타내는 배선 기판(20b)과 동일한 구성을 갖는다.
즉, 도 2(C)에 나타내는 배선 기판(20c)은, 기판(11)과, 기판(11) 상에 형성되는 전극과, 기판(11)의 전극(12)이 형성되는 영역 이외의 표면에 형성된 패시베이션층(14)을 갖는다. 또, 도에 나타내는 바와 같이, 전극(12)의 두께와 패시베이션층(14)의 두께는 거의 동일하며, 동일 면으로 형성되어 있다.
이와 같은 배선 기판(20c)을 갖는 다층 배선 기판(10c)에 있어서는, 도 2(C)에 나타내는 바와 같이, 배선 기판(20c)에 적층된 이방 도전성 부재(1)의 도통로(3) 중, 전극(12)과 접촉하는 도통로(3)의 돌출 부분(3b)은, 도 2(B)에 나타내는 다층 배선 기판(10b)과 동일하게, 선단 부분이 찌부러져, 인접하는 도통로(3)끼리가 접촉하여, 부호 W로 나타내는 바와 같이, 선단 부분이 일체화되어 있다.
한편, 전극(12)과 접촉하지 않는 도통로(3)는, 그 돌출 부분(3b)의 선단 부분이, 패시베이션층(14)에 접촉하여 두께 방향으로 압축되고, 각 도통로(3)는, 점착층(4) 중에서 태경화(太徑化)하지만, 각 도통로(3)는, 서로 접촉하지 않고, 서로 절연된 상태를 유지하고 있다.
이와 같이, 배선 기판(20c)의 표면에, 전극(12)과 패시베이션층(14)이 동일 면으로 형성되는 구성의 경우에도, 전극(12)과 접촉하지 않는 도통로(3)끼리의 접촉을 억제하여 절연성이 저하되는 것을 억제할 수 있다.
따라서, 전극(12)과 도통로(3)의 접속을 확실히 하고, 또한 전극(12)에 접속되지 않는 도통로(3)의 절연성의 저하를 억제하여, 우수한 도통 신뢰성을 달성할 수 있다.
또한, 도 1에 나타내는 예에서는, 2개의 배선 기판(20a)으로 1개의 이방 도전성 부재(1)를 사이에 두도록 적층하는 구성으로 했지만, 이것에 한정은 되지 않으며, 배선 기판과 이방 도전성 부재를 교대로 2 이상씩 적층하는 구성이어도 된다.
다음으로, 본 발명의 다층 배선 기판의 구성 요소에 대하여, 재료, 치수, 형성 방법 등에 대하여 설명한다.
[이방 도전성 부재]
본 발명의 다층 배선 기판에 이용되는 이방 도전성 부재에 대하여, 도 3(A) 및 도 3(B)를 이용하여 설명한다.
도 3(A) 및 도 3(B)에 나타내는 이방 도전성 부재(1)는, 배선 기판(20)과 적층되기 전 상태의 이방 도전성 부재의 일례이며, 절연성 기재(2)와, 도전성 부재로 이루어지는 복수의 도통로(3)와, 절연성 기재(2)의 표면에 마련된 점착층(4)을 구비하는 것이다.
또, 도통로(3)는, 도 3(A) 및 도 3(B)에 나타내는 바와 같이, 서로 절연된 상태에서 절연성 기재(2)를 두께 방향으로 관통하여 마련되어 있다.
또한, 도통로(3)는, 도 3(B)에 나타내는 바와 같이, 절연성 기재(2)의 표면으로부터 돌출된 돌출 부분(3a 및 3b)을 갖고 있으며, 이 돌출 부분(3a 및 3b)의 단부가, 점착층(4)의 표면으로부터 노출 또는 돌출되어 마련되어 있다.
여기에서, “서로 절연된 상태”란, 절연성 기재의 내부(두께 방향)에 존재하고 있는 각 도통로가 절연성 기재의 내부에 있어서 서로 절연된 상태인 것을 의미한다.
또, 도 3(B)에 있어서는, 절연성 기재(2)의 표면(2a 및 2b)에 점착층(4)을 갖는 양태를 나타내고 있지만, 본 발명에 있어서는, 절연성 기재의 적어도 한쪽의 표면에 점착층을 갖고 있으면 된다.
마찬가지로, 도 3(B)에 있어서는, 도통로(3)의 양단이 돌출 부분(부호 3a 및 3b)을 갖고 있는 양태를 나타내고 있지만, 본 발명에 있어서는, 절연성 기재의 적어도 점착층을 갖는 측의 표면으로부터 돌출된 돌출 부분을 갖고 있으면 된다.
〔절연성 기재〕
이방 도전성 부재를 구성하는 절연성 기재는, 무기 재료로 이루어져, 종래 공지의 이방 도전성 필름 등을 구성하는 절연성 기재와 동일한 정도의 전기 저항율(1014Ω·cm 정도)을 갖는 것이면 특별히 한정되지 않는다.
또한, “무기 재료로 이루어져”란, 후술하는 점착층을 구성하는 고분자 재료와 구별하기 위한 규정이며, 무기 재료만으로 구성된 절연성 기재에 한정하는 규정이 아닌, 무기 재료를 주성분(50질량% 이상)으로 하는 규정이다.
상기 절연성 기재로서는, 예를 들면 유리 기재, 세라믹스 기재(예를 들면, 실리콘 카바이드, 실리콘 나이트라이드 등), 카본 기재(예를 들면, 다이아몬드 라이크 카본 등), 폴리이미드 기재, 이들의 복합 재료 등을 들 수 있으며, 또 관통 구멍을 갖는 유기 소재 상에, 세라믹스 재료나 카본 재료를 50질량% 이상 포함하는 무기 재료로 성막한 재료여도 된다.
본 발명에 있어서는, 상기 절연성 기재로서는, 원하는 평균 개구 직경을 갖는 마이크로 포어가 관통 구멍으로서 형성되고, 후술하는 도통로를 형성하기 쉽다는 이유에서, 밸브 금속의 양극 산화막인 것이 바람직하다.
여기에서, 상기 밸브 금속으로서는, 구체적으로는, 예를 들면 알루미늄, 탄탈럼, 나이오븀, 타이타늄, 하프늄, 지르코늄, 아연, 텅스텐, 비스무트, 안티모니 등을 들 수 있다.
이들 중, 치수 안정성이 양호하고, 비교적 저가인 점에서 알루미늄의 양극 산화막(기재)인 것이 바람직하다.
본 발명에 있어서는, 상기 절연성 기재의 두께(도 3(B)에 있어서는 부호 6으로 나타나는 부분)는, 1μm~1000μm인 것이 바람직하고, 3μm~500μm인 것이 보다 바람직하며, 3μm~300μm인 것이 더 바람직하다. 절연성 기재의 두께가 이 범위이면, 절연성 기재의 취급성이 양호해진다.
또, 본 발명에 있어서는, 상기 절연성 기재에 있어서의 상기 도통로 사이의 폭(도 3(B)에 있어서는 부호 7로 나타나는 부분)은, 10nm 이상인 것이 바람직하고, 20nm~200nm인 것이 보다 바람직하다. 절연성 기재에 있어서의 도통로 사이의 폭이 이 범위이면, 절연성 기재가 절연성의 격벽으로서 충분히 기능한다.
〔도통로〕
이방 도전성 부재를 구성하는 복수의 도통로는, 상기 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태에서 마련된, 도전성 재료로 이루어지는 도통로이다.
또, 상기 도통로는 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있다.
<도전성 재료>
상기 도통로를 구성하는 도전성 재료는, 전기 저항율이 103Ω·cm 이하인 재료이면 특별히 한정되지 않으며, 그 구체예로서는, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 니켈(Ni), 인듐이 도프된 주석 산화물(Indium Tin Oxide: ITO) 등이 적합하게 예시된다.
그 중에서도, 전기 전도성의 관점에서, 금속이 바람직하며, 구리, 금, 알루미늄, 니켈이 보다 바람직하고, 구리, 금이 더 바람직하며, 비용, 범용성 등의 관점에서 구리가 특히 바람직하다.
또, 배선 기판의 전극과 접속했을 때에, 전극과의 접합이 보다 강고해져, 도통 신뢰성을 보다 높일 수 있는 점에서, 배선 기판의 전극과 동일한 재료를 이용하는 것이 바람직하다.
<돌출 부분>
상기 도통로의 돌출 부분은, 도통로가 절연성 기재의 표면으로부터 돌출된 부분이다.
다음으로, 상기 도통로의 돌출 부분의 형상에 대하여, 도 3(B)를 이용하여 설명한다.
도 3(B)에 나타내는 예에서는, 도통로(3)의 돌출 부분(3a, 3b)의 단부가, 점착층(4)의 표면으로부터 돌출된 구성을 갖는다.
또, 각 도통로(3)의 돌출 부분(3a, 3b)은 각각, 다른 도통로(3)의 돌출 부분(3a, 3b)과 접촉하지 않도록 형성되어 있다.
또한, 도시예에 있어서는, 돌출 부분(3a, 3b)은, 그 단부가 점착층(4)의 표면으로부터 돌출된 구성으로 했지만, 이것에 한정은 되지 않으며, 돌출 부분(3a, 3b)의 단부면과 점착층(4)의 표면이 대략 동일 면이어도 되고, 혹은 돌출 부분(3a, 3b)의 단부가 점착층(4)에 매립되어 있어도 된다. 또한, 배선 기판과 적층했을 때에 전극과의 접속을 확실히 하는 관점에서, 돌출 부분(3a, 3b)의 단부면이 점착층(4)의 표면으로부터 노출된 양태인 것이 바람직하고, 돌출 부분(3a, 3b)은, 그 단부가 점착층(4)의 표면으로부터 돌출된 양태로 하는 것이 보다 바람직하다.
또, 도통로의 돌출 부분은, 절연성 기재(2)의 내부에 존재하고 있는 도통로로부터 직선적으로 연속된 기둥 형상이어도 되고, 절연성 기재(2)의 내부에 존재하고 있는 도통로로부터 굴곡된 기둥 형상이어도 된다.
또, 도시예에 있어서는, 모든 도통로(3)의 돌출 부분(3a, 3b)끼리가 접촉하지 않는 구성으로 했지만, 이것에 한정은 되지 않으며, 도전성의 이방성을 발현할 수 있으면, 일부의 돌출 부분(3a, 3b)끼리가 접촉하고 있어도 된다.
본 발명에 있어서는, 돌출 부분의 높이나 어스펙트비(돌출 부분의 높이/돌출 부분의 직경)는, 접속하는 배선 기판이나 접합 방법 등에 따라 적절히 결정하면 된다.
이방 도전성 부재와 배선 기판을 압착 등의 수법에 의하여 접속(접합)할 때에, 전극과 접속되는 돌출 부분 이외의 돌출 부분이 찌부러진 경우의 면 방향의 절연성을 충분히 확보할 수 있는 이유에서, 상기 도통로의 돌출 부분의 어스펙트비(돌출 부분의 높이/돌출 부분의 직경)가 0.01 이상 20 미만인 것이 바람직하고, 6~20인 것이 보다 바람직하다.
또, 본 발명에 있어서는, 접속 대상이 되는 배선 기판의 표면 형상에 추종하는, 전극과 접속되는 돌출 부분 이외의 돌출 부분이 찌부러진 경우의 면 방향의 절연성을 충분히 확보할 수 있는 등의 관점에서, 상기 도통로의 돌출 부분의 높이가, 50nm~1500nm인 것이 바람직하고, 300~1050nm인 것이 보다 바람직하다.
마찬가지로 상기 도통로의 돌출 부분의 직경은, 5nm 초과 10μm 이하인 것이 바람직하고, 40nm~1000nm인 것이 보다 바람직하다.
<다른 형상>
상기 도통로는 기둥 형상이며, 그 직경(도 3(B)에 있어서는 부호 8로 나타나는 부분)은, 돌출 부분의 직경과 마찬가지로, 5nm 초과 10μm 이하인 것이 바람직하고, 40nm~1000nm인 것이 보다 바람직하다.
또, 상기 도통로는 상기 절연성 기재에 의하여 서로 절연된 상태에서 존재하는 것이지만, 그 밀도는, 2만개/mm2 이상인 것이 바람직하고, 200만개/mm2 이상인 것이 보다 바람직하며, 1000만개/mm2 이상인 것이 더 바람직하고, 5000만개/mm2 이상인 것이 특히 바람직하며, 1억개/mm2 이상인 것이 가장 바람직하다.
또한, 인접하는 각 도통로의 중심간 거리(도 3(A)에 있어서는 부호 9로 나타나는 부분)는, 20nm~500nm인 것이 바람직하고, 40nm~200nm인 것이 보다 바람직하며, 50nm~140nm인 것이 더 바람직하다.
〔점착층〕
본 발명의 이방 도전성 부재를 구성하는 점착층은, 절연성 기재의 표면에 마련된 층이며, 배선 기판의 전극 이외의 부분과의 접착에 기여하는 층이다.
본 발명에 있어서는, 접속 후의 수축 차 등에 의한 휨을 경감할 수 있다는 이유에서, 상기 점착층이, 열팽창 계수가 50×10-6K-1 미만인 고분자 재료를 함유하는 층인 것이 바람직하고, 5×10-6K-1~30×10-6K-1인 고분자 재료를 함유하는 층인 것이 보다 바람직하다.
이와 같이 접속 후의 휨을 경감할 수 있는 이유는, 접속 대상이 되는 배선 기판과의 열팽창률 차가 작아짐으로써, 변위 차를 흡수하기 위한 막두께가 불필요해지기 때문에 점착층의 두께를 박막화할 수 있으며, 그 결과, 점착층 자체의 열팽창률의 영향을 경감할 수 있었기 때문이라고 생각된다.
여기에서, 열팽창 계수는, JIS K 7197:1991의 “플라스틱의 열기계 분석에 의한 선팽창률 시험 방법”에 준하여 측정한 값을 말하고, 2종 이상의 고분자 재료를 병용한 경우에는 이들의 혼합물에 있어서의 측정값을 말한다.
<고분자 재료>
상기 고분자 재료로서는, 공지의 수지 재료 등으로부터 열팽창 계수가 50×10-6K-1 미만이 되도록 1종 내지 2종 이상을 적절히 선택할 수 있기 때문에 특별히 한정되지 않는다.
이들 중, 효율적으로 배선 기판과 이방 도전성 부재의 간극을 메울 수 있어, 배선 기판과의 밀착성이 보다 높아지는 이유에서, 폴리이미드 수지(열팽창 계수: 30×10-6K-1~50×10-6K-1) 및/또는 에폭시 수지(열팽창 계수: 45×10-6K-1~65×10-6K-1)를 이용하는 것이 바람직하다.
에폭시 수지의 바람직한 구체예로서는, jER(등록상표) 828(미쓰비시 가가쿠 가부시키가이샤제)이나 jER(등록상표) 1004(미쓰비시 가가쿠 가부시키가이샤제)를 들 수 있다.
또, 점착층은, 열팽창 차에 기인하는 변형량의 차에 의하여 전극이 의도하지 않는 부위에 접촉하는 것을 방지하는 등의 관점에서, 상기 수지 중에, 실리카, 알루미나, 질화 규소, 마이카, 화이트 카본 등의 무기 재료로 이루어지는 입자(필러)를 분산시켜도 된다. 그러나, 점착층 중에 필러를 함유하면, 이방 도전성 부재와 배선 기판을 적층할 때에, 필러에 의하여 도통로가 찌부러져 버릴 우려가 있다. 따라서, 점착층은 필러를 함유하지 않는 것이 바람직하다.
또한, 필러의 입자경은, 도통로의 찌부러짐을 줄이는 등의 관점에서, 80nm~500nm가 바람직하다.
<형상>
본 발명에 있어서는, 접속 대상이 되는 배선 기판의 표면 형상에 추종하는 관점에서, 상기 점착층의 두께는, 50nm~1500nm인 것이 바람직하고, 250nm~1000nm인 것이 보다 바람직하다.
또, 상술한 바와 같이, 도통로의 돌출 부분은, 점착층의 표면으로부터 돌출 혹은 노출되어도 되고, 점착층에 덮여 있어도 되지만, 배선 기판과 적층했을 때에, 전극과의 접속을 보다 확실히 하는 관점에서, 단부를 점착층의 표면으로부터 노출 또는 돌출시키는 구성을 갖는 것이 바람직하다. 그 중에서도, 도통로와 전극의 접속 저항을 보다 작게 할 수 있는 이유에서, 상술한 도통로의 돌출 부분의 높이와 상기 점착층의 두께의 차의 절댓값이, 0nm~50nm인 것이 바람직하다. 또한, 도통로의 돌출 부분의 높이와 점착층의 두께의 차의 절댓값이 0nm인 상태는, 도통로의 돌출 부분의 단부가 점착층의 표면으로부터 노출되어 있는 상태이다.
이와 같이 접속 저항을 작게 할 수 있는 이유로서는, 두께의 차의 절댓값이 상기 범위에 있음으로써, 점착층의 변형이 일어난 상태에서도 전극과 도통로의 접속이 저해되기 어려워지는 것 등을 생각할 수 있다.
[이방 도전성 부재의 제조 방법]
다음으로, 상기 이방 도전성 부재의 제조 방법에 대하여 설명한다.
이방 도전성 부재의 제조 방법은 특별히 한정되지 않지만, 예를 들면 상기 절연성 기재에 마련된 관통 구멍에 상기 도전성 재료를 존재시켜 상기 도통로를 형성하는 도통로 형성 공정과, 도통로 형성 공정 후에 상기 절연성 기재의 표면만을 일부 제거하여, 상기 도통로를 돌출시키는 트리밍 공정과, 트리밍 공정 후에 상기 절연성 기재의 표면에만 점착층을 형성하는 점착층 형성 공정을 갖는 제조 방법 등을 들 수 있다.
〔절연성 기재의 제작〕
상기 절연성 기재는, 예를 들면 관통 구멍을 갖는 유리 기판(Through Glass Via: TGV)을 그대로 이용할 수 있지만, 상기 도통로의 개구 직경이나 돌출 부분의 어스펙트비를 상술한 범위로 하는 관점에서, 밸브 금속에 대하여 양극 산화 처리를 실시하는 방법이 바람직하다.
상기 양극 산화 처리로서는, 예를 들면 상기 절연성 기재가 알루미늄의 양극 산화 피막인 경우에는, 알루미늄 기판을 양극 산화하는 양극 산화 처리, 및 상기 양극 산화 처리 후에, 상기 양극 산화에 의하여 발생된 마이크로 포어에 의한 구멍을 관통화하는 관통화 처리를 이 순서로 실시함으로써 제작할 수 있다.
본 발명에 있어서는, 상기 절연성 기재의 제작에 이용되는 알루미늄 기판 및 알루미늄 기판에 실시하는 각 처리 공정에 대해서는, 일본 공개특허공보 2008-270158호의 [0041]~[0121] 단락에 기재한 것과 동일한 것을 채용할 수 있다.
〔도통로 형성 공정〕
상기 도통로 형성 공정은, 상기 절연성 기재에 마련된 상기 관통 구멍에 상기 도전성 재료를 존재시키는 공정이다.
여기에서, 상기 관통 구멍에 금속을 존재시키는 방법으로서는, 예를 들면 일본 공개특허공보 2008-270158호의 [0123]~[0126] 단락 및 [도 4]에 기재된 각 방법과 동일한 방법을 들 수 있다.
상기 금속 충전 공정에 의하여, 도통로의 돌출 부분이 형성되기 전의 이방 도전성 부재가 얻어진다.
한편, 상기 도통로 형성 공정은, 일본 공개특허공보 2008-270158호에 기재된 방법 대신에, 예를 들면 알루미늄 기판의 편측의 표면(이하, “편면”이라고도 함)에 양극 산화 처리를 실시하여, 알루미늄 기판의 편면에, 두께 방향으로 존재하는 마이크로 포어와 마이크로 포어의 바닥부에 존재하는 배리어층을 갖는 양극 산화막을 형성하는 양극 산화 처리 공정과, 양극 산화 처리 공정 후에 양극 산화막의 배리어층을 제거하는 배리어층 제거 공정과, 배리어층 제거 공정 후에 전해 도금 처리를 실시하여 마이크로 포어의 내부에 금속을 충전하는 금속 충전 공정과, 금속 충전 공정 후에 알루미늄 기판을 제거하여, 금속 충전 미세 구조체를 얻는 기판 제거 공정을 갖는 방법이어도 된다.
<양극 산화 처리 공정>
상기 양극 산화 공정은, 상기 알루미늄 기판의 편면에 양극 산화 처리를 실시함으로써, 상기 알루미늄 기판의 편면에, 두께 방향으로 존재하는 마이크로 포어와 마이크로 포어의 바닥부에 존재하는 배리어층을 갖는 양극 산화막을 형성하는 공정이다.
본 발명의 제조 방법에 있어서의 양극 산화 처리는, 종래 공지의 방법을 이용할 수 있지만, 마이크로 포어 배열의 규칙성을 높이고, 이방 도전성을 담보하는 관점에서, 자기 규칙화법이나 정전압 처리를 이용하는 것이 바람직하다.
여기에서, 양극 산화 처리의 자기 규칙화법이나 정전압 처리에 대해서는, 일본 공개특허공보 2008-270158호의 [0056]~[0108] 단락 및 [도 3]에 기재된 각 처리와 동일한 처리를 실시할 수 있다.
<배리어층 제거 공정>
상기 배리어층 제거 공정은, 상기 양극 산화 처리 공정 후에, 상기 양극 산화막의 배리어층을 제거하는 공정이다. 배리어층을 제거함으로써, 마이크로 포어를 통하여 알루미늄 기판의 일부가 노출되게 된다.
배리어층을 제거하는 방법은 특별히 한정되지 않으며, 예를 들면 상기 양극 산화 처리 공정의 상기 양극 산화 처리에 있어서의 전위보다 낮은 전위로 배리어층을 전기 화학적으로 용해하는 방법(이하, “전해 제거 처리”라고도 함); 에칭에 의하여 배리어층을 제거하는 방법(이하, “에칭 제거 처리”라고도 함); 이들을 조합한 방법(특히, 전해 제거 처리를 실시한 후에, 잔존하는 배리어층을 에칭 제거 처리로 제거하는 방법); 등을 들 수 있다.
<전해 제거 처리>
상기 전해 제거 처리는, 상기 양극 산화 처리 공정의 상기 양극 산화 처리에 있어서의 전위(전해 전위)보다 낮은 전위로 실시하는 전해 처리이면 특별히 한정되지 않는다.
본 발명에 있어서는, 상기 전해 용해 처리는, 예를 들면 상기 양극 산화 처리 공정의 종료 시에 전해 전위를 강하시킴으로써, 상기 양극 산화 처리와 연속하여 실시할 수 있다.
상기 전해 제거 처리는, 전해 전위 이외의 조건에 대해서는, 상술한 종래 공지의 양극 산화 처리와 동일한 전해액 및 처리 조건을 채용할 수 있다.
특히, 상술한 바와 같이 상기 전해 제거 처리와 상기 양극 산화 처리를 연속하여 실시하는 경우에는, 동일한 전해액을 이용하여 처리하는 것이 바람직하다.
(전해 전위)
상기 전해 제거 처리에 있어서의 전해 전위는, 상기 양극 산화 처리에 있어서의 전해 전위보다 낮은 전위에, 연속적 또는 단계적(스텝 형상)으로 강하시키는 것이 바람직하다.
여기에서, 전해 전위를 단계적으로 강하시킬 때의 하강폭(스텝폭)은, 배리어층의 내전압의 관점에서, 10V 이하인 것이 바람직하고, 5V 이하인 것이 보다 바람직하며, 2V 이하인 것이 더 바람직하다.
또, 전해 전위를 연속적 또는 단계적으로 강하시킬 때의 전압 강하 속도는, 생산성 등의 관점에서, 모두 1V/초 이하가 바람직하고, 0.5V/초 이하가 보다 바람직하며, 0.2V/초 이하가 더 바람직하다.
<에칭 제거 처리>
상기 에칭 제거 처리는 특별히 한정되지 않지만, 산 수용액 또는 알칼리 수용액을 이용하여 용해하는 화학적 에칭 처리여도 되고, 드라이 에칭 처리여도 된다.
(화학 에칭 처리)
화학 에칭 처리에 의한 배리어층의 제거는, 예를 들면 상기 양극 산화 처리 공정 후의 구조물을 산 수용액 또는 알칼리 수용액에 침지시켜, 마이크로 포어의 내부에 산 수용액 또는 알칼리 수용액을 충전시킨 후에, 양극 산화막의 마이크로 포어의 개구부측의 표면에 pH 완충액을 접촉시키는 방법 등에 의하여, 배리어층만을 선택적으로 용해시킬 수 있다.
여기에서, 산 수용액을 이용하는 경우에는, 황산, 인산, 질산, 염산 등의 무기산 또는 이들의 혼합물의 수용액을 이용하는 것이 바람직하다. 또, 산 수용액의 농도는 1~10질량%인 것이 바람직하다. 산 수용액의 온도는 15~80℃가 바람직하고, 20~60℃가 더 바람직하며, 30~50℃가 더 바람직하다.
한편, 알칼리 수용액을 이용하는 경우에는, 수산화 나트륨, 수산화 칼륨 및 수산화 리튬으로 이루어지는 군으로부터 선택되는 적어도 하나의 알칼리의 수용액을 이용하는 것이 바람직하다. 또, 알칼리 수용액의 농도는 0.1~5질량%인 것이 바람직하다. 알칼리 수용액의 온도는 10~60℃가 바람직하고, 15~45℃가 더 바람직하며, 20~35℃인 것이 더 바람직하다.
구체적으로는, 예를 들면 50g/L, 40℃의 인산 수용액, 0.5g/L, 30℃의 수산화 나트륨 수용액, 0.5g/L, 30℃의 수산화 칼륨 수용액 등이 적합하게 이용된다.
또한, pH 완충액으로서는, 상술한 산 수용액 또는 알칼리 수용액에 대응한 완충액을 적절히 사용할 수 있다.
또, 산 수용액 또는 알칼리 수용액으로의 침지 시간은, 8~120분인 것이 바람직하고, 10~90분인 것이 보다 바람직하며, 15~60분인 것이 더 바람직하다.
(드라이 에칭 처리)
드라이 에칭 처리는, 예를 들면 Cl2/Ar 혼합 가스 등의 가스종을 이용하는 것이 바람직하다.
<금속 충전 공정>
상기 금속 충전 공정은, 상기 배리어층 제거 공정 후에, 전해 도금 처리를 실시하여 양극 산화막에 있어서의 마이크로 포어의 내부에 금속을 충전하는 공정이며, 예를 들면 일본 공개특허공보 2008-270158호의 [0123]~[0126] 단락 및 [도 4]에 기재된 각 방법과 동일한 방법을 들 수 있다.
〔트리밍 공정〕
상기 트리밍 공정은, 상기 도통로 형성 공정 후의 이방 도전성 부재 표면의 절연성 기재만을 일부 제거하여, 도통로를 돌출시키는 공정이다.
여기에서, 트리밍 처리는, 도통로를 구성하는 금속을 용해하지 않는 조건이면 특별히 한정되지 않으며, 예를 들면 산 수용액을 이용하는 경우에는, 황산, 인산, 질산, 염산 등의 무기산 또는 이들의 혼합물의 수용액을 이용하는 것이 바람직하다. 그 중에서도, 크로뮴산을 함유하지 않는 수용액이 안전성이 우수한 점에서 바람직하다. 산 수용액의 농도는 1~10질량%인 것이 바람직하다. 산 수용액의 온도는 25~60℃인 것이 바람직하다.
한편, 알칼리 수용액을 이용하는 경우에는, 수산화 나트륨, 수산화 칼륨 및 수산화 리튬으로 이루어지는 군으로부터 선택되는 적어도 하나의 알칼리의 수용액을 이용하는 것이 바람직하다. 알칼리 수용액의 농도는 0.1~5질량%인 것이 바람직하다. 알칼리 수용액의 온도는 20~50℃인 것이 바람직하다.
구체적으로는, 예를 들면 50g/L, 40℃의 인산 수용액, 0.5g/L, 30℃의 수산화 나트륨 수용액 또는 0.5g/L, 30℃의 수산화 칼륨 수용액이 적합하게 이용된다.
산 수용액 또는 알칼리 수용액으로의 침지 시간은, 8~120분인 것이 바람직하고, 10~90분인 것이 보다 바람직하며, 15~60분인 것이 더 바람직하다. 여기에서, 침지 시간은, 단시간의 침지 처리(트리밍 처리)를 반복한 경우에는, 각 침지 시간의 합계를 말한다. 또한, 각 침지 처리의 사이에는, 세정 처리를 실시해도 된다.
〔점착층 형성 공정〕
상기 점착층 형성 공정은, 상기 트리밍 공정 후에 상기 절연성 기재의 표면에만 점착층을 형성하는 공정이다.
여기에서, 점착층을 형성하는 방법으로서는, 예를 들면 상술한 열팽창 계수를 갖는 고분자 재료와 용매(예를 들면, 메틸에틸케톤 등) 등을 함유하는 수지 조성물을 상기 절연성 기재의 표면에 도포하고, 건조시켜, 필요에 따라 소성하는 방법 등을 들 수 있다.
상기 수지 조성물의 도포 방법은 특별히 한정되지 않으며, 예를 들면 그라비어 코트법, 리버스 코트법, 다이 코트법, 블레이드 코터, 롤 코터, 에어 나이프 코터, 스크린 코터, 바 코터, 커튼 코터 등, 종래 공지의 코팅 방법을 사용할 수 있다.
또, 도포 후의 건조 방법은 특별히 한정되지 않으며, 예를 들면 30~80℃의 온도에서, 수 초~수십 분 동안, 가열하는 처리나, 감압하에 있어서 50~200℃의 온도에서 가열하는 처리 등을 들 수 있다.
또, 건조 후의 소성 방법은, 사용하는 고분자 재료에 따라 다르기 때문에 특별히 한정되지 않지만, 폴리이미드 수지를 이용하는 경우에는, 예를 들면 160~240℃의 온도에서 2분간~1시간 가열하는 처리 등을 들 수 있으며, 에폭시 수지를 이용하는 경우에는, 예를 들면 30~80℃의 온도에서 2~60분간 가열하는 처리 등을 들 수 있다.
[배선 기판]
본 발명의 다층 배선 기판에 이용되는 배선 기판에는 특별히 한정은 없고, 기판과, 기판 상에 형성되는, 반도체 소자, 저항기, 콘덴서 등의 전자 부품과, 이들 전자 부품 사이를 전기적으로 접속하는 배선을 갖는 배선 기판으로서, 이방 도전성 부재를 통하여 다른 배선 기판과 전기적으로 접속하기 위한 전극을 갖는 것이면 된다.
배선 기판은, 기판의 한쪽의 면에 전자 부품 및 배선이 형성되며, 다른 쪽의 면에 전극이 형성되어도 되고, 혹은 전자 부품 또는 배선이 전극과 동일한 면에 형성되며, 전극 이외의 표면이 절연되는 구성이어도 된다.
또, 배선 기판의 이방 도전성 부재와 적층되는 측의 최표면은, 표면 거칠기 Ra가 5nm 이상인 것이 바람직하다. 표면 거칠기 Ra를 5nm 미만으로 하면 이방 도전성 부재와의 접착력(전극과 도통로의 접합 강도)을 보다 높게 할 수 있지만, 표면 거칠기를 보다 작게 하려면 공정 수가 증가하여 비용이 증가해 버린다.
이에 대하여, 본 발명과 같이, 전극과 접촉하는 도통로가 변형되어, 인접하는 도통로끼리가 접촉하는 구성으로 함으로써, 표면 거칠기 Ra가 5nm 이상이어도, 전극과 도통로의 접합을 보다 확실히 할 수 있다.
〔기판〕
배선 기판을 구성하는 기판으로서는, 특별히 한정은 없으며, 실리콘 기판, 유리 기재, 세라믹스 기재(예를 들면, 실리콘 카바이드, 실리콘 나이트라이드 등), 카본 기재(예를 들면, 다이아몬드 라이크 카본 등), 폴리이미드 기재, 이들의 복합 재료 등의 종래 공지의 기판이 각종 이용 가능하다.
또, 기판의 두께에도 특별히 한정은 없지만, 취급성, 기판의 변형을 줄이는 등의 관점에서, 1μm~1000μm가 바람직하다.
〔전극〕
기판 상에 형성되는 전극은, 이방 도전성 부재의 도통로와 전기적으로 접속되는 부위이다.
전극의 재료는, 특별히 한정은 없으며, 종래 공지의 배선 기판에서 전극으로서 이용되는 재료가 각종 이용 가능하다. 전극의 재료로서 바람직하게는, 전기 저항율이 103Ω·cm 이하인 재료를 이용할 수 있다. 그 구체예로서는, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 니켈(Ni), 인듐이 도프된 주석 산화물(ITO) 등이 적합하게 예시된다.
그 중에서도, 전기 전도성의 관점에서, 금속이 바람직하며, 구리, 금, 알루미늄, 니켈이 보다 바람직하고, 구리, 금이 더 바람직하며, 비용, 범용성 등의 관점에서 구리가 특히 바람직하다.
또, 이방 도전성 부재의 도통로와 접속했을 때에, 도통로와의 접합이 보다 강고해져, 도통 신뢰성을 보다 높일 수 있는 점에서, 이방 도전성 부재의 도통로와 동일한 재료를 이용하는 것이 바람직하다.
또, 전극의 배치, 크기, 형상 등은, 이방 도전성 부재의 도통로와 확실히 접속할 수 있으면, 특별히 한정은 없다. 도통로와의 접속을 보다 확실히 하는 관점에서, 전극의, 도통로와 접촉하는 측의 면의 표면적은 0.000025mm2~0.01mm2가 바람직하다.
또, 도 2(A)에 나타내는 바와 같이, 전극의 도통로와 접촉하는 측의 면은, 디싱에 의하여 오목 형상으로 형성되어 있다. 그러나, 전극의 표면의 형상은 이것에 한정은 되지 않으며, 실질적으로 평탄해도 되고, 혹은 볼록 형상이어도 된다.
〔패시베이션층〕
배선 기판은, 바람직한 양태로서 기판의 표면에 패시베이션층을 갖는다.
패시베이션층은, 기판의 산화 방지, 절연성의 부여, 불순물 침투의 방지 등을 위하여 마련되는 것이며, 기판의, 전극이 형성되는 영역 이외의 표면을 덮도록 형성된다.
패시베이션층을 구성하는 재료로서는 특별히 한정은 없고, 종래 공지의 배선 기판에서 이용되는 재료가 각종 이용 가능하다. 구체적으로는, 질화 규소, 산화 규소, 폴리이미드 등이 이용 가능하다.
패시베이션층의 두께에는 특별히 한정은 없지만, 산화 방지, 절연성의 부여 등의 작용을 보다 적합하게 발현할 수 있는 관점에서 1μm~50μm가 바람직하다.
〔수지층〕
배선 기판은, 바람직한 양태로서 기판의 표면, 혹은 패시베이션층의 표면에 수지층을 가져도 된다.
수지층은, 배선 기판을 이방 도전성 부재와 적층했을 때에, 이방 도전성 부재의 도통로의 돌출 부분을 관입시키는 부위이며, 이로써, 전극과 접촉하는 도통로 이외의 도통로가 변형되어 다른 도통로와 접촉하여 전기적으로 접속되는 것을 방지하기 위한 것이다.
또, 수지층은, 상기 패시베이션층과 마찬가지로, 기판의 산화 방지, 절연성의 부여 등의 기능을 갖고 있어도 된다.
수지층을 구성하는 재료로서는 특별히 한정은 없으며, 각종 수지 재료가 이용 가능하다. 바람직하게는, 배선 기판을 이방 도전성 부재와 적층했을 때에, 도통로의 돌출 부분이 용이하게 관입하는 경도(硬度)이다.
이와 같은 수지층의 재료로서는, 구체적으로는, 에폭시계 재료, 이미드계 재료 등이 이용 가능하다.
또, 수지층의 두께에는 특별히 한정은 없지만, 관입한 도통로의 돌출 부분이, 기판 혹은 패시베이션층에 접촉하는 것을 방지할 수 있는 두께를 갖는 것이 바람직하다. 이 점에서, 수지층의 두께는 0.5μm~500μm가 바람직하고, 1μm~250μm가 보다 바람직하다.
여기에서, 상술한 바와 같이, 수지층을 갖는 경우에는, 수지층의 표면은 전극과 동일 면으로 형성되는 것이 바람직하다.
[다층 배선 기판의 제조 방법]
이하에, 본 발명의 다층 배선 기판의 제조 방법에 대하여 상세하게 설명한다.
본 발명의 다층 배선 기판은, 상술한 이방 도전성 부재와, 배선 기판을 교대로 적층하여 압착함으로써 형성된다.
여기에서, 본 발명에 있어서는, 이방 도전성 부재와 배선 기판을 압착할 때의 압력, 가열 온도 등을 적절히 설정함으로써, 전극에 접촉하는 도통로의 돌출 부분이 변형하여, 인접하는 도통로끼리가 접촉하도록 형성할 수 있다.
〔압착 처리〕
이방 도전성 부재와 배선 기판을 압착할 때의 압력, 가열 온도 등의 조건은, 접합하는 이방 도전성 부재나 배선 기판에 따라 적절히 설정하면 된다. 전극과 접촉하는 도통로를 변형시켜, 인접하는 도통로끼리를 접촉시키면서, 전극과 접촉하지 않는 도통로가 다른 도통로와 접촉하지 않는 구성으로 하는 관점에서, 가압 시의 압력은, 0.2MPa~20MPa가 바람직하고, 0.2MPa~10MPa가 보다 바람직하며, 0.5MPa~5MPa가 보다 바람직하다. 또, 가열 온도는 150℃~350℃가 바람직하고, 150℃~300℃가 보다 바람직하며, 150℃~250℃가 보다 바람직하다.
가압 시의 압력을 0.2MPa 이상으로 함으로써, 전극과 도통로를 충분히 접합할 수 있다. 또, 가압 시의 압력을 20MPa 이하로 함으로써, 이방 도전성 부재나 배선 기판의 파손을 적합하게 방지할 수 있다.
또, 가열 온도를 150℃ 이상으로 함으로써, 전극과 도통로를 충분히 접합할 수 있다. 또, 가열 온도를 350℃ 이하로 함으로써, 전극과 접촉하는 도통로 이외의 도통로끼리의 융착을 적합하게 억제할 수 있다.
또, 압착할 때의 분위기의 산소 농도는 낮은 것이 바람직하고, 10ppm 이하의 조건에서 접속하는 것이 바람직하다.
본 발명에 있어서는, 상술한 이방 도전성 부재와 배선 기판을 접속할 때에, 필요에 따라, 이방 도전성 부재에 있어서의 도통로의 돌출 부분의 단부(단부면)에 형성될 수 있는 산화막을 제거하는 제거 처리나, 이방 도전성 부재에 있어서의 도통로의 돌출 부분의 단부(단부면)나 점착층의 표면을 활성화하는 활성화 처리를 실시할 수 있다.
〔제거 처리〕
산화막을 제거하는 방법으로서는, 예를 들면 폼산 가스의 환원 작용을 이용하여 산화층을 제거하는 폼산 처리나, 황산과 같은 산성 액체 중에 침지하여 표면의 산화층을 용해하는 용해 처리 등의 화학적인 처리를 들 수 있다.
또, 고진공 중에서 산화막의 표면에 이온빔이나 중성 원자 빔을 조사하는 이온빔 처리나, 플라즈마 분위기 중에 기판을 봉입한 다음 바이어스를 가하는 플라즈마 처리 등을 실시하여, 산화막을 물리적으로 제거하는 방법도 들 수 있다. 또한, 불활성인 아르곤 원소 등이 이온원, 플라즈마원으로서 이용된다.
〔활성화 처리〕
활성화 처리로서는, 예를 들면 상술한 물리적인 산화막 제거 처리와 마찬가지로, 물리적인 에너지를 이용하여, 산화막을 제거하거나, 점착층의 표면의 결합 상태를 변화시키거나 함으로써, 활성인 표면을 노출시키는 방법을 들 수 있다.
상술한 각 처리는, 다층 배선 기판을 제작하는 접속 장치에 내장되어 있는 경우에는, 챔버 내에서 연속적으로 행할 수 있다.
또, 접속 장치에 내장되어 있지 않은 경우여도, 챔버 밖에서 처리를 실시한 후에, 처리 후의 이방 도전성 부재와 배선 기판을 신속하게 접속 개시함으로써 동일한 효과를 얻을 수 있다.
이와 같은 접속 장치로서는, 다양한 원리에 근거하는 장치가 실용화되어 있으며, 크게 나누어 실리콘 웨이퍼끼리를 영구적으로 접합하는 퍼머넌트 본드 장치와, 일시적으로 접합하는 템포러리 본드 장치와 같은 것이 있지만, 가압 능력, 가열 온도, 접속 환경을 충족시키면 어느 장치도 사용 가능하다.
대표적인 접속 장치로서는, 예를 들면 미쓰비시 주고교 가부시키가이샤, 아유미 고교 가부시키가이샤, 무사시노 고교 가부시키가이샤, 수스 마이크로텍(SUSS-MicroTec)사, 본드텍 가부시키가이샤, 도쿄 일렉트론 가부시키가이샤, 도레이 엔지니어링 가부시키가이샤, 이브이그룹(EVGroup)사, 가부시키가이샤 피엠티사 등으로부터 출시되고 있다.
또, 본 발명에 있어서는, 이방 도전성 부재와 배선 기판의 접속은, 예를 들면 가압 시의 압력이 1MPa 이상, 가열 온도가 200℃ 이상, 챔버 내의 산소 농도가 10ppm 이하인 조건에서 접속할 수 있다.
이와 같은 본 발명의 다층 배선 기판은, 반도체 패키지의 인터포저로서 적합하게 이용할 수 있다.
실시예
이하에 실시예를 나타내어 본 발명을 구체적으로 설명한다. 단, 본 발명은 이들에 한정되지 않는다.
먼저, 각 실시예에서 이용한 이방 도전성 부재 및 배선 기판의 제작에 대하여 설명한다.
[이방 도전성 부재의 제작]
(1) 알루미늄 기판의 제작
Si: 0.06질량%, Fe: 0.30질량%, Cu: 0.005질량%, Mn: 0.001질량%, Mg: 0.001질량%, Zn: 0.001질량%, Ti: 0.03질량%를 함유하고, 잔부는 Al과 불가피 불순물의 알루미늄 합금을 이용하여 용탕(溶湯)을 조제하여, 용탕 처리 및 여과를 행한 다음, 두께 500mm, 폭 1200mm의 주괴를 DC 주조법(Direct Chill Casting)으로 제작했다.
이어서, 표면을 평균 10mm의 두께로 면삭기에 의하여 연삭한 후, 550℃에서, 약 5시간 균열(均熱) 유지하여, 온도 400℃로 낮아진 시점에서, 열간 압연기를 이용하여 두께 2.7mm의 압연판으로 했다.
또한, 연속 소둔기를 이용하여 열처리를 500℃에서 행한 후, 냉간 압연으로, 두께 1.0mm로 마무리하여, JIS 1050재의 알루미늄 기판을 얻었다.
이 알루미늄 기판을 폭 1030mm로 한 후, 이하에 나타내는 각 처리를 실시했다.
(2) 전해 연마 처리
상기 알루미늄 기판에 대하여, 이하 조성의 전해 연마액을 이용하여, 전압 25V, 액온도 65℃, 액유속 3.0m/min의 조건으로 전해 연마 처리를 실시했다.
음극은 카본 전극으로 하고, 전원은 GP0110-30R(가부시키가이샤 다카사고 세이사쿠쇼제)을 이용했다. 또, 전해액의 유속은 와류식 플로 모니터 FLM22-10PCW(애즈원 가부시키가이샤제)를 이용하여 계측했다.
(전해 연마액 조성)
·85질량% 인산(와코 준야쿠 고교 가부시키가이샤제 시약) 660mL
·순수 160mL
·황산 150mL
·에틸렌글라이콜 30mL
(3) 양극 산화 처리 공정
이어서, 전해 연마 처리 후 알루미늄 기판에, 일본 공개특허공보 2007-204802호에 기재된 순서에 따라 자기 규칙화법에 의한 양극 산화 처리를 실시했다.
전해 연마 처리 후 알루미늄 기판에, 0.50mol/L 옥살산의 전해액으로, 전압 40V, 액온도 16℃, 액유속 3.0m/min의 조건으로, 5시간의 예비 양극 산화 처리를 실시했다.
그 후, 예비 양극 산화 처리 후의 알루미늄 기판을, 0.2mol/L 무수 크로뮴산, 0.6mol/L 인산의 혼합 수용액(액온도: 50℃)에 12시간 침지시키는 탈막 처리를 실시했다.
그 후, 0.50mol/L 옥살산의 전해액으로, 전압 40V, 액온도 16℃, 액유속 3.0m/min의 조건으로, 10시간의 재양극 산화 처리를 실시하여, 막두께 80μm의 양극 산화막을 얻었다.
또한, 예비 양극 산화 처리 및 재양극 산화 처리는, 모두 음극은 스테인리스 전극으로 하고, 전원은 GP0110-30R(가부시키가이샤 다카사고 세이사쿠쇼제)을 이용했다. 또, 냉각 장치로는 네오쿨(NeoCool) BD36(야마토 가가쿠 가부시키가이샤제), 교반 가온 장치로는 페어스터러 PS-100(아이라(EYELA) 도쿄 리카키카이 가부시키가이샤제)을 이용했다. 또한, 전해액의 유속은 와류식 플로 모니터 FLM22-10PCW(애즈원 가부시키가이샤제)를 이용하여 계측했다.
(4) 배리어층 제거 공정
이어서, 상기 양극 산화 처리와 동일한 처리액 및 처리 조건으로, 전압을 40V에서 0V까지 연속적으로 전압 강하 속도 0.2V/sec로 강하시키면서 전해 처리(전해 제거 처리)를 실시했다.
그 후, 5질량% 인산에 30℃, 30분간 침지시키는 에칭 처리(에칭 제거 처리)를 실시하여, 양극 산화막의 마이크로 포어의 바닥부에 있는 배리어층을 제거하고, 마이크로 포어를 통하여 알루미늄을 노출시켰다.
여기에서, 배리어층 제거 공정 후의 양극 산화막에 존재하는 마이크로 포어의 평균 개구 직경은 60nm였다. 또한, 평균 개구 직경은, FE-SEM(Field Emission-Scanning Electron Microscope: 전계 방사형-주사형 전자 현미경)에 의하여 표면 사진(배율 50000배)을 촬영하여, 50개소 측정한 평균값으로서 산출했다.
또, 배리어층 제거 공정 후의 양극 산화막의 평균 두께는 80μm였다. 또한, 평균 두께는, 양극 산화막을 두께 방향에 대하여 FIB(Focused Ion Beam: 집속 이온빔)으로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 10개소 측정한 평균값으로서 산출했다.
또, 양극 산화막에 존재하는 마이크로 포어의 밀도는, 약 1억개/mm2였다. 또한, 마이크로 포어의 밀도는, 일본 공개특허공보 2008-270158호의 [0168] 및 [0169] 단락에 기재된 방법으로 측정하여 산출했다.
또, 양극 산화막에 존재하는 마이크로 포어의 규칙화도는 92%였다. 또한, 규칙화도는, FE-SEM에 의하여 표면 사진(배율 20000배)을 촬영하고, 일본 공개특허공보 2008-270158호의 [0024]~[0027] 단락에 기재된 방법으로 측정하여 산출했다.
(5) 금속 충전 공정(전해 도금 처리)
이어서, 알루미늄 기판을 음극으로 하고, 백금을 정극으로 하여 전해 도금 처리를 실시했다.
구체적으로는, 이하에 나타내는 조성의 구리 도금액을 사용하고, 정전류 전해를 실시함으로써, 마이크로 포어의 내부에 구리가 충전된 금속 충전 미세 구조체를 제작했다.
여기에서, 정전류 전해는, 가부시키가이샤 야마모토 멧키 시켄키제의 도금 장치를 이용하고, 호쿠토 덴코 가부시키가이샤제의 전원(HZ-3000)을 이용하여 도금액 중에서 사이클릭 볼탐메트리를 행하여 석출 전위를 확인한 후에, 이하에 나타내는 조건으로 처리를 실시했다.
(구리 도금액 조성 및 조건)
·황산 구리 100g/L
·황산 50g/L
·염산 15g/L
·온도 25℃
·전류 밀도 10A/dm2
마이크로 포어에 금속을 충전한 후의 양극 산화막의 표면을 FE-SEM으로 관찰하여, 1000개의 마이크로 포어에 있어서의 금속에 의한 봉공(封孔)의 유무를 관찰하여 봉공률(봉공 마이크로 포어의 개수/1000개)을 산출한바 96%였다.
또, 마이크로 포어에 금속을 충전한 후의 양극 산화막을 두께 방향에 대하여 FIB로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 마이크로 포어의 내부를 확인한바, 봉공된 마이크로 포어에 있어서는, 그 내부가 금속으로 완전하게 충전되어 있는 것을 알 수 있었다.
(6) 기판 제거 공정
이어서, 20질량% 염화 수은 수용액(승홍(昇汞))에 20℃, 3시간 침지시킴으로써 알루미늄 기판을 용해하여 제거함으로써, 금속 충전 미세 구조체를 제작했다.
(7) 트리밍 공정
이어서, 금속 충전 미세 구조체를 수산화 나트륨 수용액(농도: 5질량%, 액온도: 20℃)에 침지시켜, 돌출 부분의 높이가 500nm가 되도록 침지 시간을 변경하여 알루미늄의 양극 산화막의 표면을 선택적으로 용해하고, 도통로인 구리의 원기둥을 돌출시킨 구조체를 제작했다.
이어서, 수세하고, 건조한 후에, 제작한 구조체를 FE-SEM으로 관찰하여, 도통로의 돌출 부분의 높이, 도통로의 돌출 부분의 직경, 어스펙트비(돌출 부분의 높이/돌출 부분의 직경)를 측정했다. 어스펙트비는 8이었다.
(8) 점착층 형성 공정
트리밍 공정 후의 구조체에, 이하에 나타내는 방법으로 점착층을 형성하여, 이방 도전성 부재를 제작했다.
이하 배합으로 메틸에틸케톤에 용해한 액을 표면에 도포하고, 건조시킨 후, 또한 130℃에서 2분간 베이크하여 점착층을 형성했다.
점착층의 두께는, 동일 면이 되도록 용매(MEK: methyl ethyl ketone 메틸에틸케톤)를 추첨(追添)함으로써 조정했다. 또, 도포 후의 건조는, 점착층의 표면 고화를 회피하기 위하여, 감압도 -400mmH2O의 감압하에서 온도를 50℃로 설정하여 행했다.
<도포액 조성>
·엘라스토머: 아크릴산 뷰틸아크릴로나이트릴을 주성분으로 하는 아크릴산 에스터계 폴리머(상품명: SG-28GM, 나가세 켐텍스 가부시키가이샤제) 5질량부
·에폭시 수지 1: jER(등록상표) 828(미쓰비시 가가쿠 가부시키가이샤제) 33질량부
·에폭시 수지 2: jER(등록상표) 1004(미쓰비시 가가쿠 가부시키가이샤제) 11질량부
·페놀 수지: 밀렉스 XLC-4L(미쓰이 가가쿠 가부시키가이샤제) 44질량부
·유기산: o-아니스산(오쏘아니스산, 도쿄 가세이 고교 가부시키가이샤제) 0.5질량부
·경화제: 이미다졸 촉매(2PHZ-PW, 시고쿠 가세이 고교 가부시키가이샤제) 0.5질량부
[배선 기판(TEG칩)의 제작]
배선 기판으로서, Cu 패드(전극)를 2개 갖는 TEG(Test Element Group)칩(데이지 체인 패턴)을 이하와 같이 하여 제작했다.
먼저, 지지체로서 RDL(Redistribution Layer: 재배선층)이 형성된 웨이퍼를 이용하여, 표면에 패시베이션층으로서, SiN(실리콘 나이트라이드)막을 두께 100nm로 형성했다.
다음으로, 감광성 폴리이미드층을 상기 패시베이션층 상에 형성했다. 감광성 폴리이미드층의 재료로서는, 도레이 가부시키가이샤제 SP-453을 이용했다. 도포액을 표면에 도포하고, 건조시킨 후, 또한 130℃에서 2분간 베이크하여 감광성 폴리이미드층을 형성했다. 또한 노광 현상 처리에 의하여, 감광성 폴리이미드층에 접속용 전극 부분이 개구하는 패턴을 형성했다.
다음으로, 드라이 에칭을 행하여, 상기 감광성 폴리이미드층의 개구부의 SiN막을 제거했다.
개구부의 SiN막을 제거한 후, 다마신(damascene) 처리를 실시하여, 개구부에 구리를 충전했다. 또한 CMP(chemical mechanical polishing) 연마 처리를 행하여, 충전한 구리 및 감광성 폴리이미드층을 동일 면이 되도록 깎아 두께를 조정하여, 접속용의 Cu 패드(전극)를 형성했다.
이 CMP 연마 처리를 실시한 상태의 접속용 전극 구조를 갖는 TEG칩을, 패시베이션층 위에 수지층을 갖는 TEG칩 (A)로 하여 이용했다. 즉, 상기 감광성 폴리이미드층이 수지층이다.
또한 CMP 연마 처리 후에, 에칭에 의하여 감광성 폴리이미드층을 제거했다. 이 상태의 접속용 전극 구조를 갖는 TEG칩을, 패시베이션층과 Cu 패드면에 단차를 갖는 TEG칩 (B)로 하여 이용했다.
또한, CMP 연마 처리 시의 연마 두께를 조정함으로써 Cu 패드면과 패시베이션층의 단차를 조정했다.
또한 감광성 폴리이미드층을 제거한 후, 다시, CMP 연마 처리를 실시하여, 패시베이션층과 Cu 패드의 단차를 제거했다. 이 상태의 접속용 전극 구조를 갖는 TEG칩을, 패시베이션층과 Cu 패드면의 단차가 없는 TEG칩 (C)로 하여 이용했다.
[다층 배선 기판의 제작]
상기와 같이 하여 제작한 이방 도전성 부재 및 TEG칩(배선 기판)을 이용하여, 각 실시예의 다층 배선 기판을 제작했다.
〔실시예 1~7〕
실시예 1~7로서 도 2(B)에 나타내는 구성의 다층 배선 기판을 제작했다.
배선 기판으로서, 패시베이션층과 Cu 패드면에 단차를 갖는 TEG칩 (B)를 이용했다. 또한, 패시베이션층과 Cu 패드면의 단차는 50nm였다.
TEG칩 (B) 및 이방 도전성 부재를 이 순서로 적층하여, 상온 접합 장치(WP-100, 가부시키가이샤 피엠티사제)를 이용하여, 표 1에 나타내는 조건으로, 5분 유지의 조건으로 접합하여 다층 배선 기판의 샘플을 제작했다.
제작한 다층 배선 기판의 접합부를, 두께 방향에 대하여 FIB로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 관찰한바, 실시예 1~7 모두, 전극과 접촉하는 도통로는, 인접하는 도통로끼리가 접촉하고 있으며, 또한 전극과 접촉하지 않는 도통로는 다른 도통로와 접촉하지 않는 형상이었다. 일례로서, 도 4에 실시예 1의 단면 사진을 나타낸다.
〔실시예 8〕
실시예 8로서, 도 2(B)에 나타내는 구성의 다층 배선 기판을 제작했다.
즉, TEG칩 (B)의 패시베이션층과 Cu 패드면의 단차를 150nm로 한 것 이외에는 실시예 5와 동일하게 했다.
제작한 다층 배선 기판의 접합부를, 두께 방향에 대하여 FIB로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 관찰한바, 전극과 접촉하는 도통로는, 인접하는 도통로끼리가 접촉하고 있으며, 또한 전극과 접촉하지 않는 도통로는 점착층에 매립되어 다른 도통로와 접촉하지 않는 형상이었다.
〔실시예 9〕
실시예 9로서 도 2(A)에 나타내는 구성의 다층 배선 기판을 제작했다.
즉, 배선 기판으로서 패시베이션층 위에 수지층을 갖는 TEG칩 (A)를 이용하여, 수지층의 두께를 400nm로 한 것 이외에는 실시예 5와 동일하게 했다.
제작한 다층 배선 기판의 접합부를, 두께 방향에 대하여 FIB로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 관찰한바, 전극과 접촉하는 도통로는, 인접하는 도통로끼리가 접촉하고 있으며, 또한 전극과 접촉하지 않는 도통로는 수지층에 관입하여 다른 도통로와 접촉하지 않는 형상이었다.
〔실시예 10 및 11〕
실시예 10 및 11로서, 도 2(C)에 나타내는 구성의 다층 배선 기판을 제작했다.
즉, 배선 기판으로서, 패시베이션층과 Cu 패드면의 단차가 없는 TEG칩 (C)를 이용하여, 각각 표 1에 기재된 접합의 조건으로 다층 배선 기판을 제작한 것 이외에는, 실시예 1과 동일하게 했다.
제작한 다층 배선 기판의 접합부를, 두께 방향에 대하여 FIB로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 관찰한바, 실시예 10 및 11 모두, 전극과 접촉하는 도통로는, 인접하는 도통로끼리가 접촉하고 있으며, 또한 전극과 접촉하지 않는 도통로는 다른 도통로와 접촉하지 않는 형상이었다.
〔비교예 1~5〕
TEG칩, 이방 도전성 부재 및 Cu막을 접합할 때의 조건을 표 1에 나타내는 조건으로 변경한 것 이외에는, 실시예 1과 동일하게 하여, 다층 배선 기판의 샘플을 제작했다.
제작한 다층 배선 기판의 접합부를, 두께 방향에 대하여 FIB로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 관찰한바, 비교예 1~4 모두, 전극과 접촉하는 도통로는, 인접하는 도통로끼리가 접촉하고 있지 않았다. 또, 비교예 5는, 전극과 접촉하지 않는 도통로가 다른 도통로와 접촉하고 있었다.
〔비교예 6〕
이방 도전성 부재가 점착층을 갖지 않는 것 이외에는, 실시예 3과 동일하게 하여, 다층 배선 기판의 샘플을 제작했다.
제작한 다층 배선 기판의 접합부를, 두께 방향에 대하여 FIB로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 관찰한바, 전극과 접촉하는 도통로는, 인접하는 도통로끼리가 접촉하고 있지 않았다.
[평가]
제작한 다층 배선 기판의 샘플의 도통성, 밀착성, 및 면내 절연성을 평가했다.
<도통성>
샘플의 이방 도전성 부재의 TEG칩과는 반대측의 면에 Cu막을 접합했다.
또한, Cu막은, Cu를 웨이퍼 표면에 200nm 성막하여 준비한 것이다. 평탄도의 지표인 TTV(total thickness variation)는 50nm였다.
샘플의 TEG칩의 2개의 Cu 패드에 저항 측정용 신호선을 납땜하고, 납땜한 샘플을 125℃×24h로 건조하고, 또한 85℃×60%RH×168시간의 흡습 처리를 행했다. 이어서, 땜납 리플로 처리 공정(최대 온도 265℃)을 3회 행했다.
이상의 이력을 거친 샘플을 (-65℃/+150℃)의 조건의 온도 사이클 시험에 제공했다.
100사이클마다, 1000사이클까지, Cu 패드 사이의 저항값을 측정했다. 그 결과, 저항값의 변화율(1000사이클에서의 저항값/100사이클에서의 저항값)이, 10% 미만인 것을 “A”라고 평가하고, 10% 이상 50% 미만인 것을 “B”라고 평가하며, 50% 이상인 것을 “C”라고 평가하고, 도통이 이루어지지 않게 된 것을 “D”라고 평가했다.
<밀착성>
샘플에 대하여, 만능형 본드 테스터(데이지 4000 데이지(DAGE)사제)를 이용하여, 다이 시어(Die Shear) 테스트를 행하여, 이방 도전성 부재와 TEG칩 사이의 밀착성을 평가했다.
실시예 2의 박리 강도를 기준으로 하여, 110% 이상의 것을 “AA”라고 평가하고, 110% 미만 90% 이상의 것을 “A”라고 평가하며, 90% 미만 50% 이상의 것을 “B”라고 평가하고, 50% 미만 10% 이상의 것을 “C”라고 평가하며, 10% 미만의 것을 “D”라고 평가했다.
<면내 절연성>
샘플의 이방 도전성 부재의 TEG칩과는 반대측의 면의, Cu 패드에 접촉하는 도통로, 및 이 도통로에 인접하여, Cu 패드에 접촉하고 있지 않는 도통로에 저항 측정용 신호선을 납땜하고, 납땜한 샘플을 (-65℃/+150℃)의 조건의 온도 사이클 시험에 제공했다.
100사이클마다, 1000사이클까지, 상기 도통로 사이의 절연 저항값을 측정했다. 그 결과, 저항값의 변화율(1000사이클에서의 저항값/100사이클에서의 저항값)이, 10% 미만인 것을 “A”라고 평가하고, 10% 이상 50% 미만인 것을 “B”라고 평가하며, 옆과의 절연이 이루어지지 않은 것을 “C”라고 평가했다.
평가 결과를 표 1에 나타낸다.
[표 1]
Figure 112017050926510-pct00001
표 1에 나타내는 결과로부터, 전극과 접촉하는 도통로는, 인접하는 도통로끼리가 접촉하고 있으며, 또한 전극과 접촉하지 않는 도통로는 다른 도통로와 접촉하지 않는 본 발명의 다층 배선 기판인 실시예 1~11은, 밀착성이 양호하고 도통성이 높으며, 또한 면내 절연성도 높고, 도통 신뢰성이 높은 것을 알 수 있다.
이에 비하여, 비교예 1~4, 6으로부터, 전극과 접촉하는 도통로끼리가 서로 접촉하고 있지 않는 경우에는, 밀착성이 낮아져 도통성이 나빠지는 것을 알 수 있다. 또, 비교예 5로부터, 전극과 접촉하지 않는 도통로끼리가 서로 접촉하면 절연성이 나빠지는 것을 알 수 있다.
또, 실시예 4, 5, 8, 9, 10, 11 등의 대비로부터, 배선 기판의 전극이 패시베이션층보다 돌출되어 형성되는 것이 바람직하고, 또한 배선 기판이 수지층을 갖는 것이 바람직한 것을 알 수 있다.
이상의 결과로부터 본 발명의 효과는 분명하다.
1 이방 도전성 부재
2 절연성 기재
3 도통로
3a, 3b 도통로의 돌출 부분
4 점착층
6 절연성 기재의 두께
7 도통로 사이의 폭
8 도통로의 직경
9 도통로의 중심간 거리(피치)
10 다층 배선 기판
11 배선 기판
12 전극
13 수지층
14 패시베이션층
20 배선 기판

Claims (7)

  1. 무기 재료로 이루어지는 절연성 기재, 상기 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태에서 마련된, 도전성 부재로 이루어지는 복수의 도통로, 및 상기 절연성 기재의 표면에 마련된 점착층을 구비하고, 상기 각 도통로가, 상기 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있는 이방 도전성 부재와,
    기판, 및 상기 기판 상에 형성되는 1 이상의 전극을 갖는 배선 기판을 적층하여 이루어지는 다층 배선 기판으로서,
    상기 복수의 도통로 중, 상기 전극과 접촉하는 도통로가 변형되어, 인접하는 도통로끼리가 접촉하고 있는 것을 특징으로 하는 다층 배선 기판.
  2. 청구항 1에 있어서,
    상기 배선 기판은, 상기 기판의 적어도 일부를 덮는 패시베이션층을 갖고,
    상기 전극과 상기 패시베이션층이 동일 면으로 형성되며,
    상기 복수의 도통로 중, 상기 패시베이션층과 접촉하는 도통로의 상기 돌출 부분은, 서로 접촉하고 있지 않는 다층 배선 기판.
  3. 청구항 1에 있어서,
    상기 복수의 도통로 중, 상기 전극과 접촉하는 도통로 이외의 도통로의 상기 돌출 부분은 상기 점착층에 매립되어 있는, 다층 배선 기판.
  4. 청구항 1에 있어서,
    상기 배선 기판은, 상기 기판의 적어도 일부를 덮는 수지층을 갖고,
    상기 전극과 상기 수지층이 동일 면으로 형성되며,
    상기 복수의 도통로 중, 상기 전극과 접촉하는 도통로 이외의 도통로의 상기 돌출 부분의 적어도 일부가 상기 수지층 중에 관입하고 있는, 다층 배선 기판.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 전극과 상기 도통로의 재료가 동일한, 다층 배선 기판.
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 도통로의 재료가 구리인, 다층 배선 기판.
  7. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 점착층은 필러를 함유하지 않는 다층 배선 기판.
KR1020177014603A 2014-12-19 2015-12-17 다층 배선 기판 KR101969730B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014257473 2014-12-19
JPJP-P-2014-257473 2014-12-19
PCT/JP2015/085399 WO2016098865A1 (ja) 2014-12-19 2015-12-17 多層配線基板

Publications (2)

Publication Number Publication Date
KR20170080629A KR20170080629A (ko) 2017-07-10
KR101969730B1 true KR101969730B1 (ko) 2019-04-17

Family

ID=56126748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177014603A KR101969730B1 (ko) 2014-12-19 2015-12-17 다층 배선 기판

Country Status (6)

Country Link
US (1) US10249563B2 (ko)
JP (1) JP6412587B2 (ko)
KR (1) KR101969730B1 (ko)
CN (1) CN107113984B (ko)
TW (1) TWI683608B (ko)
WO (1) WO2016098865A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6798003B2 (ja) * 2017-02-27 2020-12-09 富士フイルム株式会社 金属充填微細構造体の製造方法
JP7220796B2 (ja) * 2019-08-16 2023-02-10 富士フイルム株式会社 構造体の製造方法
KR20210045804A (ko) * 2019-10-17 2021-04-27 (주)포인트엔지니어링 다층 배선 기판 및 다층 배선 기판 제조 방법 및 프로브카드
CN114731002A (zh) * 2019-11-22 2022-07-08 三井化学株式会社 片状连接器、片组件、电气检查装置及电气检查方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116291A (ja) * 2003-10-07 2005-04-28 Sumitomo Electric Ind Ltd 異方性導電膜及びその製造方法
JP2010067589A (ja) * 2008-07-09 2010-03-25 Fujifilm Corp 微細構造体およびその製造方法
JP2012109306A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2808703B2 (ja) * 1989-08-02 1998-10-08 日東電工株式会社 フィルムキャリアおよび半導体装置
JP2654189B2 (ja) * 1989-07-28 1997-09-17 日東電工株式会社 半導体装置の実装方法
JP2815113B2 (ja) * 1989-03-01 1998-10-27 日東電工株式会社 フィルムキャリアおよび半導体装置の製造方法
JP2654191B2 (ja) * 1989-07-28 1997-09-17 日東電工株式会社 半導体装置の実装方法
JP2785832B2 (ja) * 1989-03-01 1998-08-13 日東電工株式会社 半導体装置の実装構造
JP2634672B2 (ja) * 1989-07-14 1997-07-30 日東電工株式会社 半導体装置
JPH0760840B2 (ja) * 1988-11-09 1995-06-28 日東電工株式会社 配線基板およびその製法
JP2654190B2 (ja) * 1989-07-28 1997-09-17 日東電工株式会社 半導体装置の実装方法
FR2726397B1 (fr) * 1994-10-28 1996-11-22 Commissariat Energie Atomique Film conducteur anisotrope pour la microconnectique
US5698496A (en) * 1995-02-10 1997-12-16 Lucent Technologies Inc. Method for making an anisotropically conductive composite medium
EP0811245A4 (en) * 1995-09-27 1998-11-18 Texas Instruments Inc MICROELECTRONIC ARRANGEMENT WITH Z-AXIS CONDUCTIVE LAYER
US5805426A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
FR2842943B1 (fr) * 2002-07-24 2005-07-01 Commissariat Energie Atomique Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur
TWI255466B (en) * 2004-10-08 2006-05-21 Ind Tech Res Inst Polymer-matrix conductive film and method for fabricating the same
WO2007122821A1 (ja) * 2006-04-20 2007-11-01 Sumitomo Bakelite Co., Ltd. 半導体装置
JP4518113B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
JP2009132974A (ja) * 2007-11-30 2009-06-18 Fujifilm Corp 微細構造体
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
JP5363131B2 (ja) * 2009-02-02 2013-12-11 富士フイルム株式会社 異方導電性部材およびその製造方法
JP5164878B2 (ja) * 2009-02-17 2013-03-21 富士フイルム株式会社 異方導電性部材およびその製造方法
JP5362104B2 (ja) * 2010-03-31 2013-12-11 太陽誘電株式会社 応力緩衝層及びその作製方法
JP2012078222A (ja) * 2010-10-01 2012-04-19 Fujifilm Corp 回路基板接続構造体および回路基板の接続方法
JP5615765B2 (ja) * 2011-06-24 2014-10-29 信越ポリマー株式会社 異方導電性コネクタおよび異方導電性コネクタの製造方法
KR101987280B1 (ko) * 2012-12-20 2019-06-10 삼성전기주식회사 인쇄회로기판용 수지 조성물, 절연필름, 프리프레그 및 인쇄회로기판
WO2014119178A1 (ja) * 2013-01-30 2014-08-07 京セラ株式会社 実装構造体の製造方法
EP3026764A4 (en) * 2013-07-22 2016-11-16 Fujifilm Corp METHOD FOR PRODUCING AN ANISOTROPIC CONDUCTIVE ELEMENT AND METHOD FOR PRODUCING AN ANISOTROPIC CONDUCTIVE BONDING ENCAPSULATION
JP2015149451A (ja) * 2014-02-07 2015-08-20 デクセリアルズ株式会社 アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
KR101565690B1 (ko) * 2014-04-10 2015-11-03 삼성전기주식회사 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116291A (ja) * 2003-10-07 2005-04-28 Sumitomo Electric Ind Ltd 異方性導電膜及びその製造方法
JP2010067589A (ja) * 2008-07-09 2010-03-25 Fujifilm Corp 微細構造体およびその製造方法
JP2012109306A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法

Also Published As

Publication number Publication date
KR20170080629A (ko) 2017-07-10
CN107113984A (zh) 2017-08-29
CN107113984B (zh) 2019-06-04
US10249563B2 (en) 2019-04-02
JP6412587B2 (ja) 2018-10-24
TW201633874A (zh) 2016-09-16
JPWO2016098865A1 (ja) 2017-09-21
TWI683608B (zh) 2020-01-21
US20170330828A1 (en) 2017-11-16
WO2016098865A1 (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
TWI583281B (zh) 多層板和半導體封裝
KR101969730B1 (ko) 다층 배선 기판
JP6166826B2 (ja) 異方導電性部材の製造方法
US9899306B2 (en) Anisotropic conductive member and multilayer wiring substrate
JPWO2018173764A1 (ja) 積層デバイス、積層体および積層デバイスの製造方法
CN101897083A (zh) 各向异性导电接合组件
WO2015111542A1 (ja) 微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法
TW201801205A (zh) 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法
JP2019153415A (ja) 異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法
JP2011091185A (ja) 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
JP5363131B2 (ja) 異方導電性部材およびその製造方法
JP6600285B2 (ja) 多層配線基板の製造方法
JPWO2018216433A1 (ja) 被処理部材の製造方法および積層体
CN116666346A (zh) 金属填充微细结构体
JP6055552B2 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
WO2018159186A1 (ja) 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
TW202208695A (zh) 金屬填充微細結構體的製造方法
KR20230121857A (ko) 도금액, 및, 금속 충전 구조체의 제조 방법
JP7506753B2 (ja) 金属充填微細構造体の製造方法
KR20230012969A (ko) 구조체의 제조 방법
JP2008258552A (ja) 半導体チップ積層実装体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant