JP4488103B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4488103B2
JP4488103B2 JP2008511971A JP2008511971A JP4488103B2 JP 4488103 B2 JP4488103 B2 JP 4488103B2 JP 2008511971 A JP2008511971 A JP 2008511971A JP 2008511971 A JP2008511971 A JP 2008511971A JP 4488103 B2 JP4488103 B2 JP 4488103B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor device
resin
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008511971A
Other languages
English (en)
Other versions
JPWO2007122821A1 (ja
Inventor
光生 杉野
猛 八月朔日
雅浩 和田
政貴 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of JPWO2007122821A1 publication Critical patent/JPWO2007122821A1/ja
Application granted granted Critical
Publication of JP4488103B2 publication Critical patent/JP4488103B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置に関する。
基板上に半導体チップ（半導体素子）をフェイスダウン実装する場合、基板と半導体チップとの間に空隙部が生じるため、その空隙にアンダーフィルと呼ばれる絶縁材料を充填することが必要となる。アンダーフィルの材料としては、従来、エポキシ樹脂をはじめとする熱硬化性樹脂が広く用いられてきた（特許文献１）。
特開平１１−２３３５７１号公報
基板と半導体チップは、一般に線膨張係数が異なる。基板は有機樹脂を含む材料により構成されており、半導体チップよりも大きな線膨張係数を有する。このため、基板上に半導体チップを実装した構造の半導体装置が熱履歴を受けると両者の線膨張係数の相違に起因して基板の反りが生じる。従来の半導体装置では、この反りの発生により、半導体チップや、半導体チップとバンプの界面、バンプと基板との界面等に、クラック等の損傷が発生することがある。
これに加え、近年、基板としてビルドアップ層を有する基板が使用されている。このような基板としては、従来、コア層上にビルドアップ層を形成したものが使用されている。半導体チップのクロック周波数の高周波数化が急速に進んでいることから、半導体チップを実装する基板には、インダクタンスを低減できるものが求められている。コア層と、ビルドアップ層とを有する基板では、コア層のスルーホールのインダクタンスが非常に大きい。インダクタンスの低減の要請に応えるためには、コア層をなるべく薄くするか、コア層を有さず、ビルドアップ層のみから構成される基板を使用することが提案されている。
ここで、一般に、コア層は、基板の線膨張係数を低減させる目的で設けられている。従って、コア層を薄くしたり、ビルドアップ層のみからなる基板を使用したりした場合には、熱履歴を受けた際の基板のそりが増大してしまうという課題がある。
本発明の目的は、半導体素子や、半導体素子とバンプの界面、バンプと基板との界面等での、損傷の発生を防止することができる半導体装置を提供することである。
本発明によれば、基板と、
上記基板上に実装された半導体素子と、
上記基板と上記半導体素子とを接続するバンプ、および、バンプの周囲に充填されたアンダーフィルと、を備え、
上記バンプは融点が２３０℃以上の高融点半田であり、
上記アンダーフィルは、弾性率が３０ＭＰａ以上、５１０ＭＰａ以下の樹脂材料からなり、
上記基板は、
樹脂を含有する絶縁層と導体配線層とが交互に積層され、各導体配線層が絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
２５℃以上ガラス転移点以下におけるビルドアップ層の絶縁層の基板面内方向の線膨張係数が３５ｐｐｍ／℃以下であり、
２５℃以上ガラス転移点以下における前記アンダーフィルの線膨張係数と前記バンプの線膨張係数との差が、１０ｐｐｍ／℃以下である
半導体装置
が提供される。
この構成の発明によれば、アンダーフィルの弾性率を３０ＭＰａ以上、５１０ＭＰａ以下とすることで、バンプの周囲が強固に固定され、バンプのクラックが防止される。さらに２５℃以上ガラス転移点以下におけるビルドアップ層の絶縁層の基板面内方向の線膨張係数が３５ｐｐｍ／℃以下であるため、ビルドアップ層の反りが低減され、半導体素子の損傷、さらには、半導体素子とバンプの界面での損傷、バンプと基板との界面等での損傷の発生が効果的に抑制される。
なお、ここでいうアンダーフィルの弾性率とは、１２５℃雰囲気下にて測定し得られた応力―ひずみ曲線より得られた弾性率である。
２５℃以上ガラス転移点以下におけるアンダーフィルの線膨張係数とバンプの線膨張係数との差を１０ｐｐｍ／℃以下とすることで、アンダーフィルとバンプとの界面で発生する歪を低減することができる。
また、本発明によれば、
基板と、
上記基板上に実装された半導体素子と、
上記基板と上記半導体素子とを接続するバンプ、および、バンプの周囲に充填されたアンダーフィルと、を備え、
上記バンプは、鉛フリー半田であり、
上記アンダーフィルは、弾性率が１６０ＭＰａ以上、５１０ＭＰａ以下の樹脂材料からなり、
上記基板は、
樹脂を含有する絶縁層と導体配線層とが交互に積層され、各導体配線層が絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
２５℃以上ガラス転移点以下におけるビルドアップ層の絶縁層の基板面内方向の線膨張係数が３５ｐｐｍ／℃以下であり、
２５℃以上ガラス転移点以下における前記アンダーフィルの線膨張係数と前記バンプの線膨張係数との差が、１０ｐｐｍ／℃以下である
半導体装置
も提供することができる。
この構成の発明によれば、アンダーフィルの弾性率を１６０ＭＰａ以上、５１０ＭＰａ以下とすることで、靱性が高くない鉛フリー半田であるバンプを使用する場合であっても、バンプのクラックが防止される。さらに２５℃以上ガラス転移点以下におけるビルドアップ層の絶縁層の基板面内方向の線膨張係数が３５ｐｐｍ／℃以下であるため、ビルドアップ層の反りが低減され、半導体素子の損傷、さらには、半導体素子とバンプの界面での損傷、バンプと基板との界面等での損傷の発生が効果的に抑制される。
なお、ここでいうアンダーフィルの弾性率とは、１２５℃雰囲気下にて測定し得られた応力―ひずみ曲線より得られた弾性率である。
２５℃以上ガラス転移点以下におけるアンダーフィルの線膨張係数とバンプの線膨張係数との差を１０ｐｐｍ／℃以下とすることで、アンダーフィルとバンプとの界面で発生する歪を低減することができる。
また、本発明によれば、半導体素子は、シリコン基板と、該シリコン基板上に設けられた、比誘電率３．３以下の低誘電率膜を含む層間絶縁膜と、該層間絶縁膜中に設けられた配線と、を含む半導体装置であることが好ましい。
本発明にかかる半導体装置では、バンプのクラックを防止することができ、さらには、半導体素子の損傷も抑制することができる。
従って、半導体素子を比誘電率３．３以下の低誘電率膜（Ｌｏｗ−ｋ膜）を有するものとしても、半導体素子のＬｏｗ−ｋ膜の損傷を防止できる。
さらに、２５℃以上ガラス転移点以下におけるアンダーフィルの線膨張係数とビルドアップ層の絶縁層の線膨張係数との差が、２５ｐｐｍ／℃以下であることが好ましい。
２５℃以上ガラス転移点以下におけるアンダーフィルの線膨張係数とビルドアップ層の絶縁層の線膨張係数との差を２５ｐｐｍ／℃以下とすることでアンダーフィルと基板との間で発生する歪みを低減できる。
ここで、基板は、絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の導体層が、ビルドアップ層の導体配線層に接続されるコア層を有するものであってもよい。
また、基板は、コア層を有しないものであってもよい。
さらに、ビルドアップ層の絶縁層の樹脂は、シアネート樹脂を含むことが好ましく、さらには、シアネート樹脂は、ノボラック型シアネート樹脂であることが特に好ましい。
絶縁層の樹脂がシアネート樹脂、特にノボラック型シアネート樹脂を含むことで、２５℃以上ガラス転移点以下における絶縁層の基板面内方向の線膨張係数を確実に３５ｐｐｍ／℃以下とすることができる。さらには、絶縁層の樹脂がシアネート樹脂、特にノボラック型シアネート樹脂を含むことで、基板の厚み方向の線膨張係数も低減させることができる。
本発明によれば、半導体素子や、半導体素子とバンプの界面、バンプと基板との界面等での、損傷の発生を防止することができる半導体装置が提供される。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
本発明の一実施形態にかかる半導体装置を示す模式図である。 基板を示す断面図である。 基板の導体配線層を示す平面図である。 基板の導体配線層を示す平面図である。 基板の製造工程を示す断面図である。 基板の製造工程を示す断面図である。 本発明の変形例にかかる基板を示す断面図である。
以下、本発明の実施形態を図面に基づいて説明する。
まず、図１を参照して、本実施形態の半導体装置１の概要について説明する。
半導体装置１は、基板３と、基板３上に実装された半導体素子（半導体チップ）４と、基板３と、基板３と半導体チップ４とを接続するバンプ５、および、バンプ５の周囲に充填されたアンダーフィル６と、を備える。
バンプ５が、融点が２３０℃以上の高融点半田（例えば、鉛含有率が８５wt%を超える錫/鉛ハンダ合金）である場合には、アンダーフィル６は、弾性率が３０ＭＰａ以上、５１０ＭＰａ以下の樹脂材料からなる。
また、バンプ５が鉛フリー半田である場合には、アンダーフィル６は、弾性率が１６０ＭＰａ以上、５１０ＭＰａ以下の樹脂材料からなる。
また、基板３は、図２に示すように、樹脂を含有する絶縁層３１１と導体配線層３１２とが交互に積層され、各導体配線層３１２が絶縁層３１１のビアホール３１１Ａに形成された導体層３１３で接続されてなるビルドアップ層３１を有する。
２５℃以上ガラス転移点以下におけるビルドアップ層３１の絶縁層３１１の基板面内方向の線膨張係数は、３５ｐｐｍ／℃以下である。
［基板］
まず、基板３について説明する。
基板３は、半導体チップ４をフリップチップ実装するための素子搭載基板である。
図２に示すように、基板３は、樹脂を含有する絶縁層３１１と導体配線層３１２とが交互に積層されたビルドアップ層３１を有しており、いわゆるビルドアップ基板である。例えば、本実施形態では、ビルドアップ層３１は、複数（５層）の絶縁層３１１と、複数（６層）の導体配線層３１２とが交互に積層されたものとなっている。この基板３は、コア層は有していない。
また、基板３は、半田バンプＢを介してプリント配線基板（マザーボード）２上に実装されるＢＧＡ基板である（図１参照）。さらに、基板３の厚みは８００μｍ以下、好ましくは、５００μｍ以下である。
絶縁層３１１は、炭素繊維、ガラス繊維の織物もしくは一方向に引き揃えた繊維に各種樹脂を含浸したプリプレグではなく、樹脂組成物のみからなる。すなわち、絶縁層３１１は、炭素繊維、ガラス繊維等の繊維による補強がなされていないものである。
ここで、絶縁層３１１を構成する樹脂としては、エポキシ樹脂、ＢＴレジン、シアネート樹脂等が挙げられる。なかでも、シアネート樹脂を使用することが好ましい。シアネート樹脂としては、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等があげられる。なかでも、ノボラック型シアネート樹脂を使用することが好ましい。
ノボラック型シアネート樹脂としては、以下の化学式で挙げられるものを使用することができる。式中、ｎは整数を示す。
Figure 0004488103
このようなノボラック型のシアネート樹脂は、例えば、ノボラック型フェノールと、塩化シアン、臭化シアン等の化合物とを反応させることにより、得ることができる。
また、ノボラック型シアネート樹脂の重量平均分子量としては、例えば、５００以上４５００以下であることが好ましい。さらには、６００以上３０００以下であることが好ましい。
重量平均分子量が５００未満である場合には、機械的強度が低下することがある。また、重量平均分子量が４５００を超えると、樹脂組成物の硬化速度が速くなるため、保存性が低下する場合がある。
また、シアネート樹脂として、シアネート樹脂のプレポリマーを使用してもよい。シアネート樹脂や、プレポリマーを単独で使用してもよく、シアネート樹脂およびプレポリマーを併用してもよい。ここで、プレポリマーとは、通常、シアネート樹脂を加熱反応などにより、例えば、３量化することで得られるものである。プレポリマーとしては、特に限定されないが、たとえば、３量化率が２０重量％以上５０重量％以下であるものを用いることができる。この３量化率は、例えば、赤外分光分析装置を用いて求めることができる。
上記シアネート樹脂の含有量は、特に限定されないが、絶縁層３１１の樹脂組成物全体の５重量％以上５０重量％以下であることが好ましい。さらに好ましくは１０重量％以上４０重量％以下である。シアネート樹脂の含有量を５重量％以上とすることで、耐熱性を高くすることができる。また、５０重量％以下とすることで、耐湿性の低下を抑えることができる。
また、シアネート樹脂に対し、エポキシ樹脂、フェノキシ樹脂等を添加してもよい。エポキシ樹脂としては、ビフェニルアルキレン骨格を有するものが好ましい。
ここでは、実質的にハロゲン原子を含まないエポキシ樹脂を用いることが好ましい。これにより、耐熱性、難熱分解性を付与することができるとともに、絶縁層３１１の成膜性を向上させることができる。ここで、実質的にハロゲン原子を含まないとは、例えば、エポキシ樹脂中のハロゲン原子の含有量が１重量％以下のものをいう。
ここで、絶縁層３１１に使用されるエポキシ樹脂としては特に限定されないが、例えば、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、アリールアルキレン型エポキシ樹脂等が挙げられる。これらの中でも、アリールアルキレン型エポキシ樹脂が好ましい。これにより、難燃性、吸湿性、半田耐熱性を向上させることができる。ここで、アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂を指し、例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。
上記エポキシ樹脂の重量平均分子量は、特に限定されないが、４，０００以下であることが好ましい。さらに好ましくは５００以上４，０００以下であり、特に好ましくは８００以上３，０００以下である。重量平均分子量が上記下限値未満であると、絶縁層３１１にタック性を生じる場合がある。また、上記上限値を超えると半田耐熱性が低下する場合がある。
上記エポキシ樹脂の含有量としては特に限定されないが、絶縁層３１１の樹脂組成物全体の５重量％以上５０重量％以下であることが好ましい。さらに好ましくは１０重量％以上４０重量％以下である。エポキシ樹脂の含有量を５重量％以上とすることで、吸湿性、半田耐熱性、密着性を良好なものとすることができる。
さらに、絶縁層３１１は、実質的にハロゲン原子を含まないフェノキシ樹脂を含有することが好ましい。これにより、絶縁層３１１を製造する際の成膜性を向上することができる。ここで、実質的にハロゲン原子を含まないとは、例えば、フェノキシ樹脂中のハロゲン原子の含有量が１重量％以下のものをいう。
上記フェノキシ樹脂としては特に限定されないが、例えば、ビスフェノール骨格を有するフェノキシ樹脂、ノボラック骨格を有するフェノキシ樹脂、ナフタレン骨格を有するフェノキシ樹脂、ビフェニル骨格を有するフェノキシ樹脂等が挙げられる。また、これらの骨格を複数種有した構造を有するフェノキシ樹脂を用いることもできる。これらの中でも、ビフェニル骨格と、ビスフェノールＳ骨格とを有するものを用いることができる。これにより、ビフェニル骨格が有する剛直性によりガラス転移点を高くすることができるとともに、ビスフェノールＳ骨格により、メッキ金属の付着性を向上させることができる。また、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するものを用いることができる。また、上記ビフェニル骨格とビスフェノールＳ骨格とを有するものと、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するものとを、併用することができる。これにより、これらの特性をバランスよく発現させることができる。上記ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するもの（１）と、上記ビフェニル骨格とビスフェノールＳ骨格とを有するもの（２）とを併用する場合、その併用比率としては特に限定されないが、例えば、（１）：（２）＝２：８〜９：１とすることができる。
フェノキシ樹脂の分子量としては特に限定されないが、重量平均分子量が５０００以上５００００以下であることが好ましい。さらに好ましくは１００００以上４００００以下である。重量平均分子量を５０００以上とすることで、成膜性を向上させることができる。また、平均分子量を５００００以下とすることで、フェノキシ樹脂の溶解性の低下を防止できる。
フェノキシ樹脂の含有量としては特に限定されないが、絶縁層３１１の樹脂組成物全体の１重量％以上４０重量％以下であることが好ましい。さらに好ましくは５重量％以上３０重量％以下である。含有量が１重量％未満であると成膜性を向上させる効果が低下する場合がある。また、４０重量％を超えると、低熱膨張性が低下することがある。
絶縁層３１１は、硬化剤としてイミダゾール化合物を含有してもよい。これにより、絶縁層３１１の絶縁性を低下させることなく、絶縁層３１１がシアネート樹脂やエポキシ樹脂を含有する場合にこれらの樹脂の反応を促進することができる。イミダゾール化合物としては特に限定されないが、例えば、２−フェニル−４−メチルイミダゾール、２−フェニル−４−メチル−５−ヒドルキシメチルイミダゾール、２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２，４−ジアミノ−６−〔２'−メチルイミダゾリル−（１'）〕−エチル−ｓ−トリアジン、２，４−ジアミノ−６−（２'−ウンデシルイミダゾリル）−エチル−ｓ−トリアジン、２，４−ジアミノ−６−〔２'−エチル−４−メチルイミダゾリル−（１'）〕−エチル−ｓ−トリアジン、１−ベンジル−２−フェニルイミダゾールなどを挙げることができる。これらの中でも、脂肪族炭化水素基、芳香族炭化水素基、ヒドロキシアルキル基、及び、シアノアルキル基の中から選ばれる官能基を２個以上有しているイミダゾール化合物が好ましく、特に２−フェニル−４，５−ジヒドロキシメチルイミダゾールが好ましい。これにより、絶縁層３１１の耐熱性を向上させることができるとともに、絶縁層３１１を低熱膨張率化、低吸水率化させることができる。
上記イミダゾール化合物の含有量としては特に限定されないが、上記シアネート樹脂とエポキシ樹脂とを絶縁層３１１が含有する場合には、これらの樹脂の合計に対して、０．１重量％以上５重量％以下が好ましく、特に０．３重量％以上３重量％以下が好ましい。これにより、特に耐熱性を向上させることができる。
さらに、絶縁層３１１は、カップリング剤を含有することが好ましい。これにより、樹脂との界面の濡れ性を向上させることができるので、耐熱性、特に吸湿性、半田耐熱性を向上させることができる。
上記カップリング剤としては特に限定されないが、エポキシシランカップリング剤、チタネート系カップリング剤、アミノシランカップリング剤、及び、シリコーンオイル型カップリング剤の中から選ばれる１種以上のカップリング剤を使用することが好ましい。これにより、樹脂と無機充填材との界面の濡れ性を特に高めることができ、耐熱性をより向上させることができる。
さらに、絶縁層３１１は、以上に説明した成分のほか、必要に応じて、消泡剤、レベリング剤などの添加剤を含有することができる。
このような基板３のビルドアップ層３１の絶縁層３１１の基板面内方向の線膨張係数は、３５ｐｐｍ／℃以下である。さらには、基板３のビルドアップ層３１の絶縁層３１１の基板面内方向の線膨張係数は、３０ｐｐｍ／℃以下であることが好ましい。
また、基板３のビルドアップ層３１の絶縁層３１１の基板厚み方向の線膨張係数は、３５ｐｐｍ／℃以下であることが好ましく、さらには、３０ｐｐｍ／℃以下であることがより好ましい。
さらに、アンダーフィル６の線膨張係数とビルドアップ層３１の絶縁層３１１の線膨張係数との差は、２５ｐｐｍ／℃以下、すなわち、基板３の基板面内方向の線膨張係数と、アンダーフィル６との線膨張係数との差は、２５ｐｐｍ／℃以下であることが好ましく、さらには、１０ｐｐｍ／℃以下であることが好ましい。
なお、絶縁層３１１、の線膨張係数は、ＴＭＡ装置（ＴＡインスツルメント（株）製）を用いて計測される。
絶縁層３１１及びアンダーフィル６の線膨張係数は、２５℃以上ガラス転移点以下における線膨張係数である。
また、基板３のビルドアップ層３１の絶縁層３１１は、高いガラス転移点を有していることが好ましい。例えば、絶縁層３１１のガラス転移点は、２３０℃以上であることが好ましく、さらには、２５０℃以上であることが好ましい。
次に、基板３のビルドアップ層３１の導体配線層３１２について説明する。
絶縁層３１１を挟んで配置される一対の導体配線層３１２は、絶縁層３１１のビアホール３１１Ａに形成された銅製の導体層３１３で接続されている。
導体配線層３１２のうち、最下層の導体配線層３１２Ａは、例えば、銅製の配線層であり、図３に示すような構造となっている。図３のうち、黒い部分が銅を示している。
この導体配線層３１２Ａの残銅率（絶縁層３１１を被覆する導体配線層３１２Ａの占める割合）は、８０％である。
導体配線層３１２Ａ上に配置された導体配線層３１２Ｂは、図４に示すような平面形状であり、複数の略円形状の開口部３１２Ｂ１が形成されている。なお、図４の右下の図は、導体配線層３１２Ｂの拡大図である。
開口部３１２Ｂ１の径は、例えば、５００μｍである。また。この導体配線層３１２Ａの残銅率は、６０％以上９０％以下であり、好ましくは、７５％以上８５％以下である。
［半導体チップ］
半導体チップ４は、図１に示すように、シリコン基板４１上に、いわゆるｌｏｗ−ｋ膜からなる配線層４２を備えるものである。
その機能は特に限定されず、ロジックデバイス、メモリデバイスあるいはこれらの混載等が挙げられる。
ｌｏｗ−ｋ膜は、層間絶縁膜として設けられている。
ここで、ｌｏｗ−ｋ膜とは、比誘電率が３．３以下の膜をいう。ｌｏｗ−ｋ膜としては、たとえば、ＳｉＯＣ、ＭＳＱ（メチルシルセスキオキサン）、ベンゾシクロブテン等の有機膜や、ＨＳＱ（ヒドロキシシルセスキオキサン）等の無機膜が挙げられ、これらを多孔質化した膜も好ましく用いられる。
デバイスの演算能力の向上および高速処理化が進んできており、従来のＳｉＯ２絶縁膜では対応できない状況である。そこで、配線間の寄生容量低減の観点から、層間絶縁膜として、低誘電率膜、特に多孔質低誘電率膜が好ましく用いられている。しかしながら、誘電率が３．３以下のｌｏｗ−ｋ膜は脆弱であり、ｌｏｗ−ｋ膜を有する半導体チップをフェイスダウン実装すると、導通不良や半導体チップクラックが発生するという問題が発生する。比誘電率２．７以下のｌｏｗ−ｋ膜では、多孔質化が必要となりｌｏｗ−ｋ膜の脆弱化がさらに進んできている。
この半導体チップ４の厚みは１００μｍ以下である。
また、２５℃以上ガラス転移点以下における半導体チップ４の線膨張係数は２ｐｐｍ／℃以上、５ｐｐｍ／℃以下であることが好ましい。さらに、半導体チップ４の線膨張係数と絶縁層３１１の基板面内方向の線膨張係数との差は、３２ｐｐｍ／℃以下であることが好ましい。
［アンダーフィル］
アンダーフィル６は、基板３と半導体チップ４とを接合するバンプ５の周囲に充填されており、バンプ５の周囲の空隙を埋めるように配置されている。
アンダーフィル６の構成材料としては、液状の熱硬化性樹脂やフィルム状の熱硬化性樹脂を用いることができる。このうち、液状の熱硬化性樹脂が好ましい。基板３と半導体チップ４との間の間隙を効率良く埋めることができるからである。
本実施形態では、バンプ５が、融点が２３０℃以上の高融点半田（例えば、鉛含有率が８５wt%を超える錫/鉛ハンダ合金）である場合には、アンダーフィル６は、弾性率が３０ＭＰａ以上、５１０ＭＰａ以下の樹脂材料からなる。なかでも、弾性率が４５ＭＰａ以上であることがより好ましい。
一方、バンプ５が鉛フリー半田である場合には、アンダーフィル６は、弾性率が１６０ＭＰａ以上、５１０ＭＰａ以下の樹脂材料からなる。なかでも、弾性率が２００ＭＰａ以上であることがより好ましい。
アンダーフィル６のペーストを幅１０ｍｍ、長さ約１５０ｍｍ、厚さ４ｍｍに成形し、２００℃オーブン中３０分間硬化した後、テンシロン試験機で速度１ｍｍ／分にて、１２５℃雰囲気下にて測定し得られた応力―ひずみ曲線の初期勾配より弾性率を算出する。
アンダーフィル６に用いられる樹脂材料としては、種々のものを用いることができる。たとえば、エポキシ樹脂、ＢＴレジン、シアネート樹脂等を用いることもできる。シアネート樹脂としては、基板材料の項で述べたノボラック型シアネート樹脂が好ましく用いられる。
アンダーフィル６を構成する樹脂材料は、多官能エポキシ樹脂を含むことが好ましい。これにより、樹脂硬化体の架橋密度が向上し、高い弾性率を実現することができる。
アンダーフィル６は、シリカ粒子等、無機フィラーを含有していてもよい。こうすることにより、線膨張係数を低減し、半導体チップ４や、半導体チップ４と基板３との間の損傷をより効果的に低減することができる。
アンダーフィル６は、カップリング剤を含むものとしてもよい。こうすることにより、バンプや無機フィラーとアンダーフィルとの密着性を向上させ、こうすることにより、線膨張係数を低減し、半導体チップや、半導体チップと基板３との間の損傷をより効果的に低減することができる。カップリング剤としては、エポキシシラン、アミノシラン等のシランカップリング剤や、チタネート系カップリング剤等を用いることができる。これらを複数種類用いてもよい。カップリング剤は、アンダーフィルのバインダー部分に分散する形態であってもよいし、シリカ粒子等の無機フィラーの表面に付着した形態であってもよい。あるいは、これらの形態が混在していてもよい。たとえばシリカ粒子を配合する場合は、シリカ表面をあらかじめカップリング剤により処理してもよい。
アンダーフィル６の線膨張係数は、４０ｐｐｍ／℃以下であることが好ましく、３０ｐｐｍ／℃以下であることがより好ましい。ｌｏｗ−ｋ膜の損傷の抑制と、バンプ５周辺部分の損傷の抑制をより効果的に図ることができる。
［バンプ］
バンプ５は、鉛フリー半田、若しくは、高融点半田から構成される。
鉛フリー半田としては、例えば、錫−銀系半田、錫−ビスマス系半田、錫−亜鉛系半田錫−銅系半田、銅ピラーや銅ポスト等の銅系材料、金スタッド等の金系材料を用いることができる。
高融点半田としては、錫−鉛半田があげられる。
アンダーフィル６の線膨張係数とバンプ５の線膨張係数との差が、１０ｐｐｍ／℃以下であることが好ましい。
さらには、バンプ５の線膨張係数は、１０ｐｐｍ／℃以上、３０ｐｐｍ／℃以下であることが好ましい。
次に、以上のような半導体装置１の製造方法について説明する。図５，６を参照して説明する。
まず、絶縁層３１１を用意する。絶縁層３１１を構成する樹脂ワニスを調整し、この樹脂ワニスを基材上に塗布する。この基材上の樹脂ワニスを乾燥させて絶縁層３１１を形成する。ここで、基材としては、例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート等のポリエステル樹脂や、フッ素系樹脂、ポリイミド等の耐熱性を有する熱可塑性樹脂フィルムを使用することができる。
また、絶縁層３１１の厚みは、１０μｍ以上１００μｍ以下であることが好ましい。さらに好ましくは２０〜８０μｍである。このような厚みとすることで絶縁層３１１の割れの発生を防止することができる。
次に、所定の厚みの銅板Ｃの表面に所定のパターンの導体配線層３１２Ｃを形成する。
この導体配線層３１２Ｃは、２層構成であり、第一金属層３１２Ｃ１と、この第一金属層上に積層され、前述した導体配線層３１２Ａを構成する第二金属層３１２Ａとを有する。
第一金属層３１２Ｃ１は、例えば、ニッケル製であり、第二金属層３１２Ａは、前述したように銅製である。なお、導体配線層３１２Ｃのパターンは、図３に示したパターンである。
次に、銅板Ｃの表面および導体配線層３１２Ｃを薬液により粗化し、導体配線層３１２Ｃ上に絶縁層３１１をラミネートする（ラミネート工程）。ここでは、基材上の絶縁層３１１の表面を導体配線層３１２Ｃに当接させた後、加熱および加圧する。その後、基材を除去する。
さらに、この絶縁層３１１の所定の位置にレーザによりビアホール３１１Ａを形成する（ビアホール形成工程）。
次に、セミアディティブ工法により、ビアホール３１１Ａ中の導体層３１３、さらには、図４に示すような導体配線層３１２Ｂを形成する。
具体的には、無電解めっきにより、絶縁層３１１全面に銅膜（シード膜）を１μｍ程度形成する。次に、絶縁層３１１上に所定のパターンのフォトレジスト（マスク）を形成する。その後、電解めっきにより、マスクが形成されていない部分（例えば、ビアホール３１１Ａ等）にめっき皮膜を形成する。これにより、ビアホール３１１Ａ中に導体層３１３が形成され、さらには、導体配線層３１２Ｂが形成されることとなる（導体層３１３および導体配線層３１２Ｂ形成工程）。
その後、マスクを除去するとともに、露出したシード膜を除去する。
次に、導体配線層３１２Ｂを粗化し、前述したラミネート工程、ビアホール形成工程、導体層３１３および導体配線層３１２Ｂ形成工程を行う。
このような操作を繰り返すことで、図６に示すように、複数（５層）の絶縁層３１１と、複数（６層）の導体配線層３１２とを有するビルドアップ層３１が得られる。
その後、最上層の導体配線層３１２Ｂ上にエッチングレジスト膜（図示略）を形成する。そして、銅板Ｃをエッチングにより除去する。
さらに、ニッケル除去液により、第一金属層３１２Ｃ１を除去する。これにより、図２に示したような基板３が得られる。
次に、このようにして得られた基板３上に半導体チップ４を実装する。半導体チップ４の裏面には、予め半田バンプ５が設けられている。基板上３に半田バンプ５を介して半導体チップ４を設置し、半田バンプ５をリフロー炉中で溶融させることで、基板３上に半導体チップ４が固着されることとなる。
次に、基板３と、半導体チップ４との間にアンダーフィル６を充填する。
以上のような工程により、半導体装置１が得られることとなる。
このようにして得られた半導体装置１は、図１に示したように半田バンプＢを介してプリント配線基板２上に実装されることとなる。
次に、本実施形態の効果について説明する。
本実施形態では、バンプ５が、融点が２３０℃以上の高融点半田の場合、アンダーフィル６の弾性率を３０ＭＰａ以上、５１０ＭＰａ以下とし、バンプ５が鉛フリー半田である場合には、アンダーフィル６の弾性率を１６０ＭＰａ以上、５１０ＭＰａ以下としている。
このような弾性率のアンダーフィル６を使用することで、バンプ５の周囲が強固に固定され、バンプ５のクラックが防止される。
また、２５℃以上ガラス転移点以下におけるビルドアップ層３１の絶縁層３１１の基板面内方向の線膨張係数が３５ｐｐｍ／℃以下であるため、ビルドアップ層３１の反りが低減され、半導体チップ４の損傷、さらには、半導体チップ４とバンプ５の界面での損傷、バンプ５と基板３との界面等での損傷の発生が効果的に抑制される。
また、このように本実施形態の半導体装置１では、バンプ５のクラックを防止することができ、さらには、半導体チップ４の損傷も抑制することができる。
従って、半導体チップ４を比誘電率３．３以下の低誘電率膜（Ｌｏｗ−ｋ膜）を有するものとしても、半導体チップ４のＬｏｗ−ｋ膜の損傷を防止できる。
また、２５℃以上ガラス転移点以下におけるアンダーフィル６の線膨張係数とビルドアップ層３１の絶縁層３１１の線膨張係数との差を２５ｐｐｍ／℃以下とすることでアンダーフィル６と基板３との間で発生する歪みを低減できる。
さらに、２５℃以上ガラス転移点以下におけるアンダーフィル６の線膨張係数とバンプ５の線膨張係数との差を１０ｐｐｍ／℃以下とすることで、アンダーフィル６とバンプ５との界面で発生する歪を低減することができる。
また、絶縁層３１１の樹脂がシアネート樹脂、特にノボラック型シアネート樹脂を含むことで、２５℃以上ガラス転移点以下における基板３の基板面内方向の線膨張係数を確実に３５ｐｐｍ／℃以下とすることができる。さらには、絶縁層３１１の樹脂がシアネート樹脂、特にノボラック型シアネート樹脂を含むことで、基板３の厚み方向の線膨張係数も低減させることができる。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記実施形態では、基板３は、ビルドアップ層３１のみを有するものであったが、これに限らず、例えば、図７に示すような基板７（内層回路層（コア層）付ビルドアップ基板）であってもよい。この基板７は、前記実施形態と同様のビルドアップ層３１と、内部に導体層７１１が設けられるスルーホール７１２が形成され、このスルーホール７１２中の導体層７１１が、導体配線層３１２に接続されるコア層７１とを有するものであってもよい。
ここで、コア層７１は、プリプレグを積層することで形成された絶縁層を有する。プリプレグは、エポキシ樹脂、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、シアネート樹脂（例えば、ノボラック型のシアネート樹脂）の少なくともいずれかひとつを含有する樹脂組成物をガラスクロスに含浸させたものである。なかでも、コア層７１の絶縁層は、シアネート樹脂（特に、ノボラック型のシアネート樹脂）を含有するものであることが好ましい。このように、コア層７１をシアネート樹脂（特に、ノボラック型のシアネート樹脂）を含有するものとすることで、基板の基板面内方向の線膨張係数、基板の厚み方向の線膨張係数を小さな値とすることができる。
また、コア層７１の厚みは０．２ｍｍ以下であることが好ましい。コア層７１の厚みを０．２ｍｍ以下とすることで、基板７のインダクタンスを低減することができる。
コア層７１の絶縁層中には、スルーホール７１２が形成されている。
なお、基板７では、一対のビルドアップ層３１が、コア層７１を挟むようにして配置されている。コア層７１の一方の側に配置されるビルドアップ層３１（ビルドアップ層３１Ａ）は、絶縁層３１１と、導体配線層３１２Ｂとを有している。コア層７１の他方の側に配置されるビルドアップ層３１（ビルドアップ層３１Ｂ）は、絶縁層３１１と、導体配線層３１２Ｂと、導体配線層３１２Ａとを有する。
さらに、前記実施形態では、ビルドアップ層３１の絶縁層３１１は、炭素繊維、ガラス繊維の織物もしくは一方向に引き揃えた繊維に各種樹脂を含浸したプリプレグではないとしたが、これに限られるものではない。
絶縁層３１１にガラスクロス、ザイロン（登録商標）、アラミドなど繊維布の骨格材を含有させてもよい。このようにすることで、絶縁層の面内方向の線膨張係数を低く抑えることが可能となる。
また、絶縁層３１１は、無機充填材を含有してもよい。これにより、低熱膨張性および難燃性の向上を図ることができる。さらに、シアネート樹脂及び／又はそのプレポリマー（特にノボラック型シアネート樹脂）と無機充填材とを組み合わせれば、絶縁層３１１の弾性率を向上させることができる。
上記無機充填材としては特に限定されないが、例えば、タルク、アルミナ、ガラス、シリカ、マイカ等が挙げられる。これらの中でもシリカが好ましく、溶融シリカが低膨張性に優れる点で好ましい。溶融シリカの形状としては、破砕状、球状があるが、球状のものが好ましい。これにより、絶縁層３１１中における配合量を多くすることができ、その場合でも良好な流動性を付与することができる。
上記無機充填材の平均粒径としては特に限定されないが、０．０１μｍ以上５μｍ以下であることが好ましい。さらに好ましくは０．２μｍ以上２μｍ以下である。
上記無機充填材の含有量として特に限定されないが、絶縁層３１１全体の２０重量％以上７０重量％以下であることが好ましい。さらに好ましくは３０重量％以上６０重量％以下である。含有量を２０重量％以上とすることで、絶縁層３１１を低熱膨脹、低吸水とすることができる。また、７０重量％以下とすることで、樹脂組成物の流動性の低下を防止することができる。
次に、本発明の実施例について説明する。
はじめに、アンダーフィル材料について述べる。
<実験例１−１>
樹脂組成物の調整：ビスフェノールＦ型エポキシ樹脂（エポキシ当量165）を１１重量部、N-[2-Methyl-4-(oxiranylmethoxy)phenyl]-N-(oxiranylmethyl)oxiranemethanamine（住友化学株式会社製、ＥＬＭ−１００）を１１重量部、4,4´-Methylenbis-(2-ethylanilin)（日本化薬株式会社製、カヤハードAA）を１０重量部、γ-グリシジルプロピルトリエトキシシラン（信越化学工業株式会社製、ＫＢＥ４０３）を１重量部、球状溶融シリカ（平均粒径０．５μｍ、株式会社アドマテックス社製、ＳＯ−２５Ｒ）６５重量部を秤量し、三本ロールにて混練し、真空脱泡後液状樹脂組成物を得た。
<実験例１−２>
樹脂組成物の配合を以下のようにした以外は、実験例１−１と同様にした。
ビスフェノールＦ型エポキシ樹脂（エポキシ当量165）を１８重量部、N-[2-Methyl-4-(oxiranylmethoxy)phenyl]-N-(oxiranylmethyl)oxiranemethanamine（住友化学株式会社製、ＥＬＭ−１００）を６重量部、4,4´-Methylenbis-(2-ethylanilin)（日本化薬株式会社製、カヤハードAA）を１０重量部用いた。
<実験例１−３>
樹脂組成物の配合を以下のようにした以外は、実験例１−１と同様にした。
ビスフェノールＦ型エポキシ樹脂（エポキシ当量165）を２５重量部、N-[2-Methyl-4-(oxiranylmethoxy)phenyl]-N-(oxiranylmethyl)oxiranemethanamine（住友化学株式会社製、ＥＬＭ−１００）を用いず、4,4´-Methylenbis-(2-ethylanilin)（日本化薬株式会社製、カヤハードAA）を８重量部用いた。
<実験例１−４>
樹脂組成物の調整：ビスフェノールＦ型エポキシ樹脂（エポキシ当量165）を５重量部、N-[4-(Oxiranylmethoxy)phenyl]-N-(oxiranyl-methyl)oxiranemethanamine（ジャパンエポキシレジン株式会社製、jER630）を１０重量部、Phenol, 4,4'-(1-methylethylidene)bis[2-(2-propenyl)]-, polymer with (chloromethyl)oxirane （日本化薬株式会社製、RE-810NM）５重量部、4,4´-Methylenbis-(2-ethylanilin)（日本化薬株式会社製、カヤハードAA）を６重量部、4,4'-methylenebis(N-methylaniline)（三洋化成工業株式会社製、T12）を６重量部、γ-グリシジルプロピルトリエトキシシラン（信越化学工業株式会社製、ＫＢＥ４０３）を１重量部、球状溶融シリカ（平均粒径０．５μｍ、株式会社アドマテックス社製、ＳＯ−２５Ｒ）６５重量部を秤量し、三本ロールにて混練し、真空脱泡後液状樹脂組成物を得た。
<実験例１−５>
樹脂組成物の配合を以下のようにした以外は、実験例１−４と同様にした。
ビスフェノールＦ型エポキシ樹脂（エポキシ当量165）を９重量部、N-[4-(Oxiranylmethoxy)phenyl]-N-(oxiranyl-methyl)oxiranemethanamine（ジャパンエポキシレジン株式会社製、jER630）を６重量部用いた。
<実験例１−６>
樹脂組成物の配合を以下のようにした以外は、実験例１−４と同様にした。
ビスフェノールＦ型エポキシ樹脂（エポキシ当量165）を１７重量部、N-[4-(Oxiranylmethoxy)phenyl]-N-(oxiranyl-methyl)oxiranemethanamine（ジャパンエポキシレジン株式会社製、jER630）を用いず、Phenol, 4,4'-(1-methylethylidene)bis[2-(2-propenyl)]-, polymer with (chloromethyl)oxirane （日本化薬株式会社製、RE-810NM）６重量部、4,4´-Methylenbis-(2-ethylanilin)（日本化薬株式会社製、カヤハードAA）を４重量部、4,4'-methylenebis(N-methylaniline)（三洋化成工業株式会社製、T12）を４重量部用いた。
<実験例１−７>
樹脂組成物の配合を以下のようにした以外は、実験例１−１と同様にした。
ビスフェノールＦ型エポキシ樹脂（エポキシ当量165）を２７重量部、N-[2-Methyl-4-(oxiranylmethoxy)phenyl]-N-(oxiranylmethyl)oxiranemethanamine（住友化学株式会社製、ＥＬＭ−１００）を用いず、4,4´-Methylenbis-(2-ethylanilin)（日本化薬株式会社製、カヤハードAA）を５重量部用いた。
<実験例１−８>
樹脂組成物の配合を以下のようにした以外は、実験例１−１と同様にした。
ビスフェノールＦ型エポキシ樹脂（エポキシ当量165）を２０重量部、N-[2-Methyl-4-(oxiranylmethoxy)phenyl]-N-(oxiranylmethyl)oxiranemethanamine（住友化学株式会社製、ＥＬＭ−１００）を２０重量部、4,4´-Methylenbis-(2-ethylanilin)（日本化薬株式会社製、カヤハードAA）を１９重量部、γ-グリシジルプロピルトリエトキシシラン（信越化学工業株式会社製、ＫＢＥ４０３）を１重量部、球状溶融シリカＳＯ−２５Ｒ（平均粒径０．５μｍ、株式会社アドマテックス社製）を４０重量部用いた。
上記実験例１−１〜１−８で得られた樹脂組成物について、次の評価を行った。評価項目を、評価方法と共に示す。得られた結果を表１に示す。
（表１）
Figure 0004488103
弾性率：樹脂組成物を幅１０ｍｍ、長さ約１５０ｍｍ、厚さ４ｍｍに成形し、２００℃オーブン中３０分間硬化した後、テンシロン試験機で速度１ｍｍ／分にて、１２５℃雰囲気下にて測定し得られた応力―ひずみ曲線の初期勾配より弾性率を算出した。
ガラス転移点・線膨張係数：樹脂組成物を１５０℃×１２０分で硬化後、切削により５×５×１０ｍｍの試験片を得た。このものをセイコー製ＴＭＡ／ＳＳ１２０を用いて圧縮荷重５ｇ、−１００℃から３００℃の温度範囲を昇温速度１０℃／分の条件で測定した。同測定により２５℃以上ガラス転移点以下における線膨張係数も得た。
次に、基板について述べる。
実験例において用いた原材料は以下の通りである。
（１）シアネート樹脂Ａ／ノボラック型シアネート樹脂：ロンザ社製・「プリマセットＰＴ−３０」、重量平均分子量７００
（２）シアネート樹脂Ｂ／ノボラック型シアネート樹脂：ロンザ社製・「プリマセットＰＴ−６０」、重量平均分子量２６００
（３）エポキシ樹脂／ビフェニルジメチレン型エポキシ樹脂：日本化薬社製・「ＮＣ−３０００Ｐ」、エポキシ当量２７５、重量平均分子量２０００
（４）フェノキシ樹脂Ａ／ビフェニルエポキシ樹脂とビスフェノールＳエポキシ樹脂との共重合体であり、末端部はエポキシ基を有している：ジャパンエポキシレジン社製・「ＹＸ−８１００Ｈ３０」、重量平均分子量３００００
（５）フェノキシ樹脂Ｂ／ビスフェノールＡ型エポキシ樹脂とビスフェノールＦ型エポキシ樹脂との共重合体であり、末端部はエポキシ基を有している：ジャパンエポキシレジン社製・「エピコート４２７５」、重量平均分子量６００００
（６）硬化触媒／イミダゾール化合物：四国化成工業社製・「２−フェニル−４，５−ジヒドロキシメチルイミダゾール」
（７）無機充填材／球状溶融シリカ：アドマテックス社製・「ＳＯ−２５Ｈ」、平均粒径０．５μｍ
（８）カップリング剤／エポキシシランカップリング剤：日本ユニカー社製・「Ａ−１８７」
なお、（１），（２）のノボラック型シアネート樹脂は、式（Ｉ）で示した構造を有するものである。
<実験例２−１>
（１）樹脂ワニスの調製
シアネート樹脂Ａ２５重量部、エポキシ樹脂２５重量部、フェノキシ樹脂Ａ５重量部、フェノキシ樹脂Ｂ５重量部、硬化触媒０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材４０重量部とカップリング剤０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
（２）基材付き絶縁層の製造
（１）で得られた樹脂ワニスを、厚さ３８μｍのＰＥＴ（ポリエチレンテレフタレート）フィルム（基材）の片面に、コンマコーター装置を用いて塗布した。その後、これを１６０℃の乾燥装置で１０分間乾燥した。乾燥後の絶縁層の厚みは６０μｍである。
（３）内層回路層（コア層）付ビルドアップ基板の製造
所定の内層回路が両面に形成された内層回路基板の表裏に、上記で得られた基材付き絶縁層の絶縁層表面を内側にして、重ね合わせた。その後、真空加圧式ラミネーター装置を用いて、圧力０．５ＭＰａ、温度１００℃で６０秒間、真空加熱加圧成形を行った。さらに、基材を剥離除去し、熱風乾燥機にて温度１５０℃、時間６０分間で加熱硬化させた。その後、一般的なアディティブ法で銅メッキした。これを繰り返し、各ビルドアップ層が３層構成である内層回路層（コア層）付ビルドアップ基板を得た。
なお、内層回路層（コア層）としては、下記のものを使用した。
・絶縁層：ハロゲンフリー ＦＲ−５相当材（日立化成工業株式会社製、ＭＣＬ−Ｅ−６７９Ｆ）、厚さ０．２ｍｍ
・導体層：銅箔厚み１８μｍ、Ｌ／Ｓ＝１２０／１８０μｍ、クリアランスホール１ｍｍφ、３ｍｍφ、スリット２ｍｍ
（４）コア層無しビルドアップ基板の製造
２００μｍ厚みの銅板に、上記で得られた基材付き絶縁層の絶縁層表面を内側にして、重ね合わせた。その後、これを、真空加圧式ラミネーター装置を用いて、圧力０．５ＭＰａ、温度１００℃で６０秒間、真空加熱加圧成形を行った。次に、基材を剥離除去し、熱風乾燥機にて温度１５０℃、時間６０分間で加熱硬化させた。その後、一般的なアディティブ法で銅メッキした。これを繰り返し、所定の層数を得た後、銅板をエッチングで除去し、層の数が８層のコア層無しビルドアップ基板を得た。
<実験例２−２>
シアネート樹脂Ａ１５重量部、シアネート樹脂Ｂ１０重量部、エポキシ樹脂２５重量部、フェノキシ樹脂Ａ５重量部、フェノキシ樹脂Ｂ５重量部、硬化触媒０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材４０重量部とカップリング剤０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
この樹脂ワニスを用い、実験例２−１と同様にして、基材付き絶縁層、内層回路層（コア層）付ビルドアップ基板、コア層無しビルドアップ基板を得た。
<実験例２−３>
シアネート樹脂Ａ４０重量部、エポキシ樹脂１０重量部、フェノキシ樹脂Ａ５重量部、フェノキシ樹脂Ｂ５重量部、硬化触媒０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材４０重量部とカップリング剤０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
この樹脂ワニスを用い、実験例２−１と同様にして、基材付き絶縁層、内層回路層（コア層）付ビルドアップ基板、コア層無しビルドアップ基板を得た。
<実験例２−４>
シアネート樹脂Ａ２０重量部、エポキシ樹脂３０重量部、フェノキシ樹脂Ａ５重量部、フェノキシ樹脂Ｂ５重量部、硬化触媒０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材４０重量部とカップリング剤０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
この樹脂ワニスを用い、実験例２−１と同様にして、基材付き絶縁層、内層回路層（コア層）付ビルドアップ基板、コア層無しビルドアップ基板を得た。
<実験例２−５>
シアネート樹脂Ａ３０重量部、エポキシ樹脂１５重量部、フェノキシ樹脂Ａ１０重量部、フェノキシ樹脂Ｂ５重量部、硬化触媒０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材４０重量部とカップリング剤０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
この樹脂ワニスを用い、実験例２−１と同様にして、基材付き絶縁層、内層回路層（コア層）付ビルドアップ基板、コア層無しビルドアップ基板を得た。
<実験例２−６>
シアネート樹脂Ａ１７重量部、エポキシ樹脂１７重量部、フェノキシ樹脂Ａ３重量部、フェノキシ樹脂Ｂ３重量部、硬化触媒０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材６０重量部とカップリング剤０．３重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
この樹脂ワニスを用い、実験例２−１と同様にして、基材付き絶縁層、内層回路層（コア層）付ビルドアップ基板、コア層無しビルドアップ基板を得た。
<実験例２−７>
エポキシ樹脂５０重量部、フェノキシ樹脂Ａ７重量部、フェノキシ樹脂Ｂ３重量部、硬化触媒０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材４０重量部とカップリング剤０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
この樹脂ワニスを用い、実験例２−１と同様にして、基材付き絶縁層、内層回路層（コア層）付ビルドアップ基板、コア層無しビルドアップ基板を得た。
<実験例２−８>
シアネート樹脂Ａ３０重量部、シアネート樹脂Ｂ１０重量部、エポキシ樹脂５０重量部、フェノキシ樹脂Ａ３重量部、フェノキシ樹脂Ｂ７重量部、硬化触媒０．８重量部をメチルエチルケトンに溶解、分散させて、固形分５０重量％の樹脂ワニスを調製した。
この樹脂ワニスを用い、実験例２−１と同様にして、基材付き絶縁層、内層回路層（コア層）付ビルドアップ基板、コア層無しビルドアップ基板を得た。
以上の実験例２−１〜２−８で得られた基材付き絶縁層について特性の評価を行なった。結果を表２に示す。
（表２）
Figure 0004488103
なお、評価方法は下記のとおりである。
（１）ガラス転移点
基材付き絶縁層２枚の絶縁層側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力２ＭＰａ、温度２００℃で２時間加熱加圧成形を行った。その後、基材を剥離除去した。得られた絶縁層の硬化物から、１０ｍｍ×３０ｍｍの評価用試料を切り出し、ＤＭＡ（ＴＡインスツルメント社製）を用いて、５℃／分で昇温し、ｔａｎδのピーク位置をガラス転移点とした。
（２）線膨張係数
基材付き絶縁層２枚の絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力２ＭＰａ、温度２００℃で２時間加熱加圧成形を行った。その後、基材を剥離除去した。得られた絶縁層の硬化物から４ｍｍ×２０ｍｍの評価用試料を採取し、ＴＭＡ装置（ＴＡインスツルメント社製）を用いて、１０℃／分で昇温して測定した。
なお、ここでは、２５℃以上ガラス転移点以下の線膨張係数を測定した。また、絶縁層の硬化物の平面方向（基板面内方向）の線膨張係数を測定した。ただし、本実験例では、絶縁層の硬化物の厚み方向（基板厚み方向）の線膨張係数は、絶縁層の硬化物の平面方向（基板面内方向）の線膨張係数と同じである。
<評価用半導体装置の作製および評価１>
実験例２−１〜２−８で作成した内層回路層（コア層）付ビルドアップ基板およびコア層無しビルドアップ基板に、バンプ電極を形成した。
次に、フリップチップボンダーを用いて、鉛フリーはんだ（組成：Sn-3.5Ag、融点：２２１℃、熱膨張率：２２ｐｐｍ／℃、弾性率４４ＧＰａ）を位置決めして、低誘電率材料（CVDで形成したポーラス化SiOC膜、比誘電率=2.2）を層間絶縁膜として用いた半導体素子（以下、半導体素子Ａという）と仮接合した。さらに、リフロー(リフロー条件：最高温度２６０℃、最低温度１８３℃で６０秒のＩＲリフロー)炉に通してはんだバンプを接合させた。
同様に、高融点はんだ（組成：Sn-95Pb、融点：３１４℃、熱膨張率：３０ｐｐｍ／℃、弾性率１６ＧＰａ）を用いて、半導体素子Ａを接合した。基板側のプリソルダーには共晶はんだを用い、リフロー条件は最高温度２４５℃、最低温度１８３℃で６０秒のＩＲリフローで行った。
続いて、実験例１−１〜１−８で作成した樹脂組成物をアンダーフィルとして封入し、評価用半導体装置を作製した。
ここで、半導体素子Ａの線膨張係数は３ｐｐｍ／℃であるので、（ビルドアップ基板のビルドアップ層の絶縁層の基板面内方向の線膨張係数）−（半導体素子Ａの線膨張係数）の値は、実験例２−１，実験例２−２，実験例２−３，実験例２−４，実験例２−５，実験例２−６，実験例２−７，実験例２−８の順に、２７，２７，２２，３０，３２，１７，３７，４２ｐｐｍ／℃となっている。
また、鉛フリーはんだバンプの線膨張係数は２２ｐｐｍ／℃であるので、（アンダーフィルの線膨張係数）−（鉛フリーはんだバンプの線膨張係数）の値は、実験例１−１，実験例１−２，実験例１−３，実験例１−４，実験例１−５，実験例１−６，実験例１−７，実験例１−８の順に、３，４，４，４，４，４，４，２３ｐｐｍ／℃となっている。
一方、高融点はんだバンプの線膨張係数は３０ｐｐｍ／℃であるので、（アンダーフィルの線膨張係数）−（高融点はんだバンプの線膨張係数）の値は、実験例１−１，実験例１−２，実験例１−３，実験例１−７，実験例１−８の順に、５，４，４，４，４，４，４，１５ｐｐｍ／℃となっている。
さらに、表３には、各試験サンプルについて、（アンダーフィルの線膨張係数）−（ビルドアップ層の絶縁層の線膨張係数）の値を示す。
（表３）
Figure 0004488103
次に、得られた評価用半導体装置を用いて、冷熱サイクル試験を行なった。
冷熱サイクル試験（冷却状態-55℃、加熱状態125℃で1000サイクル）後、導通試験を行い、すべてのバンプが導通したものを良品としてカウントした。表４〜表７に結果を示す。
導通試験結果は、試料数１０に対して、導通品数の比率をもって、その指標とする。
（表４）
Figure 0004488103
（表５）
Figure 0004488103
（表６）
Figure 0004488103
（表７）
Figure 0004488103
高融点はんだバンプを用いた場合は、表４，５に示す通り、実験例１−１，１−２，１−３，１−４，１−５，１−６のアンダーフィルを用いて作成した評価用半導体装置では、導通不良は発生しなかった。
これに対して、実験例１−７，１−８のアンダーフィルを用いて作成した評価用半導体装置では、導通不良が発生した。
鉛フリーはんだバンプを用いた場合、表６，７に示す通り、実験例１−１，１−２，１−４，１−５，１−６のアンダーフィルを用いて作成した評価用半導体装置では、導通不良は発生しなかった。
これに対して、実験例１−３，実験例１−７， １−８の樹脂組成物を用いて作成した評価用半導体装置では、導通不良が発生した。
導通不良が発生した箇所のはんだバンプ接合部分を切断し、断面を観察すると、全ての導通不良箇所ではんだバンプ接合部分にクラックが観察された。この結果から、冷熱サイクル試験における、鉛フリーはんだ、あるいは高融点はんだ接合部分のクラック防止には、加熱状態での弾性率が高いことが重要であることがわかる。
さらに、冷熱サイクル試験（冷却状態-55℃、加熱状態125℃で1000サイクル）後の評価用半導体装置の半導体素子Ａの層間絶縁膜のクラックの発生について検討した。冷熱サイクル試験後の評価用半導体装置を切断し、半導体素子Ａの層間絶縁膜にクラックが発生しているか否かを観察した。
結果を表８〜表１１に示す。
（表８）
Figure 0004488103
（表９）
Figure 0004488103
（表１０）
Figure 0004488103
（表１１）
Figure 0004488103
表８〜１１に示すように、実験例２−１，２−２，２−３，２−４，２−５，２−６，の内層回路層（コア層）付ビルドアップ基板、コア層無しビルドアップ基板を用いた評価用半導体装置では、冷熱サイクル試験後に層間絶縁膜のクラックは発生しなかった。
これに対して、実験例２−７，２−８の内層回路層（コア層）付ビルドアップ基板、コア層無しビルドアップ基板を用いた評価用半導体装置では、層間絶縁膜のクラックが発生した。
この結果から、半導体素子の層間絶縁膜のクラック防止には、線膨張係数が小さい絶縁層を有する基板を用いることが重要であることがわかる。
<半導体装置の作製および評価２>
次に、半導体素子Ａにかえて、半導体素子Ｂを使用し、<半導体装置の作製および評価１>と同様に評価用半導体装置を作製した。ここで、半導体素子Ｂは、層間絶縁膜として、ＳｉＯ２を使用しており、比誘電率３．３以下の低誘電率膜を使用していないものである。半導体チップＢは厚みが１００μｍの薄型チップである。
次に、得られた評価用半導体装置を用いて、冷熱サイクル試験（冷却状態-55℃、加熱状態125℃で1000サイクル）を行なった。
その後、半導体素子Ｂの割れを評価した。結果を表１２〜表１５に示す。
（表１２）
Figure 0004488103
（表１３）
Figure 0004488103
（表１４）
Figure 0004488103
（表１５）

Figure 0004488103
表１２〜表１５に示すように、実験例２−１，２−２，２−３，２−４，２−５，２−６の内層回路層（コア層）付ビルドアップ基板、コア層無しビルドアップ基板を用いた評価用半導体装置では、冷熱サイクル試験後に半導体素子にクラックは発生しなかった。
これに対して、実験例２−７，２−８の内層回路層（コア層）付ビルドアップ基板、コア層無しビルドアップ基板を用いた評価用半導体装置では、半導体素子にクラックが発生した。
この結果から、半導体素子のクラック防止には、線膨張係数が小さい絶縁層を有する基板を用いることが重要であることがわかる。

Claims (12)

  1. 基板と、
    前記基板上に実装された半導体素子と、
    前記基板と前記半導体素子とを接続するバンプ、および、前記バンプの周囲に充填されたアンダーフィルと、を備え、
    前記バンプは融点が２３０℃以上の高融点半田であり、
    前記アンダーフィルは、弾性率が３０ＭＰａ以上、５１０ＭＰａ以下の樹脂材料からなり、
    前記基板は、
    樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
    ２５℃以上ガラス転移点以下における前記ビルドアップ層の絶縁層の基板面内方向の線膨張係数が３５ｐｐｍ／℃以下であり、
    ２５℃以上ガラス転移点以下における前記アンダーフィルの線膨張係数と前記バンプの線膨張係数との差が、１０ｐｐｍ／℃以下である
    半導体装置。
  2. 請求項１記載の半導体装置において、
    前記半導体素子は、シリコン基板と、該シリコン基板上に設けられた、比誘電率３．３以下の低誘電率膜を含む層間絶縁膜と、該層間絶縁膜中に設けられた配線と、を含む半導体装置。
  3. 請求項１又は２記載の半導体装置において、
    ２５℃以上ガラス転移点以下における前記アンダーフィルの線膨張係数と前記ビルドアップ層の絶縁層の線膨張係数との差が、２５ｐｐｍ／℃以下である半導体装置。
  4. 請求項１乃至３のいずれかに記載の半導体装置において、
    前記基板は、
    絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の前記導体層が、前記ビルドアップ層の前記導体配線層に接続されるコア層を有する半導体装置。
  5. 請求項１乃至４のいずれかに記載の半導体装置において、
    前記ビルドアップ層の絶縁層の樹脂は、シアネート樹脂を含む半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記シアネート樹脂は、ノボラック型シアネート樹脂である半導体装置。
  7. 基板と、
    前記基板上に実装された半導体素子と、
    前記基板と前記半導体素子とを接続するバンプ、および、前記バンプの周囲に充填されたアンダーフィルと、を備え、
    前記バンプは、鉛フリー半田であり、
    前記アンダーフィルは、弾性率が１６０ＭＰａ以上、５１０ＭＰａ以下の樹脂材料からなり、
    前記基板は、
    樹脂を含有する絶縁層と導体配線層とが交互に積層され、前記各導体配線層が前記絶縁層のビアホールに形成された導体層で接続されてなるビルドアップ層を有し、
    ２５℃以上ガラス転移点以下における前記ビルドアップ層の絶縁層の基板面内方向の線膨張係数が３５ｐｐｍ／℃以下であり、
    ２５℃以上ガラス転移点以下における前記アンダーフィルの線膨張係数と前記バンプの線膨張係数との差が、１０ｐｐｍ／℃以下である
    半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記半導体素子は、シリコン基板と、該シリコン基板上に設けられた、比誘電率３．３以下の低誘電率膜を含む層間絶縁膜と、該層間絶縁膜中に設けられた配線と、を含む半導体装置。
  9. 請求項７又は８に記載の半導体装置において、
    ２５℃以上ガラス転移点以下における前記アンダーフィルの線膨張係数と前記ビルドアップ層の絶縁層の線膨張係数との差が、２５ｐｐｍ／℃以下である半導体装置。
  10. 請求項７乃至９のいずれかに記載の半導体装置において、
    前記基板は、
    絶縁層の内部に導体層が設けられたスルーホールが形成され、このスルーホール中の前記導体層が、前記ビルドアップ層の前記導体配線層に接続されるコア層を有する半導体装置。
  11. 請求項７乃至１０のいずれかに記載の半導体装置において、
    前記ビルドアップ層の絶縁層の樹脂は、シアネート樹脂を含む半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記シアネート樹脂は、ノボラック型シアネート樹脂である半導体装置。
JP2008511971A 2006-04-20 2007-04-20 半導体装置 Expired - Fee Related JP4488103B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006117146 2006-04-20
JP2006117146 2006-04-20
PCT/JP2007/000436 WO2007122821A1 (ja) 2006-04-20 2007-04-20 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2007122821A1 JPWO2007122821A1 (ja) 2009-09-03
JP4488103B2 true JP4488103B2 (ja) 2010-06-23

Family

ID=38624740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008511971A Expired - Fee Related JP4488103B2 (ja) 2006-04-20 2007-04-20 半導体装置

Country Status (8)

Country Link
US (1) US8629556B2 (ja)
EP (1) EP2009684A1 (ja)
JP (1) JP4488103B2 (ja)
KR (1) KR101077671B1 (ja)
CN (1) CN101395708B (ja)
CA (1) CA2637812C (ja)
TW (1) TWI433628B (ja)
WO (1) WO2007122821A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100093550A (ko) * 2007-12-05 2010-08-25 스미토모 베이클리트 컴퍼니 리미티드 기판 및 반도체 장치
JP5292847B2 (ja) * 2008-02-20 2013-09-18 住友ベークライト株式会社 半導体素子搭載基板
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
CN101937891B (zh) * 2010-05-12 2012-05-23 谢国华 一种具有双层引脚的芯片
US8643154B2 (en) 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
CN102842666B (zh) * 2011-06-22 2015-03-18 赛恩倍吉科技顾问（深圳）有限公司 Led覆晶结构及其制造方法
US8716065B2 (en) 2011-09-23 2014-05-06 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8698297B2 (en) 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
WO2016098865A1 (ja) * 2014-12-19 2016-06-23 富士フイルム株式会社 多層配線基板
US10399256B1 (en) 2018-04-17 2019-09-03 Goodrich Corporation Sealed circuit card assembly

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3726318B2 (ja) * 1995-08-22 2005-12-14 株式会社日立製作所 チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
KR100467897B1 (ko) * 1996-12-24 2005-01-24 닛토덴코 가부시키가이샤 반도체 장치 및 이의 제조방법
JP3947296B2 (ja) * 1997-04-02 2007-07-18 日東電工株式会社 シート状封止材料およびそれを用いた半導体装置の製法
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11220077A (ja) * 1997-10-15 1999-08-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法
JPH11233571A (ja) 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
US7247381B1 (en) * 1998-08-13 2007-07-24 Hitachi Chemical Company, Ltd. Adhesive for bonding circuit members, circuit board, and method of producing the same
US6332988B1 (en) * 1999-06-02 2001-12-25 International Business Machines Corporation Rework process
JP2003105054A (ja) * 2001-09-28 2003-04-09 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物及び半導体装置
JP2003273482A (ja) 2002-03-15 2003-09-26 Fujitsu Ltd 回路基板及びその製造方法及び電子装置
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP2004249557A (ja) 2003-02-19 2004-09-09 Sumitomo Bakelite Co Ltd 積層板の製造方法
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2004277671A (ja) * 2003-03-19 2004-10-07 Sumitomo Bakelite Co Ltd プリプレグおよびそれを用いたプリント配線板
JP2004296905A (ja) 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
KR20060123285A (ko) * 2003-11-10 2006-12-01 헨켈 코포레이션 저-ｋ 유전재료-함유 반도체 소자와 함께 사용되는 전자패키징 재료
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
US7170159B1 (en) * 2005-07-07 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Low CTE substrates for use with low-k flip-chip package devices
JP5109258B2 (ja) 2006-01-18 2012-12-26 住友ベークライト株式会社 半導体装置

Also Published As

Publication number Publication date
KR20090008293A (ko) 2009-01-21
CA2637812A1 (en) 2007-11-01
EP2009684A1 (en) 2008-12-31
TWI433628B (zh) 2014-04-01
JPWO2007122821A1 (ja) 2009-09-03
US20090321919A1 (en) 2009-12-31
US8629556B2 (en) 2014-01-14
CN101395708A (zh) 2009-03-25
CN101395708B (zh) 2011-07-13
CA2637812C (en) 2015-02-24
WO2007122821A1 (ja) 2007-11-01
TW200808150A (en) 2008-02-01
KR101077671B1 (ko) 2011-10-27

Similar Documents

Publication Publication Date Title
JP4488103B2 (ja) 半導体装置
US8008767B2 (en) Semiconductor device
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
US8704378B2 (en) Semiconductor device
JP5810645B2 (ja) 樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板および半導体装置
JP5263134B2 (ja) 回路基板用樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板および半導体装置
JP4274280B2 (ja) 半導体装置
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP2014080493A (ja) 樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP5754289B2 (ja) 樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板および半導体装置
JP5696302B2 (ja) インターポーザ用の金属張積層板とそれを用いた半導体パッケージ
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
JP2008135794A (ja) 半導体装置
JP2013058576A (ja) 半導体パッケージ用配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090804

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090804

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4488103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees