JP2008135794A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008135794A
JP2008135794A JP2008049264A JP2008049264A JP2008135794A JP 2008135794 A JP2008135794 A JP 2008135794A JP 2008049264 A JP2008049264 A JP 2008049264A JP 2008049264 A JP2008049264 A JP 2008049264A JP 2008135794 A JP2008135794 A JP 2008135794A
Authority
JP
Japan
Prior art keywords
substrate
expansion coefficient
linear expansion
semiconductor device
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008049264A
Other languages
English (en)
Inventor
Mitsuo Sugino
光生 杉野
Takeshi Hozumi
猛 八月朔日
Yuji Sakamoto
有史 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2008049264A priority Critical patent/JP2008135794A/ja
Publication of JP2008135794A publication Critical patent/JP2008135794A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体チップがフェイスダウン実装された半導体装置において、半導体チップやバンプ周辺部分の損傷を抑制する。
【解決手段】半導体装置100は、BGA基板110、半導体チップ101、バンプ106およびバンプ106の周囲に充填されたアンダーフィル108とを備えている。半導体チップ101の層間絶縁膜104は低誘電率膜により構成されている。バンプ106は鉛フリーはんだからなる。アンダーフィル108は、弾性率が150MPa以上800MPa以下の樹脂材料により構成され、BGA基板110の基板面内方向の線膨張率は14ppm/℃未満となっている。
【選択図】図1

Description

本発明は、基板上に半導体素子が実装された構成の半導体装置に関する。
基板上に半導体チップをフェイスダウン実装する場合、基板とチップとの間に空隙部が生じるため、その空隙にアンダーフィルと呼ばれる絶縁材料を充填することが必要となる。アンダーフィルの材料としては、従来、エポキシ樹脂をはじめとする熱硬化性樹脂が広く用いられてきた(特許文献1)。
特開平11−233571号公報
ここで、半導体チップがフェイスダウン実装された半導体装置は、以下のような課題を有していた。
基板と半導体チップは、一般に線膨張率が異なる。基板は有機樹脂を含む材料により構成されており、半導体チップよりも大きな線膨張率を有する。このため、基板上に半導体チップを実装した構造の半導体装置が熱履歴を受けると両者の線膨張率の相違に起因して基板の反りが生じる。従来の半導体装置では、この反りの発生により、半導体チップや、半導体チップとバンプの界面、バンプと基板との界面等に、クラック等の損傷が発生することがあった。
これに加え、基板上に半導体チップが実装されたパッケージが反ると、前述したような損傷の発生のみならず、パッケージを基板に実装することが困難となる。従って、パッケージの反りを抑制することが求められている。
一方、近年では、半導体チップの構成材料や、チップと基板を接続するバンプの材料として従来と異なるものが利用されるようになり、アンダーフィルについても、これらに適合するよう新たに設計することが求められるようになってきた。たとえば、半導体チップについては、配線層を構成する絶縁膜材料として、low−kとよばれる低誘電率膜が用いられるようになってきた。このような膜を用いることにより、配線間のクロストークが抑制され、高い信頼性で高速動作する半導体装置を実現することができる。また、バンプの構成材料としては、環境調和の観点から鉛を含まない材料が主流となりつつある。
上述したクラック等の損傷の発生は、low−k膜や鉛フリーはんだを用いた場合、より顕著となる。low−k膜は一般的に機械的強度が充分でない。このため、パッケージが反る等して、チップに応力が発生すると、その程度が極端でなくともlow−k膜中にクラックが発生することがあった。また、鉛フリーはんだは靱性が充分でないため、バンプと、チップや基板との界面において、クラックが発生しやすい。
半導体チップの損傷およびバンプ周辺部分の損傷の両方を抑制するためには、アンダーフィルを従来と異なる視点で最適に設計するとともに、それにあわせて基板の構成も最適化することが重要となる。本発明は、こうした観点からなされたものである。
本発明によれば、
基板と、
該基板上に実装された半導体素子と、
前記基板と前記半導体素子との間に設けられた、前記基板と前記半導体素子とを接続するバンプ、および、前記バンプの周囲に充填されたアンダーフィルと、
を備え、
前記バンプは鉛フリーはんだからなり、
前記アンダーフィルは、弾性率が150MPa以上3000MPa以下の樹脂材料からなり、
前記アンダーフィルの線膨張率が40ppm/℃以下であり、
前記基板の基板面内方向の線膨張率が14ppm/℃未満であり、
前記基板の基板厚み方向の線膨張率が30ppm/℃未満であることを特徴とする半導体装置、が提供される。
ここで、アンダーフィルの弾性率は、125℃雰囲気下にて測定したものである。具体的には、テンシロン試験機で速度1mm/分にて、125℃雰囲気下にて測定し得られた応力―ひずみ曲線の初期勾配より算出されたものである。
本発明によれば、アンダーフィルが高い弾性率の樹脂材料により構成されているため、バンプの周囲が強固に固定され、バンプ周辺におけるクラックの発生が抑制される。くわえて、基板の基板面内方向の線膨張率が14ppm/℃未満であり、また、基板の基板厚み方向の線膨張率が30ppm/℃未満であるため、基板の反りが低減される結果、半導体素子の損傷が効果的に抑制される。さらに、基板の反りが低減される結果、半導体装置の基板への実装が困難となることを防止できる。
本発明は、半導体素子を基板上に実装してなるものである。基板としては、BGAのような素子搭載基板(プリント配線基板に搭載される基板であって、その上部に半導体素子が搭載される支持基板)、またはプリント配線基板を用いることができる。
図1は本発明に係る半導体装置100の一例を示す概略構成を示す図である。図2は他の例を示す概略構成を示す図である。図3は、図1の拡大図である。以下、図1の例について説明する。
半導体装置100は、BGA基板110と、その上に実装された半導体チップ101と、これらの間に設けられた、BGA基板110および半導体チップ101を接続するバンプ106と、バンプ106の周囲に充填されたアンダーフィル108とを備えている。
半導体チップ101は、シリコン基板102の主面に、銅配線105を含む層間絶縁膜104、保護膜107が順次積層された構造を有する。保護膜107の開口部にはバンプ106が設けられ、これを介して半導体チップ101とBGA基板110との接続がとられている。層間絶縁膜104は、多層膜であり、比誘電率3.3以下の低誘電率膜を含んでいる。バンプ106は鉛フリーはんだからなる。アンダーフィル108は、弾性率が150MPa以上、3000MPa以下、好ましくは150MPa以上800MPa以下の樹脂材料により構成されている。BGA基板110の基板面内方向の線膨張率は14ppm/℃未満であり、アンダーフィル108の線膨張率とBGA基板110の基板面内方向の線膨張率との差は、20ppm/℃以下となっている。
さらに、アンダーフィル108の線膨張率は、40ppm/℃以下であり、BGA基板110の基板厚み方向の線膨張率が30ppm/℃未満である。
図1に示すように、半導体装置100は、はんだボール114を介してプリント配線基板116に実装される。
以下、この半導体装置100の作用効果について説明する。
low−k膜からなる配線層104の損傷は、半導体チップ101とBGA基板110の線膨張率の相違に起因する熱応力によって生じる。この損傷を抑制するためには、半導体チップ101とBGA基板110の間に生じる熱応力を低減することが有効である。この観点からは、アンダーフィル108は、低い弾性率を有することが好ましい。
一方、バンプ106と半導体チップ101との界面におけるクラックは、半導体チップ101とBGA基板110の線膨張率の相違に起因する熱歪みによってバンプ106の変形が起こり、これによってバンプ106と半導体チップ101との界面に大きな応力が発生することによって生じる。このクラックを抑制するためには、バンプ106の変形を抑えることが有効である。この観点からは、アンダーフィル108は、高い弾性率を有することが好ましい。
これらの課題をアンダーフィル108の設計のみで解決しようとすると、アンダーフィル108について相反する性能が求められることとなる。そこで本実施形態では、上記のようにアンダーフィル108として高弾性率のものを用いるとともに、BGA基板110の基板面内方向の線膨張率を低く抑えることで配線層104の損傷を抑制している。
このような特性を有するアンダーフィル108およびBGA基板110は、種々の方法により実現することができるが、本実施形態では、アンダーフィル108にシリカを高充填する等の方法で高弾性率化を図るとともに、BGA基板110としてシアネート樹脂を用いる等の方法で低線膨張率化を図っている。
本実施形態に係る半導体装置100によれば、熱履歴を受けた際の、(i)low−k膜からなる配線層104の損傷、および、(ii)バンプ106と半導体チップ101との界面におけるクラックの発生を、効果的に抑制できる。本実施形態に係る半導体装置100は、アンダーフィル108として、高い弾性率範囲150MPa以上、3000MPa以下、好ましくは150MPa以上800MPa以下にある樹脂材料を用いている。これにより、バンプ106の周囲を強固に固定して変形を抑え、バンプ106と半導体チップ101との界面におけるクラックの発生が抑制される。さらに、BGA基板110の基板面内方向の線膨張率を14ppm/℃未満とすることでlow−k膜からなる配線層104の損傷が抑制される。特に本実施形態では、半導体チップ101の線膨張係数とBGA基板110の基板面内方向の線膨張率との差を20ppm以下としており、配線層104の損傷を確実に抑制している。
ここで、本実施形態では、アンダーフィル108の線膨張率を、BGA基板110の基板面内方向の線膨張率よりも大きく、バンプ106の線膨張率よりも小さく設定している。また、アンダーフィル108とバンプ106の線膨張率差を10ppm以下とし、半導体装置100のさらなる信頼性向上を図っている。従来技術の項で述べたように、鉛フリーはんだとlow−k膜使用の半導体チップを組み合わせた場合、low−k膜の損傷が起こりやすい。この原因は必ずしも明らかではないが、鉛フリーはんだが鉛含有はんだに比べ、弾性率が高く、硬くて脆い性質を有することが、原因の一つとなっていると推察される。そこで本発明においては、アンダーフィル108の材料を好適に設計することにより、バンプ106と、その周囲にあるアンダーフィル108との線膨張率差を低減し、これらの界面に生じる熱応力・熱歪みを低減し、low−k膜の損傷を抑制している。
以下、半導体装置100の各部の構成について詳述する。
[基板]
BGA基板110は、半導体チップ101を支持する基板である。BGA基板110の基板面内方向の線膨張率は、14ppm/℃未満であることが好ましく、12ppm/℃以下であることがより好ましい。また、BGA基板110の基板厚み方向の線膨張率は、30ppm/℃未満であることがより好ましい。さらには、BGA基板110の基板厚み方向の線膨張率は、20ppm/℃以下であることがより好ましい。BGA基板110の線膨張率を上記範囲内とすることにより、low−k膜の損傷の抑制と、バンプ周辺部分の損傷の抑制を同時に図ることができる。
また、BGA基板110は、高いガラス転位温度を有することが好ましい。具体的には、220℃以上とすることが好ましく、230℃以上とすることがより好ましい。こうすることにより、耐熱性、信頼性に優れる半導体装置が得られる。
BGA基板110は、ガラスクロス等の基材に熱硬化性樹脂を含浸させて得られたものである。
基材としては、例えばガラス織布、ガラス不織布、ガラスペーパー等のガラス繊維基材、紙(パルプ)、アラミド、ポリエステル、フッ素樹脂等の有機繊維からなる織布や不織布、金属繊維、カーボン繊維、鉱物繊維等からなる織布、不織布、マット類等が挙げられる。これらの基材は単独又は混合して使用してもよい。
基材に含浸させる熱硬化性樹脂としては、エポキシ樹脂、BTレジン、シアネート樹脂等を用いることもでき、これらを単独で、または複数種類組み合わせて用いることができる。本実施形態では、ノボラック型シアネート樹脂を用いる。ノボラック型シアネート樹脂としては、例えば式(I)で示されるものを使用することができる。式中、nは正数を示す。
Figure 2008135794
これにより、基板の線膨張率を効果的に低減し、基板の反りを抑えることができる。ノボラック型シアネート樹脂は、分子量の大きいものと小さいものを複数種類、併用してもよい。
基材に含浸させる熱硬化性樹脂としては、上記シアネート樹脂にくわえ、ビッフェニルアルキレン骨格を有するエポキシ樹脂やノボラック樹脂を用いてもよい。このようにすれば、低線膨張率、高弾性率の特性を維持しつつ難燃性や耐湿性を向上させることができる。
BGA基板110を構成する樹脂は、硬化触媒を含んでいてもよい。硬化触媒としては、例えば、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト等の有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ[2,2,2]オクタン等の3級アミン類、2−フェニル−4−メチルイミダゾール、2−エチル−4−メチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール等のイミダゾール類、フェノール、ビスフェノールA、ノニルフェノール等のフェノール化合物、フェノール樹脂および有機酸等が挙げられる。これらを単独またはこれらの混合物として用いることができる。これらの中でもフェノール樹脂(特に、フェノールノボラック樹脂)を用いることができる。
BGA基板110を構成する樹脂組成物は、充填剤を含む。充填剤としては、例えばタルク、クレー、マイカ、ガラス等のケイ酸塩、アルミナ、シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム等の水酸化物等を挙げることができる。これらの中でもシリカが好ましい。こうすることにより、BGA基板110の線膨張率を低くするとともに弾性率を高くすることができる。シリカの含有率は、BGA基板110の樹脂組成物全体を基準として、好ましくは60質量%以上、より好ましくは65質量%以上とする。これにより、線膨張率を一層低くするとともに弾性率を一層高くすることができる。
充填剤は、特に限定されないが、粉末状のものが好ましく、特に粉末状の無機充填剤を用いることができる。これにより、樹脂組成物の流動性をより制御できる。また、プリプレグをより低熱膨張化することができる。
シリカとしては、溶融シリカが好ましく用いられる。その形状は球状が好ましい。シリカ含有量を増大させると樹脂の流動性が低下するため、基板の製造安定性が損なわれる。そこで、樹脂の流動性が良好に維持される範囲内でシリカ含有量を増大させることが重要となるが、上記の形状とすることによりシリカ含有量を向上させることが可能となり、BGA基板110の線膨張率を低減できる。
また、前記充填剤の平均粒径は、特に限定されないが、2μm以下が好ましく、特に0.2〜1μmが好ましい。充填剤の平均粒径が上記範囲内であると、充填率を高くすることが可能となる。
シリカとしては、シランカップリング剤による表面処理がなされたものを用いても良い。シランカップリング剤としては、エポキシシラン、アミノシラン、ビニルシラン等、種々のものを用いることができる。このような表面処理シリカを用いることで、シリカ含有量を一層向上させることが可能となる。
[半導体チップ]
半導体チップ101は、層間絶縁膜として、いわゆるlow−k膜を備えている。low−k膜とは比誘電率が3.3以下の膜をいう。low−k膜としては、たとえば、SiOC、MSQ(メチルシルセスキオキサン)、ベンゾシクロブテン等の有機膜や、HSQ(ヒドロキシシルセスキオキサン)等の無機膜が挙げられ、これらを多孔質化した膜も好ましく用いられる。
半導体チップ101は、シリコン基板上に上記low−k膜からなる配線層を備えるものである。その機能は特に限定されず、ロジックデバイス、メモリデバイスあるいはこれらの混載等が挙げられる。
[バンプ]
バンプ106は、鉛フリーはんだからなる。本実施形態では、錫−銀系はんだを用いている。バンプ106の構成材料は、これに限られず、たとえば、錫−ビスマス系、錫−亜鉛系等を用いることができる。バンプ106は、たとえば、線膨張率が10ppm/℃以上25ppm/℃以下のものと用いることができる。
[アンダーフィル]
アンダーフィル108の構成材料としては、液状の熱硬化性樹脂やフィルム状の熱硬化性樹脂を用いることができる。このうち、液状の熱硬化性樹脂が好ましい。基板とチップ間の間隙を効率良く埋めることができるからである。本実施形態では、アンダーフィル108を高弾性率材料により構成している。具体的には、弾性率範囲が、150MPa以上、さらに好ましくは200MPa以上のものを用いる。弾性率の上限は特に制限がないが、たとえば3000MPa以下、好ましくは800MPa以下とする。このような弾性率範囲にある樹脂材料を用いることによって、バンプ106周囲のクラックを、一層効果的に抑制することができる。
ここで、アンダーフィル108の弾性率は、125℃雰囲気下にて測定したものである。具体的には、テンシロン試験機で速度1mm/分にて、125℃雰囲気下にて測定し得られた応力―ひずみ曲線の初期勾配より算出されたものである。
アンダーフィル108は、BGA基板110および半導体チップ101の間隙部に配置される。アンダーフィル108の形成方法としては、液状の接着材を間隙部に導入した後、硬化させる方法や、シート接着材を間隙部に配置し硬化させる方法が挙げられる。
アンダーフィル108に用いられる樹脂材料としては、種々のものを用いることができる。たとえば、エポキシ樹脂、BTレジン、シアネート樹脂等を用いることもできる。シアネート樹脂としては、基板材料の項で述べたノボラック型シアネート樹脂が好ましく用いられる。
アンダーフィル108を構成する樹脂材料は、多官能エポキシ樹脂を含むことが好ましい。これにより、樹脂硬化体の架橋密度が向上し、高い弾性率を実現することができる。
アンダーフィル108は、シリカ粒子等、無機フィラーを含有していてもよい。こうすることにより、線膨張率を低減し、半導体チップ101や、半導体チップ101とBGA基板110との間の損傷をより効果的に低減することができる。
アンダーフィル108は、カップリング剤を含むものとしてもよい。こうすることにより、バンプ106や無機フィラーとアンダーフィル108との密着性を向上させ、こうすることにより、線膨張率を低減し、半導体チップ101や、半導体チップ101とBGA基板110との間の損傷をより効果的に低減することができる。カップリング剤としては、エポキシシラン、アミノシラン等のシランカップリング剤や、チタネート系カップリング剤等を用いることができる。これらを複数種類用いてもよい。カップリング剤は、アンダーフィル108のバインダー部分に分散する形態であってもよいし、シリカ粒子等の無機フィラーの表面に付着した形態であってもよい。あるいは、これらの形態が混在していてもよい。たとえばシリカ粒子を配合する場合は、シリカ表面をあらかじめカップリング剤により処理してもよい。
アンダーフィル108の線膨張率は、40ppm/℃以下であることが好ましく、30ppm/℃以下であることがより好ましい。BGA基板110の線膨張率を上記範囲内とすることにより、low−k膜の損傷の抑制と、バンプ周辺部分の損傷の抑制をより効果的に図ることができる。
なお、本実施形態では、半導体装置にかかる基板として、BGA基板110を使用したが、基板として、図2に示すように、プリント配線基板116を使用してもよい。
(実施例1)
以下、本発明を実施例および比較例を用いて詳細に説明するが、本発明はこれに限定されるものではない。
はじめに、本実施例で用いるアンダーフィル材料について述べる。
(実施例1−1)
樹脂組成物の調整:ビスフェノールF型エポキシ樹脂(エポキシ当量165)を13.5重量部、N-[2-Methyl-4-(oxiranylmethoxy)phenyl]-N-(oxiranylmethyl)oxiranemethanamine(住友化学株式会社製、ELM−100)を13.5重量部、4,4´-Methylenbis-(2-ethylanilin)(日本化薬株式会社製、カヤハードAA)を13重量部、γ-グリシジルプロピルトリエトキシシランを1重量部と球状溶融シリカSO−25R(株式会社アドマテックス社製)65重量部を秤量し、三本ロールにて混練し、真空脱泡後液状樹脂組成物を得た。
(実施例1−2)
樹脂組成物の配合を以下のようにした以外は、実施例1−1と同様にした。ビスフェノールF型エポキシ樹脂(エポキシ当量165)を18重量部、N-[2-Methyl-4-(oxiranylmethoxy)phenyl]-N-(oxiranylmethyl)oxiranemethanamine(住友化学株式会社製、ELM−100)を6重量部、4,4´-Methylenbis-(2-ethylanilin)(日本化薬株式会社製、カヤハードAA)を10重量部を用いた。
(比較例1−1)
樹脂組成物の配合を以下のようにした以外は、実施例1−1と同様にした。ビスフェノールF型エポキシ樹脂(エポキシ当量165)を30重量部、N-[2-Methyl-4-(oxiranylmethoxy)phenyl]-N-(oxiranylmethyl)oxiranemethanamine(住友化学株式会社製、ELM−100)を用いず、4,4´-Methylenbis-(2-ethylanilin)(日本化薬株式会社製、カヤハードAA)を10重量部を用いた。
(比較例1−2)
樹脂組成物の配合を以下のようにした以外は、実施例1−1と同様にした。ビスフェノールF型エポキシ樹脂(エポキシ当量165)を20重量部、N-[2-Methyl-4-(oxiranylmethoxy)phenyl]-N-(oxiranylmethyl)oxiranemethanamine(住友化学株式会社製、ELM−100)を20重量部、4,4´-Methylenbis-(2-ethylanilin)(日本化薬株式会社製、カヤハードAA)を19重量部、γ-グリシジルプロピルトリエトキシシランを1重量部と球状溶融シリカSO−25R(株式会社アドマテックス社製)40重量部を用いた。
上記実施例および比較例で得られた樹脂組成物について、次の評価を行った。評価項目を、評価方法と共に示す。得られた結果を図4に示す。
弾性率:ペーストを幅10mm長さ約150mm厚さ4mmに成形し、200℃オーブン中30分間硬化した後、テンシロン試験機で速度1mm/分にて、125℃雰囲気下にて測定し得られた応力―ひずみ曲線の初期勾配より弾性率を算出した。
ガラス転移温度・熱膨張率:液状注入封止アンダーフィル材料を150℃×120分で硬化後、切削により5×5×10mmの試験片を得た。このものをセイコー製TMA/SS120を用いて圧縮荷重5g、−100℃から300℃の温度範囲を昇温速度10℃/分の条件で測定した。同測定により熱膨張係数(線膨張率)も得た。
図4中の樹脂等について、以下に詳細に示す。
ELM100(N-[2-Methyl-4-(oxiranylmethoxy)phenyl]-N-(oxiranylmethyl)oxiranemethanamine) :住友化学株式会社製
カヤハードAA(4,4'-Methylenbis-(2-ethylanilin)):日本化薬株式会社製
KBE403(γ-グリシジルプロピルトリエトキシシラン):信越化学工業株式会社製
SO−25R(球状溶融シリカ、平均粒径0.5μm):株式会社アドマテック製
両面銅張り積層板は以下のようにして作製した。
(実施例2−1)
樹脂ワニスの調製:ノボラック型シアネート樹脂(ロンザジャパン株式会社製、プリマセット PT−60)20重量部、ビフェニルジメチレン型エポキシ樹脂(日本化薬株式会社製、NC−3000P)6重量部、ビフェニルジメチレン型フェノール樹脂(明和化成株式会社製、MEH−7851−S)4重量部、およびエポキシシラン型カップリング剤(日本ユニカー株式会社製、A−187)0.3重量部をメチルエチルケトンに常温で溶解し、球状溶融シリカSO−25R(株式会社アドマテックス社製)60重量部およびSFP−10X(平均粒径0.3μm:電気化学工業株式会社製)10重量部を添加し、高速攪拌機を用いて10分攪拌して、樹脂ワニスを得た。
プリプレグの製造:上述の樹脂ワニスをガラス織布(厚さ200μm、日東紡績製、WEA−7628)に含浸し、120℃の加熱炉で2分乾燥してワニス固形分(プリプレグ中に樹脂とシリカの占める成分)が約50%のプリプレグを得た。
積層板の製造:上述のプリプレグを所定枚数重ね、両面に18μmの銅箔を重ねて、圧力4MPa、温度200℃で2時間加熱加圧成形することによって両面銅張積層板を得た。
(実施例2−2)
樹脂ワニスの配合を以下のようにした以外は、実施例2−1と同様にした。ビフェニルジメチレン型エポキシ樹脂(日本化薬株式会社製、NC−3000P)11重量部、ビフェニルジメチレン型フェノール樹脂(明和化成株式会社製、MEH−7851−S)9重量部、球状溶融シリカとしてSO−25R(株式会社アドマテックス社製)60重量部のみを用いた。
(実施例2−3)
樹脂ワニスの配合を以下のようにした以外は、実施例2−1と同様にした。ノボラック型シアネート樹脂として、ロンザジャパン株式会社製、プリマセット PT−60 30重量部およびプリマセット PT−30(重量平均分子量約700)10重量部を用いた。エポキシ樹脂として、ビフェニルジメチレン型エポキシ樹脂8重量部を用いた。フェノール樹脂として、ビフェニルジメチレン型フェノールノボラック樹脂5重量部およびフェノールノボラック樹脂(PR−51714 水酸基当量103 住友ベークライト株式会社製)2重量部を用いた。無機充填材として、球状溶融シリカSO−25R(平均粒径1.5μm)40重量部およびSFP−10X(平均粒径0.3μm:電気化学工業株式会社製)5重量部を用いた。
(実施例2−4)
樹脂ワニスの配合を以下のようにした以外は、実施例2−1と同様にした。ビフェニルジメチレン型エポキシ樹脂(日本化薬株式会社製、NC−3000P)11重量部、ビフェニルジメチレン型フェノールノボラック樹脂(明和化成株式会社製、MEH−7851−S)9重量部、球状溶融シリカとしてSO−25R(株式会社アドマテックス社製)50重量部のみを用いた。
(実施例2−5)
樹脂ワニスの配合を以下のようにした以外は、実施例2−1と同様にした。ビフェニルジメチレン型エポキシ樹脂(日本化薬株式会社製、NC−3000P)8重量部、ビフェニルジメチレン型フェノール樹脂(明和化成株式会社製、MEH−7851−S)7重量部、球状溶融シリカをSO−25R(株式会社アドマテックス社製)45重量部のみを用いた。
(比較例2−1)
シアネート樹脂を用いずに、樹脂ワニスの配合を以下のようにした以外は、実施例2−1と同様にした。ビフェニルアルキレン型エポキシ樹脂 NC−3000P(エポキシ当量275:日本化薬株式会社製)22.5重量部、ビフェニルジメチレン型フェノール樹脂17.5重量部、球状溶融シリカとしてSO−25R(株式会社アドマテックス社製)60重量部のみとした以外は、実施例2−1と同様とした。
(比較例2−2)
樹脂ワニスの配合を以下のようにした以外は、実施例2−1と同様にした。ビフェニルジメチレン型エポキシ樹脂(日本化薬株式会社製、NC−3000P)20重量部、ビフェニルジメチレン型フェノール樹脂(明和化成株式会社製、MEH−7851−S)15重量部、球状溶融シリカとしてSO−25R(株式会社アドマテックス社製)25重量部のみを用いた。
(比較例2−3)
球状溶融シリカを用いず、さらに樹脂ワニスの配合を図5記載のように変更した以外は、実施例2−1と同様にした。ノボラック型シアネート樹脂を50重量部、ビフェニルジメチレン型エポキシ樹脂を28重量部、ビフェニルジメチレン型フェノール樹脂22重量部とした以外は、実施例2−1と同様にした。
実施例および比較例で得られた積層板について、次の評価を行った。評価項目を、評価方法とともに示す。得られた結果を図5に示す。
(i)線膨張係数(図中、「熱膨張係数」と表記)
厚さ1.2mmの両面銅張積層板を全面エッチングし、得られた積層板から2mm×2mmのテストピースを切り出し、TMAを用いて面内方向および厚み方向(XY方向とZ方向)の線膨張係数を5℃/分で測定した。
(ii)ガラス転移温度
厚さ0.6mmの両面銅張積層板を全面エッチングし、得られた積層板から10mm×60mmのテストピースを切り出し、TAインスツルメント社製動的粘弾性測定装置DMA983を用いて3℃/分で昇温し、tanδのピーク位置をガラス転移温度とした。
図5中の樹脂等について、以下に詳細に示す。
プリマセット PT−60(ノボラック型シアネート樹脂、重量平均分子量約2600):ロンザジャパン株式会社製
プリマセット PT−30(ノボラック型シアネート樹脂、重量平均分子量約700):ロンザジャパン株式会社製
MEH−7851−S(ビフェニルアルキレン型ノボラック樹脂、水酸基当量203):明和化成株式会社製
PR−51714(ノボラック樹脂、水酸基当量103 重量平均分子量約1600):住友ベークライト株式会社製
SO−25R(球状溶融シリカ、平均粒径0.5μm):株式会社アドマテック製
SFP−10X(球状溶融シリカ、平均粒径0.3μm):電気化学工業株式会社製
A−187(エポキシシラン型カップリング剤):日本ユニカー株式会社製
以下、本発明を実施例および比較例を用いて詳細に説明するが、本発明はこれに限定されるものではない。
実施例2-1から2-5、及び、比較例2-1から2-3で作成した両面銅張り積層板を用いて、バンプ電極を予め形成した評価用プリント配線基板を作成した。作成したプリント配線基板に、フリップチップボンダーを用いて、鉛フリーはんだ(組成:Sn-3.5Ag、融点:221℃、熱膨張率:22ppm/℃、弾性率44GPa)を位置決めして、低誘電率材料(CVDで形成したSiOC膜、比誘電率=2.2)を層間絶縁膜として用いた半導体素子と仮接合した後、リフロー(リフロー条件:最高温度260℃、最低温度183℃で60秒のIRリフロー)炉に通してはんだバンプを接合させた。
ここで、半導体素子の線膨張率は3ppm/℃であるので、
(評価用プリント配線基板のX−Y方向線膨張率)−(半導体素子の線膨張率)の値は、実施例2−1,実施例2−2,実施例2−3,実施例2−4,実施例2−5,比較例2−1,比較例2−2,比較例2−3の順に、
6,7,8,9,9,11,12,13ppm/℃
となっている。
また、
(評価用プリント配線基板のZ方向線膨張率)−(半導体素子の線膨張率)の値は、実施例2−1,実施例2−2,実施例2−3,実施例2−4,実施例2−5,比較例2−1,比較例2−2,比較例2−3の順に、
9,11,13,15,17,27,32,47ppm/℃となっている。
また、はんだバンプの線膨張率は22ppm/℃であるので、(アンダーフィルの線膨張率)−(はんだバンプの線膨張率)の値は、実施例1−1,実施例1−2,比較例1−1,比較例1−2の順に、
3,4,4,23ppm/℃
となっている。実施例1−1,実施例1−2では、両者の線膨張率差が小さい。
続いて、実施例1-1,1-2,2-1,2-2で作成した樹脂組成物を封入し、評価用フリップチップパッケージを作成した。フリップチップ実装する半導体チップは、シリコン基板上に多層銅配線が形成された構造を有するロジック素子である。多層銅配線を構成する層間絶縁膜は、プラズマCVD法で形成したポーラス化SiOC膜(誘電率2.5以下)を含んでいる。
得られた評価用フリップチップパッケージを用いて、冷熱サイクル試験を行う事で鉛フリーはんだバンプの保護性、低誘電率材料の層間絶縁膜の保護性の比較評価を行った。これらの評価パッケージを用い、冷熱サイクル(冷却状態-55℃、加熱状態125℃で1000サイクル)処理後、導通試験を行い、すべてのバンプが導通したものを良品パッケージとしてカウントした。図6に試験サンプル一覧と導通試験結果を示す。導通試験結果は、試料数10に対して、導通不良が無い合格品数の比率をもって、その指標とする。
図7は、各試験サンプルについて、
(アンダーフィル108の線膨張率)−(プリント配線基板の基板面内方向の線膨張率)
の値を示したものである。
図8は、試験サンプル一覧と層間絶縁膜のクラック発生結果を示す図である。冷熱サイクル処理後のパッケージを切断し、半導体素子内の層間絶縁層にクラックが発生しているか否かを観察した。
また、評価用パッケージを用いて、各パッケージ作成工程、及び冷熱サイクル後でのパッケージ反りを測定した。図9に試験サンプル一覧と反りの結果を示す、反りの測定値は3次元形状測定(株式会社キーエンス社製EMS2002AD-3D)で行った。なお、図9の単位はμmである。
図6に示す通り、実施例1-1, 1-2の樹脂組成物を用いて作成したフリップチップパッケージでは、全ての評価用プリント配線基板との組み合わせで、導通不良は発生しなかった。対して、比較例1-1, 1-2の樹脂組成物を用いて作成した評価用フリップチップパッケージでは、全ての評価用プリント配線基板との組み合わせで、導通不良が発生した。導通不良が発生した箇所のはんだバンプ接合部分を切断し、断面を観察すると、全ての導通不良箇所ではんだバンプ接合部分にクラックが観察された。この結果から、冷熱サイクル試験における、鉛フリーはんだ接合部分のクラック防止には、加熱状態での弾性率が高く、かつ、鉛フリーはんだと樹脂組成物の熱膨張率差が小さい事が重要である事がわかる。これは、加熱時の弾性率を高くすることで、半導体素子とプリント配線基板の熱膨張率差によって生じる歪みで起こる鉛フリーはんだバンプの変形をおさえ、かつ、樹脂組成物の熱膨張率を鉛フリーはんだバンプの熱膨張率に近づける事が重要である事を示している。
図8に示す通り、実施例2-1, 2-2, 2-3, 2-4, 2-5のプリント配線基板を用いて作成したフリップチップパッケージでは、全ての評価用樹脂組成物との組み合わせで、冷熱サイクル処理後に層間絶縁膜のクラックは発生しなかった。対して、比較例2-1, 2-2, 2-3のプリント配線基板を用いて作成した評価用フリップチップパッケージでは、全ての樹脂組成物との組み合わせで、層間絶縁膜のクラックが発生した。この結果から、層間絶縁膜のクラック防止には、XY方向及び、Z方向の熱膨張係数が小さく、ガラス転移温度が高い両面銅張り積層板をプリント配線基板に用いる事が重要である事がわかる。これは、半導体素子とプリント配線基板の熱膨張率差によって、半導体素子に生じる応力を、XY方向及び、Z方向の熱膨張係数を小さく、ガラス転移温度を高くすることでおさえ、低誘電率材料を用いた層間絶縁層のクラックを防ぐ事が出来る事を示している。
図9に示す通り、実施例2-3のプリント配線基板を用いて作成したフリップチップパッケージは、比較例2-2のプリント配線基板に対して、全ての評価用樹脂組成物との組み合わせで、パッケージ反りの低減効果が観察された。この結果から、パッケージ反りの低減にはXY方向及び、Z方向の熱膨張係数が小さく、ガラス転移温度が高い両面銅張り積層板をプリント配線基板に用いる事が重要である事がわかる。
実施の形態に係る半導体装置の構造を示す図である。 実施の形態に係る半導体装置の構造を示す図である。 実施の形態に係る半導体装置の部分構造を示す図である。 実施例で用いたアンダーフィル材料の構成を示す図である。 実施例で用いた基板の構成を示す図である。 実施例の評価結果を示す図である。 実施例で用いた半導体装置の構成を説明するための図である。 実施例の評価結果を示す図である。 実施例の評価結果を示す図である。
符号の説明
100 半導体装置
101 半導体チップ
102 シリコン基板
103 層間絶縁膜
104 配線層
105 銅配線
106 バンプ
107 保護膜
108 アンダーフィル
110 BGA基板
114 はんだ
116 プリント配線基板

Claims (11)

  1. 基板と、
    該基板上に実装された半導体素子と、
    前記基板と前記半導体素子との間に設けられた、前記基板と前記半導体素子とを接続するバンプ、および、前記バンプの周囲に充填されたアンダーフィルと、
    を備え、
    前記バンプは鉛フリーはんだからなり、
    前記アンダーフィルは、弾性率が150MPa以上3000MPa以下の樹脂材料からなり、
    前記アンダーフィルの線膨張率が40ppm/℃以下であり、
    前記基板の基板面内方向の線膨張率が14ppm/℃未満であり、
    前記基板の基板厚み方向の線膨張率が30ppm/℃未満であることを特徴とする半導体装置。
  2. 前記アンダーフィルは、弾性率が150MPa以上800MPa以下の樹脂材料からなることを特徴とする請求項1に記載の半導体装置。
  3. 前記基板のガラス転位温度が220℃以上であることを特徴とする請求項2に記載の半導体装置。
  4. 前記半導体素子は、シリコン基板と、該シリコン基板上に設けられた、比誘電率3.3以下の低誘電率膜を含む層間絶縁膜と、該層間絶縁膜中に設けられた配線と、を含むことを特徴とする請求項2に記載の半導体装置。
  5. 前記アンダーフィルの線膨張率は、前記基板の基板面内方向の線膨張率よりも大きく、前記バンプの線膨張率よりも小さいことを特徴とする請求項2に記載の半導体装置。
  6. 前記アンダーフィルの線膨張率と前記バンプの線膨張率との差が、10ppm/℃以下であることを特徴とする請求項5に記載の半導体装置。
  7. 前記基板はシアネート樹脂を含むことを特徴とする請求項2に記載の半導体装置。
  8. 前記基板の基板面内方向の線膨張率と前記半導体素子の線膨張率との差が20ppm/℃以下であることを特徴とする請求項2に記載の半導体装置。
  9. 前記鉛フリーはんだは、錫、銀を含むことを特徴とする請求項2に記載の半導体装置。
  10. 前記低誘電率膜は、Si、OおよびCを含むことを特徴とする請求項4に記載の半導体装置。
  11. 前記低誘電率膜は、多孔質膜であることを特徴とする請求項4に記載の半導体装置。
JP2008049264A 2005-03-14 2008-02-29 半導体装置 Withdrawn JP2008135794A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008049264A JP2008135794A (ja) 2005-03-14 2008-02-29 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005072063 2005-03-14
JP2008049264A JP2008135794A (ja) 2005-03-14 2008-02-29 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007508095A Division JP4274280B2 (ja) 2005-03-14 2006-03-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2008135794A true JP2008135794A (ja) 2008-06-12

Family

ID=39560357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008049264A Withdrawn JP2008135794A (ja) 2005-03-14 2008-02-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2008135794A (ja)

Similar Documents

Publication Publication Date Title
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
JP4802246B2 (ja) 半導体装置
US8629556B2 (en) Semiconductor device
JP5533657B2 (ja) 積層板、回路板および半導体装置
JP4274280B2 (ja) 半導体装置
JPWO2007135768A1 (ja) 半導体装置
JPH1117075A (ja) 半導体装置
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP3868372B2 (ja) 絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板
JP2002105287A (ja) インターポーザ用エポキシ樹脂組成物、プリプレグ及びそれを用いた銅張積層板
JP2008135794A (ja) 半導体装置
JP2002080559A (ja) インターポーザ用エポキシ樹脂組成物、プリプレグ及びそれを用いた銅張積層板
JP4976719B2 (ja) 絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板
JP2004256822A (ja) 樹脂組成物、プリプレグ、積層板および半導体パッケージ
JP2003078064A (ja) インターポーザ、半導体パッケージおよびその製造方法
JP2002105292A (ja) インターポーザ用エポキシ樹脂組成物、プリプレグ及びそれを用いた銅張積層板
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
JP2011176371A (ja) ビルドアップ用絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板
JP2011077199A (ja) 半導体パッケージおよび半導体装置
JP2011166188A (ja) ビルドアップ用絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板
JP2010131999A (ja) 絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090122

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090430