CN101395708A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101395708A
CN101395708A CNA2007800072296A CN200780007229A CN101395708A CN 101395708 A CN101395708 A CN 101395708A CN A2007800072296 A CNA2007800072296 A CN A2007800072296A CN 200780007229 A CN200780007229 A CN 200780007229A CN 101395708 A CN101395708 A CN 101395708A
Authority
CN
China
Prior art keywords
layer
substrate
resin
insulating barrier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800072296A
Other languages
English (en)
Other versions
CN101395708B (zh
Inventor
杉野光生
八月朔日猛
和田雅浩
新井政贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN101395708A publication Critical patent/CN101395708A/zh
Application granted granted Critical
Publication of CN101395708B publication Critical patent/CN101395708B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置1包括基板3、安装在基板3上的半导体芯片4、连接基板3和半导体芯片4的凸块5和填充凸块5周围的底填料6。当凸块5是熔点为230℃或以上的高熔点焊料时，底填料6是弹性模量为30MPa～3000MPa的树脂材料。当凸块5是无铅焊料时，底填料6是弹性模量为150MPa～800MPa的树脂材料。在25℃～玻璃转化温度之间，装配层31的绝缘层311在基板面内方向的线性膨胀系数为35ppm/℃或以下。

Description

半导体装置
技术领域
[0001]
本发明涉及半导体装置。
背景技术
[0002]
当半导体芯片(半导体元件)面朝下的安装在基板上时，在基板和半导体芯片之间形成不需要的间隙。该间隙必须用称作底填料的绝缘材料填充。广泛用作底填料材料的为诸如环氧树脂等的热固性树脂(专利文件1)。
[0003]
[专利文件1]：日本特开平11-233571号公报
发明内容
[0004]
一般而言，基板和半导体芯片的线性膨胀系数并不相同。基板由含有有机树脂的材料制成，其线性膨胀系数大于半导体芯片的线性膨胀系数。当具有半导体芯片安装在基板上这样结构的半导体装置经受热累积(thermalhistory)时，它们之间的线性膨胀系数差异会引起基板的翘曲。在常规的半导体装置中，这样的翘曲有时会导致在例如半导体芯片、半导体芯片与凸块间的界面处、或凸块与基板间的界面处出现裂纹等损坏。
[0005]
另外，近年来已经使用了具有装配层(buildup layer)的基板。这样的基板的常规模型包括在核心层上的装配层。随着向更高的半导体芯片时钟频率急速发展，半导体芯片的安装要求可以降低电感的基板。具有核心层和装配层的基板在核心层的通孔处具有很高的电感。提出的降低电感的方案是尽可能降低核心层的厚度，或使用仅具有装配层(没有核心层)的基板。
一般而言，核心层用于降低基板的线性膨胀系数。因此，减少核心层厚度或使用仅具有装配层的基板会通过热累积加速基板的翘曲。
[0006]
本发明的一个目的是提供半导体装置，其可以避免半导体元件、半导体元件与凸块间的界面和凸块与基板间的界面出现损坏。
[0007]
本发明提供一种半导体装置，其包括：
基板，
安装在基板上的半导体元件，
连接基板和半导体元件的凸块，和
填充凸块周围的底填料，
其中，凸块包括熔点为230℃或以上的高熔点焊料，
底填料包括弹性模量30MPa～3000MPa的树脂材料，
基板具有含树脂绝缘层与导电互联层交替层压的装配层，每个导电互联层通过绝缘层中的通孔内形成的导电层连接，且
在25℃～玻璃转化温度之间，装配层的绝缘层在基板面内方向的线性膨胀系数为35ppm/℃或以下。
[0008]
根据具有这样的构造的本发明，底填料的弹性模量控制在30MPa～3000MPa以紧密地固定凸块的四周，并防止凸块中出现裂纹。由于在25℃～玻璃转化温度之间，装配层的绝缘层在基板面内方向的线性膨胀系数为35ppm/℃或以下，可以缓解装配层的翘曲，从而有效减少半导体元件的损坏、半导体元件与凸块之间界面处的损坏和凸块与基板之间界面处的损坏。
这里，底填料的弹性模量由125℃下测得的应力-应变曲线确定。
[0009]
根据本发明，还提供了半导体装置，其包括：
基板；
安装在基板上的半导体元件，
连接基板和半导体元件的凸块，和
填充凸块周围的底填料，
其中，凸块包括无铅焊料，底填料包括弹性模量150MPa～800MPa的树脂材料，
基板具有含树脂绝缘层与导电互联层交替层压的装配层，这些导电互联层通过绝缘层中的通孔内形成的导电层连接，且
在25℃～玻璃转化温度之间，装配层的绝缘层在基板面内方向的线性膨胀系数为35ppm/℃或以下。
[0010]
根据具有这样的构造的本发明，底填料的弹性模量控制在150MPa～800MPa，这样即便使用由韧性较低的无铅焊料组成的凸块，也能防止凸块中出现裂纹。由于在25℃～玻璃转化温度之间，装配层的绝缘层在基板面内方向的线性膨胀系数为35ppm/℃或以下，可以缓解装配层的翘曲，从而有效减少半导体元件的损坏、半导体元件与凸块之间界面处的损坏和凸块与基板之间界面处的损坏。
这里，底填料的弹性模量由125℃下测得的应力-应变曲线确定。
[0011]
根据本发明的半导体装置，优选地，半导体元件包括硅基板、硅基板上设置的层间绝缘膜和层间绝缘膜中设置的引脚，所述层间绝缘膜包括相对介电常数为3.3或以下的低介电层。
本发明的半导体装置可以防止凸块中出现裂纹并防止半导体元件出现损坏。
因此，具有相对介电常数为3.3或以下的低介电层(low-k膜)的半导体元件还可以防止半导体元件的low-k膜出现损坏。
[0012]
优选地，在25℃～玻璃转化温度之间，底填料与装配层的绝缘层的线性膨胀系数差为25ppm/℃或以下。
将在25℃～玻璃转化温度之间底填料与装配层的绝缘层的线性膨胀系数差控制在25ppm/℃或以下可抑制底填料与基板之间出现变形。
[0013]
优选地，在25℃～玻璃转化温度之间底填料与凸块之间的线性膨胀系数差为10ppm/℃或以下。
将在25℃～玻璃转化温度之间底填料与凸块之间的线性膨胀系数差控制在10ppm/℃或以下可抑制底填料与凸块之间出现变形。
[0014]
基板可以具有通孔，其中导电层设在绝缘层中，通孔中的导电层具有核心层，其与装配层的导电互联层之一相连。
基板可以没有核心层。
[0015]
优选地，装配层的绝缘层的树脂包括氰酸酯树脂，更优选地，氰酸酯树脂是线性酚醛氰酸酯树脂(novolak cyanate resin)。
含有氰酸酯树脂，特别是线性酚醛氰酸酯树脂的绝缘层的树脂使在25℃～玻璃转化温度之间，绝缘层在基板面内方向的线性膨胀系数为35ppm/℃或以下。而且，含有氰酸酯树脂，特别是线性酚醛氰酸酯树脂的绝缘层的树脂使降低基板厚度方向的线性膨胀系数。
[0016]
本发明的半导体装置可以防止半导体元件的损坏、半导体元件与凸块之间界面处的损坏和凸块与基板之间界面处的损坏。
附图说明
[0017]
这些或其他目的、特征和优点将通过参考下面合适的实施方式和附图得到进一步说明。
[0018]
图1为本发明半导体装置的示意图。
图2为基板的截面图。
图3为基板的导电互联层的平面图。
图4为基板的导电互联层的平面图。
图5是表明基板生产步骤的截面图。
图6是表明基板生产步骤的截面图。
图7是本发明改良的基板的截面图。
具体实施方式
[0019]
下面将参考附图说明本发明的实施方式。
参看图1，说明实施方式的半导体装置1的概略。
半导体装置1包括基板3、安装在基板3上的半导体元件(半导体芯片)4、基板3、连接基板3和半导体芯片4的凸块5、和填充凸块5周围的底填料6。
在使用由熔点为230℃或以上的高熔点焊料构成的凸块5的情况下(例如铅含量超过85wt％的锡/铅焊料合金)，底填料6包括弹性模量30MPa～3000MPa的树脂材料。
在使用由无铅焊料构成的凸块5的情况下，底填料6包括弹性模量150MPa～800MPa的树脂材料。
参看图2，基板3具有含树脂绝缘层311与导电互联层(导电布线层)312交替层压的装配层31，这些导电互联层311通过绝缘层311中的通孔311A内形成的导电层313连接。
在25℃～玻璃转化温度之间，装配层31的绝缘层311在基板面内方向的线性膨胀系数为35ppm/℃或以下。
[0020]
[基板]
下面说明基板3。
基板3用于半导体芯片4的倒装芯片组装。
参看图2，基板3是所谓的装配基板，其包括含树脂绝缘层311与导电互联层312交替层压的装配层31。例如，在本实施方式中，装配层31包括交替层压的5个绝缘层311和6个导电互联层312。该基板3没有核心层。
该基板3是BGA基板，其通过凸块B安装在印刷布线板(母板)2上(见图1)。基板3的厚度优选800μm或以下，更优选500μm或以下。
[0021]
绝缘层311仅由树脂组合物组成，而不是由通过将纤维或单向碳纤维或玻璃纤维与各种树脂浸渍得到的预浸料组成。因此，绝缘层311没有用纤维例如碳纤维或玻璃纤维等加强。
绝缘层311用的树脂的实例包括环氧树脂、双马来酰亚胺-三嗪(BT)树脂和氰酸酯树脂。其中，优选氰酸酯树脂。氰酸酯树脂的实例包括线性酚醛氰酸酯树脂、双酚A氰酸酯树脂、双酚E氰酸酯树脂和四甲基双酚F氰酸酯树脂。特别优选使用线性酚醛氰酸酯树脂。
可用的线性酚醛氰酸酯树脂由以下化学式表示(式中，n代表整数)：
[0022]
(化学式1)
Figure A200780007229D00091
n是整数
[0023]
这样的线性酚醛氰酸酯树脂可以通过例如线性酚醛型酚与诸如氯化氰或溴化氰等的化合物的反应而制备。
线性酚醛氰酸酯树脂的重均分子量优选为500～4500，且更优选600～3000。
重均分子量小于500会降低机械强度。重均分子量超过4500会提高树脂组合物的固化速度，导致储存稳定性下降。
[0024]
氰酸酯树脂可以以预聚物的形式使用。氰酸酯树脂和预聚物可以单独或组合使用。预聚物一般例如通过氰酸酯树脂的热反应进行的三聚反应制得。可以使用任何预聚物。例如，在可用的预聚物中三聚物的含量为20wt％～50wt％。三聚物的含量可以通过红外光谱仪而确定。
对于氰酸酯树脂的含量没有限制，优选为绝缘层311总树脂组合物的5wt％～50wt％，更优选10wt％～40wt％。氰酸酯树脂的含量为5wt％或以上可以增强耐热性。氰酸酯树脂的含量为50wt％或以下可维持高耐湿性。
[0025]
氰酸酯树脂可以含有例如环氧树脂和苯氧基树脂。优选具有联苯基亚烷基骨架的环氧树脂。
优选地，环氧树脂基本不含卤原子。这改善了耐热性和耐热降解性以及绝缘层311的成形性。这里，“基本不含卤原子”是指在环氧树脂中卤原子的含量为1wt％或以下。
[0026]
绝缘层311中所用的环氧树脂的非限制的实例包括苯酚线性酚醛型环氧树脂、双酚型环氧树脂、萘型环氧树脂和芳基亚烷基型环氧树脂。其中，优选芳基亚烷基型环氧树脂，其改善耐燃性、耐湿性和焊接耐热性。这里，芳基亚烷基型环氧树脂在重复单元中具有至少一个芳基亚烷基基团。这样的树脂的实例包括亚二甲苯基型环氧树脂和联苯基二亚甲基型环氧树脂。
对于环氧树脂的重均分子量没有特别限制，优选为4,000或以下，更优选500～4,000，且最优选800～3,000。重均分子量低于下限会导致绝缘层311胶粘。重均分子量超过上限会使焊接耐热性下降。
[0027]
对于环氧树脂的含量没有限制，其优选为绝缘层311整个树脂组合物的5wt％～50wt％，且更优选10wt％～40wt％。环氧树脂含量为5wt％或以上可以改善吸湿性、焊接耐热性和粘着性。
[0028]
绝缘层311优选包括基本不含卤原子的苯氧基树脂以便形成绝缘层311。这里，“基本不含卤原子”是指在苯氧基树脂中卤原子的含量为1wt％或以下。
[0029]
对苯氧基树脂的类型没有特别的限制，且实例包括具有双酚骨架的苯氧基树脂、具有线性酚醛骨架的苯氧基树脂、具有萘骨架的苯氧基树脂和具有联苯基骨架的苯氧基树脂。还可以使用具有这些骨架的组合的苯氧基树脂。其中，优选具有联苯基骨架和双酚S骨架的苯氧基树脂。联苯基骨架的刚性使玻璃转化温度增高，同时双酚S骨架可以改善电镀金属的粘着性。而且，可以使用同时具有双酚A骨架和双酚F骨架的苯氧基树脂。可以组合使用同时具有联苯基骨架和双酚S骨架的苯氧基树脂和同时具有双酚A骨架和双酚F骨架的苯氧基树脂。组合使用这些苯氧基树脂可以很好地平衡各种性质。在组合使用同时具有双酚A骨架和双酚F骨架的苯氧基树脂(1)和同时具有联苯基骨架和双酚S骨架的苯氧基树脂(2)时，对于比例没有限制。例如(1)：(2)的比例为2:8至9:1。
[0030]
对于苯氧基树脂的分子量没有限制。重均分子量优选为5000～50000，更优选10000～40000。重均分子量为5000或以上时，便于形成层。重均分子量为50000或以下时，苯氧基树脂具有合适的溶解度。
[0031]
对于苯氧基树脂的含量没有限制，优选为绝缘层311的总树脂组合物的1wt％～40wt％，更优选5wt％～30wt％。含量小于1wt％会影响层的形成。含量超过40wt％会影响低热膨胀系数。
[0032]
绝缘层311可含有咪唑化合物作为硬化剂，以加速绝缘层311中氰酸酯树脂与环氧树脂的反应，同时维持绝缘层311的绝缘性。咪唑化合物的非限定性实例包括2-苯基-4-甲基咪唑、2-苯基-4-甲基-5-羟基甲基咪唑、2-苯基-4，5-二羟基甲基咪唑、2，4-二氨基-6-[2′-甲基咪唑基-(1′)]-乙基-s-三嗪、2，4-二氨基-6-(2′-十一烷基咪唑基)-乙基-s-三嗪、2，4-二氨基-6-[2′-乙基-4-甲基咪唑基-(1′)]-乙基-s-三嗪和1-苄基-2-苯基咪唑。其中，优选具有两个官能团的咪唑化合物，所述官能团选自由脂肪烃基团、芳烃基团、羟烷基和氰基烷基组成的组。特别是，优选2-苯基-4，5-二羟基甲基咪唑。因而，绝缘层311可表现出改善的耐热性，并具有低热膨胀系数和低吸水系数。
[0033]
对于咪唑化合物的含量没有限制。当绝缘层311含有氰酸酯树脂和环氧树脂时，含量优选为树脂总量的0.1wt％～5wt％，且更优选0.3wt％～3wt％以特别改善耐热性。
[0034]
绝缘层311优选含有偶联剂，以改善树脂与界面的润湿性。因此，可以改善耐热性，特别是吸湿性和焊接耐热性。
对于偶联剂的类型没有限制。优选使用选自以下偶联剂中的至少一种：环氧硅烷偶联剂、钛酸盐偶联剂、氨基硅烷偶联剂和硅油偶联剂。可以明显改善树脂与无机填料之间界面处的润湿性，从而进一步改善耐热性。
而且，除了上述组分之外，如果需要，绝缘层311可以含有其他添加剂，例如消泡剂和流平剂。
[0035]
基板3的装配层31的绝缘层311在基板面内方向的线性膨胀系数为35ppm/℃或以下。优选地，基板3的装配层31的绝缘层311在基板面内方向的线性膨胀系数为30ppm/℃或以下。
基板3的装配层31的绝缘层311在基板厚度方向的线性膨胀系数为35ppm/℃或以下，更优选为30ppm/℃或以下。
底填料6与装配层31的绝缘层311的线性膨胀系数差优选为25ppm/℃或以下，也就是底填料6与基板3在基板面内方向的线性膨胀系数的线性膨胀系数的差优选为25ppm/℃或以下，更优选为10ppm/℃或以下。
绝缘层311的线性膨胀系数通过TA Instruments出品的热机械分析仪(TMA)测量。
绝缘层311和底填料6的线性膨胀系数是在25℃～玻璃转化温度之间的线性膨胀系数。
优选地，基板3的装配层31的绝缘层311具有高玻璃转化温度。例如绝缘层311的玻璃转化温度优选为230℃或以上，更优选为250℃或以上。
[0036]
下面将说明基板3的装配层31的导电互联层312。
设置在绝缘层311两面的一对导电互联层312通过绝缘层311的通孔311A中形成的铜导电层313相互连接。
在导电互联层312中，最底层的导电互联层312A例如是铜导电层，且具有如图3所示的结构。图3中重阴影部分表示铜。
导电互联层312A的残余铜比例(覆盖绝缘层311的导电互联层312A的部分)为80％。
设置在导电互联层312A上的导电互联层312B具有如图4所示的平面形状，且具有多个基本圆形的开口312B1。图4中右下图是导电互联层312B的放大图。
312B的直径为例如500μm。导电互联层312A的残余铜比例为60％～90％，且优选75％～85％。
[0037]
[半导体芯片]
参看图1，半导体芯片4设有互联层42，其由硅基板41上所谓的low-k膜组成。
对于其功能没有限制，包括逻辑装置、存储装置以及它们的混合安装。
Low-k膜可以作为层间绝缘膜。
这里，low-k膜是指相对介电常数为3.3或以下的膜。Low-k膜的实例包括例如SiOC、MSQ(甲基倍半硅氧烷)和苯并环丁烯的有机膜和例如HSQ(羟基倍半硅氧烷)的无机膜。还优选使用它们的多孔膜。
常规的SiO2绝缘膜与目前具有较高操作能力和较高处理速度的装置不兼容。为了降低互联结构之间的寄生电容，优选使用低介电常数膜，特别是多孔低介电常数膜作为层间绝缘膜。然而，介电常数为3.3或以下的low-k膜很脆，且面朝下安装的具有low-k膜的半导体芯片会引起传导缺陷和半导体芯片出现裂纹。相对介电常数为2.7或以下的low-k膜必须是多孔的，因而特别脆。
半导体芯片4的厚度为100μm。
在25℃～玻璃转化温度下，半导体芯片4的线性膨胀系数为2ppm/℃～5ppm/℃。半导体芯片4与绝缘层311在基板面内方向的线性膨胀系数差优选为32ppm/℃或以下。
[0038]
[底填料]
设置底填料6以填充凸块5周围的间隙，所述凸块5与基板3和半导体芯片4接合。
用于底填料6的材料是液体热固性树脂和热固性树脂膜。其中优选液体热固性树脂，其可以有效填充基板3和半导体芯片4之间的间隙。
在本实施方式中，对于由熔点为230℃或以上的高熔点焊料(例如，铅含量超过85wt％的锡/铅焊料合金)组成的凸块5，底填料6由弹性模量优选30MPa～3000MPa，更优选45MPa或以上的树脂材料组成。
对于无铅焊料凸块5，底填料6由弹性模量优选150MPa～800MPa，更优选200MPa或以上的树脂材料组成。
弹性模量按照如下测定：将底填料6的糊做成宽10mm、长约150mm、厚4mm的形状，在200℃炉中固化30分钟。用Tensilon测试仪以1mm/min的速率在大气中125℃下测量，且通过所得应力-应变曲线的初始斜率计算弹性模量。
[0039]
可以使用各种树脂材料作为底填料6。例如，可以使用环氧树脂、BT树脂和氰酸酯树脂。优选的氰酸酯树脂是论述基板材料部分中提及的线性酚醛氰酸酯树脂。
[0040]
底填料6的树脂材料优选含有多官能环氧树脂，以便增强固化树脂的交联密度并得到高弹性模量。
[0041]
底填料6可以含有无机填料，例如石英颗粒，以便更有效降低线性膨胀系数，并减少半导体芯片4的损坏和半导体芯片4与基板3之间的损坏。
[0042]
底填料6可以含有任何偶联剂以便改善底填料对凸块和无机填料的粘着性。因此，可以更有效降低线性膨胀系数、半导体芯片的损坏和半导体芯片与基板3之间的损坏。偶联剂的实例包括硅烷偶联剂，例如环氧硅烷和氨基硅烷和钛酸酯偶联剂。这些偶联剂可以组合使用。偶联剂可以分散到底填料的粘合剂部分或与无机填料(例如石英颗粒)表面结合。或者，可以是这些形式的混合。例如，当含有石英颗粒时，石英颗粒表面可以预先用偶联剂处理。
[0043]
底填料6的线性膨胀系数优选不大于40ppm/℃，且更优选不大于30ppm/℃，以便减少low-k膜的损坏和凸块5周围的损坏。
[0044]
[凸块]
凸块5由无铅焊料或高熔点焊料组成。
无铅焊料的实例包括锡-银焊料、锡-铋焊料、锡-锌焊料、锡-铜焊料、铜材料(例如铜座和铜柱)和金材料(例如金接钮，gold studs)。
高熔点焊料的实例是锡-铅焊料。
底填料6与凸块5的线性膨胀系数差优选为10ppm/℃或以下。
另外，凸块5的线性膨胀系数为10ppm/℃～30ppm/℃。
[0045]
下面参看图5和图6说明制造半导体装置1的方法。
制备绝缘层311。制备绝缘层311的树脂清漆，并涂在基材(support)上。将基材上的树脂清漆干燥，形成绝缘层311。可用的基材的实例包括耐热热塑性树脂膜，例如聚酯树脂(例如聚对苯二甲酸乙二酯和聚对苯二甲酸丁二酯)、氟树脂和聚酰亚胺。
绝缘层311的厚度优选10μm～100μm，且更优选20～80μm，以防止绝缘层311中出现裂纹。
在具有预定厚度的铜板C的表面上形成具有预定图案的导电互联层312C。
每个导电互联层312C具有双层结构，其包括第一金属层312C1和层压在第一金属层上的第二金属层312A，并组成导电互联层312A。
第一金属层312C1由例如镍制成，第二金属层312A由上述铜制成。导电互联层312C如图3所示。
铜板C的表面和导电互联层312C用化学溶液打毛，绝缘层311层压在导电互联层312C上(层压步骤)。在此步骤中，基材上绝缘层311的表面与导电互联层312C接触，进行热压，然后除去基材。
通过激光在绝缘层311预定位置形成通孔311A(通孔形成步骤)。
[0046]
然后，通孔311A中的导电层313和图4中的导电互联层312B通过半主动工艺形成。
更确切地说，通过化学沉积在整个绝缘层311上形成厚度约1μm的铜膜(籽膜)。在绝缘层311上形成具有预定图案的光刻胶层(掩模)。通过电镀在没有掩模的部分(例如通孔311A)形成电镀层。由此，在通孔311A中形成导电层313，并形成导电互联层312B(形成导电层313和导电互联层312B的步骤)。
然后，除去掩模，并除去暴露的籽膜。
[0047]
然后，将导电互联层312B打毛，并进行层压步骤、通孔形成步骤和导电层313和导电互联层312B的形成步骤。
通过重复这样的操作，制得图6所示的装配层31，其包括5个绝缘层311和6个导电互联层312。
然后，在最上面的导电互联层312B上形成抗蚀膜(图中未示出)。通过蚀刻除去铜板C。
此外，利用镍-除去溶液除去第一金属层312C1。从而制备如图2所示的基板3。
[0048]
然后，将半导体芯片4安装在所得基板3上。预先将焊料凸块5设在半导体芯片4背面。半导体芯片4通过焊料凸块5置于基板3上，然后焊料凸块5在回流炉中熔化以将半导体芯片4固定在基板3上。
基板3和半导体芯片4之间的间隙用底填料6填充。
通过这些步骤，制得半导体装置1。
如图1所示，所得半导体装置1通过焊料凸块B安装在印刷布线板2上。
[0049]
下面将说明本实施方式的优点。
在本实施方式中，对于由熔点为230℃或以上的高熔点焊料(例如，铅含量超过85wt％的锡/铅焊料合金)组成的凸块5，底填料6的弹性模量控制在30MPa～3000MPa。对于由无铅焊料组成的凸块5，底填料6的弹性模量控制在150MPa～800MPa。
用具有这样弹性模量的底填料6可以确保凸块5周围紧密固定，从而防止凸块5中出现裂纹。
由于在25℃～玻璃转化温度之间，装配层31的绝缘层311在基板面内方向的线性膨胀系数为35ppm/℃或以下，可以缓解装配层31的翘曲，从而有效减少半导体芯片4的损坏、半导体芯片4和凸块5之间界面处的损坏和凸块5和基板3之间界面处的损坏。
[0050]
在本实施方式的半导体装置1中，可以防止凸块5出现裂纹，且可以减少半导体芯片4的损坏。
因此，可以避免在具有相对介电常数为3.3或以下的低介电层(low-k膜)的半导体芯片4、半导体芯片4的low-k膜中出现损坏。
[0051]
在25℃～玻璃转化温度之间，将装配层31的绝缘层311与底填料6的线性膨胀系数差控制在25ppm/℃或以下，可以缓解底填料6与基板3之间发生变形。
[0052]
而且，在25℃～玻璃转化温度之间，将底填料6与凸块5的线性膨胀系数差控制在10ppm/℃或以下，可以缓解底填料6与凸块5之间发生变形。
[0053]
含有氰酸酯树脂，特别是线性酚醛氰酸酯树脂的绝缘层311的树脂使得在25℃～玻璃转化温度之间，绝缘层在基板面内方向的线性膨胀系数为35ppm/℃或以下。而且，含有氰酸酯树脂，特别是线性酚醛氰酸酯树脂的绝缘层311的树脂使得基板3厚度方向的线性膨胀系数降低。
[0054]
本发明不应限制于上述实施方式，且包括在实现本发明目的的范围内的变型和变化。
例如，在上述实施方式中，基板3仅具有装配层31。还有另一块图7所示的基板7(设有内电路层(核心层)的装配基板)。该基板7包括如上述实施方式中的装配层31和其内设有导电层711的通孔712。通孔712中的导电层711具有与导电互联层312连接的核心层71。
[0055]
核心层71具有通过层压预浸料形成的绝缘层。预浸料由浸渍了含有至少一种树脂的树脂组合物的玻璃布组成，所述树脂选自环氧树脂、BT树脂(双马来酰亚胺-三嗪树脂)和氰酸酯树脂(例如，线性酚醛氰酸酯树脂)。优选地，核心层71的绝缘层含有氰酸酯树脂(特别是，线性酚醛氰酸酯树脂)。含有氰酸酯树脂(特别是，线性酚醛氰酸酯树脂)的核心层71可以降低基板面内方向的线性膨胀系数和基板厚度方向的线性膨胀系数。
优选地，核心层71的厚度为0.2mm或以下。厚度0.2mm或以下的核心层71可以降低基板7的电感。
通孔712在核心层71的绝缘层中形成。
在基板7中，在核心层71的两面设置了装配层31。在核心层71的一面设置的装配层31(装配层31A)包括绝缘层311和导电互联层312B。在核心层71另一面的装配层31(装配层31B)包括绝缘层311、导电互联层312B和导电互联层312A。
[0056]
在上述实施方式中，装配层31的绝缘层311不是由通过将纤维或单向碳纤维或玻璃纤维与各种树脂浸渍制得的预浸料组成。但是，本发明并不限于此。
绝缘层311可以含有骨架材料，例如玻璃布和纤维布，例如Zylon(注册商标)和芳香聚酰胺(aramide)，以获得绝缘层在面内方向的低线性膨胀系数。
[0057]
绝缘层311还可以含有任何无机填料，以确保低热膨胀和高阻燃性。而且，氰酸酯树脂和/或其预聚物(特别是，线性酚醛氰酸酯树脂)与无机填料组合可增加绝缘层311的弹性模量。
对于无机填料没有限制，实例包括滑石、氧化铝、玻璃、石英和云母。其中优选石英，特别是低膨胀的熔融石英。熔融石英以碎的或球形形式存在，且优选球形，这是由于其可以在绝缘层311中大量化合而不影响高流动性。
对于无机填料的平均粒径没有限制，且优选为0.01μm～5μm，更优选0.2μm～2μm。
对于无机填料的含量没有限制，且优选为总绝缘层311的20wt％～70wt％，且更优选30wt％～60wt％。含量为20wt％或以上确保了绝缘层311的低热膨胀和低吸水性。含量为70wt％或以下确保可以避免树脂组合物流动性降低。
[实施例]
[0058]
下面说明本发明的实施例。
首先，说明用于底填料的材料。
[0059]
<实施例1-1>
制备树脂组合物：称取环氧当量为165的双酚F环氧树脂(11重量份)、N-[2-甲基-4-(环氧乙基甲氧基)苯基]-N-(环氧乙基甲基)环氧乙烷甲胺(ELM-100，Sumitomo Chemical出品)(11重量份)、4，4′-亚甲基双-(2-乙基苯胺)(KayahardAA，Nippon Kayaku Co.Ltd.出品)(10重量份)、γ-缩水甘油丙基三乙氧基硅烷(KBE403，Shin-Etsu Chemical Co.，Ltd.出品)(1重量份)、平均粒径为0.5μm的球形熔融石英(SO-25R，Admatechs Corporation Limited出品)(65重量份)，用三辊磨进行捏合，在真空中将混合物除泡，以制备液体树脂组合物。
[0060]
<实施例1-2>
按照实施例1-1制备树脂组合物，不同在于树脂组合物的配方改变如下：
使用环氧当量为165的双酚F环氧树脂(18重量份)、N-[2-甲基-4-(环氧乙基甲氧基)苯基]-N-(环氧乙基甲基)环氧乙烷甲胺(ELM-100，Sumitomo Chemical出品)(6重量份)和4，4′-亚甲基双-(2-乙基苯胺)(Kayahard AA，Nippon KayakuCo.Ltd.出品)(10重量份)。
[0061]
<实施例1-3>
按照实施例1-1制备树脂组合物，不同在于树脂组合物的配方改变如下：
使用环氧当量为165的双酚F环氧树脂(25重量份)和4，4′-亚甲基双-(2-乙基苯胺)(Kayahard AA，Nippon Kayaku Co.Ltd.出品)(8重量份)。
没有使用N-[2-甲基-4-(环氧乙基甲氧基)苯基]-N-(环氧乙基甲基)环氧乙烷甲胺(ELM-100，Sumitomo Chemical出品)。
[0062]
<实施例1-4>
制备树脂组合物：称取环氧当量为165的双酚F环氧树脂(5重量份)、N-[4-(环氧乙基甲氧基)苯基]-N-(环氧乙基甲基)环氧乙烷甲胺(JER630，JapanEpoxy Resins Co.Ltd.出品)(10重量份)、4，4′-(1-甲基亚乙基)双[2-(2-丙烯基)]苯酚与(氯甲基)环氧乙烷的聚合物(RE-810NM，Nippon Kayaku Co.Ltd.出品)(5重量份)、4，4′-亚甲基双-(2-乙基苯胺)(Kayahard AA，Nippon Kayaku Co.Ltd.出品)(6重量份)、4，4′-亚甲基双(N-甲基苯胺)(T12，Sanyo Chemical Industries，Ltd.出品)(6重量份)、γ-缩水甘油丙基三乙氧基硅烷(KBE403，Shin-EtsuChemical Co.，Ltd.出品)(1重量份)和平均粒径为0.5μm的球形熔融石英(SO-25R，Admatechs Corporation Limited出品)(65重量份)，用三辊磨进行捏合，在真空中将混合物除泡，以制备液体树脂组合物。
[0063]
<实施例1-5>
按照实施例1-4制备树脂组合物，不同在于树脂组合物的配方改变如下：
使用双酚F环氧树脂(环氧当量165)(9重量份)和N-[4-(环氧乙基甲氧基)苯基]-N-(环氧乙烷基甲基)环氧乙烷甲胺(JER630，Japan Epoxy Resins Co.Ltd.出品)(6重量份)。
[0064]
<实施例1-6>
按照实施例1-4制备树脂组合物，不同在于树脂组合物的配方改变如下：
使用环氧当量为165的双酚F环氧树脂(17重量份)、4，4′-(1-甲基亚乙基)双[2-(2-丙烯基)]苯酚与(氯甲基)环氧乙烷的聚合物(RE-810NM，Nippon KayakuCo.Ltd.出品)(6重量份)、4，4′-亚甲基双-(2-乙基苯胺)(Kayahard AA，NipponKayaku Co.Ltd.出品)(4重量份)和4，4′-亚甲基双(N-甲基苯胺)(T12，SanyoChemical Industries，Ltd.出品)(4重量份)。没有使用N-[4-(环氧乙基甲氧基)苯基]-N-(环氧乙基甲基)环氧乙烷甲胺(JER630，Japan Epoxy Resins Co.Ltd.出品)。
[0065]
<对比例1-1>
按照实施例1-1制备树脂组合物，不同在于树脂组合物的配方改变如下：
使用环氧当量为165的双酚F环氧树脂(27重量份)和4，4′-亚甲基双-(2-乙基苯胺)(Kayahard AA，Nippon Kayaku Co.Ltd.出品)(5重量份)。没有使用N-[2-甲基-4-(环氧乙基甲氧基)苯基]-N-(环氧乙基甲基)环氧乙烷甲胺(ELM-100，Sumitomo Chemical出品)。
[0066]
<对比例1-2>
按照实施例1-1制备树脂组合物，不同在于树脂组合物的配方改变如下：
使用环氧当量为165的双酚F环氧树脂(20重量份)、N-[2-甲基-4-(环氧乙基甲氧基)苯基]-N-(环氧乙基甲基)环氧乙烷甲胺(ELM-100，SumitomoChemical出品)(20重量份)、4，4′-亚甲基双-(2-乙基苯胺)(Kayahard AA，NipponKayaku Co.Ltd.出品)(19重量份)、γ-缩水甘油丙基三乙氧基硅烷(KBE403，Shin-Etsu Chemical Co.，Ltd.出品)(1重量份)和平均粒径为0.5μm的球形熔融石英(SO-25R，Admatechs Corporation Limited出品)(40重量份)。
[0067]
按照如下评价实施例1-1～1-6和对比例1-1和1-2的树脂组合物。用评价的方法显示评价的项目。结果示于表1。
[0068]
(表1)
 
实施例1-1 实施例1-2 实施例1-3 对比例1-1 对比例1-2 实施例1-4 实施例1-5 实施例1-6
双酚F环氧树脂(环氧当量：165) 11 18 25 27 20 5 9 17
N-[2-甲基-4-(环氧乙基甲氧基)苯基]-N-(环氧乙基甲基)环氧乙烷甲胺*1 11 6 0 0 20 0 0 0
N-[4-(环氧乙基甲氧基)苯基]-N-(环氧乙基甲基)环氧乙烷甲胺*2 0 0 0 0 0 10 6 0
4，4′-(1-甲基亚乙基)双[2-(2-丙烯基)]苯酚与(氯甲基)环氧乙烷的聚合物*3 0 0 0 0 0 5 5 6
4，4′-亚甲基双-(2-乙基苯胺)*4 10 10 8 5 19 6 6 4
4，4′-亚甲基双(N-甲基苯胺)*5 0 0 0 0 0 6 6 4
γ-缩水甘油丙基三乙氧基硅烷*6 1 1 1 1 1 1 1 1
球形熔融石英(平均粒径为0.5μm)*7 65 65 65 65 40 65 65 65
总和 98 100 99 98 100 98 98 97
玻璃转化温度(℃) 100 90 80 70 100 100 90 80
弯曲模量(MPa：125℃) 510 160 30 20 350 400 120 30
线性膨胀系数(ppm/℃) 25 26 26 26 45 26 26 26
*1 ELM100：Sumitomo Chemical出品
*2 JER630：Japan Epoxy Resins Co.Ltd.出品
*3 RE-810NM：Nippon Kayaku Co.Ltd.出品
*4 Kayahard AA：Nippon Kayaku Co.Ltd.出品
*5 T12：Sanyo Chemical Industries，Ltd.出品
*6 KBM-403：Shin-Etsu Chemical Co.，Ltd.出品
*7 SO-25R：Admatechs Corporation Limited出品
[0069]
弹性模量：将树脂组合物做成宽10mm、长约150mm、厚4mm的形状，在200℃炉中固化30分钟。用Tensilon测试仪以1mm/min的速率在125℃下测量样品，且通过所得应力-应变曲线的初始斜率计算弹性模量。
[0070]
玻璃转化温度和线性膨胀系数：在150℃下将树脂组合物固化120分钟，磨成5mm×5mm×10mm的测试片。用Seiko TMA/SS120，在5g的压缩荷重下，-100℃～300℃的温度范围内以10℃/min的加热速率测量测试片。同时，测定在25℃～玻璃转化温度之间的线性膨胀系数。
[0071]
接下来，将说明基板。
在实施例和对比例中使用如下原料：
[0072]
(1)氰酸酯树脂A(线性酚醛氰酸酯树脂)：＂Primaset PT-30＂，Lonza出品，重均分子量：700
(2)氰酸酯树脂B(线性酚醛氰酸酯树脂)：＂Primaset PT-60＂，Lonza出品，重均分子量：2600
(3)环氧树脂(联苯基二亚甲基型环氧树脂)：＂NC-3000P＂，NipponKayaku Co.Ltd.出品，环氧当量：275，重均分子量：2000
(4)苯氧基树脂A(联苯基环氧树脂与双酚S环氧树脂的共聚物，其具有环氧端基)：＂YX-8100H30＂Japan Epoxy Resins Co.Ltd.出品，重均分子量：30000
(5)苯氧基树脂B(双酚A环氧树脂和双酚F环氧树脂的共聚物，其具有环氧端基)：＂EPIKOTE 4275＂Japan Epoxy Resins Co.Ltd.出品，重均分子量：60000
(6)固化催化剂(咪唑化合物)：2-苯基-4，5-二羟基甲基咪唑，ShikokuChemicals Corporation出品
(7)无机填料(球形熔融石英)：＂SO-25H＂，Admatechs Corporation Limited出品，平均粒径：0.5μm
(8)偶联剂(环氧硅烷偶联剂)：＂A-187＂，Nippon Unicar Company Limited出品
线性酚醛氰酸酯树脂(1)和(2)具有式(I)表示的结构。
[0073]
<实施例2-1>
(1)制备树脂清漆
将氰酸酯树脂A(25重量份)、环氧树脂(25重量份)、苯氧基树脂A(5重量份)、苯氧基树脂B(5重量份)和固化催化剂(0.4重量份)溶解并分散在甲乙酮中。然后，加入无机填料(40重量份)和偶联剂(0.2重量份)，并用高速搅拌器搅拌混合物10分钟以制备固含量为50wt％的树脂清漆。
[0074]
(2)生产带有基材的绝缘层
将步骤(1)制备的树脂清漆用comma涂料器涂在38μm厚的PET(聚对苯二甲酸乙二醇酯)膜(基材)的一面。在160℃的干燥炉中干燥涂层10分钟。干燥的绝缘层的厚度为60μm。
[0075]
(3)带内电路层(核心层)的装配基板
在两面都有预定内电路的内电路基板的每一面堆叠所得带基材的绝缘层，使绝缘层的表面留在内侧。用真空压力层压机在真空下，0.5MPa和100℃的条件下热压堆叠物60秒。除去基材后，通过热风干燥器在150℃下加热60分钟，将层压物固化。基板通过一般的附加工艺镀铜。重复这些步骤制备带有内电路层(核心层)的装配基板，其中每个装配层具有三层结构。
所用内电路层(核心层)具有以下层：
绝缘层：无卤FR-5相当物(MCL-E-679F，Hitachi Chemical Company，Ltd出品)，厚度：0.2mm
导电层：铜箔，厚度：18μm，L/S＝120/180μm，隔离孔直径(clearance holediameter)：1mm和3mm，缝隙：2mm
[0076]
(4)生产无核装配基板
将所得带有基材的绝缘层堆叠在厚度200μm的铜板上，使得绝缘层表面留在内侧。用真空压力层压机在真空下，0.5MPa和100℃的条件下热压堆叠物60秒。除去基材后，通过热风干燥器在150℃下加热60分钟，将层压物固化。基板通过一般的附加工艺镀铜。重复这些步骤得到预定数量的层，通过蚀刻除去铜板制备无核8层的装配基板。
[0077]
<实施例2-2>
将氰酸酯树脂A(15重量份)、氰酸酯树脂B(10重量份)、环氧树脂(25重量份)、苯氧基树脂A(5重量份)、苯氧基树脂B(5重量份)和固化催化剂(0.4重量份)溶解并分散在甲乙酮中。然后加入无机填料(40重量份)和偶联剂(0.2重量份)，并用高速搅拌器搅拌混合物10分钟以制备固含量为50wt％的树脂清漆。
如实施例2-1，利用树脂清漆制备带有基材的绝缘层、带有内电路层(核心层)的装配基板和无核装配基板。
[0078]
<实施例2-3>
将氰酸酯树脂A(40重量份)、环氧树脂(10重量份)、苯氧基树脂A(5重量份)、苯氧基树脂B(5重量份)和固化催化剂(0.4重量份)溶解并分散在甲乙酮中。然后加入无机填料(40重量份)和偶联剂(0.2重量份)，并用高速搅拌器搅拌混合物10分钟以制备固含量为50wt％的树脂清漆。
如实施例2-1，利用树脂清漆制备带有基材的绝缘层、带有内电路层(核心层)的装配基板和无核装配基板。
[0079]
<实施例2-4>
将氰酸酯树脂A(20重量份)、环氧树脂(30重量份)、苯氧基树脂A(5重量份)、苯氧基树脂B(5重量份)和固化催化剂(0.4重量份)溶解并分散在甲乙酮中。然后加入无机填料(40重量份)和偶联剂(0.2重量份)，并用高速搅拌器搅拌混合物10分钟以制备固含量为50wt％的树脂清漆。
如实施例2-1，利用树脂清漆制备带有基材的绝缘层、带有内电路层(核心层)的装配基板和无核装配基板。
[0080]
<实施例2-5>
将氰酸酯树脂A(30重量份)、环氧树脂(15重量份)、苯氧基树脂A(10重量份)、苯氧基树脂B(5重量份)和固化催化剂(0.4重量份)溶解并分散在甲乙酮中。然后加入无机填料(40重量份)和偶联剂(0.2重量份)，并用高速搅拌器搅拌混合物10分钟以制备固含量为50wt％的树脂清漆。
如实施例2-1，利用树脂清漆制备带有基材的绝缘层、带有内电路层(核心层)的装配基板和无核装配基板。
[0081]
<实施例2-6>
将氰酸酯树脂A(17重量份)、环氧树脂(17重量份)、苯氧基树脂A(3重量份)、苯氧基树脂B(3重量份)和固化催化剂(0.4重量份)溶解并分散在甲乙酮中。然后加入无机填料(60重量份)和偶联剂(0.2重量份)，并用高速搅拌器搅拌混合物10分钟以制备固含量为50wt％的树脂清漆。
如实施例2-1，利用树脂清漆制备带有基材的绝缘层、带有内电路层(核心层)的装配基板和无核装配基板。
[0082]
<对比例2-1>
将环氧树脂(50重量份)、苯氧基树脂A(7重量份)、苯氧基树脂B(3重量份)和固化催化剂(0.4重量份)溶解并分散在甲乙酮中。然后加入无机填料(40重量份)和偶联剂(0.2重量份)，并用高速搅拌器搅拌混合物10分钟以制备固含量为50wt％的树脂清漆。
如实施例2-1，利用树脂清漆制备带有基材的绝缘层、带有内电路层(核心层)的装配基板和无核装配基板。
[0083]
<对比例2-2>
将氰酸酯树脂A(30重量份)、氰酸酯树脂B(10重量份)、环氧树脂(50重量份)、苯氧基树脂A(3重量份)、苯氧基树脂B(7重量份)和固化催化剂(0.8重量份)溶解并分散在甲乙酮中以制备固含量为50wt％的树脂清漆。
如实施例2-1，利用树脂清漆制备带有基材的绝缘层、带有内电路层(核心层)的装配基板和无核装配基板。
[0084]
评价实施例2-1～2-6和对比例2-1和2-2的带有基材的绝缘层。结果示于表2。
[0085]
(表2)
Figure A200780007229D00261
Figure A200780007229D00262
Figure A200780007229D00271
[0086]
按照如下进行评价
(1)玻璃转化温度
将两个带有基材的绝缘层堆叠使绝缘层面相对，用真空压机(vacuumpress machine)在2MPa和200℃下热压堆叠物2小时。除去基材。从固化的绝缘层上切下10mm×30mm的测试样品，用加热速率5℃/min的DMA(TAInstruments出品)加热。从tanδ的峰测定玻璃转化温度。
(2)线性膨胀系数
将两个带有基材的绝缘层堆叠使绝缘层面相对，用真空压机在2MPa、200℃下热压堆叠物2小时。除去基材。从固化的绝缘层上切下4mm×20mm的测试样品，用加热速率10℃/min的TMA(TA Instruments出品)加热。
测量25℃～玻璃转化温度的线性膨胀系数。测量沿着固化的绝缘层平面(基板面内方向)的线性膨胀系数。在这些实施例和对比例中，固化的绝缘层厚度方向(基板厚度方向)的线性膨胀系数与固化的绝缘层平面方向(基板面内方向)的线性膨胀系数相同。
[0087]
<半导体装置测试样品的生产和评价(1)>
在实施例2-1～2-6和对比例2-1和2-2中制备的带有内电路层(核心层)的装配基板和无核装配基板上形成凸块电极。
然后，用倒装粘合剂将无铅焊料(组成：Sn-3.5Ag，熔点：221℃，热膨胀系数22ppm/℃，弹性模量：44GPa)置于预定位置，暂时固定于具有由低介电常数材料制成的层间绝缘膜(利用CVD形成的多孔SiOC膜，相对介电常数＝2.2)的半导体元件(后面称为半导体元件A)。然后，将其转移到回流炉中(回流条件：IR回流60秒，最大温度260℃，最小温度183℃)以结合焊料凸块。
相似地，用高熔点焊料(组成：Sn-95Pb，熔点：314℃，热膨胀系数30ppm/℃，弹性模量：16GPa)结合半导体元件A。在基板上使用易熔焊料作为预焊料，IR回流60秒，最大温度245℃且最小温度183℃。
[0088]用实施例1-1～1-6和对比例1-1和1-2的树脂组合物作为底填料，制备待测试的半导体装置。
[0089]
由于半导体元件A的线性膨胀系数为3ppm/℃，实施例2-1、实施例2-2、实施例2-3、实施例2-4、实施例2-5、实施例2-6、对比例2-1和对比例2-2中，(装配基板的装配层的绝缘层在基板面内方向的线性膨胀系数)-(半导体元件A的线性膨胀系数)的值分别为27、27、22、30、32、17、37和42ppm/℃。
[0090]
由于无铅焊料凸块的线性膨胀系数为22ppm/℃，实施例1-1、实施例1-2、实施例1-3、实施例1-4、实施例1-5、实施例1-6、对比例1-1和对比例1-2中，(底填料的线性膨胀系数)-(无铅焊料凸块的线性膨胀系数)的值分别为3、4、4、4、4、4、4和23ppm/℃。
由于高熔点焊料凸块的线性膨胀系数为30ppm/℃，实施例1-1、实施例1-2、实施例1-3、对比例1-1和对比例1-2中，(底填料的线性膨胀系数)-(高熔点焊料凸块的线性膨胀系数)的值分别为5、4、4、4、4、4、4和15ppm/℃。
表3显示各样品的(底填料的线性膨胀系数)-(装配层的绝缘层的线性膨胀系数)的值。
[0091]
(表3)
[0092]
然后对所得待测半导体装置进行热循环测试。
热循环测试后(1000次循环，冷状态为-55℃，热状态为125℃)，在导电测试中，所有凸块都具有导电性的样品评为无缺陷产品。结果示于表4～表7。
导电测试的结果以10个测试样品中无缺陷产品的数目比例来评价。
[0093]
(表4)
Figure A200780007229D00292
[0094]
(表5)
Figure A200780007229D00301
[0095]
(表6)
Figure A200780007229D00302
[0096]
(表7)
Figure A200780007229D00311
[0097]
如表4和表5所示，在使用高熔点焊料凸块的样品中，在用实施例1-1、1-2、1-3、1-4、1-5和1-6的底填料制成的半导体装置中没有观察到电连接失败。
相反，在用对比例1-1和1-2的底填料制成的半导体装置中观察到电连接失败。
[0098]
如表6和表7所示，在使用无铅焊料凸块的情况下，在用实施例1-1、1-2、1-4、1-5和1-6的底填料制成的半导体装置中没有观察到电连接失败。
相反，在用实施例1-3和对比例1-1和1-2的底填料制成的半导体装置中观察到电连接失败。
[0099]
切开观察到电连接失败的焊料凸块节并观察其截面。在电连接失败的所有焊料凸块节中都观察到裂纹。这些结果显示在热循环测试中加热状态下的高弹性模量对于防止无铅焊料或高熔点焊料节中出现裂纹是必需的。
[0100]
然后，观察到热循环测试后(1000次循环，冷状态为-55℃，热状态为125℃)，每个待测半导体装置的半导体元件A的层间绝缘膜中出现裂纹。切开热循环测试后的待测半导体装置以观察在半导体元件A的层间绝缘膜中出现的裂纹。结果示于表8～表11。
[0101]
(表8)
Figure A200780007229D00321
[0102]
(表9)
Figure A200780007229D00322
[0103]
(表10)
[0104](表11)
Figure A200780007229D00332
[0105]
如表8～表11所示，在热循环测试后每个半导体装置的层间绝缘膜中没有观察到裂纹，所述半导体装置包括实施例2-1、2-2、2-3、2-4、2-5和2-6的带有内电路层(核心层)的装配基板和无核装配基板。
相反，在每个热循环测试后的半导体装置的层间绝缘膜中观察到裂纹，所述半导体装置包括对比例2-1和对比例2-2的带有内电路层(核心层)的装配基板和无核装配基板。
这些结果显示使用包括低线性膨胀系数的绝缘层的基板对于避免在半导体元件的层间绝缘膜中出现裂纹是必需的。
[0106]
<半导体装置的制备和评价(2)>
按照半导体装置的制备和评价(1)制备待测半导体装置，不同在于用半导体元件B代替半导体元件A。半导体元件B的层间绝缘膜由SiO2组成，且半导体元件B没有相对介电常数3.3或以下的低介电层。半导体芯片B是厚度为100μm的薄芯片。
然后，对所得半导体装置进行热循环测试(1000次循环，冷状态为-55℃，热状态为125℃)。
然后，评价半导体元件B中的裂纹。结果示于表12～表15。
[0107]
(表12)
[0108]
(表13)
Figure A200780007229D00351
[0109]
(表14)
Figure A200780007229D00352
[0110]
(表15)
Figure A200780007229D00361
[0111]
如表12～表15所示，在热循环测试后的半导体装置中没有观察到裂纹，所述半导体装置包括实施例2-1、2-2、2-3、2-4、2-5和2-6的带有内电路层(核心层)的装配基板和无核装配基板。
相反，在包括对比例2-1和对比例2-2的带有内电路层(核心层)的装配基板和无核装配基板的半导体装置中观察到裂纹。
这些结果显示使用包括低线性膨胀系数的绝缘层的基板对于避免在半导体元件中出现裂纹是必需的。

Claims (14)

1.半导体装置，其包括：
基板，
安装在基板上的半导体元件，
连接基板和半导体元件的凸块，和
填充凸块周围的底填料，
其中，
凸块包括熔点为230℃或以上的高熔点焊料，
底填料包括弹性模量30MPa～3000MPa的树脂材料，
基板具有含树脂绝缘层与导电互联层交替层压的装配层，每个导电互联层通过绝缘层中的通孔内形成的导电层连接，且
在25℃至玻璃转化温度之间，装配层的绝缘层在基板面内方向的线性膨胀系数为35ppm/℃或以下。
2.根据权利要求1所述的半导体装置，其中所述半导体元件包括硅基板、硅基板上设置的层间绝缘膜和层间绝缘膜中设置的引脚，所述层间绝缘膜包括相对介电常数为3.3或以下的低介电层。
3.根据权利要求1或2所述的半导体装置，其中在25℃至玻璃转化温度之间，底填料与装配层的绝缘层之间的线性膨胀系数差为25ppm/℃或以下。
4.根据权利要求1～3中任一项所述的半导体装置，其中在25℃至玻璃转化温度之间，底填料与凸块之间的线性膨胀系数差为10ppm/℃或以下。
5.根据权利要求1～4中任一项所述的半导体装置，其中
基板具有通孔，通孔内导电层设在绝缘层中，通孔中的导电层具有核心层，核心层与装配层的导电互联层之一相连。
6.根据权利要求1～5中任一项所述的半导体装置，其中装配层的绝缘层的树脂包括氰酸酯树脂。
7.根据权利要求6所述的半导体装置，其中所述氰酸酯树脂是线性酚醛氰酸酯树脂。
8.半导体装置，其包括：
基板；
安装在基板上的半导体元件，
连接基板和半导体元件的凸块，和
填充凸块周围的底填料，
其中，
凸块包括无铅焊料，
底填料包括弹性模量为150MPa～800MPa的树脂材料，
基板具有含树脂绝缘层与导电互联层交替层压的装配层，这些导电互联层通过绝缘层中的通孔内形成的导电层连接，且
在25℃至玻璃转化温度之间，装配层的绝缘层在基板面内方向的线性膨胀系数为35ppm/℃或以下。
9.根据权利要求8所述的半导体装置，其中半导体元件包括硅基板、硅基板上设置的层间绝缘膜和层间绝缘膜中设置的引脚，所述层间绝缘膜包括相对介电常数为3.3或以下的低介电层。
10.根据权利要求8或9所述的半导体装置，其中在25℃至玻璃转化温度之间，底填料与装配层的绝缘层之间的线性膨胀系数差为25ppm/℃或以下。
11.根据权利要求8～10中任一项所述的半导体装置，其中在25℃至玻璃转化温度之间，底填料与凸块之间的线性膨胀系数差为10ppm/℃或以下。
12.根据权利要求8～11中任一项所述的半导体装置，其中基板具有通孔，通孔内导电层设在绝缘层中，通孔中的导电层具有核心层，核心层与装配层的导电互联层之一相连。
13.根据权利要求8～12中任一项所述的半导体装置，其中装配层的绝缘层的树脂包括氰酸酯树脂。
14.根据权利要求13所述的半导体装置，其中所述氰酸酯树脂是线性酚醛氰酸酯树脂。
CN2007800072296A 2006-04-20 2007-04-20 半导体装置 Expired - Fee Related CN101395708B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP117146/2006 2006-04-20
JP2006117146 2006-04-20
PCT/JP2007/000436 WO2007122821A1 (ja) 2006-04-20 2007-04-20 半導体装置

Publications (2)

Publication Number Publication Date
CN101395708A true CN101395708A (zh) 2009-03-25
CN101395708B CN101395708B (zh) 2011-07-13

Family

ID=38624740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800072296A Expired - Fee Related CN101395708B (zh) 2006-04-20 2007-04-20 半导体装置

Country Status (8)

Country Link
US (1) US8629556B2 (zh)
EP (1) EP2009684A1 (zh)
JP (1) JP4488103B2 (zh)
KR (1) KR101077671B1 (zh)
CN (1) CN101395708B (zh)
CA (1) CA2637812C (zh)
TW (1) TWI433628B (zh)
WO (1) WO2007122821A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937891B (zh) * 2010-05-12 2012-05-23 谢国华 一种具有双层引脚的芯片

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009072164A1 (ja) * 2007-12-05 2009-06-11 Sumitomo Bakelite Co., Ltd. 基板および半導体装置
JP5292847B2 (ja) * 2008-02-20 2013-09-18 住友ベークライト株式会社 半導体素子搭載基板
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
US8643154B2 (en) * 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
CN102842666B (zh) * 2011-06-22 2015-03-18 赛恩倍吉科技顾问（深圳）有限公司 Led覆晶结构及其制造方法
US8716065B2 (en) 2011-09-23 2014-05-06 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8698297B2 (en) 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
CN107113984B (zh) * 2014-12-19 2019-06-04 富士胶片株式会社 多层配线基板
US10399256B1 (en) 2018-04-17 2019-09-03 Goodrich Corporation Sealed circuit card assembly

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3726318B2 (ja) 1995-08-22 2005-12-14 株式会社日立製作所 チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
US6333206B1 (en) 1996-12-24 2001-12-25 Nitto Denko Corporation Process for the production of semiconductor device
JP3947296B2 (ja) * 1997-04-02 2007-07-18 日東電工株式会社 シート状封止材料およびそれを用いた半導体装置の製法
JPH11220077A (ja) 1997-10-15 1999-08-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US6448665B1 (en) 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法
JPH11233571A (ja) 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
US7247381B1 (en) 1998-08-13 2007-07-24 Hitachi Chemical Company, Ltd. Adhesive for bonding circuit members, circuit board, and method of producing the same
US6332988B1 (en) * 1999-06-02 2001-12-25 International Business Machines Corporation Rework process
JP2003105054A (ja) 2001-09-28 2003-04-09 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物及び半導体装置
US7038142B2 (en) 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP2003273482A (ja) 2002-03-15 2003-09-26 Fujitsu Ltd 回路基板及びその製造方法及び電子装置
JP2004249557A (ja) 2003-02-19 2004-09-09 Sumitomo Bakelite Co Ltd 積層板の製造方法
JP2004281491A (ja) 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2004277671A (ja) 2003-03-19 2004-10-07 Sumitomo Bakelite Co Ltd プリプレグおよびそれを用いたプリント配線板
JP2004296905A (ja) 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
US7582510B2 (en) 2003-11-10 2009-09-01 Henkel Corporation Electronic packaging materials for use with low-k dielectric-containing semiconductor devices
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
US7170159B1 (en) * 2005-07-07 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Low CTE substrates for use with low-k flip-chip package devices
JP5109258B2 (ja) 2006-01-18 2012-12-26 住友ベークライト株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937891B (zh) * 2010-05-12 2012-05-23 谢国华 一种具有双层引脚的芯片

Also Published As

Publication number Publication date
EP2009684A1 (en) 2008-12-31
WO2007122821A1 (ja) 2007-11-01
CN101395708B (zh) 2011-07-13
TWI433628B (zh) 2014-04-01
CA2637812A1 (en) 2007-11-01
US8629556B2 (en) 2014-01-14
KR101077671B1 (ko) 2011-10-27
CA2637812C (en) 2015-02-24
JPWO2007122821A1 (ja) 2009-09-03
JP4488103B2 (ja) 2010-06-23
TW200808150A (en) 2008-02-01
US20090321919A1 (en) 2009-12-31
KR20090008293A (ko) 2009-01-21

Similar Documents

Publication Publication Date Title
CN101395708B (zh) 半导体装置
CN101983425B (zh) 多层电路板、绝缘片和使用多层电路板的半导体封装件
CN101542719B (zh) 倒装芯片半导体封装件用接合体、积层材料、密封树脂组合物和电路基板
CN101356643B (zh) 半导体器件
US20110120754A1 (en) Multilayer wiring board and semiconductor device
JP5206600B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、及び半導体装置
JP5569270B2 (ja) プリプレグ、金属張積層板、プリント配線板及び半導体装置
TWI289584B (en) Resin compound, and adhesive film, metal-clad adhesive film, circuit board, and assembly structure, using the resin compound
JP6098372B2 (ja) 半導体装置
JP5428232B2 (ja) プリプレグ、積層板、多層プリント配線板、及び半導体装置
CN100479124C (zh) 半导体装置
JP3838250B2 (ja) 積層板及び多層プリント回路板
JP5754289B2 (ja) 樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板および半導体装置
JP2013108068A (ja) プリント配線板用エポキシ樹脂組成物、プリプレグ、金属張積層板、プリント配線板および半導体装置
JP2008135794A (ja) 半導体装置
JP2013058576A (ja) 半導体パッケージ用配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110713

Termination date: 20180420

CF01 Termination of patent right due to non-payment of annual fee