JP6098372B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6098372B2 JP6098372B2 JP2013114367A JP2013114367A JP6098372B2 JP 6098372 B2 JP6098372 B2 JP 6098372B2 JP 2013114367 A JP2013114367 A JP 2013114367A JP 2013114367 A JP2013114367 A JP 2013114367A JP 6098372 B2 JP6098372 B2 JP 6098372B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- mass
- epoxy resin
- resins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
- H01L2224/432—Mechanical processes
- H01L2224/4321—Pulling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/45664—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Wire Bonding (AREA)
Description
半導体素子と、
少なくとも一方の面に上記半導体素子を搭載する樹脂基板と、
上記半導体素子に設けられた電極パッドと、
上記樹脂基板に設けられた接続端子と上記電極パッドとを接続する銅ワイヤと、
上記半導体素子および上記銅ワイヤを封止するエポキシ樹脂組成物の硬化体と、
を備え、
上記樹脂基板に含まれる窒素含量が、上記樹脂基板に含まれる有機成分100質量%に対し、0.2質量%以上3.0質量%以下である、半導体装置を提供するものである。
本発明の半導体装置100は、半導体素子101と、少なくとも一方の面に半導体素子101を搭載する樹脂基板102と、半導体素子101に設けられた電極パッド103と、樹脂基板102に設けられた接続端子105と電極パッド103とを接続する銅ワイヤ107と、半導体素子101および銅ワイヤ107を封止するエポキシ樹脂組成物の硬化体109と、を備える。
ここで、樹脂基板102に含まれる有機成分とは、後述する熱硬化性樹脂(A)、カップリング剤、硬化促進剤、硬化剤、熱可塑性樹脂、有機充填材などの有機化合物である。
無機充填材(B)、接続端子などの金属回路、ガラスクロス等の無機繊維基材、銅箔、メッキ部分などの無機成分は除かれる。
ここで、灰分の量(W2)は、上記粉砕試料を熱重量測定・示差熱分析(TG/DTA)にて室温から30分で700℃まで昇温し、700℃4時間ホールドして残渣の重量を測定することにより得る。
測定試料には、有機成分だけでなく、ガラスクロスなどの無機成分も含まれている。そのため、上記灰分の重量(W2)を測定し、測定試料の重量(W0)から無機成分の重量に相当する灰分の重量(W2)を排除して、樹脂基板102に含まれる有機成分の重量(W0−W2)を計算する。
以下の(1)式より樹脂基板102に含まれる有機成分100質量%に対する窒素含量(A)を算出できる。
A(質量%)=100×W1/(W0−W2) (1)
まず、公知の半導体製造プロセスによって半導体素子101(図1の例示はバッファーコート(保護膜)を形成したものを示している)の最上層の保護膜115の一部を開口して電極パッド103を露出させる。次いで、更に公知の後工程プロセスにより電極パッド103を備えた半導体素子101を樹脂基板102上に設置し、銅ワイヤ107により電極パッド103と樹脂基板102上に設けた接続端子105とをワイヤボンディングする。
樹脂基板102は、例えば、熱硬化性樹脂、充填材および繊維基材を含むプリプレグの硬化体を回路加工して得ることができる。
プリプレグは、繊維基材に一または二以上の樹脂組成物を含浸させ、その後、半硬化させて得られる、繊維基材と樹脂層を備えるシート状の材料である。ここで用いるプリプレグはシート状材料であり、誘電特性、高温多湿下での機械的、電気的接続信頼性などの各種特性に優れ、樹脂基板102の製造に適しており好ましい。
樹脂組成物を繊維基材に含浸させる方法としては、特に限定されないが、例えば、樹脂組成物を溶剤に溶かして樹脂ワニスを調製し、繊維基材を樹脂ワニスに浸漬する方法、各種コーターによる塗布する方法、スプレーにより吹き付ける方法、支持基材付き樹脂層をラミネートする方法などが挙げられる。これらの中でも、繊維基材の両面からフィルム状の樹脂層でラミネートする方法が好ましい。これにより、繊維基材に対する樹脂組成物の含浸量を自在に調節でき、プリプレグの成形性をさらに向上できる。なお、フィルム状の樹脂層をラミネートする場合、真空のラミネート装置などを用いることがより好ましい。
具体的な熱硬化性樹脂(A)として、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂、トリアジン骨格含有フェノールノボラック樹脂などのノボラック型フェノール樹脂;未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油などで変性した油変性レゾールフェノール樹脂などのレゾール型フェノール樹脂などのフェノール樹脂;ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂などのビスフェノール型エポキシ樹脂;フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂;ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などのエポキシ樹脂;ユリア(尿素)樹脂、メラミン樹脂などのトリアジン環を有する樹脂;不飽和ポリエステル樹脂;ビスマレイミド化合物などのマレイミド樹脂;ポリウレタン樹脂;ジアリルフタレート樹脂;シリコーン樹脂;ベンゾオキサジン樹脂;シアネートエステル樹脂;ポリイミド樹脂;ポリアミドイミド樹脂;ベンゾシクロブテン樹脂などが挙げられる。
これらの中の1種類を単独で用いてもよいし、異なる重量平均分子量を有する2種類以上を併用してもよく、1種類または2種類以上と、それらのプレポリマーを併用してもよい。
フェノール樹脂としては、例えば、ノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂、トリアジン骨格含有フェノール樹脂などが挙げられる。トリアジン骨格含有フェノール樹脂の場合、特に窒素を含有するため、樹脂基板102中の窒素の含有量を増加させることができる。フェノール樹脂として、これらの中の1種類を単独で用いてよいし、異なる重量平均分子量を有する2種類以上を併用してもよく、1種類または2種類以上と、それらのプレポリマーとを併用してもよい。
本実施形態に係る樹脂基板は、窒素を含有する熱硬化性樹脂(A)または硬化剤に含まれる窒素分により所定の量の窒素を含むことが好ましい。特にトリアジン骨格含有エポキシ樹脂、シアネートエステル樹脂、マレイミド樹脂、ベンゾオキサジン樹脂、窒素を含有するフェノール樹脂、アミン硬化剤、およびジシアンジアミドなどにより窒素を含むものとすることで本発明の効果をより一層高めることができるものである。
また、樹脂基板102に接続端子119を設け、接続端子119上に半田バンプ117を搭載してもよい。
本実施形態に係る半導体封止用エポキシ樹脂組成物は、(A)エポキシ樹脂と(B)硬化剤とを含み、銅ワイヤ107及び銅ワイヤ107が接続された半導体素子101を封止する半導体封止用エポキシ樹脂組成物である。
なお、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、テトラメチルビスフェノールF型エポキシ樹脂等のビスフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、スチルベン型エポキシ樹脂は結晶性を有するものが好ましい。
エポキシ樹脂BA:ビフェニレン骨格含有フェノールアラルキルエポキシ樹脂(日本化薬社製、NC−3000)
エポキシ樹脂C:ナフタレンジオールジグリシジルエーテル(DIC社製、エピクロンHP−4032D)
エポキシ樹脂D:ナフチレンエーテル型エポキシ樹脂(DIC社製、エピクロンHP−6000)
シアネートエステル樹脂B:下記一般式(II)で表されるp−キシレン変性ナフトールアラルキル型シアネートエステル樹脂(ナフトールアラルキル型フェノール樹脂(東都化成社製、「SN−485誘導体」)と塩化シアンの反応物)
アミン化合物:4,4'−ジアミノジフェニルメタン
ビスマレイミド化合物(ケイアイ化成工業社製、BMI−70)
充填材B:球状シリカ(アドマテックス社製、SO−31R、平均粒径1.0μm)
充填材C:球状シリカ(トクヤマ社製、NSS−5N、平均粒径75nm)
充填材D:ベーマイト(ナバルテック社製、AOH−30)
充填材E:シリコーン粒子(信越化学工業社製、KMP−600、平均粒径5μm)
硬化促進剤A:下記一般式(IX)に該当するオニウム塩化合物のリン系触媒(住友ベークライト社製、#C)
樹脂ワニス1の調製
エポキシ樹脂BAとしてビフェニレン骨格含有フェノールアラルキルエポキシ樹脂(日本化薬社製、NC−3000)11.0質量部、アミン化合物として4,4'−ジアミノジフェニルメタン3.5質量部、ビスマレイミド化合物としてビス−(3−エチル−5−メチル−4−マレイミドフェニル)メタン(ケイアイ化成工業社製、BMI−70)20.0質量部、をメチルエチルケトンに溶解、分散させた。さらに、充填材Aとして球状シリカ(アドマテックス社製、SO−25R、平均粒径0.5μm)20.0質量部、充填材Dとしてベーマイト(ナバルテック社製、AOH−30)45.0質量部とカップリング剤Aとしてγ−グリシドキシプロピルトリメトキシシラン(GE東芝シリコーン社製、A−187)0.5質量部を添加して、高速撹拌装置を用いて30分間撹拌して、不揮発分65質量%となるように調整し、樹脂ワニス1を調製した。
樹脂ワニス1を、支持基材であるキャリア箔付き極薄銅箔(三井金属鉱業社製、マイクロシンEx、1.5μm)上に、ダイコーター装置を用いて乾燥後の樹脂層の厚さが30μmとなるように塗工し、これを160℃の乾燥装置で5分間乾燥して、第一樹脂層用の銅箔付き樹脂シート1A(キャリア材料1A)を得た。
また、樹脂ワニス1をキャリア箔付き極薄銅箔(三井金属鉱業社製、マイクロシンEx、1.5μm)上に同様に塗工し、乾燥後の樹脂層の厚さが30μmになるように、160℃の乾燥機で5分間乾燥して、第二樹脂層用の銅箔付き樹脂シート1B(キャリア材料1B)を得た。
(プリプレグ1)
第一樹脂層用のキャリア材料1A、および第二樹脂層用のキャリア材料1Bをガラス繊維基材(日東紡社製Tガラス織布、WTX−116E、IPC規格2116T)の両面に樹脂層が繊維基材と向き合うように配し、図2に示す真空ラミネート装置および熱風乾燥装置により樹脂組成物を含浸させ、銅箔が積層されたプリプレグ1を得た。
具体的には、ガラス繊維基材の両面にキャリア材料Aおよびキャリア材料Bがガラス繊維基材の幅方向の中心に位置するように、それぞれ重ね合わせ、常圧より9.999×104Pa(約750Torr)以上減圧した条件下で、ラミネート速度2m/分、ガラス繊維基材にかかる張力は140N/mに設定し、100℃のラミネートロールを用いて接合した。
ここで、ガラス繊維基材の幅方向寸法の内側領域においては、キャリア材料1Aおよびキャリア材料1Bの樹脂層をガラス繊維基材の両面側にそれぞれ接合するとともに、ガラス繊維基材の幅方向寸法の外側領域においては、キャリア材料1Aおよびキャリア材料1Bの樹脂層同士を接合した。
つぎに、上記接合したものを、120℃に設定した横搬送型の熱風乾燥装置内を2分間通すことによって、圧力を作用させることなく加熱処理してプリプレグ1を得た。
銅箔が積層されたプリプレグ1を平滑な金属板に挟み、220℃、1.5MPaで2時間加熱加圧成形することにより、金属張積層板を得た。
上記で得られた金属張積層板をコア基板として用い、その両面にセミアディティブ法でパターン形成した内層回路基板を作成した。その両面に、銅箔付き樹脂シート(キャリア材料1A)を真空ラミネートで積層した後、熱風乾燥装置にて220℃で60分間加熱硬化をおこなった。次いで、キャリア箔を剥離後、炭酸レーザーによりブラインドビアホール(非貫通孔)を形成した。つぎにビア内を、60℃の膨潤液(アトテックジャパン社製、スウェリングディップ セキュリガント P)に5分間浸漬し、さらに80℃の過マンガン酸カリウム水溶液(アトテックジャパン社製、コンセントレート コンパクト CP)に10分浸漬後、中和して粗化処理をおこなった。
これを脱脂、触媒付与、活性化の工程を経た後、めっきレジストを形成し、無電解銅めっき皮膜を給電層として回路加工を施した。つぎに、熱風乾燥装置にて200℃で60分間アニール処理を行った後、フラッシュエッチングで給電層を除去した。
つぎに、ソルダーレジスト層を積層し、次いで半導体素子搭載ダイパッドなどが露出するように炭酸レーザーによりブラインドビアホール(非貫通孔)を形成した。
最後に、ソルダーレジスト層から露出した回路層上へ、無電解ニッケルめっき層と、無電解金めっき層とからなるめっき層を形成し、得られた基板を187mm×50mmサイズに切断し、回路基板を得た。
得られた回路基板の4か所以上を偏りのないように切り出した。次いで、切り出した試料からソルダーレジスト層、めっき層等の付着物を除去して凍結粉砕をおこなった。得られた粉砕試料をよく混合し、300mg以上の粉砕試料を得た。次いで、JISK6910に示されるケルダール法により粉砕試料中の窒素の量(W1)を定量した。また、粉砕試料中の灰分の量(W2)は、上記粉砕試料を熱重量測定・示差熱分析(TG/DTA)にて室温から30分で700℃まで昇温し、700℃4時間ホールドして残渣の重量を測定することにより得た。
測定試料には、有機成分だけでなく、ガラスクロスなどの無機成分も含まれている。そのため、上記灰分の重量(W2)を測定し、測定試料の重量(W0)から無機成分の重量に相当する灰分の重量(W2)を排除して、回路基板に含まれる有機成分の重量(W0−W2)を計算する。
以下の(1)式より回路基板に含まれる有機成分100質量%に対する窒素の含有量(A)を算出した。
A(質量%)=100×W1/(W0−W2) (1)
得られた値を表1に示す。
ミキサーを用いて表2に示す各成分を15〜28℃で混合し、次いで70℃〜100℃でロール混練した。冷却後、粉砕してエポキシ樹脂組成物を得た。なお、表2中、各成分の詳細は下記のとおりである。また、表2中の単位は、質量%である。
エポキシ樹脂BA:ビフェニレン骨格含有フェノールアラルキルエポキシ樹脂(日本化薬社製、NC−3000)
硬化剤BA:MEH−7851SS、明和化成社製、水酸基当量203
シリカ:FB−820、電気化学工業社製、溶融球状シリカ、平均粒径26.5μm、105μm以上の粒子1%以下
トリフェニルホスフィン(TPP)、北興化学工業社製
カップリング剤:3−メルカプトプロピルメチルジメトキシシラン
着色剤:カーボンブラック
離型剤:カルナバワックス
腐食防止剤:ハイドロタルサイト(DHT−4A、協和化学工業社製)
低圧トランスファー成形機(コータキ精機社製「KTS−15」)を用いて、EMMI−1−66に準じたスパイラルフロー測定用の金型に、金型温度175℃、注入圧力6.9MPa、硬化時間120秒の条件で、エポキシ樹脂組成物を注入し、流動長(単位:cm)を測定した。
175℃に加熱した熱板上でエポキシ樹脂組成物を溶融後、へらで練りながら硬化するまでの時間(単位:秒)を測定した。
アルミニウム製電極パッド(アルミニウム純度99.9質量%、厚み1μm)を備えるTEG(TEST ELEMENT GROUP)チップ(3.5mm×3.5mm)を上記回路基板のダイパッド部に接着し、TEGチップの電極パッドと基板の電極パッドとをデイジーチェーン接続となるように、銅ワイヤ(銅純度99.99質量%、径25μm)を用いてワイヤピッチ80μmでワイヤボンディングした。これを、低圧トランスファー成形機(TOWA製「Yシリーズ」)を用いて、金型温度175℃、注入圧力6.9MPa、硬化時間2分の条件で、上記エポキシ樹脂組成物を用いて封止成形して、半導体パッケージを作製した。このパッケージを175℃、4時間の条件で後硬化した後、半導体装置を得た。
得られた半導体装置中の回路基板4か所以上を偏りのないように切り出した。次いで、切り出した試料からソルダーレジスト層、封止したエポキシ樹脂組成物の硬化体、めっき層等の付着物を除去して凍結粉砕を行った。得られた粉砕試料をよく混合し、300mg以上の粉砕試料を得た。次いで、JISK6910に示されるケルダール法により粉砕試料中の窒素の量(W1)を定量した。また、粉砕試料中の灰分の量(W2)は、上記粉砕試料を熱重量測定・示差熱分析(TG/DTA)にて室温から30分で700℃まで昇温し、700℃4時間ホールドして残渣の重量を測定することにより得た。
測定試料には、有機成分だけでなく、ガラスクロスなどの無機成分も含まれている。そのため、上記灰分の重量(W2)を測定し、測定試料の重量(W0)から無機成分の重量に相当する灰分の重量(W2)を排除して、回路基板に含まれる有機成分の重量(W0−W2)を計算する。
以下の(1)式より回路基板に含まれる有機成分100質量%に対する窒素の含有量(A)を算出した。
A(質量%)=100×W1/(W0−W2) (1)
得られた半導体装置中の回路基板の窒素含量は、前述の回路基板に含まれる窒素含量とほぼ同じ値であることを確認した。
得られた半導体装置について半導体装置のHTSL(高温保存試験)を行った。具体的には、200℃で処理し、不良が発生する時間を調べた。不良の判定は、作製したパッケージ10個を用いて評価し、初期抵抗に対する処理後の抵抗値が1.2倍を超えたパッケージが発生した時間を不良時間とした。その結果を表2に示す。表2中単位は、時間(hour)である。
樹脂ワニスの組成を表1に示す組成に変え、半導体封止用エポキシ樹脂組成物の組成を表2に示す組成に変えた以外は、実施例1と同様に半導体装置を作製し、各評価をおこなった。
2 熱風乾燥装置
3 プリプレグ
4 シート状基材
5a キャリア材料
5b キャリア材料
7 ラミネートロール
100 半導体装置
101 半導体素子
102 樹脂基板
103 電極パッド
104 ダイボンド材硬化体
105 接続端子
107 銅ワイヤ
109 エポキシ樹脂組成物の硬化体
111 ボール
115 保護膜
117 半田バンプ
119 接続端子
Claims (6)
- 半導体素子と、
少なくとも一方の面に前記半導体素子を搭載する樹脂基板と、
前記半導体素子に設けられた電極パッドと、
前記樹脂基板に設けられた接続端子と前記電極パッドとを接続する銅ワイヤと、
前記半導体素子および前記銅ワイヤを封止するエポキシ樹脂組成物の硬化体と、
を備え、
前記樹脂基板に含まれる窒素含量が、前記樹脂基板に含まれる有機成分100質量%に対し、0.2質量%以上3.0質量%以下である、半導体装置。 - 請求項1に記載の半導体装置において、
前記樹脂基板は熱硬化性樹脂と充填材と繊維基材とを含む、半導体装置。 - 請求項1または2に記載の半導体装置において、
前記樹脂基板は、トリアジン骨格含有エポキシ樹脂、シアネートエステル樹脂、トリアジン骨格含有フェノール樹脂、マレイミド樹脂、ベンゾオキサジン樹脂、アミン硬化剤、およびジシアンジアミドからなる群から選択される1種または2種以上の窒素含有化合物を含む樹脂組成物の硬化体を含む、半導体装置。 - 請求項1乃至3いずれか一項に記載の半導体装置において、
前記銅ワイヤ中の銅の含有量が、前記銅ワイヤ全体に対して、99.99質量%以上である、半導体装置。 - 請求項1乃至4いずれか一項に記載の半導体装置において、
前記電極パッドがアルミニウムを主成分として含む、半導体装置。 - 請求項1乃至5いずれか一項に記載の半導体装置において、
前記樹脂基板が、回路基板である、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013114367A JP6098372B2 (ja) | 2013-05-30 | 2013-05-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013114367A JP6098372B2 (ja) | 2013-05-30 | 2013-05-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014232854A JP2014232854A (ja) | 2014-12-11 |
JP6098372B2 true JP6098372B2 (ja) | 2017-03-22 |
Family
ID=52126061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013114367A Active JP6098372B2 (ja) | 2013-05-30 | 2013-05-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6098372B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016151733A1 (ja) * | 2015-03-23 | 2016-09-29 | 住友ベークライト株式会社 | 封止用樹脂組成物、半導体装置および半導体装置の製造方法 |
JP6281663B2 (ja) * | 2015-07-23 | 2018-02-21 | 住友ベークライト株式会社 | パワーモジュール用基板、パワーモジュール用回路基板およびパワーモジュール |
KR102187162B1 (ko) * | 2017-12-14 | 2020-12-04 | 주식회사 엘지화학 | 금속 박막 코팅용 열경화성 수지 조성물 및 이를 이용한 금속 적층체 |
WO2019160287A1 (ko) | 2018-02-13 | 2019-08-22 | 주식회사 엘지화학 | 반도체 패키지용 열경화성 수지 조성물 및 이를 이용한 프리프레그 |
TWI700320B (zh) * | 2018-06-13 | 2020-08-01 | 台燿科技股份有限公司 | 樹脂組合物,以及使用該組合物所製得之預浸漬片、金屬箔積層板與印刷電路板 |
CN109705506B (zh) * | 2018-11-30 | 2020-11-17 | 金发科技股份有限公司 | 一种阻燃hips材料及其制备方法 |
CN109705507B (zh) * | 2018-11-30 | 2020-11-17 | 金发科技股份有限公司 | 一种阻燃hips材料及其制备方法 |
JP7490932B2 (ja) * | 2019-07-31 | 2024-05-28 | 住友ベークライト株式会社 | 硬化性樹脂組成物および電子デバイスの製造方法 |
WO2022190745A1 (ja) * | 2021-03-08 | 2022-09-15 | 株式会社Adeka | 硬化性樹脂組成物、硬化物及び接着剤 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3645694B2 (ja) * | 1997-07-25 | 2005-05-11 | 住友ベークライト株式会社 | 難燃性樹脂組成物 |
JP2002179772A (ja) * | 2000-12-08 | 2002-06-26 | Mitsui Mining & Smelting Co Ltd | プリント配線板の層間絶縁層構成用の樹脂化合物、その樹脂化合物を用いた絶縁層形成用樹脂シート及び樹脂付銅箔、並びにそれらを用いた銅張積層板 |
JP5470806B2 (ja) * | 2007-11-29 | 2014-04-16 | 住友ベークライト株式会社 | 半導体装置並びに封止用エポキシ樹脂組成物及びその製造方法 |
JP4482605B1 (ja) * | 2009-01-23 | 2010-06-16 | 田中電子工業株式会社 | 高純度Cuボンディングワイヤ |
WO2012073360A1 (ja) * | 2010-12-02 | 2012-06-07 | 積水化学工業株式会社 | 絶縁シート及び積層構造体 |
-
2013
- 2013-05-30 JP JP2013114367A patent/JP6098372B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014232854A (ja) | 2014-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6098372B2 (ja) | 半導体装置 | |
US7893542B2 (en) | Connecting structure for flip-chip semiconductor package, build-up layer material, sealing resin composition, and circuit board | |
US8604352B2 (en) | Multilayer circuit board, insulating sheet, and semiconductor package using multilayer circuit board | |
US8008767B2 (en) | Semiconductor device | |
JP5533657B2 (ja) | 積層板、回路板および半導体装置 | |
KR20120021243A (ko) | 금속 부착 적층판 및 그 제조 방법 | |
JP5206600B2 (ja) | エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、及び半導体装置 | |
JP2018199797A (ja) | 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置 | |
JP6083127B2 (ja) | 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法 | |
JP2014205755A (ja) | プライマー層形成用樹脂組成物 | |
JP2014218600A (ja) | プリプレグ、金属張積層板、プリント配線基板および半導体パッケージ | |
JP5263134B2 (ja) | 回路基板用樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板および半導体装置 | |
KR101409048B1 (ko) | 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치 | |
TW201429346A (zh) | 附樹脂層之金屬層、積層體、電路基板及半導體裝置 | |
JP5493948B2 (ja) | プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板、および半導体装置 | |
JP2020145270A (ja) | 電子装置 | |
JP2009094217A (ja) | 半導体装置、半導体装置用プリント配線板及び銅張積層板 | |
JP5929639B2 (ja) | シアン酸エステル化合物、樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、および半導体装置 | |
JP4385555B2 (ja) | インターポーザ、半導体パッケージおよびその製造方法 | |
JP7559836B2 (ja) | 熱硬化性樹脂組成物および半導体装置 | |
JP5188075B2 (ja) | 回路基板の製造方法及び半導体製造装置 | |
JP2010080609A (ja) | 半導体装置 | |
JP2023174097A (ja) | 基板材料用樹脂組成物、および半導体装置 | |
JP2022094712A (ja) | 熱硬化性樹脂組成物、樹脂膜、キャリア付樹脂膜、プリプレグ、積層板、プリント配線基板および半導体装置 | |
JP5353547B2 (ja) | 金属箔付きプリプレグ、積層板およびインターポーザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6098372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |