TWI433628B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI433628B
TWI433628B TW096113985A TW96113985A TWI433628B TW I433628 B TWI433628 B TW I433628B TW 096113985 A TW096113985 A TW 096113985A TW 96113985 A TW96113985 A TW 96113985A TW I433628 B TWI433628 B TW I433628B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
insulating layer
resin
semiconductor device
Prior art date
Application number
TW096113985A
Other languages
English (en)
Other versions
TW200808150A (en
Inventor
Mitsuo Sugino
Takeshi Hosomi
Masahiro Wada
Masataka Arai
Original Assignee
Sumitomo Bakelite Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co filed Critical Sumitomo Bakelite Co
Publication of TW200808150A publication Critical patent/TW200808150A/zh
Application granted granted Critical
Publication of TWI433628B publication Critical patent/TWI433628B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

半導體裝置
本發明係關於半導體裝置。
在基板上倒置(face down)安裝半導體晶片(半導體元件)時，由於基板與半導體晶片之間產生空隙部，故必須於該空隙填充所謂底部填充(under fill)的絕緣材料。作為底部填充的材料，習知係廣泛使用以環氧樹脂為首的熱硬化性樹脂(專利文獻1)。
專利文獻1：日本專利特開平11－233571號公報
一般而言，基板與半導體晶片係線膨脹係數不同。基板係由含有機樹脂之材料所構成，具有較半導體裝置大之線膨脹係數。因此，若在基板上安裝了半導體晶片之構造的半導體裝置受到熱歷程，則因兩者之線膨脹係數不同而發生基板曲翹。於習知半導體裝置，由於此曲翹的發生，將有於半導體晶片、半導體晶片與凸塊之界面、凸塊與基板之界面等發生裂痕等之損傷的情形。
除此之外，近年來係使用具有增建層之基板。作為此種基板，習初使用在核心層上形成增建(build up)層者。由於半導體晶片之時鐘頻率之高頻率化正急速進展中，故對於安裝半導體晶片之基板將要求其可減低電感。具有核心層與增建層之基板中，核心層之通孔(through hole)的電感非常大。為了因應減低電感之需求，則提案有使用使核心層儘可能地薄或不具核心層，而僅由增建層所構成的基板。
於此，核心層一般係以減低基板之線膨脹係數為目的而予以設置。因此，在使核心層變薄、或使用僅由增建層所構成之基板的情況下，將有受到熱歷程時之基板反翹增大的問題。
本發明之目的在於提供一種半導體裝置，其可防止在半導體元件、半導體元件與凸塊之界面、凸塊與基板之界面等處發生損傷。
根據本發明，係提供一種半導體裝置，其具備：基板；安裝於上述基板上之半導體元件；將上述基板與上述半導體元件連接之凸塊；及填充於凸塊周圍之底部填充；上述凸塊係熔點230℃以上之高熔點焊料；上述底部填充含有彈性係數30MPa以上、3000MPa以下之樹脂材料；上述基板係具有增建層，其係將含有樹脂之絕緣層與導體佈線層交互層合，各導體佈線層由形成於絕緣層之通路孔(via hole)的導體層所連接而成；25℃以上、玻璃轉移點以下之增建層之絕緣層的基板面內方向之線膨脹係數為35ppm/℃以下。
根據此發明，藉由將底部填充的彈性係數設為30MPa以上、3000MPa以下，則可堅固地固定凸塊周圍，防止凸塊的裂痕。再者，由於25℃以上、玻璃轉移點以下之增建層之絕緣層的基板面內方向之線膨脹係數為35ppm/℃以下，故將減低增建層之曲翹，有效地抑制半導體元件損傷、半導體元件與凸塊之界面處的損傷、凸塊與基板之界面處的損傷發生。
尚且，此處所謂底部填充之彈性係數，係由於125℃環境下進行測定所得之應力－應變曲線所得之彈性係數。
再者，根據本發明亦可提供一種半導體裝置，其具備：基板；安裝於上述基板上之半導體元件；將上述基板與上述半導體元件連接之凸塊；及填充於凸塊周圍之底部填充；上述凸塊係無鉛焊料；上述底部填充含有彈性係數150MPa以上、800MPa以下之樹脂材料；上述基板係具有增建層，其係將含有樹脂之絕緣層與導體佈線層交互層合，且各導體佈線層由形成於絕緣層之通路孔(via hole)的導體層所連接而成；25℃以上、玻璃轉移點以下之增建層之絕緣層的基板面內方向之線膨脹係數為35ppm/℃以下。
根據此發明，藉由將底部填充的彈性係數設為150MPa以上、800MPa以下，即使於使用靭性不高之無鉛焊料之凸塊的情況下，仍可防止凸塊的裂痕。再者，由於25℃以上、玻璃轉移點以下之增建層之絕緣層的基板面內方向之線膨脹係數為35ppm/℃以下，故將減低增建層之曲翹，有效地抑制半導體元件損傷、半導體元件與凸塊之界面處的損傷、凸塊與基板之界面處的損傷發生。
尚且，此處所謂底部填充之彈性係數，係由於125℃環境下進行測定所得之應力－應變曲線所得之彈性係數。
另外，根據本發明，半導體元件較佳係含有矽基板、設置於該矽基板上之含有介電常數3.3以下低介電係數膜的層間絕緣膜、設置於該層間絕緣膜之佈線。
本發明之半導體裝置將可防止凸塊的裂痕，並抑制半導體元件之損傷。
從而，即使將半導體元件作成具有介電常數3.3以下之低介電係數膜(Low－k膜)者，仍可防止半導體元件之Low－k膜損傷。
再者，較佳係25℃以上、玻璃轉移點以下之底部填充之線膨脹係數與增建層之絕緣層之線膨脹係數的差為25ppm/℃以下。
藉由將25℃以上、玻璃轉移點以下之底部填充之線膨脹係數與增建層之絕緣層之線膨脹係數的差設為25ppm/℃以下，則可減低底部填充與基板之間所發生之應變。
另外，較佳係25℃以上、玻璃轉移點以下之底部填充之線膨脹係數與凸塊之線膨脹係數的差為10ppm/℃以下。
藉由將25℃以上、玻璃轉移點以下之底部填充之線膨脹係數與凸塊之線膨脹係數的差設為10ppm/℃以下，將可減低在底部填充與凸塊界面所發生之應變。
於此，絕緣層內部形成有設置了導體層之通孔，此通孔中之導體層亦可具有連接於增建層之導體佈線層的核心層。
又，基板亦可不具有核心層。
再者，增建層之絕緣層的樹脂，較佳係含有氰酸酯樹脂，又，氰酸酯樹脂特佳為酚醛清漆型氰酸酯樹脂。
藉由絕緣層之樹脂含有氰酸酯樹脂、特別是酚醛清漆型氰酸酯樹脂，則可確實地使25℃以上、玻璃轉移點以下之絕緣層之基板面內方向之線膨脹係數成為35ppm/℃以下。再者，藉由絕緣層之樹脂含有氰酸酯樹脂、特別是酚醛清漆型氰酸酯樹脂，則亦可減低基板厚度方向之線膨脹係數。
根據本發明，可提供能夠防止半導體元件、半導體元件與凸塊之界面、凸塊與基板之界面處等的損傷發生之半導體裝置。
上述目的及其他目的、特徵及優點，將藉由以下所述之較佳實施形態及隨附之以下圖式更進一步予以闡明。
以下，根據圖式說明本發明實施形態。
首先，參照圖1，針對本實施形態之半導體裝置1的概要進行說明。
半導體裝置1係具備：基板3、安裝於基板3上之半導體元件(半導體晶片)4、連接基板3與半導體晶片4之凸塊5、及填充於凸塊5周圍之底部填充6。
在凸塊5屬於熔點為230℃以上之高熔點焊料(例如，含鉛率為超過85wt%之錫/鉛焊料合金)時，底部填充6係由彈性係數30MPa以上、3000MPa以下之樹脂材料所形成。
另外，在凸塊5為無鉛焊料的情況下，底部填充6係由彈性係數150MPa以上、800MPa以下之樹脂材料所形成。
另外，基板3係如圖2所示，由含樹脂之絕緣層311與導體佈線層312交互層合，且具有增建層31，其係各導體佈線層312由形成於絕緣層311之通路孔311A的導體層313所連接而成。
25℃以上、玻璃轉移點以下之增建層31之絕緣層311的基板面內方向之線膨脹係數為35ppm/℃以下。
[基板]
首先，針對基板3進行說明。
基板3係用於將半導體晶片4進行覆晶(flip－chip)安裝之元件搭載基板。
如圖2所示般，基板3係具有使含有樹脂之絕緣層311與導體佈線層312交互層合的增建層31，即所謂之增建基板。例如，於本實施形態中，增建層31係使複數(5層)之絕緣層311、與複數(6層)之導體佈線層312交互層合者。此基板3未具有核心層。
另外，基板3係透過焊料凸塊B而安裝於印刷佈線基板(母板)2上之BGA基板(參照圖1)。再者，基板3之厚度為800 μm以下、較佳500 μm以下。
絕緣層311並非使各種樹脂浸含於碳纖維、玻璃纖維或整合於同一方向之纖維的預浸體，而係僅由樹脂組成物所構成。亦即，絕緣層311並未藉由碳纖維、玻璃纖維等之纖維進行補強。
於此，作為構成絕緣層311之樹脂，可舉例如環氧樹脂、BT樹脂、氰酸酯樹脂等。其中，較佳係使用氰酸酯樹脂。作為氰酸酯樹脂，有如酚醛清漆型氰酸酯樹脂、雙酚A型氰酸酯樹脂、雙酚E型氰酸酯樹脂、四甲基雙酚F型氰酸酯樹脂等。其中，較佳係使用酚醛清漆型氰酸酯樹脂。
作為酚醛清漆型氰酸酯樹脂，可使用以以下化學式所舉例者。式中，n表示整數。
n為任意整數
此種酚醛清漆型之氰酸酯樹脂，可藉由例如使酚醛清漆型酚與氯化氰、溴化氰等之化合物進行反應而獲得。
另外，酚醛清漆型氰酸酯樹脂之重量平均分子量，較佳為例如500以上、4500以下。更佳為600以上、3000以下。
在重量平均分子量未滿500的情況下，將有機械強度降低的情形。又，若重量平均分子量超過4500，則由於樹脂組成物之硬化速度變快，故有保存性降低的情形。
另外，作為氰酸酯樹脂，亦可使用氰酸酯樹脂之預聚物。可單獨使用氰酸酯樹脂或預聚物，亦可並用氰酸酯樹脂及預聚物。於此，預聚物係指一般將氰酸酯樹脂藉由加熱反應等而例如進行3聚體化所得者。作為預聚物並無特別限定，可使用例如3聚體化率為20重量%以上、50重量%以下者。此3聚體化率例如可使用紅外分光分析裝置而求得。
上述氰酸酯樹脂之含量並無特別限定，較佳係絕緣層311之樹脂組成物整體的5重量%以上、50重量%以下。更佳為10重量%以上、40重量%以下。藉由將氰酸酯樹脂之含量設為5重量%以上，可提升耐熱性。又，藉由設為50重量%以下，將可抑制耐濕性之降低。
另外，亦可對氰酸酯樹脂添加環氧樹脂、苯氧基樹脂等。作為環氧樹脂，較佳為具有聯苯基伸烷基骨架者。
於此，較佳係使用實質上不含鹵原子之環氧樹脂。藉此，可賦與耐熱性、難熱分解性，並可提升絕緣層311之成膜性。於此，所謂實質上不含鹵原子，係指例如環氧樹脂中之鹵原子含量為1重量%以下者。
於此，絕緣層311所使用之環氧樹脂並無特別限定，可舉例如苯酚酚醛清漆型環氧樹脂、雙酚型環氧樹脂、萘型環氧樹脂、芳基伸烷基型環氧樹脂等。此等之中，較佳為芳基伸烷基型環氧樹脂。藉此，可提升難燃性、吸濕性、焊料耐熱性。於此，所謂芳基伸烷基型環氧樹脂，係指於重覆單位中具有一個以上芳基伸烷基的環氧樹脂，可舉例如苯二甲基型環氧樹脂、聯苯基二亞甲基型環氧樹脂等。
上述環氧樹脂之重量平均分子量並無特別限定，較佳為4,000以下。更佳為500以上、4,000以下，特佳為800以上、3000以下。若重量平均分子量未滿上述下限值，具有於絕緣層311發生黏性的情況。又，若超過上述上限值，具有焊料耐熱性降低的情況。
上述環氧樹脂之含量並無特別限定，較佳為絕緣層311之樹脂組成物整體之5重量%以上、50重量%以下。更佳為10重量%以上、40重量%以下。藉由將環氧樹脂含量設為5重量%以上，可作成吸濕性、焊料耐熱性、密接性均良好者。
再者，絕緣層311較佳係含有實質上不含鹵原子之苯氧基樹脂。藉由，可提升製造絕緣層311時之成膜性。於此，所謂實質上不含鹵原子係指例如苯氧基樹脂中之鹵原子含量為1重量%以下者。
上述苯氧基樹脂並無特別限定，可舉例如：具有雙酚骨架之苯氧基樹脂、具有酚醛清漆骨架之苯氧基樹脂、具有萘骨架之苯氧基樹脂、具有聯苯基骨架之苯氧基樹脂等。另外，可使用具備具有複數種此等骨架之構造的苯氧基樹脂。此等之中，可使用具有聯苯基骨架、與雙酚S骨架者。藉由，可藉由聯苯基骨架所具有之剛直性而提升玻璃轉移點，並可藉由雙酚S骨架而提升鍍敷金屬之附著性。又，可使用具有雙酚A骨架與雙酚F骨架者。又，可並用具有上述聯苯基骨架與雙酚S骨架者、與具有雙酚A骨架與雙酚F骨架者。藉此，可均衡良好地表現此等特性。於並用具有上述雙酚A骨架與雙酚F骨架者(1)、與具有上述聯苯基骨架與雙酚S骨架者(2)的情況下，其並用比例並無特別限定，可設為例如(1)：(2)＝2：8~9：1。
苯氧基樹脂之分子量並無特別限定，重量平均分子量較佳為5000以上、50000以下。更佳為10000以上、40000以下。藉由將重量平均分子量設為5000以上，可提升成膜性。又，藉由將平均分子量設為50000以下，則可防止苯氧基樹脂之溶解性降低。
苯氧基樹脂之含量並無特別限定，較佳為絕緣層311之樹脂組成物整體之1重量%以上、40重量%以下。更佳為5重量%以上、30重量%以下。若含量未滿1重量%，則有使成膜性提升之效果降低的情形。又，若超過40重量%，將有低熱膨脹性降低的情形。
絕緣層311亦可含有咪唑化合物作為硬化劑。藉此，可不使絕緣層311之絕緣性降低，而在絕緣層311含有氰酸酯樹脂和環氧樹脂的情況下促進此等樹脂的反應。作為咪唑化合物並無特別限定，可舉例如：2－苯基－4－甲基咪唑、2－苯基－4－甲基－5－羥基甲基咪唑、2－苯基－4,5－二羥基甲基咪唑、2,4－二胺基－6－[2’－甲基咪唑基－(1’)]－乙基－s－三、2,4－二胺基－6－(2’－十一基咪唑基)－乙基－s－三、2,4－二胺基－6－[2’－乙基－4－甲基咪唑基－(1’)]－乙基－s－三、1－苄基－2－苯基咪唑等。此等之中，較佳係具有2個以上自脂肪族烴基、芳香族烴基、羥基烷基及氰基烷基中選擇之官能基的咪唑化合物，特佳為2－苯基－4,5－二羥基甲基咪唑。藉此，可使絕緣層311之耐熱性提升，並可使絕緣層311低熱膨脹率化、低吸水率化。
上述咪唑化合物之含量並無特別限定，但在絕緣層311含有上述氰酸酯樹脂與環氧樹脂的情況下，較佳係相對於此等樹脂之合計為0.1重量%以上、5重量%以下，特佳為0.3重量%以上、3重量%以下。藉此，特別可使耐熱性提升。
再者，絕緣層311較佳係含有偶合劑。藉此，由於可提升與樹脂之界面的濕潤性，故可提升耐熱性，特別是提升吸濕性、焊料耐熱性。
作為上述偶合劑並無特別限定，較佳係使用自環氧矽烷偶合劑、鈦酸系偶合劑、胺基矽烷偶合劑及聚矽氧油型偶合劑中選擇之1種以上的偶合劑。藉由，可使樹脂與無機填充材之界面的濕潤性特別提高，並可使耐熱性更加提升。
再者，絕緣層311係除了上述說明之成分以外，視需要可含有消泡劑、均平劑等之添加劑。
此種基板3之增建層31之絕緣層311的基板面內方向之線膨脹係數為35ppm/℃以下。更佳係基板3之增建層31之絕緣層311的基板面內方向之線膨脹係數為30ppm/℃以下。
另外，基板3之增建層31之絕緣層311的基板厚度方向之線膨脹係數較佳為35ppm/℃以下，更佳為30ppm/℃以下。
再者，底部填充6之線膨脹係數與增建層31之絕緣層311之線膨脹係數的差為25ppm/℃以下，亦即，基板3之基板面內方向之線膨脹係數與底部填充6之線膨脹係數的差，較佳為25ppm/℃以下，更佳為10ppm/℃以下。
尚且，絕緣層311之線膨脹係數係使用TMA裝置(TA Instrument(股)製)所計測。
絕緣層311及底部填充6之線膨脹係數，係25℃以上、玻璃轉移點以下之線膨脹係數。
另外，基板3之增建層31之線膨脹係數311，較佳係具有較高玻璃轉移點。例如，絕緣層311之玻璃轉移點較佳為230℃以上，更佳為250℃以上。
其次，針對基板3之增建層31之導體佈線層312進行說明。
挾住絕緣層311而配置之一對導體佈線層312，係由形成於絕緣層311之通路孔311A的銅製導體層313所連接。
導體佈線層312中，最下層之導體佈線層312A係為例如銅製之佈線層，具有如圖3所示構造。圖3中，黑色部分表示銅。
此導體佈線層312A之殘銅率(被覆絕緣層311之導體佈線層312A的占有比例)為80%。
配置於導體佈線層312A上之導體佈線層312B，係如圖4所示之平面形狀，形成有複數之略圓形狀的開口部312B1。又，圖4之右下圖為導體佈線層312B之放大圖。
開口部312B1之直徑為例如500 μm。又，此導體佈線層312A之殘銅率為60%以上、90%以下，較佳為75%以上、85%以下。
[半導體晶片]
半導體晶片4係如圖1所示般，於矽基板41上具備由所謂low－k膜所構成之佈線層42。
其功能並無特別限定，可舉例如邏輯裝置、記憶裝置或其等之混載等。
low－k膜係設置作為層間絕緣膜。
於此，所謂low－k膜係指介電常數為3.3以下之膜。作為low－k膜，可舉例如：SiOC、MSQ(甲基倍半矽氧烷，methyl silsequioxane)、苯并環丁烯等之有機膜；HSQ(氯倍半矽氧烷，hydrogen silsequioxane)等之無機膜；亦適合使用將此等經多孔質化之膜。
由於裝置之演算能力提升及高速處理化的進展，而有以習知SiO2 絕緣膜所無法對應的狀況。因此，由減低佈線間寄生容量的觀點而言，最好使用低介電係數膜、尤其是多孔質低介電係數膜作為層間絕緣膜。然而，介電係數為3.3以下之low－k膜脆弱，若將具有low－k膜之半導體晶片進行倒置安裝，將發生導通不良和半導體晶片裂痕的問題。介電常數2.7以下之low－k膜中，將需要多孔質化，而將更佳助長low－k膜之脆弱化。
此半導體晶片4之厚度為100 μm以下。
另外，25℃以上、玻璃轉移點以下之半導體晶片4之線膨脹係數，較佳為2ppm/℃以上、5ppm/℃以下。更佳係半導體晶片4之線膨脹係數與絕緣層311之基板面內方向之絕緣層的差為32ppm/℃以下。
[底部填充]
底部填充6係填充於使基板3與半導體晶片4接合之凸塊5的周圍，並配置成埋填凸塊5之周圍空隙。
作為底部填充6之構成材料，可使用液狀之熱硬化性樹脂和薄膜狀之熱硬化性樹脂。其中，較佳為液狀之熱硬化性樹脂。其係由於可效率良好地埋填基板3與半導體晶片4之間的間隙。
本實施形態中，於凸塊5為熔點230℃以上之高熔點焊料(例如，含鉛率超過85wt%之錫/鉛焊料合金)的情況下，底部填充6則由彈性係數30MPa以上、3000MPa以下之樹脂材料所構成。其中，更佳係彈性係數為45MPa以上。
另一方面，在凸塊5為無鉛焊料的情況下，底部填充6則由彈性係數150MPa以上、800MPa以下之樹脂材料所構成。其中，更佳係彈性係數為200MPa以上。
將底部填充6之糊膏(paste)成形為寬10mm、長度約150mm、厚4mm，於200℃烘爐中硬化30分鐘後，以Tensilon試驗機依速度1mm/分，於125℃環境下進行測定，藉由所得之應力－應變曲線之初期梯度，算出彈性係數。
作為底部填充6所使用之樹脂材料，可使用各種者。例如可使用環氧樹脂、BT樹脂、氰酸酯樹脂等。作為氰酸酯樹脂，適合使用基板材料項中所述之酚醛清漆型氰酸酯樹脂。
構成底部填充6之樹脂材料，較佳係含有多官能環氧樹脂。藉此，可提升樹脂硬化體之交聯密度，而實現高彈性係數。
底部填充6亦可含有二氧化矽粒子等無機填充材。藉此，可減低線膨脹係數，而更有效地減低半導體晶片4和半導體晶片4與基板3之間的損傷。
底部填充6亦可含有偶合劑。藉此，將使凸塊和無機填充材與底部填充之密接性提升，而藉此將減低線膨脹係數，可更有效地減低半導體晶片和半導體晶片與基板3之間的損傷。偶合劑係使用環氧基矽烷、胺基矽烷等之矽烷偶合劑，和鈦酸系偶合劑等。此等亦可使用複數種。偶合劑可為分散於底部填充之黏著劑部分的形態，亦可為附著於二氧化矽粒子等之無機填充材表面上的形態。或者，亦可混合存在此等形態。例如，在調配二氧化矽粒子的情況，可藉由偶合劑對二氧化矽表面預先進行處理。
底部填充6之線膨脹係數較佳為40 ppm/℃以下，更佳為30 ppm/℃以下。將更有效地達到low－k膜損傷之抑制、與凸塊5周邊部分之損傷抑制。
[凸塊]
凸塊5係由無鉛焊料、或高熔點焊料所構成。
作為無鉛焊料，可使用例如：錫－銀系焊料、錫－鉍系焊料、錫－鋅系焊料、錫－銅系焊料、銅柱或銅杆(post)等之銅系材料；金樁(stud)等之金系材料。
作為高熔點焊料，可舉例如錫－鉛焊料。
底部填充6之線膨脹係數與凸塊5之線膨脹係數的差，較佳為10ppm/℃以下。
再者，凸塊5之線膨脹係數較佳為10ppm/℃以上、30ppm/℃以下。
其次，針對上述之半導體裝置1之製造方法進行說明。參照圖5、6進行說明。
首先，準備絕緣層311。調整構成絕緣層311之樹脂清漆，將此樹脂清漆塗佈於基材上。使該基材上之樹脂清漆乾燥而形成絕緣層311。於此，基材可使用例如聚對苯二甲酸乙二酯、聚對苯二甲酸丁二酯等之聚酯樹脂，和氟系樹脂、聚醯亞胺等之具耐熱性的熱可塑性樹脂薄膜。
另外，絕緣層311之厚度較佳為10 μm以上、100 μm以下。更佳為20~80 μm。藉由設為此種厚度，將可防止絕緣層311發生破裂。
其次，於既定厚度之銅板C表面上形成既定之圖案的導體佈線層312C。
此導體佈線層312C係2層構成，具有第1金屬層312C1、與層合於該第1金屬層上並構成上述導體佈線層312A之第2金屬層312A。
第1金屬層312C1為例如鎳製，第2金屬層312A為例如上述般銅製。又，導體佈線層312C之圖案為圖3所示之圖案。
其次，藉由藥液將銅板C表面及導體佈線層312C進行粗化，將絕緣層311層合於導體佈線層312C上(層合步驟)。藉此，使基材上之絕緣層311表面抵接於導體佈線層312C後，予以加熱及加壓。其後，去除基材。
再者，於此絕緣層311之既定位置藉由雷射形成通路孔311A(通路孔形成步驟)。
其次，藉由半加成(semi additive)工法，形成通路孔311A中之導體層313，以及圖4所示之導體佈線層312B。
具體而言，係藉由無電解鍍敷，於絕緣層311整面上形成1 μm左右之銅膜(種膜)。其次，於絕緣層311上形成既定之圖案的光阻(遮罩)。其後，藉由電解鍍敷，於未形成遮罩之部分(例如通路孔311A等)形成鍍敷皮膜。藉此，於通路孔311A中形成導體層313，並進一步形成導體佈線層312B(導體層313及導體佈線層312B形成步驟)。
其後，去除遮罩，並去除露出之種膜。
其次，將導體佈線層312B進行粗化，進行上述之層合步驟、通路孔形成步驟、導體層313及導體佈線層312B形成步驟。
藉由重覆此種操作，則如圖6所示般，得到具有複數(5層)之絕緣層311、與複數(6層)之導體佈線層312的增建層31。
其後，在最上層之導體佈線層312B上形成抗蝕刻膜(省略圖示)。然後，藉由蝕刻去除銅板C。
再者，藉由鎳去除液，去除第1金屬層312C1。藉此，得到如圖2所示之基板3。
其次，於如此所得之基板3上安裝半導體晶片4。於半導體晶片4之背面，預先設有焊料凸塊5。透過焊料凸塊5將半導體晶片4設置於基板3上，使焊料凸塊5於回焊爐中熔融，藉此將半導體晶片4固黏於基板3上。
其次，於基板3與半導體晶片4之間填充底部填充6。
藉由上述步驟，將得到半導體裝置1。
如此所得之半導體裝置1，係如圖1所示般透過焊料凸塊B而安裝於印刷佈線基板2上。
其次，針對本實施形態之效果進行說明。
本實施形態中，在凸塊5為熔點230℃以上之高熔點焊料的情況下，係將底部填充6之彈性係數設為30MPa以上、3000MPa以下，在凸塊5為無鉛焊料的情況下，將底部填充6之彈性係數設為150MPa以上、800MPa以下。
藉由使用此種彈性係數之底部填充6，可堅固地固定凸塊5周圍，防止凸塊5之裂痕。
另外，由於25℃以上、玻璃轉移點以下之增建層31之絕緣層311的基板面內方向之線膨脹係數為35ppm/℃以下，故可減低增建層31之曲翹，有效地抑制半導體晶片4、或半導體晶片4與凸塊5之界面處的損傷、凸塊5與基板3之界面處等之損傷的發生。
另外，此種本實施形態之半導體裝置1中，可防止凸塊5的裂痕，進一步亦可抑制半導體晶片4之損傷。
從而，即使將半導體晶片4作成為具有介電常數3.3以下之低介電係數膜(Low－k膜)者，亦可防止半導體晶片4之Low－k膜的損傷。
另外，藉由將25℃以上、玻璃轉移點以下之底部填充6之線膨脹係數與增建層31之絕緣層311之線膨脹係數的差設為25ppm/℃以下，則可減低底部填充6與基板3之間所發生的應變。
再者，藉由將25℃以上、玻璃轉移點以下之底部填充6之線膨脹係數與凸塊5之線膨脹係數的差設為10ppm/℃以下，則可減低底部填充6與凸塊5之間所發生的應變。
另外，藉由於絕緣層311之樹脂含有氰酸酯樹脂、尤其是酚醛清漆型氰酸酯樹脂，則可確實地將25℃以上、玻璃轉移點以下之基板3之基板面內方向的線膨脹係數設為35ppm/℃以下。又，藉由於絕緣層311之樹脂含有氰酸酯樹脂、尤其是酚醛清漆型氰酸酯樹脂，亦可減低基板3之厚度方向的線膨脹係數。
尚且，本發明並不限定於上述之實施形態，可達成本發明目的之範圍內的變形、改良等亦涵括於本發明中。
例如，上述實施形態中，基板3雖僅具有增建層31，但並不限於此，例如亦可為圖7所示之基板7(附內層電路層(核心層)之增建層基板)。此基板7可為具有：與上述實施形態相同之增建層31；與核心層71，其係形成有在內部設有導體層711之通孔712，且該通孔712中之導體層711連接於導體佈線層312。
於此，核心層71具有藉由層合預浸體而形成之絕緣層。預浸體係將含有環氧樹脂、BT樹脂(雙順丁烯醯亞胺－三樹脂)、氰酸酯樹脂(例如，酚醛清漆型之氰酸酯樹脂)之至少任一者的樹脂組成物，浸含於玻璃布中者。其中，核心層71之絕緣層較佳係含有氰酸酯樹脂(尤其是酚醛清漆型之氰酸酯樹脂)者。如此，藉由使核心層71含有氰酸酯樹脂(尤其是酚醛清漆型之氰酸酯樹脂)，則可將基板之基板面內方向的線膨脹係數、基板厚度方向之線膨脹係數設為較小值。
另外，核心層71之厚度較佳為0.2mm以下。藉由將核心層71之厚度設為0.2mm以下，則可減低基板7之電感。
核心層71之絕緣層中，形成有通孔712。
尚且，基板7中，一對之增建層31係配置成挾持著核心層71。配置於核心層71之一側的增建層31(增建層31A)，係具有絕緣層311與導體佈線層312B。配置於核心層71之另一側的增建層31(增建層31B)，係具有絕緣層311、導體佈線層312B與導體佈線層312A。
再者，上述實施形態中，增建層31之絕緣層311雖不為將各種樹脂浸含於碳纖維、玻璃纖維之織物或整合於同一方向之纖維中的預浸體，但並不限定於此。
絕緣層311中可含有玻璃布、ZYLON(註冊商標)、芳香族醯胺(aramide)等纖維布骨架材。如此，將可使絕緣層之面內方向線膨脹係數抑制為較低。
另外，絕緣層311亦可含有無機填充材。藉此，可達成低熱膨脹性及難燃性。再者，若組合氰酸酯樹脂及/或其之預聚物(尤其是酚醛清漆型氰酸酯樹脂)與無機填充材，則可提升絕緣層311之彈性係數。
作為上述無機填充材並無特別限定，可舉例如滑石、氧化鋁、玻璃、二氧化矽、雲母等。此等之中以二氧化矽為較佳，而熔融二氧化矽於低膨脹性優越之方面屬較佳。作為熔融二氧化矽之形狀，為破碎狀或球狀，較佳為球狀。藉此，可使絕緣層311中之調配量增加，而此情況下亦可賦予良好之流動性。
上述無機填充材之平均粒徑並無特別限定，較佳為0.01 μm以上、5 μm以下。更佳為0.2 μm以上、2 μm以下。
上述無機填充材之含量並無特別限定，較佳係絕緣層311整體之20重量%以上、70重量%以下。更佳為30重量%以上、60重量%以下。藉由將含量設為20重量%以上，則可使絕緣層311成為低熱膨脹、低吸水。又，藉由設為70重量%以下，則可防止樹脂組成物流動性之降低。
(實施例)
其次，針對本發明實施例進行說明。
首先，敘述底部填充材料。
<實施例1－1>
樹脂組成物之調整：秤量雙酚F型環氧樹脂(環氧當量165)11重量份、N－[2－Methyl－4－(oxiranylmethoxy)phenyl]－N－(oxiranylmethyl)oxiranemethanamine(住友化學股份有限公司製，ELM－100)11重量份、4,4’－Methylenbis－(2－ethylanilin)(日本化藥股份有限公司製，KAYAHARD AA)10重量份、γ－環氧丙基丙基三乙氧基矽烷(信越化學工業股份有限公司製，KBE403)1重量份、球狀熔融二氧化矽(平均粒徑0.5 μm，Admatechs股份有限公司製，SO－25R)65重量份，以三根輥進行混練，予以真空脫泡後得到液狀樹脂組成物。
<實施例1－2>
除了將樹脂組成物之調配改為如以下般之外，其餘與實施例1－1相同。
使用雙酚F型環氧樹脂(環氧當量165)18重量份、N－[2－Methyl－4－(oxiranylmethoxy)phenyl]－N－(oxirany lmethyl)oxiranemethanamine(住友化學股份有限公司製，ELM－100)6重量份、4,4’－Methylenbis－(2－ethylanilin)(日本化藥股份有限公司製，KAYAHARD AA)10重量份。
<實施例1－3>
除了將樹脂組成物之調配改為如以下般之外，其餘與實施例1－1相同。
使用雙酚F型環氧樹脂(環氧當量165)25重量份，不使用N－[2－Methyl－4－(oxiranylmethoxy)phenyl]－N－(oxirany lmethyl)oxiranemethanamine(住友化學股份有限公司製，ELM－100)，並使用4,4’－Methylenbis－(2－ethylanilin)(日本化藥股份有限公司製，KAYAHARD AA)8重量份。
<實施例1－4>
樹脂組成物之調整：秤量雙酚F型環氧樹脂(環氧當量165)5重量份、N－[4－(Oxiranylmethoxy)phenyl]－N－(oxiranyl－methyl)oxiranemeth anamine(Japan Epoxy Resin股份有限公司製，jER630)10重量份、Phenol,4,4’－(1－methylethylidene)bis[2－(2－propenyl)]－,polymer with(chloromethyl)oxirane(日本化藥股份有限公司製，RE－810NM)5重量份、4,4’－Methylenbis－(2－ethylanilin)(日本化藥股份有限公司製，KAYAHARD AA)6重量份、4,4’－methylenebis(N－methylaniline)(三洋化成工業股份有限公司製，T12)6重量份、γ－環氧丙基丙基三乙氧基矽烷(信越化學工業股份有限公司製，KBE403)1重量份、球狀熔融二氧化矽(平均粒徑0.5 μm，Admatechs股份有限公司製，SO－25R)65重量份，以三根輥進行混練，予以真空脫泡後得到液狀樹脂組成物。
<實施例1－5>
除了將樹脂組成物之調配改為如以下般之外，其餘與實施例1－4相同。
使用雙酚F型環氧樹脂(環氧當量165)9重量份、N－[4－(Oxiranylmethoxy)phenyl]－N－(oxiranyl－methyl)oxiranemethanamine(Japan Epoxy Resin股份有限公司製，jER630)6重量份。
<實施例1－6>
除了將樹脂組成物之調配改為如以下般之外，其餘與實施例1－4相同。
使用雙酚F型環氧樹脂(環氧當量165)17重量份，不使用N－[4－(Oxiranylmethoxy)phenyl]－N－(oxiranyl－methyl)oxiranemethanamine(Japan Epoxy Resin股份有限公司製，jER630)，並使用Phenol,4,4’－(1－methylethylidene)bis[2－(2－propenyl)]－,polymer with(chloromethyl)oxirane(日本化藥股份有限公司製，RE－810NM)6重量份、4,4’－Methylenbis－(2－ethylanilin)(日本化藥股份有限公司製，KAYAHARD AA)4重量份、4,4’－methylenebis(N－methylaniline)(三洋化成工業股份有限公司製，T12)4重量份。
<比較例1－1>
除了將樹脂組成物之調配改為如以下般之外，其餘與實施例1－1相同。
使用雙酚F型環氧樹脂(環氧當量165)27重量份，不使用N－[2－Methyl－4－(oxiranylmethoxy)phenyl]－N－(oxiranylmethyl)oxiranemethanamine(住友化學股份有限公司製，ELM－100)，並使用4,4’－Methylenbis－(2－ethylanilin)(日本化藥股份有限公司製，KAYAHARD AA)5重量份。
<比較例1－2>
除了將樹脂組成物之調配改為如以下般之外，其餘與實施例1－1相同。
使用雙酚F型環氧樹脂(環氧當量165)20重量份、N－[2－Methyl－4－(oxiranylmethoxy)phenyl]－N－(oxiranylmethyl)oxiranemethanamine(住友化學股份有限公司製，ELM－100)20重量份、4,4’－Methylenbis－(2－ethylanilin)(日本化藥股份有限公司製，KAYAHARD AA)19重量份、γ－環氧丙基丙基三乙氧基矽烷(信越化學工業股份有限公司製，KBE403)1重量份、球狀熔融二氧化矽SO－25R(平均粒徑0.5 μm，Admatechs股份有限公司製)40重量份。
針對上述實施例1－1~1－6、比較例1－1、1－2所得之樹脂組成物，進行以下評價。評價項目係與評價方法一起表示。所得結果示於表1。
彈性係數：將樹脂組成物成形為寬10mm、長度約150mm、厚度4mm，於200℃烘爐中進行硬化30分鐘後，以Tensilon試驗機依速度1mm/分，於125℃環境下進行測定，藉由所得之應力－應變曲線之初期梯度，算出彈性係數。
玻璃轉移點、線膨脹係數：將樹脂組成物依150℃×120分鐘進行硬化後，藉由切削而得到5×5×10mm之試驗片。將此者使用精工製TMA/SS120於壓縮負重5g、自－100℃至300℃之溫度範圍依升溫速度10℃/分之條件進行測定。藉同相同測定亦得到25℃以上、玻璃轉移點以下之線膨脹係數。
其次，針對基板進行說明。
實施例及比較例中所使用之原材料係如下述。
(1)氰酸酯樹脂A/酚醛清漆型氰酸酯樹脂：Lonza公司製，「Primaset PT－30」，重量平均分子量700(2)氰酸酯樹脂B/酚醛清漆型氰酸酯樹脂：Lonza公司製，「Primaset PT－60」，重量平均分子量2600(3)環氧樹脂/聯苯基二亞甲基型環氧樹脂：日本化藥公司製，「NC－3000P」，環氧當量275，重量平均分子量2000(4)苯氧基樹脂A/聯苯基環氧樹脂與雙酚S環氧樹脂之共聚合體，末端部具有環氧基：Japan Epoxy Resin公司製，「YX－8100H30」，重量平均分子量30000(5)苯氧基樹脂B/雙酚A型環氧樹脂與雙酚F型環氧樹脂之共聚合體，末端部具有環氧基：Japan Epoxy Resin公司製，「Epicoat 4275」，重量平均分子量60000(6)硬化觸媒/咪唑化合物：四國化成工業公司製，「2－苯基－4,5－二羥基甲基咪唑」(7)無機填充材/球狀熔融二氧化矽：Admatechs公司製，「SO－25H」，平均粒徑0.5 μm(8)偶合劑/環氧基矽烷偶合劑：日本Unicar公司製，「A－187」
尚且，(1)、(2)之酚醛清漆型氰酸酯樹脂，係具有式(I)所示構造者。
<實施例2－1>
(1)樹脂清漆之調製將氰酸酯樹脂A25重量份、環氧樹脂25重量份、苯氧基樹脂A5重量份、苯氧基樹脂B5重量份、硬化觸媒0.4重量份溶解、分散於甲基乙基酮。再者，添加無機填充材40重量份與偶合劑0.2重量份，使用高速攪拌裝置攪拌10分鐘，調製成固形份50重量%之樹脂清漆。
(2)附基材之絕緣層的製造將(1)所得之樹脂清漆，使用雙輥筒(comma coater)裝置塗佈於厚度38 μm之PET(聚對苯二甲酸乙二酯)薄膜(基材)之單面上。其後，將其以160℃之乾燥裝置進行乾燥10分鐘。乾燥後之絕緣層厚度為60 μm。
(3)附內層電路層(核心層)之增建層基板的製造。於在兩面形成有既定內層電路之內層電路基板的表背面上，以上述所得之附基材之絕緣層的絕緣層表面作為內側，予以重疊。其後，使用真空加壓式層合機裝置，依壓力0.5MPa、溫度100℃進行真空加熱加壓成形60秒。再者，剝離去除基材，以熱風乾燥機依溫度150℃、時間60分鐘進行加熱硬化。其後，依一般之加成法進行鍍銅。重覆此操作，得到各增建層為3層構成之附內層電路層(核心層)之增建層基板。
尚且，內層電路層(核心層)係使用下述者。
．絕緣層：Halogen Free FR－5相當材(日立化成工業股份有限公司製，MCL－E－679F)，厚度0.2mm．導體層：銅箔厚度18 μm，L/S＝120/180 μm，穿通孔(clearance hole)1mm、3mm，狹隙2mm
(4)無核心層之增建層基板的製造於200 μm厚度之銅板上，以上述所得之附基板之絕緣層的絕緣層表面為內側，予以重疊。其後，使用真空加壓式層合機裝置，依壓力0.5MPa、溫度100℃進行真空加熱加壓成形60秒。再者，剝離去除基材，以熱風乾燥機依溫度150℃、時間60分鐘進行加熱硬化。其後，依一般之加成法進行鍍銅。重覆此操作，得到既定層數後，以蝕刻去除銅板，得到層數為8層之無核心層之增建層基板。
<實施例2－2>
將氰酸酯樹脂A15重量份、氰酸酯樹脂B10重量份、環氧樹脂25重量份、苯氧基樹脂A5重量份、苯氧基樹脂B5重量份、硬化觸媒0.4重量份溶解、分散於甲基乙基酮。再者，添加無機填充材40重量份與偶合劑0.2重量份，使用高速攪拌裝置攪拌10分鐘，調製成固形份50重量%之樹脂清漆。
使用該樹脂清漆，與實施例2－1同樣地進行，得到附基材之絕緣層、附內層電路層(核心層)之增建層基板、無核心層之增建層基板。
<實施例2－3>
將氰酸酯樹脂A40重量份、環氧樹脂10重量份、苯氧基樹脂A5重量份、苯氧基樹脂B5重量份、硬化觸媒0.4重量份溶解、分散於甲基乙基酮。再者，添加無機填充材40重量份與偶合劑0.2重量份，使用高速攪拌裝置攪拌10分鐘，調製成固形份50重量%之樹脂清漆。
使用該樹脂清漆，與實施例2－1同樣地進行，得到附基材之絕緣層、附內層電路層(核心層)之增建層基板、無核心層之增建層基板。
<實施例2－4>
將氰酸酯樹脂A20重量份、環氧樹脂30重量份、苯氧基樹脂A5重量份、苯氧基樹脂B5重量份、硬化觸媒0.4重量份溶解、分散於甲基乙基酮。再者，添加無機填充材40重量份與偶合劑0.2重量份，使用高速攪拌裝置攪拌10分鐘，調製成固形份50重量%之樹脂清漆。
使用其樹脂清漆，與實施例2－1同樣地進行，得到附內層電路層(核心層)之增建層基板、無核心層之增建層基板。
<實施例2－5>
將氰酸酯樹脂A30重量份、環氧樹脂15重量份、苯氧基樹脂A10重量份、苯氧基樹脂B5重量份、硬化觸媒0.4重量份溶解、分散於甲基乙基酮。再者，添加無機填充材40重量份與偶合劑0.2重量份，使用高速攪拌裝置攪拌10分鐘，調製成固形份50重量%之樹脂清漆。
使用其樹脂清漆，與實施例2－1同樣地進行，得到附內層電路層(核心層)之增建層基板、無核心層之增建層基板。
<實施例2－6>
將氰酸酯樹脂A17重量份、環氧樹脂17重量份、苯氧基樹脂A3重量份、苯氧基樹脂B3重量份、硬化觸媒0.4重量份溶解、分散於甲基乙基酮。再者，添加無機填充材60重量份與偶合劑0.3重量份，使用高速攪拌裝置攪拌10分鐘，調製成固形份50重量%之樹脂清漆。
使用其樹脂清漆，與實施例2－1同樣地進行，得到附內層電路層(核心層)之增建層基板、無核心層之增建層基板。
<比較例2－1>
將環氧樹脂50重量份、苯氧基樹脂A7重量份、苯氧基樹脂B3重量份、硬化觸媒0.4重量份溶解、分散於甲基乙基酮。再者，添加無機填充材40重量份與偶合劑0.2重量份，使用高速攪拌裝置攪拌10分鐘，調製成固形份50重量%之樹脂清漆。
使用其樹脂清漆，與實施例2－1同樣地進行，得到附內層電路層(核心層)之增建層基板、無核心層之增建層基板。
<比較例2－2>
將氰酸酯樹脂A30重量份、氰酸酯樹脂B10重量份、環氧樹脂50重量份、苯氧基樹脂A3重量份、苯氧基樹脂B7重量份、硬化觸媒0.8重量份溶解、分散於甲基乙基酮，調製成固形份50重量%之樹脂清漆。
使用其樹脂清漆，與實施例2－1同樣地進行，得到附內層電路層(核心層)之增建層基板、無核心層之增建層基板。
針對以上之實施例2－1~2－6、比較例2－1~2－2所得之附基材之絕緣層進行特性評價。結果示於表2。
尚且，評價方法係如下述。
(1)玻璃轉移點將2片之附基材之絕緣層以絕緣層側為內側彼此重疊，將其使用真空壓製裝置，依壓力2MPa、溫度200℃進行加熱加壓成形2小時。其後，將基材剝離去除。從所得之絕緣層的硬化物切出10mm×30mm之評價用試料，使用DMA(TA Instrument公司製)，依5℃/分進行升溫，以tan δ之波峰位置作為玻璃轉移點。
(2)線膨脹係數將2片之附基材之絕緣層以絕緣層側為內側彼此重疊，將其使用真空壓製裝置，依壓力2MPa、溫度200℃進行加熱加壓成形2小時。其後，將基材剝離去除。從所得之絕緣層的硬化物切出4mm×20mm之評價用試料，使用TMA裝置(TA Instrument公司製)，依10℃/分進行升溫而測定。
尚且，此處係測定25℃以上、玻璃轉移點以下之線膨脹係數。又，測定絕緣層之硬化物之平面方向(基板面內方向)之線膨脹係數。但本實施例、比較例中，絕緣層之硬化物之厚度方向(基板厚度方向)的線膨脹係數，係與絕緣層之硬化物之平面方向(基板面內方向)的線膨脹係數相同。
<評價用半導體裝置之製作及評價1>
於實施例2－1~2－6及比較例2－1、2－2所作成之附內層電路層(核心層)之增建層基板及無核心層之增建層基板上，形成凸塊電極。
其次，使用覆晶黏晶機，將無鉛焊料(組成：Sn－3.5Ag，熔點：221℃，熱膨脹率：22ppm/℃，彈性係數44GPa)定位，與使用低介電係數材料(以CVD所形成之孔化SiOC膜，介電常數＝2.2)作為層間絕緣膜之半導體元件(以下稱為半導體元件A)進行假接合。再者，通過回焊(回焊條件：最高溫度260℃、最低溫度183℃下之60秒的IR回焊)爐而使焊料凸塊黏合。
同樣地，使用高熔點焊料(組成：Sn－95Pb，熔點：314℃，熱膨脹率：30ppm/℃，彈性係數16GPa)，將半導體元件A黏合。於基板側之預焊料係使用共晶焊料，依回焊條件之最高溫度245℃、最低溫度183℃下進行60秒之IR回焊。
接著，將實施例1－1~1－6、比較例1－1、1－2所作成之樹脂組成物封入作為底部填充，製成評價用半導體裝置。
於此，由於半導體元件A之線膨脹係數為3ppm/℃，故(增建層基板之增建層之絕緣層之基板面內方向的線膨脹係數)－(半導體元件A之線膨脹係數)之值，係依實施例2－1、實施例2－2、實施例2－3、實施例2－4、實施例2－5、實施例2－6、比較例2－1、比較例2－2之順序為27、27、22、30、32、17、37、42ppm/℃。
另外，由於無鉛焊料凸塊之線膨脹係數為22 ppm/℃，故(底部填充之線膨脹係數)－(無鉛焊料凸塊之線膨脹係數)的值，係依實施例1－1、實施例1－2、實施例1－3、實施例1－4、實施例1－5、實施例1－6、比較例1－1、比較例1－2之順序為3、4、4、4、4、4、4、23ppm/℃。
另一方面，由於高熔點焊料凸塊之線膨脹係數為30 ppm/℃，故(底部填充之線膨脹係數)－(高熔點焊料凸塊之線膨脹係數)的值，係依實施例1－1、實施例1－2、實施例1－3、實施例1－4、實施例1－5、實施例1－6、比較例1－1、比較例1－2之順序為5、4、4、4、4、4、4、15ppm/℃。
再者，於表3表示各試驗樣本中，(底部填充之線膨脹係數)－(增建層之絕緣層之線膨脹係數)的值。
其次，使用所得之評價用半導體裝置，進行冷熱循環試驗。
冷熱循環試驗(以冷卻狀態－55℃、加熱狀態125℃循環1000次)後，進行導通試驗，以全部凸塊呈導通者視為良品並計數之。結果示於表4~表7。
導通試驗結果係作成相對於試料數10、無導通不良之合格品數的比率，而作為其指標。
於使用高熔點焊料凸塊的情況下，係如表4、5所示，使用實施例1－1、1－2、1－3、1－4、1－5、1－6之底部填充而作成之評價用半導體裝置，並未發生導通不良。
相對於此，使用比較例1－1、1－2之底部填充所作成之評價用半導體裝置，發生了導通不良。
於使用無鉛焊料凸塊的情況下，係如表6、7所示，使用實施例1－1、1－2、1－4、1－5、1－6之底部填充而作成之評價用半導體裝置，並未發生導通不良。
相對於此，使用實施例1－3、比較例1－1、1－2之樹脂組成物所作成之評價用半導體裝置，發生了導通不良。
將發生導通不良處之焊料凸塊接合部分予以切斷，觀察其剖面時，在所有導通不良處係於焊料凸塊接合部分觀察到裂痕。由此結果可知，冷熱循環試驗中，於防止無鉛焊料、或高熔點焊料接合部分之裂痕時，加熱狀態下之高彈性係數將屬重要。
再者，針對冷熱循環試驗(以冷卻狀態－55℃、加熱狀態125℃循環1000次)後之評價用半導體裝置之半導體元件A之層間絕緣膜的裂痕發生進行研討。將冷熱循環試驗後之評價用半導體裝置切斷，觀察在半導體元件A之層間絕緣膜上是否發生裂痕。
結果示於表8~表11。
如表8~11所示，在使用了實施例2－1、2－2、2－3、2－4、2－5、2－6之附內層電路層(核心層)之增建層基板、無核心層之增建層基板的評價用半導體裝置中，冷熱循環試驗後於層間絕緣膜並未發生裂痕。
相對於此，在使用了比較例2－1、2－2之附內層電路層(核心層)之增建層基板、無核心層之增建層基板的評價用半導體裝置中，於層間絕緣膜發生了裂痕。
由此結果可知，於防止半導體元件層間絕緣膜之裂痕時，使用具有線膨脹係數較小之絕緣層的基板將屬重要。
<半導體裝置之製作及評價2>
其次，取代半導體元件A而使用半導體元件B，與<半導體裝置之製作及評價1>同樣地製成評價用半導體裝置。於此，半導體元件B係使用SiO2 作為層間絕緣膜，並未使用介電係數3.3以下之低介電常數膜。半導體晶片B為厚度100 μm之薄型晶片。
其次，使用所得之評價用半導體裝置，進行冷熱循環試驗(以冷卻狀態－55℃、加熱狀態125℃循環1000次)。
其後，評價半導體元件B之破裂。結果示於表12~表15。
如表12~15所示，在使用了實施例2－1、2－2、2－3、2－4、2－5、2－6之附內層電路層(核心層)之增建層基板、無核心層之增建層基板的評價用半導體裝置中，冷熱循環試驗後於半導體元件並未發生裂痕。
相對於此，在使用了比較例2－1、2－2之附內層電路層(核心層)之增建層基板、無核心層之增建層基板的評價用半導體裝置中，於半導體元件發生了裂痕。
由此結果可知，於防止半導體元件之裂痕時，使用具有線膨脹係數較小之絕緣層的基板將屬重要。
1．．．半導體裝置
2．．．印刷佈線基板
3．．．基板
4．．．半導體晶片
5．．．凸塊
6．．．底部填充
31．．．增建層
41．．．矽基板
42．．．佈線層
71．．．核心層
311．．．絕緣層
311A．．．通路孔
312．．．導體佈線層
312A．．．導體佈線層(第二金屬層)
312B．．．導體佈線層
312B1．．．開口部
312C．．．導體佈線層
312C1．．．第一金屬層
313．．．導體層
711．．．導體層
712．．．通孔
B．．．焊料凸塊
圖1為表示本發明一實施形態之半導體裝置的示意圖。
圖2為表示基板之剖面圖。
圖3為表示基板導體佈線層之俯視圖。
圖4為表示基板導體佈線層之俯視圖。
圖5為表示基板製造步驟之剖面圖。
圖6為表示基板製造步驟之剖面圖。
圖7為表示本發明變形例之基板的剖面圖。
1．．．半導體裝置
2．．．印刷佈線基板
3．．．基板
4．．．半導體晶片
5．．．凸塊
6．．．底部填充
41．．．矽基板
42．．．佈線層
B．．．焊料凸塊

Claims (12)

  1. 一種半導體裝置，其具備：基板；安裝於上述基板上之半導體元件；將上述基板與上述半導體元件連接之凸塊；及填充於上述凸塊周圍之底部填充(under fill)；上述凸塊係熔點230℃以上之高熔點焊料；上述底部填充含有125℃之彈性係數30MPa以上且510MPa以下之樹脂材料；上述基板係具有增建層，其係將含有樹脂之絕緣層與導體佈線層交互層合，在上述絕緣層內部形成設置有導體層之通孔(via hole)，且該通孔中之上述導體層與上述各導體佈線層連接而成；在25℃以上且上述增建層中之上述絕緣層的玻璃轉移點以下之上述增建層中之上述絕緣層的基板面內方向之線膨脹係數為35ppm/℃以下；25℃以上且上述底部填充的玻璃轉移點以下之上述底部填充的線膨脹係數與上述凸塊的線膨脹係數之差值為10ppm/℃以下。
  2. 如申請專利範圍第1項之半導體裝置，其中，上述半導體元件係含有：矽基板、設置於該矽基板上之含有介電常數3.3以下低介電係數膜的層間絕緣膜、設置於該層間絕緣膜中之佈線。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，25 ℃以上且上述底部填充的玻璃轉移點以下之上述底部填充之線膨脹係數、與25℃以上且上述增建層中之上述絕緣層的玻璃轉移點以下之上述增建層中之上述絕緣層的線膨脹係數的差為25ppm/℃以下。
  4. 如申請專利範圍第1項之半導體裝置，其中，上述基板係於絕緣層內部形成有設置了導體層之通孔(through hole)，此通孔中之上述導體層具有連接於上述增建層之上述導體佈線層的核心層。
  5. 如申請專利範圍第1項之半導體裝置，其中，上述增建層之上述絕緣層係含有氰酸酯樹脂。
  6. 如申請專利範圍第5項之半導體裝置，其中，上述氰酸酯樹脂為酚醛清漆型氰酸酯樹脂。
  7. 一種半導體裝置，其具備：基板；安裝於上述基板上之半導體元件；將上述基板與上述半導體元件連接之凸塊；及填充於上述凸塊周圍之底部填充；上述凸塊係無鉛焊料；上述底部填充含有125℃之彈性係數160MPa以上且510MPa以下之樹脂材料；上述基板係具有增建層，其係將含有樹脂之絕緣層與導體佈線層交互層合，在上述絕緣層內部形成設置有導體層之通孔(via hole)，且該通孔中之上述導體層與上述各導體佈線層連接而成； 25℃以上且上述增建層中上述絕緣層的玻璃轉移點以下之上述增建層中之上述絕緣層的基板面內方向之線膨脹係數為35ppm/℃以下；25℃以上且上述底部填充的玻璃轉移點以下之上述底部填充的線膨脹係數與上述凸塊的線膨脹係數之差值為10ppm/℃以下。
  8. 如申請專利範圍第7項之半導體裝置，其中，上述半導體元件係含有：矽基板、設置於該矽基板上之含有介電常數3.3以下低介電係數膜的層間絕緣膜、設置於該層間絕緣膜中之佈線。
  9. 如申請專利範圍第7或8項之半導體裝置，其中，25℃以上且上述底部填充的玻璃轉移點以下之上述底部填充之線膨脹係數、與25℃以上且上述增建層中之上述絕緣層的玻璃轉移點以下之上述增建層中之上述絕緣層的線膨脹係數的差為25ppm/℃以下。
  10. 如申請專利範圍第7項之半導體裝置，其中，上述基板係於絕緣層內部形成有設置了導體層之通孔，此通孔中之上述導體層具有連接於上述增建層之上述導體佈線層的核心層。
  11. 如申請專利範圍第7項之半導體裝置，其中，上述增建層之上述絕緣層係含有氰酸酯樹脂。
  12. 如申請專利範圍第11項之半導體裝置，其中，上述氰酸酯樹脂為酚醛清漆型氰酸酯樹脂。
TW096113985A 2006-04-20 2007-04-20 半導體裝置 TWI433628B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006117146 2006-04-20

Publications (2)

Publication Number Publication Date
TW200808150A TW200808150A (en) 2008-02-01
TWI433628B true TWI433628B (zh) 2014-04-01

Family

ID=38624740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096113985A TWI433628B (zh) 2006-04-20 2007-04-20 半導體裝置

Country Status (8)

Country Link
US (1) US8629556B2 (zh)
EP (1) EP2009684A1 (zh)
JP (1) JP4488103B2 (zh)
KR (1) KR101077671B1 (zh)
CN (1) CN101395708B (zh)
CA (1) CA2637812C (zh)
TW (1) TWI433628B (zh)
WO (1) WO2007122821A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884256A (zh) * 2007-12-05 2010-11-10 住友电木株式会社 衬底和半导体器件
JP5292847B2 (ja) * 2008-02-20 2013-09-18 住友ベークライト株式会社 半導体素子搭載基板
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
CN101937891B (zh) * 2010-05-12 2012-05-23 谢国华 一种具有双层引脚的芯片
US8643154B2 (en) 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
CN102842666B (zh) * 2011-06-22 2015-03-18 赛恩倍吉科技顾问（深圳）有限公司 Led覆晶结构及其制造方法
US8716065B2 (en) 2011-09-23 2014-05-06 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8698297B2 (en) 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
CN107113984B (zh) * 2014-12-19 2019-06-04 富士胶片株式会社 多层配线基板
US10399256B1 (en) 2018-04-17 2019-09-03 Goodrich Corporation Sealed circuit card assembly

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3726318B2 (ja) 1995-08-22 2005-12-14 株式会社日立製作所 チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
WO1998028788A1 (en) 1996-12-24 1998-07-02 Nitto Denko Corporation Manufacture of semiconductor device
JP3947296B2 (ja) 1997-04-02 2007-07-18 日東電工株式会社 シート状封止材料およびそれを用いた半導体装置の製法
US6448665B1 (en) 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11220077A (ja) * 1997-10-15 1999-08-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法
JPH11233571A (ja) 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
DE69830623T2 (de) * 1998-08-13 2006-05-04 Hitachi Chemical Co., Ltd. Klebstoff zum verbinden von schaltelementen, leiterplatte und verfahren zur herstellung derselben
US6332988B1 (en) * 1999-06-02 2001-12-25 International Business Machines Corporation Rework process
JP2003105054A (ja) * 2001-09-28 2003-04-09 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物及び半導体装置
JP2003273482A (ja) 2002-03-15 2003-09-26 Fujitsu Ltd 回路基板及びその製造方法及び電子装置
US7038142B2 (en) 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP2004249557A (ja) 2003-02-19 2004-09-09 Sumitomo Bakelite Co Ltd 積層板の製造方法
JP2004281491A (ja) 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2004277671A (ja) 2003-03-19 2004-10-07 Sumitomo Bakelite Co Ltd プリプレグおよびそれを用いたプリント配線板
JP2004296905A (ja) 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
KR20060123285A (ko) * 2003-11-10 2006-12-01 헨켈 코포레이션 저-ｋ 유전재료-함유 반도체 소자와 함께 사용되는 전자패키징 재료
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
US7170159B1 (en) * 2005-07-07 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Low CTE substrates for use with low-k flip-chip package devices
JP5109258B2 (ja) 2006-01-18 2012-12-26 住友ベークライト株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2007122821A1 (ja) 2009-09-03
US8629556B2 (en) 2014-01-14
KR101077671B1 (ko) 2011-10-27
EP2009684A1 (en) 2008-12-31
CA2637812A1 (en) 2007-11-01
CA2637812C (en) 2015-02-24
TW200808150A (en) 2008-02-01
CN101395708B (zh) 2011-07-13
US20090321919A1 (en) 2009-12-31
CN101395708A (zh) 2009-03-25
KR20090008293A (ko) 2009-01-21
WO2007122821A1 (ja) 2007-11-01
JP4488103B2 (ja) 2010-06-23

Similar Documents

Publication Publication Date Title
TWI433628B (zh) 半導體裝置
TWI416673B (zh) 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
US8008767B2 (en) Semiconductor device
JP5533657B2 (ja) 積層板、回路板および半導体装置
JP5428232B2 (ja) プリプレグ、積層板、多層プリント配線板、及び半導体装置
TWI674633B (zh) 倒裝晶片安裝體的製造方法、倒裝晶片安裝體及先供給型底部填充劑用樹脂組成物
KR101553102B1 (ko) 열경화성 수지 조성물을 포함하는 반도체 장치의 신뢰성을 향상시키는 방법
JP4274280B2 (ja) 半導体装置
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
JP2011135034A (ja) 半導体パッケージおよび半導体装置
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP2014080493A (ja) 樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP5754289B2 (ja) 樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板および半導体装置
JP2000174044A (ja) 半導体素子の組立方法
JP2000169677A (ja) エポキシ樹脂組成物及び半導体装置
Lee et al. A Study on Nano-sized Silica Contents and Size Effect in Non-Conductive Films (NCFs) for Ultra Fine-pitch Cu-pillar/Sn-Ag Micro-Bump Interconnection
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
JP2008135794A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees