CN101983425B - 多层电路板、绝缘片和使用多层电路板的半导体封装件 - Google Patents

多层电路板、绝缘片和使用多层电路板的半导体封装件 Download PDF

Info

Publication number
CN101983425B
CN101983425B CN200980112176.3A CN200980112176A CN101983425B CN 101983425 B CN101983425 B CN 101983425B CN 200980112176 A CN200980112176 A CN 200980112176A CN 101983425 B CN101983425 B CN 101983425B
Authority
CN
China
Prior art keywords
circuit board
interlayer insulating
insulating barrier
resin
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980112176.3A
Other languages
English (en)
Other versions
CN101983425A (zh
Inventor
丸山宏典
川口均
田中宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN101983425A publication Critical patent/CN101983425A/zh
Application granted granted Critical
Publication of CN101983425B publication Critical patent/CN101983425B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

多层电路板的翘曲损害半导体芯片的安装产率和半导体封装件的可靠性。使用层间绝缘层(6)的多层电路板(1)能够通过将层间绝缘层(6)作为缓冲材料而抑制整个多层电路板(1)的翘曲。在使用层间绝缘层(6)的多层电路板(1)中，导体电路层(11)和层间绝缘层(6)交替排列。将用于多层电路板(1)中的层间绝缘层(6)包含第一绝缘层和第二绝缘层，所述第二绝缘层具有高于所述第一绝缘层的弹性模量。

Description

多层电路板、绝缘片和使用多层电路板的半导体封装件
技术领域
本发明涉及多层电路板、绝缘片和使用多层电路板的半导体封装件。
背景技术
近年来，对功能提高且重量和体积减少的电子设备的需求加速了电子元件的高密度集成和高密度安装，并且促使用于这些电子设备中的半导体封装件的小型化。
由于在使用引线框的常规型半导体封装件中存在小型化的极限，近期提出了球栅阵列(BGA)，其中将半导体芯片安装在电路板和区域安装型半导体封装件(area-mount type semiconductor package)，例如芯片级封装件(CSP)上。在这些半导体封装件中，安装在BGA中的半导体芯片通过已知的方式与电路板连接，例如引线接合、TAB(带式自动接合)和倒装芯片(FC)接合，并且通常认为采用倒装法接合系统的BGA和CSP结构有利于减少半导体封装件的体积。
人们认为通过倒装法接合进行安装的优点在于相对于引线接合，倒装法接合能够缩小安装面积。此外，由于电路布线短，倒装法安装具有优良的电学性质特征。倒装法安装特别适合于强烈需要缩小体积并且纤薄的移动设备电路，以及电学性质非常重要的高频电路。
在倒装法安装中，用于连接半导体芯片的内插板(interposer，多层电路板)具有核心层、导体电路层和绝缘层。为了获得更高密度的安装并提高此类多层电路板的操作频率，现已提出薄构造内插板(thin build-up interposer)，其通过减少核心层的厚度，或采用没有核心层的无核结构获得高频率，所述无核结构利用由具有布线图的树脂组成的层状物作为内插板，以减少内插板的整体厚度，从而减少内层连接的长度(参见，例如专利文件1)。
在倒装法安装的半导体封装件中，通常在半导体芯片和电路板之间的间隙中填充用于强化(底层填料，underfill)的树脂组合物，以确保半导体芯片、电路板和金属隆起中接合点的可靠性。如环氧树脂的热固性树脂已广泛用作底层填料物质。
所述半导体封装件通过将硅芯片的活性面朝向电路板放置，通过导电材料连接所述活性面和电路板，并在硅芯片和电路板之间的间隙中填充热固性树脂组合物，随后使所述热固性树脂组合物固化而生产。所述热固性树脂组合物包含具有10个或以上且30个或以下碳原子，并与热固性树脂化学连接的线性脂肪烃化合物。因此，可使用小剪切力在低温下取出硅芯片而不会损伤硅芯片或电路板，同时确保较高的温度循环可靠性(参见，例如专利文件2)。
专利文件3和4描述了用于多层印刷电路板的层间绝缘层。专利文件3描述了通过一个预浸渍体(prepreg)层压的铜箔。专利文件4描述了将铜箔放置在层叠预浸渍体的两侧并层压。也就是说，夹在互联中间的层间绝缘层是由相同材料制成的树脂层。
专利文件1：日本公开申请No.2006-24842。
专利文件2：日本公开申请No.1999-233571。
专利文件3：日本公开申请No.2007-59838。
专利文件4：日本公开申请No.2008-37881。
发明内容
然而，上述文件中描述的现有技术在以下方面还有改进的空间。
在安装半导体芯片的多层电路板中，导体电路层的线性膨胀系数不同于绝缘树脂层，而安装半导体芯片一侧具有不同于对侧的导体电路。不同导体电路的应用导致导体电路和绝缘树脂之间的拘束度(restraint degree)差异，而较小的拘束导致导体电路和树脂之间线性膨胀系数差异的较大变化。结果，当背面的差异变化导致整个电路板翘曲时，半导体芯片的安装产量显著下降，并会由此降低半导体封装件的可靠性。
简要而言，在现有技术中，导体电路与被导体电路夹在中间的层间绝缘层之间线性膨胀系数的差异导致翘曲。此外，翘曲倾向于由每块电路板的凸起或凹入方向决定。
此外，问题还在于在安装半导体芯片时，由于半导体芯片和多层线路板之间线性膨胀系数的差异而导致整个多层电路板的翘曲。因此，即便在使用相同的多层电路板材料时，还是存在翘曲方向随着所安装的半导体芯片的类型而改变的问题。
考虑到上述情况，在将用于解决现有技术中问题的本发明专门应用于由插入到电路层之间具有不同弹性模量的多个绝缘树脂层构成的多层线路板时，弹性模量较低的绝缘树脂层充当缓冲材料，从而能够减少电路层之间的翘曲。因此，可以防止整个电路板的翘曲。此外，即便多层电路板中的翘曲方向随着所安装的半导体芯片的类型而改变，弹性模量较低的绝缘树脂层也能够充当任意方向翘曲的缓冲材料，从而能够防止整个多层电路板的翘曲。这样多层电路板对于无论任何类型的半导体芯片均可使用。
本发明的目标是提供能够改进半导体芯片安装产率和半导体封装件可靠性的多层电路板、绝缘片和半导体封装件。
可通过本发明的以下方面实现上述目标。
[1]一种导体电路层和层间绝缘层交替层压的多层电路板，
其中，所述层间绝缘层包含第一绝缘层和第二绝缘层，所述第二绝缘层具有高于所述第一绝缘层的弹性模量。
[2]如[1]所述的多层电路板，其中所述多层电路板包含多个所述层间绝缘层；和
所述层间绝缘层具有相同的弹性模量。
[3]如[2]所述的多层电路板，其中所述层间绝缘层按照相同的层压结构层压。
[4]如[3]所述的多层电路板，其中所述层间绝缘层按照第一绝缘层、第二绝缘层和第一绝缘层顺次层压的结构层压。
[5]如[1]所述的多层电路板，其中所述多层电路板具有多个所述层间绝缘层；和
所述层间绝缘层包含第一层间绝缘层和第二层间绝缘层，所述第一层间绝缘层由顺次层压的第一绝缘层、第二绝缘层和第一绝缘层组成，且
所述第二层间绝缘层由所述第二绝缘层组成。
[6]如[1]至[5]中任一项所述的多层电路板，其中所述层间绝缘层由包含氰酸酯树脂的树脂组合物制成。
[7]如[6]所述的多层电路板，其中所述氰酸酯树脂是酚醛清漆型氰酸酯树脂。
[8]如[1]至[6]中任一项所述的多层电路板，其中所述多层电路板还包含核心层；所述层间绝缘层层压在所述核心层的上下两侧；并且将所述核心层周围线性对称的所述层间绝缘层层压成相同的层压结构。
[9]如[1]至[7]中任一项所述的多层电路板，其中所述第一绝缘层和所述第二绝缘层的弹性模量分别为Ea和Eb，(Eb/Ea)＞3。
[10]如[1]至[7]中任一项所述的多层电路板，其中
在10Hz的频率下通过动态粘弹性测量测定所述第二绝缘层的弹性模量Eb时，(Eb)≥4GPa。
[11]如[1]至[8]中任一项所述的多层电路板，其中
在10Hz的频率下通过动态粘弹性测量测定所述第一绝缘层的弹性模量Ea时，(Ea)≤2GPa。
[12]一种由用于多层电路板的绝缘层组成的绝缘片，在所述多层电路板中导体电路层和所述层间绝缘层交替层压，其中所述层间绝缘层包含第一绝缘层和第二绝缘层，所述第二绝缘层具有高于所述第一绝缘层的弹性模量。
[13]如[12]所述的绝缘片，其中
所述层间绝缘层具有按照第一绝缘层、第二绝缘层和第一绝缘层顺次层压的结构。
[14]如[12]或[13]中所述的绝缘片，其中所述层间绝缘层由包含氰酸酯树脂的树脂组合物制成。
[15]如[14]所述的绝缘片，其中所述氰酸酯树脂是酚醛清漆型氰酸酯树脂。
[16]如[12]至[14]中任一项所述的绝缘片，其中所述第一绝缘层和所述第二绝缘层的弹性模量分别为Ea和Eb，(Eb/Ea)＞3。
[17]如[12]至[16]中任一项所述的绝缘片，其中
在10Hz的频率下通过动态粘弹性测量测定所述第二绝缘层的弹性模量Eb时，(Eb)≥4GPa。
[18]如[12]至[17]中任一项所述的多层电路板，其中
在10Hz的频率下通过动态粘弹性测量测定所述第一绝缘层的弹性模量Ea时，(Ea)≤2Gpa。
[19]一种半导体封装件，其包含如[1]至[11]中任一项所述的多层电路板。
在本发明的多层电路板、绝缘片和具有多层电路板的半导体封装件中，层间绝缘层包含第一绝缘层和第二绝缘层，所述第二绝缘层具有高于所述第一绝缘层的弹性模量，从而能够使所述多层电路板的整体翘曲最小化，并可由此改进半导体芯片的安装产率和半导体封装件的可靠性。
附图说明
可参考下文所述的适合实施方式和附图以进一步理解上述目的和其他目的，特征和优点。
图1是用于说明本发明半导体封装件结构实例的立体横截面视图。
图2是详细说明在本发明半导体封装件结构部分中的绝缘层的横截面视图。
最佳实施方式
下文将参考附图描述本发明结构的具体实施方式。然而，本发明并不限于这些实施方式中的多层电路板1。
<多层电路板1>
在图1中，多层电路板1具有交替层压的导体电路层11和层间绝缘层6，并且通过在核心层5上装配层间绝缘层6和导体电路层11而生产。多层电路板1的结构为在核心层的上下两侧具有绝缘层和导体电路层，在所述导体电路层中形成通孔7，装配层间绝缘层6和导体电路层11，并形成作为导电组件的通路(via)。
在本发明中，用于所述具有交替层压的导体电路层11和层间绝缘层6的多层电路板的层间绝缘层6为绝缘片。
在此实施方式中，第一绝缘层和第二绝缘层的弹性模量分别为(Ea)和(Eb)，并且在10Hz的频率下通过动态粘弹性测量测定弹性模量。
作为特征，层间绝缘层6包含弹性模量互不相同的第一绝缘层和第二绝缘层。对于所述第一绝缘层和第二绝缘层的弹性模量，优选所述第一绝缘层的弹性模量低于所述第二绝缘层的弹性模量。使用弹性模量不同的多个绝缘层能够防止整个多层电路板1中的翘曲。
此外，对于所述第一绝缘层和第二绝缘层的弹性模量，优选(Eb/Ea)＞3的关系。因此，在层间绝缘层6中的第一绝缘层能够充当缓冲材料以防止整个多层电路板1中的翘曲。
所述第一绝缘层的弹性模量(Ea)≤2GPa，更优选≤1GPa。因此，该层能够进一步有效地充当用于减少整个多层电路板1中翘曲的缓冲材料。同时，所述第二绝缘层的弹性模量(Eb)≥4GPa，更优选≥5GPa。这样能够进一步减少翘曲。
固化的第二绝缘层的玻璃化温度为170℃或更高，在玻璃化温度或以下，面内方向的线性膨胀系数为40ppm/℃或以下。在本文中，可以使用如TMA仪器(TA Instruments)在10℃/min的程序升温速率(temperature programmingrate)下测定面内方向的线性膨胀系数。如果固化第二绝缘层的线性膨胀系数大于40ppm/℃，即达到了电路中常用的铜的线性膨胀系数(17-18ppm/℃)的两倍或以上，则将导致显著的大翘曲。在玻璃化温度或以下的线性膨胀系数优选10-35ppm/℃，更优选15-30ppm/℃
特别地，当多层电路板1的厚度小至0.5mm或以下时，第一绝缘层减少了由于线性膨胀系数差异引发的变形，从而改进了半导体封装件制备过程中的操作性和加工性。
层间绝缘层6的厚度为10-60μm，优选20-50μm。特别优选第一绝缘层的厚度为3-20μm，第二绝缘层的厚度为10-50μm。
导体电路层11可以由任何导电金属制成，对导电金属没有特别的限制，优选铜或铜合金，并图案化以形成所需的电路结构。通常通过脱除工艺(subtractive process)对带有铜箔的核心材料进行图案化来形成核心层中的导体电路层；而通常使用半叠加或全叠加工艺进行图案化以形成层间绝缘层6上的导体电路层。
核心层5的厚度优选为500μm或以下，更优选50μm至400μm。多层电路板1具有核心层和，例如2-10个导体电路层11和层间绝缘层6。优选其具有2-6个导体电路层11和层间绝缘层6。
可以在多层电路板1的外层表面上形成耐热涂布层，例如阻焊层，以用于例如保护导体和确保绝缘。
<核心层5>
在多层电路板1中，用于核心层5中绝缘层的材料可以是强度适合的任何材料；适合使用的实例可以是，但不限于通过将纤维基材(例如，玻璃纤维片)浸渍在树脂组合物中并将产物半固化而制备的板材(所谓预浸渍体)，所述树脂组合物包含环氧树脂、酚树脂、氰酸酯树脂、三嗪树脂、双马来酰亚胺树脂、聚酰亚胺树脂、聚酰胺-酰亚胺树脂和苯并环丁烯树脂中的至少一种或两种或更多。特别优选将纤维基材(例如，玻璃纤维片)浸渍在包含氰酸酯树脂、酚树脂、环氧树脂和无机填料的树脂组合物中并将产物半固化而制备的板材(所谓预浸渍体)。
<层间绝缘层6>
在多层电路板1中，对用于层间绝缘层中的第一绝缘层和第二绝缘层的材料没有特别的限制，只要上述固化的第一绝缘层和第二绝缘层满足玻璃化温度、弹性模量和线性膨胀系数的要求并且具有适合的强度；优选所述材料是包含热固性树脂的树脂组合物。这样能够改进层间绝缘层6的耐热性。可以将如玻璃纤维片的纤维基材浸渍在用于层间绝缘层6中第二绝缘层的树脂组合物中，或本身能够固化的树脂组合物中。对于用树脂组合物浸渍纤维基材的方法没有特别的限制。此外，通过在载体基材上形成由上述树脂组合物制成的层间绝缘层6来制备带有载体基材的层间绝缘层6。
上述热固性树脂的实例包括环氧树脂、酚树脂、氰酸酯树脂、三嗪树脂、双马来酰亚胺树脂、聚酰亚胺树脂、聚酰胺-酰亚胺树脂、苯并环丁烯树脂、含苯并噁嗪环的树脂、尿素树脂、含三嗪环的树脂，例如三聚氰胺树脂、不饱和聚酯树脂、聚氨酯树脂、邻苯二甲酸二烯丙酯树脂和硅酮树脂。
可单独使用上述实例中的一种；或将具有不同重均分子量的两种或更多种组合物使用；或者将其中的一种或多种与其预聚物组合使用。
热固性树脂优选包含环氧树脂、酚树脂、氰酸酯树脂、三嗪树脂、双马来酰亚胺树脂、聚酰亚胺树脂、聚酰胺-酰亚胺树脂、苯并环丁烯树脂和含苯并噁嗪环的树脂中的至少一种或两种或更多种。
上述环氧树脂的实例包括：双酚型环氧树脂，例如双酚-A环氧树脂、双酚-F环氧树脂、双酚-E型环氧树脂、双酚-S型环氧树脂、双酚-Z型环氧树脂、双酚-P型环氧树脂和双酚-M型环氧树脂；酚醛清漆型环氧树脂，例如苯酚-酚醛清漆型环氧树脂和甲酚-酚醛清漆环氧树脂；和环氧树脂，例如联苯型环氧树脂、联苯基芳烷基型环氧树脂、芳基亚烃基型环氧树脂、萘型环氧树脂、蒽型环氧树脂、苯氧基型环氧树脂、双环戊二烯型环氧树脂、降冰片烯型环氧树脂、金刚烷型环氧树脂和芴型环氧树脂。
上述酚树脂的实例包括酚醛清漆型酚树脂，例如苯酚-酚醛清漆树脂、甲酚-酚醛清漆树脂、双酚-A酚醛清漆树脂；未改性甲阶酚醛树脂；和甲阶酚醛型酚树脂，例如用油(例如木油树、亚麻子油和胡桃油)改性的油-改性甲阶酚醛树脂。
其中，特别优选氰酸酯树脂(氰酸酯树脂的预聚物)。这样能够减少层间绝缘层6的线性膨胀系数。此外，还改进了层间绝缘层6的电学性质(低介电常数和低介电正切(Dielectric tangent))和机械强度。
可以通过如使卤化氰化合物与酚衍生物反应，并在需要时进行加热以形成预聚物来制备上述氰酸酯树脂。具体实例包括酚醛清漆型氰酸酯树脂和双酚型氰酸酯树脂，例如双酚-A型氰酸酯树脂、双酚-E型氰酸酯树脂和四甲基双酚-F型氰酸酯树脂。
其中，优选酚醛清漆型氰酸酯树脂。这样能够改进耐热性，并且由于交联密度增大，还可以改进树脂组合物等的耐燃性。这是因为酚醛清漆型氰酸酯树脂在固化反应后形成三嗪环。此外，还会因为酚醛清漆型氰酸酯树脂由于其结构中苯环比例较高而易于碳化。
上述酚醛清漆型氰酸酯树脂可以是，例如由式(1)表示的化合物。
酚醛清漆型氰酸酯树脂中重复单元的平均数量″n″优选为1-10，特别优选2-7，但不限于此。如果重复单元的平均数量″n″低于上述下限，酚醛清漆型氰酸酯树脂易于结晶，并由此使其在常用溶剂中的溶解度下降，有时导致难以操作。如果重复单元的平均数″n″高于所述上限，熔体粘度升高从而使层间绝缘层6的塑模性能降低。
上述氰酸酯树脂的重均分子量优选为，但不限于500-4,500，特别优选600-3,000。如果重均分子量低于下限，固化层间绝缘层6的机械强度受损，并且在制备层间绝缘层6时，会因粘稠而导致树脂移动。如果重均分子量高于上限，固化反应加速致使在形成基板(特别是电路板)时，会出现成型缺陷或使夹层的剥离强度受损。
可以通过，例如GPC(凝胶渗透色谱，换算成作为标准品的聚苯乙烯)来测定氰酸酯树脂等的重均分子量。
可将包括其衍生物在内的上述氰酸酯树脂单独使用，或者将具有不同重均分子量的两种或多种组合使用，或将其中一种，或两种或多种的组合与其预聚体一起使用，但不限于此。
上述热固性树脂的含量优选，但不限于树脂组合物总重量的5-50重量％，特别是10-40重量％。如果其含量低于下限，会难以形成层间绝缘层6，而如果其含量高于上限，会损害层间绝缘层6的强度。
在使用氰酸酯树脂(特别是酚醛清漆型氰酸酯树脂)作为上述热固性树脂时，优选与环氧树脂(基本不含卤素)组合使用。
上述环氧树脂的实例包括：双酚型环氧树脂，例如双酚-A环氧树脂、双酚-F环氧树脂、双酚-E型环氧树脂、双酚-S型环氧树脂、双酚-Z型环氧树脂、双酚-P型环氧树脂和双酚-M型环氧树脂；酚醛清漆型环氧树脂，例如苯酚-酚醛清漆型环氧树脂和甲酚-酚醛清漆环氧树脂；和芳基亚烃基型环氧树脂，例如联苯型环氧树脂、亚二甲苯基型环氧树脂和联苯基芳烷基型环氧树脂；萘型环氧树脂、蒽型环氧树脂、苯氧基型环氧树脂、双环戊二烯型环氧树脂、降冰片烯型环氧树脂、金刚烷型环氧树脂和芴型环氧树脂。
对于上述环氧树脂，可单独使用上述实例中的一种；或将具有不同重均分子量的两种或更多种组合物使用；或者将其中的一种或多种与其预聚物组合使用。
在上述环氧树脂中，特别优选芳基亚烃基型环氧树脂。这样能够改进吸湿焊料的耐热性和耐燃性。
上述芳基亚烃基型环氧树脂是指在重复单元中具有一个或多个芳基亚烃基的环氧树脂。其实例包括亚二甲苯基型环氧树脂和联苯基二亚甲基型环氧树脂。其中，优选联苯基二亚甲基型环氧树脂。联苯基二亚甲基型环氧树脂可以表示为，例如式(2)。
Figure BPA00001233660400101
式(2)所示联苯基二亚甲基型环氧树脂中重复单元的平均数量″n ″优选为1-10，特别优选2-5，但不限于此。如果重复单元的平均数量″n″低于上述下限，联苯基二亚甲基型环氧树脂易于结晶，并由此使其在常用溶剂中的溶解度下降，有时导致难以操作。
如果重复单元的平均数″n″高于所述上限，树脂流动性会降低，导致成型缺陷。重复单元的平均数″n″在上述范围内能够使这些性质得到良好的平衡。
上述环氧树脂的含量优选，但不限于树脂组合物总重量的1-55重量％，特别是5-40重量％。如果上述含量低于下限，氰酸酯树脂会反应性较低或者所得产品的防潮性较低；而如果上述含量高于上限，耐线性膨胀性或耐热性会受损。
上述环氧树脂的重均分子量优选为，但不限于500-20,000，特别优选800-15,000。如果重均分子量低于下限，层间绝缘层6的表面会发粘；而如果重均分子量高于上限，焊料耐热性会受损。重均分子量在上述范围内能够使这些性质得到良好的平衡。
可通过例如GPC测定上述环氧树脂的重均分子量。
上述树脂组合物优选包含成膜树脂。其可以进一步改进生产带有载体基材的层间绝缘层6时的成膜性和操作性。上述成膜树脂的实例包括苯氧基树脂、双酚-F树脂和烯烃树脂。
可将包括其衍生物在内的上述成膜树脂单独使用，或者将具有不同重均分子量的两种或多种组合使用，或将其中一种，或两种或多种的组合与其预聚体一起使用。其中，优选苯氧基树脂。这样能够改进耐热性和耐燃性。
上述苯氧基树脂的实例包括，但不限于具有双酚部分的苯氧基树脂，例如具有双酚A部分的苯氧基树脂、具有双酚F部分的苯氧基树脂、具有双酚S部分的苯氧基树脂、具有双酚M部分的苯氧基树脂、具有双酚P部分的苯氧基树脂、具有双酚Z部分的苯氧基树脂；具有酚醛清漆部分的苯氧基树脂、具有蒽部分的苯氧基树脂、具有芴部分的苯氧基树脂、具有二环戊二烯部分的苯氧基树脂、具有降冰片烯部分的苯氧基树脂、具有萘部分的苯氧基树脂、具有联苯基部分的苯氧基树脂；和具有金刚烷部分的苯氧基树脂。
或者，上述苯氧基树脂也可具有带有两个或多个上述部分的结构，或者也可以使用以不同比例包含上述部分的苯氧基树脂。此外，还可以使用具有不同部分的多种苯氧基树脂，也可以使用具有不同重均分子量的多种苯氧基树脂，或者将树脂与其预聚物组合。
其中，可以使用具有联苯基和双酚-S部分的苯氧基树脂。这样，联苯基部分的刚性可有助于提高玻璃化温度，而双酚-S部分能够提高多层电路板1生产中电镀金属的粘附性。
或者，也可以使用具有双酚-A和双酚-F部分的苯氧基树脂。这样能够改进多层电路板1生产中其对内层电路板的粘附性。此外，还可以将具有联苯基和双酚-S部分的苯氧基树脂与具有双酚-A和双酚-F部分的苯氧基树脂组合。
上述成膜树脂的分子量优选，但不限于1,000-100,000的重均分子量。进一步优选10,000-60,000。
如果成膜树脂的重均分子量低于下限，成膜性会没有得到充分改进。如果其高于上限，成膜树脂的溶解性会降低。重均分子量在上述范围内的成膜树脂能够使这些性质得到良好的平衡。
上述成膜树脂的含量优选，但不限于树脂组合物总重量的10-40重量％。进一步优选5-30重量％。如果成膜树脂的含量低于下限，成膜性会没有得到充分改进。如果其高于上限，氰酸酯树脂的含量则相对减少，从而使线性膨胀不适当地降低。含量在上述范围内的成膜树脂能够使这些性质得到良好的平衡。
用于层间绝缘层6的热固性树脂和成膜树脂均基本不含卤素。这样能够制备耐燃层而不使用含卤素的化合物。本文所用短语“基本不含卤素”是指，例如环氧树脂或苯氧基树脂中的卤素含量为0.15重量％或以下(JPCA-ES01-2003)。
如果需要，上述树脂组合物可包含固化加速剂。所述固化加速剂可以是已知的化合物。实例包括咪唑化合物；有机金属盐，例如环烷酸锌、环烷酸钴、辛酸锡、辛酸钴、双(乙酰丙酮)钴(II)和三(乙酰丙酮)钴(III)；叔胺，例如三乙胺、三丁胺、二氮杂二环[2.2.2]辛烷；酚类化合物，例如苯酚、双酚-A和壬基苯酚；有机酸，例如乙酸、苯甲酸、水杨酸和p-甲苯磺酸；和其混合物。包括其衍生物在内的其固化加速剂可单独使用，或将其中两种或多种组合使用。
在这些固化加速剂中，特别优选咪唑化合物。其能够改进吸湿焊料的耐热性。期望所述咪唑化合物与上文所述的氰酸酯树脂、环氧树脂和成膜树脂组分相容，但不限于此。
本文所用短语“与上文所述的氰酸酯树脂、环氧树脂和成膜树脂组分相容”是指在将咪唑化合物与上文所述的氰酸酯树脂、环氧树脂和成膜树脂组分混合时，或在将咪唑化合物与上文所述的氰酸酯树脂、环氧树脂和成膜树脂组分混合时，此咪唑化合物能够基本以分子水平溶解或者以相当等量的水平分散。
用于层间绝缘层6的树脂组合物中的咪唑化合物的实例包括：1-苯甲基-2-甲基咪唑、1-苯甲基-2-苯基咪唑、2-苯基-4-甲基咪唑、2-乙基-4-甲基咪唑、2，4-二氨基-6-[2′-甲基咪唑基-(1′)]-乙基-s-三嗪、2，4-二氨基-6-[2′-十一烷基咪唑基]-乙基-s-三嗪、2，4-二氨基-6-[2′-乙基-4-甲基咪唑基-(1′)]-乙基-s-三嗪、2-苯基-4，5-二羟基甲基咪唑，和2-苯基-4-甲基-5-羟基甲基咪唑。
其中，咪唑化合物优选选自1-苯甲基-2-甲基咪唑、1-苯甲基-2-苯基咪唑和2-乙基-4-甲基咪唑。这些咪唑化合物显示出特别优异的相容性以提供高度均匀固化的产品，从而能够容易地形成精细的导体电路，并且使多层电路板1能够显示较高的耐热性。通过使用此类咪唑化合物，能够有效加速氰酸酯树脂或环氧树脂的反应，即便在咪唑化合物含量减小时，也能够提供等效的性质。
此外，包含此类咪唑化合物的树脂组合物能够从树脂组分间的微小基质单元(matrix unit)中高度均匀地固化。这样在多层电路板1上形成的层间绝缘层6能够显示出改进的绝缘性和耐热性。
上述咪唑化合物的含量优选，但不限于氰酸酯树脂和环氧树脂总重量的0.01-5重量％，特别优选0.05-3重量％。特别地，这样能够改进耐热性。
上述树脂组合物优选包含无机填料。这样能够改进耐线性膨胀性和耐热性。上述氰酸酯树脂和/或其预聚物(特别是酚醛清漆型氰酸酯树脂)与无机填料的组合能够改进弹性模量。
上述无机填料的实例包括：硅酸盐，例如滑石、煅烧粘土、非煅烧粘土、云母和玻璃；氧化物，例如氧化钛、氧化铝、硅石和熔融硅石；碳酸盐，例如碳酸钙、碳酸镁和水滑石；氢氧化物，例如氢氧化铝、氢氧化镁和氢氧化钙；硫酸盐和亚硫酸盐，例如硫酸钡、硫酸钙和亚硫酸钙；硼酸盐，例如硼酸锌、偏硼酸钡、硼酸铝、硼酸钙和硼酸钠；氮化物，例如氮化铝、氮化硼、氮化硅和氮化碳；和钛酸盐，例如钛酸锶和钛酸钡。这些无机填料可单独使用，或将其中两种或多种组合使用。其中，优选硅石，并且考虑到其优异的线性膨胀抗性，优选熔融硅石(特别是球形熔融硅石)。其具有粉碎状或球形的形状，可根据目的应用进行选择；例如球形硅石用于减低树脂组合物的粘性以保证对纤维基材的浸渍性。
上述无机填料的平均粒径优选，但不限于0.01-5μm。进一步优选0.1-2μm。
如果上述无机填料的平均粒径低于下限，那么在使用本发明的树脂组合物制备树脂清漆时，树脂清漆变粘，从而使带有载体基材的层间绝缘层6生产中加工性受到不良影响。如果其高于上限，则会发生例如无机填料在树脂清漆中沉降的不良事件。平均粒径在上述范围内的无机填料能够使这些性质得到良好的平衡。
上述无机填料可以是，但不限于具有单分散或多分散平均粒径的无机填料。具有单分散平均粒径和/或多分散平均粒径的无机填料可单独使用，或将其中两种或多种组合使用。
上述无机填料的含量优选，但不限于树脂组合物总重量的20-70重量％，进一步优选30-60重量％。如果无机填料的含量低于下限，热膨胀或吸水性会不恰当地下降。如果其高于上限，树脂组合物的流动性降低，从而会使层间绝缘层6的成型性下降。无机填料的含量在上述范围内能够使这些性质得到良好的平衡。
上述树脂组合物优选包含，但不限于偶联剂。偶联剂能够改进上述热固性树脂和无机填料之间界面的润湿性，从而改进耐热性，特别是吸湿焊料的耐热性。
上述偶联剂可以是任何常见偶联剂，具体而言，优选使用选自环氧硅烷偶联剂、阳离子硅烷偶联剂、氨基硅烷偶联剂、钛酸酯偶联剂和硅油型偶联剂的一种或多种偶联剂。这样能够改进有机填料界面的润湿性，从而进一步改进耐热性。
上述偶联剂的含量优选，但不限于相对于100重量份无机填料为0.05-3重量份。如果偶联剂的含量低于下限，无机填料的包被会不足以有效改进耐热性。如果其高于上限，层间绝缘层6的抗弯强度会受损。偶联剂的含量在上述范围内能够使这些性质得到良好的平衡。
树脂组合物可进一步包含热塑性树脂，例如苯氧基树脂、聚酰亚胺树脂、聚酰胺-酰亚胺树脂、聚苯醚树脂、聚醚砜树脂、聚酯树脂、聚乙烯树脂和聚苯乙烯树脂；热塑性弹性体，例如聚苯乙烯热塑性弹性体(例如，苯乙烯-丁二烯共聚物和苯乙烯-异戊二烯共聚物)，聚烯烃热塑性弹性体、聚酰胺弹性体、和聚酯弹性体；和/或二烯弹性体，例如聚丁二烯、环氧基改性的聚丁二烯、丙烯酰基改性的聚丁二烯和甲基丙烯酰基改性的聚丁二烯。
如果需要，上述树脂组合物可包含上述组分之外的其他添加剂，包括颜料、染料、消泡剂、流平剂、紫外吸收剂、发泡剂、抗氧化剂、阻燃剂和离子清除剂。
可通过但不限于包含以下步骤的方法将所述树脂组合物涂覆到载体基材上：将树脂组合物溶解或分散在溶剂中以制备树脂清漆，使用任意的不同涂布机将树脂清漆涂覆到载体基材上，随后将清漆干燥；或包含以下步骤的方法：使用喷涂设备将树脂清漆喷施到载体基材上，随后将清漆干燥。
其中，所述方法具有以下步骤：使用任何适合的涂布机，例如刮刀涂布机和模具涂布机将树脂清漆涂覆到载体基材上，随后将清漆干燥。这样能够有效地生产带有载体基材的层间绝缘层6，其不含气泡且层间绝缘层6具有均匀的厚度。
载体基材的实例可包括，但不限于聚酯树脂，例如聚对苯二甲酸乙二醇酯和聚对苯二甲酸丁二醇酯；耐热的热塑性树脂膜，例如氟树脂和聚酰亚胺树脂；和金属箔，例如铜和/或铜合金，铝和/铝合金，铁和/或铁合金，银和/或银合金，锌和/锌合金，镍和镍合金，以及锡和锡合金。
对于上述载体基材的厚度没有具体限制，但优选10-100μm，这是因为使用载体基材能够改进层间绝缘层6生产中的操作性。
理想地，用于上述树脂清漆的溶剂是对上述树脂组合物中的树脂组分具有较高溶解能力的溶剂，但是只要对体系没有不良影响，也可使用不良溶剂。
具有较高溶解能力的溶剂的实例可包括丙酮、甲乙酮、甲基异丁基酮、环己酮、四氢呋喃、二甲基甲酰胺、二甲基乙酰胺、二甲基亚砜、乙二醇、溶纤剂和卡必醇。
上述树脂清漆中的固体含量优选为，但不限于30-80重量％，特别优选40-70重量％。
随后，可使用氧化剂，例如高锰酸盐和重铬酸盐对由所述树脂组合物形成的层间绝缘层6进行表面粗化，这样粗化后，层间绝缘层6表面上具有大量高度均匀的微细凸点。
在对粗化后的层间绝缘层6表面进行金属镀时，由于粗化表面的平面度较高，所以能够精确地形成精细导体电路。此外，微细凸点还能改进锚定(anchor)作用，从而在层间绝缘层6和电镀金属之间产生较高的粘附性。
可通过任何适合的方法制备具有不同弹性模量的层间绝缘层6，例如，分别制备具有不同弹性模量的层间绝缘层6，随后在生产多层电路板1中的层间绝缘层6时层压；或者在生产多层电路板1之前将具有不同弹性模量的层间绝缘层6作为一个层间绝缘层6进行层压；但所述方法并不限于此。
优选将层间绝缘层6层压成两层或三层的结构，特别优选三层结构。当层间绝缘层6具有三层结构时，示例性的结构包括：将第一绝缘层、第二绝缘层和第一绝缘层顺次层压的结构，或者将第一绝缘层、第二绝缘层和不同于前述第一绝缘层的另一种第一绝缘层顺次层压的结构。
<用于制造多层电路板1的方法>
在用于上述核心层5的材料中形成通孔7后，对包括通孔7内部的表面进行，例如铜镀以形成具有理想图案的导体层，并由此生产内部电路板10。内部电路板10本身可以是具有绝缘层和导体电路层的多层电路板。
图1显示了多层电路板1具有的结构，其中在内部电路板10的两侧分别层压3个导体电路层11和3个层间绝缘层6。
在多层电路板1中的多个层间绝缘层6中，至少一个层间绝缘层6具有第一绝缘层和第二绝缘层，其中第一绝缘层的弹性模量低于第二绝缘层的弹性模量。因此，该层能够充当的缓冲材料，从而能够防止整个多层电路板1的翘曲。此外，即便多层电路板中的翘曲方向随所安装半导体芯片2的类型而改变，具有较低弹性模量的绝缘树脂层也能够充当任意方向翘曲的缓冲材料，这是因为所述第一绝缘层具有低于所述第二绝缘层的弹性模量，因此，能够防止整个多层电路板1的翘曲。这样多层电路板1无论对于任何类型的半导体芯片均可使用。
图2详细显示了三层层间绝缘层6。也就是说，在内部电路板10的一侧(安装半导体芯片2的一侧)层压作为第一层的导体电路层11和层间绝缘层6a，作为第二层的导体电路层11和层间绝缘层6b和作为第三层的导体电路层11和层间绝缘层6c。层间绝缘层6a、层间绝缘层6b和层间绝缘层6c可具有不同的弹性模量。在示例性的层压结构中，层间绝缘层6a和层间绝缘层6c可具有相等的弹性模量，而层间绝缘层6b可具有不同的弹性模量；或者层间绝缘层6a和层间绝缘层6b可具有相等的弹性模量，而层间绝缘层6c可具有不同的弹性模量；并且所有这些层压结构均具有与整个绝缘层6相等的弹性模量。
内部电路板10另一侧的情况也是如此。也就是说，由于在核心层5上下两侧层压的层间绝缘层6的数量相同，所以在核心层5周围以线性对称的方式形成层间绝缘层6。在本文中，在核心层5周围成线性对称关系的层间绝缘层6优选具有相等的弹性模量。更优选在核心层5的上下两侧层压层间绝缘层6，并且在核心层5周围成线性对称关系的层间绝缘层6优选具有相同的层压结构。这样能够使整个多层电路板1的翘曲进一步减小。
导体电路层11或层间绝缘层6的数量不限于上述数量，但可根据信号线的数量，互连模式等恰当地决定。或者，也可以在内部线路板10的一侧上形成导体电路层11和层间绝缘层6。
通过将导体电路层11和层间绝缘层6堆叠在内部电路板10的一侧或两侧，随后将其加热来形成导体电路层11和层间绝缘层6。具体而言，将导体电路层11和层间绝缘层6与内部电路板10堆叠，并使用例如真空层压机在真空中热压产品，随后通过使用热风干燥器加热而固化。
对其条件没有特别的限制，其可在例如60-160℃的温度和0.2-3MPa的压力下进行。此外，对于加热固化也没有特别的限制，其可在例如140-240℃的温度下进行30-120min。或者，可将上述层间绝缘层6中的绝缘树脂堆叠在内部电路板10上，并使用例如平压机(flat press)进行热压。对热压条件没有特别的限制，其可例如在140-240℃的温度和1-4MPa的压力下进行。
按照层间绝缘层6和导体电路层11的次序层压多个导体电路层11，并由堆叠的通路8将不同层中的导体电路层11电连接，从而形成由多个导体电路层11和层间绝缘层6组成的多层配线结构。可通过应用叠加法(additivemethod)，例如半叠加法或全叠加法形成多个导体电路层11和层间绝缘层6。根据半叠加法，在内部电路板10的两侧上形成导体电路层11和层间绝缘层6，随后通过例如激光加工在导体电路层11和层间绝缘层6中形成通孔。可对包括通孔内部的导体电路层11和层间绝缘层6的表面进行加工，例如依次通过非电解镀铜和电解镀铜进行加工，以形成堆叠通路8和导体电路层11。在非电解镀后，可进行过度加热以改进铜对层间绝缘层6的粘附性。根据层压的层数，将用于形成层间绝缘层6和导体电路层11(包括堆叠通路)的此工艺重复数次。
在具有导体电路层11和层间绝缘层6的多层电路板1中安装半导体芯片2的一侧形成与通过导体电路层11、堆叠通路8和通孔7形成的内部线路相连的电极片12。另一方面，在多层电路板1中与安装半导体芯片2相对的一侧形成与内部线路相连的外部连接端子9。电极片12通过由导体电路层11、堆叠通路8和通孔7形成的内部线路与外部连接端子9电连接。外部连接端子9可以是金属端子，例如焊料凸点或Au凸点。
多层电路板1的另一个实施方式是没有核心层5的无核基板。其与上述多层电路板1的差别在于将核心层5换成带有可剥离箔的基材板，并在所述基材板上形成层间绝缘层6和导体电路层11。可重复此工艺以形成所需数量的层。可按照多层电路板1的描述形成层间绝缘层6和导体电路层11。在层压结束时，将可剥离铜箔处的基材板剥离。可将保留在多层电路板一侧的可剥离铜箔蚀刻以得到无核多层电路板1。可按照上述多层电路板1的描述对无核多层电路板1进行内侧连接、表面加工和端子形成。
<半导体封装件>
下文将描述图1中的倒装芯片半导体封装件。本发明的一个实施方式具有结合步骤和密封步骤，在所述结合步骤中通过金属凸点3将用于连接多层电路板1中半导体芯片2的电极侧倒装芯片结合到半导体芯片2的电极侧，在所述密封步骤中在多层电路板1和半导体芯片2之间涂覆密封树脂组合物4以形成底层填料。
在密封步骤中，加热密封树脂组合物4和具有多层电路板1和半导体芯片2的半导体封装件，其中多层电路板1和半导体芯片2在涂覆密封树脂组合物4前通过金属凸点3倒装芯片结合，通过毛细管作用在半导体芯片2的侧边涂覆密封树脂组合物4以填充缝隙，并且为了缩短生产周期，可以将半导体封装件的倾斜、利用压力差对组合物涂覆进行的加速等组合。
在按照上文所述填充或涂覆密封树脂组合物4后，在100℃至170℃的温度范围内固化1-12小时。在本文中，可改变固化温度曲线；例如可通过分步温度变化进行热固化，在100℃进行1小时，随后在150℃进行2小时。
作为密封剂，希望密封树脂组合物4具有50Pa.sec或以下的粘度(25℃)。希望密封树脂组合物4在涂覆期间的粘度为2Pa.sec或以下。涂覆期间的温度为60-140℃，更优选100-120℃。
实施例
下文将参考实施例描述本发明，但本发明并不限于此。
1.绝缘层用材料的固化产品的物理性质测试
将以下材料用于绝缘层。
(1)树脂清漆的制备
用于具有较低弹性模量的第一绝缘层的材料制备如下。在甲乙酮中溶解并分散49.7重量份的联苯基二亚甲基型环氧树脂(Nippon Kayaku Co.，Ltd.，NC-3000，环氧当量：275，重均分子量：2000)、10重量份的苯氧基树脂/联苯基环氧树脂与双酚-S环氧树脂的具有末端环氧基团的共聚物(Japan EpoxyResins Co.，Ltd.，YX-8100H30，重均分子量：30000)和0.1重量份的咪唑化合物(Shikoku Chemicals Corporation，Curesol 1B2PZ(1-苯甲基-2-苯基咪唑))。向混合物中进一步加入40重量份的无机填料/球形熔融硅石(Admatechs Co.，Ltd.，SO-25R，平均粒径：0.5μm)和0.2重量份的偶联剂/环氧硅烷偶联剂(GETOSHIBA SILICONE CO.，LTD.，A-187)，且将混合物使用高速搅拌器搅拌10分钟，以制备固体含量为50重量％的树脂清漆(a)。
用于具有较高弹性模量的第二绝缘层的材料制备如下。在甲基乙基酮中溶解并分散25重量份的酚醛清漆型氰酸酯树脂(Lonza Japan Ltd.，PrimasetPT-30，重均分子量：约700)、24.7重量份的联苯基二亚甲基型环氧树脂(Nippon Kayaku Co.，Ltd.，NC-3000，环氧当量：275，重均分子量：2000)、10重量份的苯氧基树脂/联苯基环氧树脂与双酚-S环氧树脂的具有末端环氧基团的共聚物(Japan Epoxy Resins Co.，Ltd.，YX-8100H30，重均分子量：30000)和0.1重量份的咪唑化合物(Shikoku Chemicals Corporation，Curesol 1B2PZ(1-苄基-2-苯基咪唑))。向混合物中进一步加入40重量份的无机填料/球形熔融硅石(Admatechs Co.，Ltd.，SO-25R，平均粒径：0.5μm)和0.2重量份的偶联剂/环氧硅烷偶联剂(GE TOSHIBA SILICONE CO.，LTD.，A-187)，且将混合物使用高速搅拌器搅拌10分钟，以制备固体含量为50重量％的树脂清漆(b)。
(2)绝缘层用材料的制备
将以上获得的每种树脂清漆使用刮刀涂布机(comma coater)涂覆在厚25μm的PET(聚对苯二甲酸乙二醇酯)膜的一面，使得树脂层在干燥后具有预定的厚度，并随后将膜在160℃的烘箱中干燥，以制备绝缘层。由此制备的绝缘层分别称为第一绝缘层(a)和第二绝缘层(b)。
<玻璃化温度和弹性模量>
使用常压层压机由以上制备的第一绝缘层(a)或第二绝缘层(b)制备厚80μm的绝缘层，并在200℃固化2小时。从树脂固化产品取下5mmx30mm的测试片作为评估样品。使用动态粘弹性测量仪(DMA)(Seiko instrumentsInc.，DMS6100)，在5℃/min的升温速率并以10Hz的频率施加扭曲下测定动态粘弹性，并由tan 6的峰值测定玻璃化温度(Tg)，且通过测定确定25℃弹性模量。
<线性膨胀系数>
从以上获得的树脂固化产品取下4mmx20mm的片作为评估样品。
使用TMA仪器(TMA)(TA Instruments)，在10℃/min的升温速率测量样品，并计算在玻璃化温度或以下的线性膨胀系数。
表1
  玻璃化温度[℃]   弹性模量[GPa]   线性膨胀系数[ppm/℃]
  第一绝缘层(a)   150   1   50
  第二绝缘层(b)   220   5   32
2.多层电路板的结构
将上述绝缘层用于制备多层电路板以通过半叠加法进行评估。用于评估的多层电路板是具有8个导体电路的多层电路板，其中在核心材料(SumitomoBakelite Co.，Ltd.，Sumilite ELC-4785GS 0.20 15mmt)的每一侧层压3个绝缘层和3个导体电路层。内部布线在核心层具有通孔；在通孔两侧形成三层堆叠的通路；内部布线具有如下结构以使待安装半导体芯片的表面上的电极片与在通孔两侧形成的堆叠通路线性连接；多层电路板的大小为50mmx50mm；上述电极片经过Ni/Au-镀；并使用预焊料(锡96.5％，银3％和铜0.5％)处理待倒装芯片连接的电极片。
制备具有上述结构的多层电路板A、B、C、D和F。
在多层电路板A中，层间绝缘层为具有较低弹性模量的第一绝缘层和具有较高弹性模量的第二绝缘层。具体而言，使用以上制备的树脂清漆(a)和(b)在PET膜上分别形成厚10μm且具有较低弹性模量的第一绝缘层，和厚20μm具有较高弹性模量的第二绝缘层，并且在电路层之间的组建工艺中，顺次层压具有较低弹性模量的第一绝缘层、具有较高弹性模量的第二绝缘层和具有较低弹性模量的第一绝缘层。将层间绝缘层用作层间绝缘层(1)(第一层间绝缘层)。在层间绝缘层(1)上形成导体电路层，随后形成多个层间绝缘层(1)和多个导体电路层以制造具有8个导体电路层的多层电路板。多层电路板的总厚度为0.69mm。
使用为多层电路板A制备的层间绝缘层(1)和厚40μm的层间绝缘层(2)(第二层间绝缘层)制备多层电路板B，如对多层电路板A的描述，所述层间绝缘层(2)仅由具有较高弹性模量的第二绝缘层(b)组成。使用以上制备的树脂清漆(b)在PET膜上形成厚40μm的层间绝缘层(2)，并且在电路层之间的组建工艺中，分别在核心层的上下两侧形成一个层间绝缘层(1)，并分别在层间绝缘层(1)的上下两侧形成2个层间绝缘层(2)。多层电路板的总厚度为0.69mm。
按照多层电路板B的描述制备多层电路板C，其中使用有关多层电路板B描述的层间绝缘层(1)和层间绝缘层(2)分别在核心层5的上下两侧形成2个层间绝缘层(2)，并分别在层间绝缘层(2)的上下两侧形成1个层间绝缘层(1)。多层电路板的总厚度为0.69mm。
按照多层电路板B的描述制备多层电路板D，其中使用有关多层电路板B描述的层间绝缘层(1)和层间绝缘层(2)分别在核心层5的上下两侧形成1个层间绝缘层(2)，并分别在层间绝缘层(2)的上下两侧形成2个层间绝缘层(1)。多层电路板的总厚度为0.69mm。
按照多层电路板A的描述制备多层电路板F，其中仅使用厚40μm的层间绝缘层(2)作为绝缘层。多层电路板的总厚度为0.69mm。
通过半叠加法将多层电路板E制备成不带核心层的多层电路板。具体而言，使用两侧均贴有可玻璃铜箔YSNAP(Nippon Denkai，Ltd.)且总厚度为0.8mm的双面板作为基板，通过组建法在其一侧形成上述层间绝缘层(1)。随后，在层间绝缘层(1)上形成导体电路层，并将此工艺重复6次以提供多层结构。最后，将可剥离铜箔处的基板剥离，并蚀刻具有多层电路板一侧的剩余的可剥离铜箔以获得多层电路板E。多层电路板的总厚度为0.4mm。
按照多层电路板E的描述制备多层电路板G，但使用层间绝缘层(2)代替用于多层电路板E的层间绝缘层(1)。
3.半导体封装件的结构
使用由此制备的多层电路板A至G，通过倒装法安装制备半导体封装件A至G。在板上倒装法安装半导体芯片，其中半导体芯片的大小为15mmx15mm，半导体芯片的厚度为725μm，凸点大小为100μm且凸点间距(bump pitch)为200μm，底层填料物质为Sumiresin Excel CRP-4160(Sumitomo Bakelite Co.，Ltd.)。
4.翘曲评估
使用激光三维外形测量仪(Hitachi Technologies and Services，Ltd.，LS220-MT)测量多层电路板A至G和以上制备的半导体封装件A至G在室温下的翘曲，实施例1-5和比较例1-2的结果显示在表2中。测量面积为15mmx15mm，即与半导体芯片的大小相等；进行测量的同时对与带有半导体芯片表面相对的BGA表面照射激光，并计算激光头与最远距离和最近点之间距离的差异以作为翘曲值。
Figure BPA00001233660400231
由以上结果可见，通过使用弹性模量不同的多个绝缘层作为层间绝缘层，可改变多层电路板中层间绝缘层的性质以改进整个多层电路板的翘曲和半导体封装件的翘曲。这样可以提高安装半导体芯片的产量并且改进半导体封装件的可靠性。
本申请要求递交于2008年3月31日的日本专利申请102008-092028的优先权，其公开内容通过引用并入本文。

Claims (15)

1.一种导体电路层和由包含氰酸酯树脂和环氧树脂的树脂组合物制成的层间绝缘层交替层压的多层电路板，
其中，所述层间绝缘层包含第一绝缘层和第二绝缘层，所述第二绝缘层的弹性模量高于所述第一绝缘层的弹性模量；
其中，所述层间绝缘层具有按照第一绝缘层、第二绝缘层和第一绝缘层的顺次层压的结构；且
其中，所述多层电路板包含多个所述层间绝缘层。
2.如权利要求1所述的多层电路板，其中所述层间绝缘层具有相同的弹性模量。
3.如权利要求2所述的多层电路板，其中所述层间绝缘层按照相同的层压结构层压。
4.如权利要求1所述的多层电路板，其中所述层间绝缘层包含第一层间绝缘层和第二层间绝缘层，所述第一层间绝缘层由顺次层压的所述第一绝缘层、所述第二绝缘层和所述第一绝缘层组成，且所述第二层间绝缘层由所述第二绝缘层组成。
5.如权利要求1所述的多层电路板，其中所述氰酸酯树脂是酚醛清漆型氰酸酯树脂。
6.如权利要求1或2所述的多层电路板，其中所述多层电路板还包含核心层；所述层间绝缘层层压在所述核心层的上下两侧；并且所述核心层周围线性对称的所述层间绝缘层是按相同的层压结构层压的。
7.如权利要求1或2所述的多层电路板，其中所述第一绝缘层和所述第二绝缘层的弹性模量分别为Ea和Eb，(Eb/Ea)＞3。
8.如权利要求1或2所述的多层电路板，其中在10Hz的频率下通过动态粘弹性测量测定所述第二绝缘层的弹性模量Eb时，(Eb)≥4GPa。
9.如权利要求1或2所述的多层电路板，其中在10Hz的频率下通过动态粘弹性测量测定所述第一绝缘层的弹性模量Ea时，(Ea)≤2GPa。
10.一种由用于具有导体电路层和多个层间绝缘层的多层电路板的多个层间绝缘层组成的绝缘片，在所述多层电路板中导体电路层和由包含氰酸酯树脂和环氧树脂的树脂组合物制成的所述层间绝缘层交替层压，
其中，所述层间绝缘层包含第一绝缘层和第二绝缘层，所述第二绝缘层具有高于所述第一绝缘层的弹性模量；且
其中，所述层间绝缘层是按照所述第一绝缘层、所述第二绝缘层和所述第一绝缘层顺次层压的结构层压。
11.如权利要求10所述的绝缘片，其中所述氰酸酯树脂是酚醛清漆型氰酸酯树脂。
12.如权利要求10所述的绝缘片，其中所述第一绝缘层和所述第二绝缘层的弹性模量分别为Ea和Eb，(Eb/Ea)＞3。
13.如权利要求10所述的绝缘片，其中在10Hz的频率下通过动态粘弹性测量测定所述第二绝缘层的弹性模量Eb时，(Eb)≥4GPa。
14.如权利要求10所述的绝缘片，其中在10Hz的频率下通过动态粘弹性测量测定所述第一绝缘层的弹性模量Ea时，(Ea)≤2GPa。
15.一种半导体封装件，其包含如权利要求1或2所述的多层电路板。
CN200980112176.3A 2008-03-31 2009-03-25 多层电路板、绝缘片和使用多层电路板的半导体封装件 Expired - Fee Related CN101983425B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008092028 2008-03-31
JP2008-092028 2008-03-31
PCT/JP2009/001331 WO2009122680A1 (ja) 2008-03-31 2009-03-25 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ

Publications (2)

Publication Number Publication Date
CN101983425A CN101983425A (zh) 2011-03-02
CN101983425B true CN101983425B (zh) 2012-11-21

Family

ID=41135088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980112176.3A Expired - Fee Related CN101983425B (zh) 2008-03-31 2009-03-25 多层电路板、绝缘片和使用多层电路板的半导体封装件

Country Status (7)

Country Link
US (1) US8604352B2 (zh)
JP (1) JP5771987B2 (zh)
KR (1) KR20100134017A (zh)
CN (1) CN101983425B (zh)
MY (1) MY152730A (zh)
TW (1) TWI477220B (zh)
WO (1) WO2009122680A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401776B (zh) * 2009-12-31 2013-07-11 Chipmos Technologies Inc 四邊扁平無接腳封裝（ｑｆｎ）結構
JP2012018952A (ja) * 2010-07-06 2012-01-26 Furukawa Electric Co Ltd:The プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法
KR101767381B1 (ko) * 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
JP5617028B2 (ja) * 2011-02-21 2014-10-29 パナソニック株式会社 金属張積層板、及びプリント配線板
JP2012195568A (ja) * 2011-02-28 2012-10-11 Koa Corp 金属ベース回路基板
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
JP5849478B2 (ja) * 2011-07-11 2016-01-27 富士通セミコンダクター株式会社 半導体装置および試験方法
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
EP2866535B1 (en) * 2012-06-22 2019-09-04 Nikon Corporation Substrate, imaging unit and imaging device
KR101549735B1 (ko) * 2013-03-26 2015-09-02 제일모직주식회사 유기발광소자 충전제용 열경화형 조성물 및 이를 포함하는 유기발광소자 디스플레이 장치
JP2014216552A (ja) * 2013-04-26 2014-11-17 富士通株式会社 積層構造体及びその製造方法
WO2015046880A1 (ko) * 2013-09-24 2015-04-02 주식회사 엘지화학 경화성 조성물
TWI506077B (zh) 2013-12-31 2015-11-01 Taiwan Union Technology Corp 樹脂組合物及其應用
TW201539596A (zh) * 2014-04-09 2015-10-16 Tong Hsing Electronic Ind Ltd 中介體及其製造方法
TWI559829B (zh) 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
KR102493463B1 (ko) * 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
TWI622139B (zh) * 2016-03-08 2018-04-21 恆勁科技股份有限公司 封裝基板
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
US10879144B2 (en) * 2018-08-14 2020-12-29 Texas Instruments Incorporated Semiconductor package with multilayer mold
US11264332B2 (en) * 2018-11-28 2022-03-01 Micron Technology, Inc. Interposers for microelectronic devices
US11439022B2 (en) * 2019-09-02 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
CN113545170A (zh) * 2019-10-31 2021-10-22 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
CN113130408A (zh) 2019-12-31 2021-07-16 奥特斯奥地利科技与系统技术有限公司 部件承载件及制造部件承载件的方法
GB202018676D0 (en) * 2020-11-27 2021-01-13 Graphcore Ltd Controlling warpage of a substrate for mounting a semiconductor die

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120249A1 (en) * 2005-11-25 2007-05-31 Denso Corporation Circuit substrate and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3199584B2 (ja) * 1994-10-31 2001-08-20 京セラ株式会社 多層配線基板
JPH11233571A (ja) 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
JP2001036253A (ja) * 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
US6423905B1 (en) * 2000-05-01 2002-07-23 International Business Machines Corporation Printed wiring board with improved plated through hole fatigue life
JP4299601B2 (ja) * 2003-01-23 2009-07-22 京セラ株式会社 多層配線基板
JP5085125B2 (ja) * 2004-03-29 2012-11-28 住友ベークライト株式会社 樹脂組成物、樹脂付き金属箔、基材付き絶縁シートおよび多層プリント配線板
JP4501492B2 (ja) 2004-03-30 2010-07-14 住友ベークライト株式会社 多層プリント配線板の製造方法
JP4449608B2 (ja) 2004-07-09 2010-04-14 凸版印刷株式会社 半導体装置
KR100979618B1 (ko) * 2005-04-20 2010-09-01 토요 보세키 가부시기가이샤 접착 시트, 금속 적층 시트 및 인쇄 배선판
JP4244975B2 (ja) 2005-08-26 2009-03-25 パナソニック電工株式会社 プリプレグ用エポキシ樹脂組成物、プリプレグ、多層プリント配線板
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4817835B2 (ja) * 2005-12-21 2011-11-16 京セラ株式会社 配線基板
JP4924871B2 (ja) * 2006-05-08 2012-04-25 日立化成工業株式会社 複合基板および配線板
JP2008028302A (ja) * 2006-07-25 2008-02-07 Sumitomo Bakelite Co Ltd 多層回路基板及び該多層回路基板を用いた半導体装置
JP2008037881A (ja) 2006-08-01 2008-02-21 Hitachi Chem Co Ltd プリプレグ、プリプレグを用いた金属箔張り積層板及び多層プリント配線板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120249A1 (en) * 2005-11-25 2007-05-31 Denso Corporation Circuit substrate and manufacturing method thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-281999A 2004.10.07
JP特开2005-286089A 2005.10.13

Also Published As

Publication number Publication date
TWI477220B (zh) 2015-03-11
TW200950632A (en) 2009-12-01
JPWO2009122680A1 (ja) 2011-07-28
KR20100134017A (ko) 2010-12-22
CN101983425A (zh) 2011-03-02
MY152730A (en) 2014-11-28
US20110024172A1 (en) 2011-02-03
JP5771987B2 (ja) 2015-09-02
WO2009122680A1 (ja) 2009-10-08
US8604352B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
CN101983425B (zh) 多层电路板、绝缘片和使用多层电路板的半导体封装件
CN101356643B (zh) 半导体器件
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
KR101141902B1 (ko) 에폭시 수지 조성물, 프리프레그, 적층판, 다층 프린트 배선판, 반도체 장치, 절연 수지 시트, 다층 프린트 배선판의 제조 방법
JP5206600B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、及び半導体装置
EP2180772A1 (en) Multilayered wiring board and semiconductor device
KR20130102466A (ko) 회로 기판용 에폭시 수지 조성물, 프리프레그, 적층판, 수지 시트, 프린트 배선판용 적층기재, 프린트 배선판, 및 반도체 장치
JP6098372B2 (ja) 半導体装置
EP2871918B1 (en) Laminate for circuit boards, metal-based circuit board, and power module
KR20130133199A (ko) 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치
KR101077671B1 (ko) 반도체 장치
JP5263134B2 (ja) 回路基板用樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板および半導体装置
CN101611490B (zh) 电路板的制造方法、半导体制造装置、电路板和半导体器件
WO2007108087A1 (ja) 絶縁樹脂層、キャリア付き絶縁樹脂層および多層プリント配線板
JP2012069879A (ja) 熱硬化性樹脂充填材
JP2011135034A (ja) 半導体パッケージおよび半導体装置
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP2005209489A (ja) 絶縁シート
JP2009070891A (ja) 半導体装置
WO2013001801A1 (ja) 基板、金属膜、基板の製造方法および金属膜の製造方法
JP2010080609A (ja) 半導体装置
KR20190103870A (ko) 반도체 몰딩용 에폭시 수지 조성물, 몰딩 필름 및 반도체 패키지
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
KR20200050225A (ko) 반도체 몰딩용 에폭시 수지 조성물, 몰딩 필름 및 반도체 패키지
JP2013058576A (ja) 半導体パッケージ用配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121121

Termination date: 20180325

CF01 Termination of patent right due to non-payment of annual fee