JP4072176B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP4072176B2
JP4072176B2 JP2006122115A JP2006122115A JP4072176B2 JP 4072176 B2 JP4072176 B2 JP 4072176B2 JP 2006122115 A JP2006122115 A JP 2006122115A JP 2006122115 A JP2006122115 A JP 2006122115A JP 4072176 B2 JP4072176 B2 JP 4072176B2
Authority
JP
Japan
Prior art keywords
insulating layer
multilayer wiring
wiring board
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006122115A
Other languages
English (en)
Other versions
JP2007096260A5 (ja
JP2007096260A (ja
Inventor
順一 中村
祐治 小林
幹夫 山際
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006122115A priority Critical patent/JP4072176B2/ja
Priority to KR1020060079186A priority patent/KR101342031B1/ko
Priority to US11/509,723 priority patent/US8222527B2/en
Priority to TW095131551A priority patent/TWI381785B/zh
Publication of JP2007096260A publication Critical patent/JP2007096260A/ja
Publication of JP2007096260A5 publication Critical patent/JP2007096260A5/ja
Application granted granted Critical
Publication of JP4072176B2 publication Critical patent/JP4072176B2/ja
Priority to US13/482,784 priority patent/US9040836B2/en
Priority to KR1020120155916A priority patent/KR101319358B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

本発明は多層配線基板及びその製造方法に係り、特に反り防止用の補強手段が設けられた多層配線基板及びその製造方法に関する。
現在、半導体チップなどの半導体装置を用いた電子機器の高性能化及び小型化が進められており、これに伴い半導体装置も高密度化され、多ピン化及び小型化が図られている。このように多ピン化及び小型化された半導体装置を実装可能とする基板として、ビルドアップ法を利用した多層配線基板が提供されている。
この種の多層配線基板は、ガラス布銅張積層板等の補強部材をコア層とし、この両面に絶縁層と配線層を交互に形成した構成とされている。この構成の多層配線基板は、配線層を微細形成することができるため、高密度化された半導体装置の実装が可能となる。
しかしながら、この多層配線基板は、内部にコア層を有しているため、このコア層に形成される貫通スルーホールの微細化が困難で、多層配線基板全体としての高密度が図れないという問題点がある。また、コア層を設けることにより、必然的に多層配線基板が厚くなり、上記した電子機器の小型化の妨げになるという問題点もがあった。このため、近年では、上記したビルドアップ法を利用した多層配線基板において、コア層を有しない多層配線基板の開発が行われている（特許文献１参照）。
図１は、従来のコア層を有しない多層配線基板１０を半導体パッケージとして用いた一例を示している。同図に示す例では、多層配線基板１０の上部に半導体素子１３が搭載されており、下部にはんだボール１４が配設された構成とされている。同図に示すように、コア層を形成しないことにより、多層配線基板１０の薄型化を図ることができる。
国際公開第ＷＯ２００３／０３９２１９号のパンフレット
しかしながら、補強部材として機能するコア層を単に除去するだけでは、樹脂よりなる絶縁層と、金属よりなる配線層の熱膨張差等に起因して、多層配線基板に反りが発生するという問題点があった。このような反りが発生すると、実装工程で半導体装置等を多層配線基板に適正に実装することができなくなり、実装信頼性が低下してしまう。また、多層配線基板内において、配線層の層間接続を確実に行うことができなくなり、多層配線基板の信頼性も低下してしまうおそれがある。
このため、図１に示すように、多層配線基板１０に半導体素子１３の搭載エリアに開口部１２が形成された補強板１１を配設し、この補強板１１により多層配線基板１０を補強する構成も提案されている。しかしながら、この構成の多層配線基板１０では、部品点数が増大すると共に、補強板１１の厚さ分だけ多層配線基板１０が厚くなってしまう。
本発明は上記の点に鑑みてなされたものであり、薄型化を図りつつ反りの発生を抑制しうる多層配線基板及びその製造方法を提供することを目的とする。
上記の課題を解決するために本発明では、
樹脂を用いて絶縁層を形成する工程と、配線を形成する工程とを支持基板上で繰り返し実施し、その後に前記支持基板を除去する工程を実施する多層配線基板の製造方法において、
前記絶縁層の形成工程では、積層の中央に位置する絶縁層を補強材を含む樹脂により形成し、当該積層の中央に位置する絶縁層の上部及び下部に、補強材を含まない絶縁層を対称に配置することを特徴とするものである。また、前記絶縁層の形成工程では、前記積層の中央に位置する絶縁層の上部及び下部に対称に配置する絶縁層を、更に、補強材を含む樹脂により形成してもよい。また、前記絶縁層の形成工程では、前記上部及び下部に対称に配置する、補強材を含む樹脂により形成される絶縁層は、多層配線基板の上下両面に配置されてもよい。また、上記の課題を解決するために本発明では、樹脂を用いて絶縁層を形成する工程と、配線を形成する工程とを支持基板上で繰り返し実施し、その後に前記支持基板を除去する工程を実施する多層配線基板の製造方法において、前記絶縁層の形成工程では、積層の中央に位置する絶縁層を補強材を含まない絶縁層とし、当該中央に位置する絶縁層の上部及び下部でバランスする絶縁層を、補強材を含む樹脂により形成することを特徴とする。また、前記中央に位置する絶縁層の上部及び下部でバランスする、樹脂により形成される絶縁層は、多層配線基板の上下両面に配置されることを特徴とする。
上記発明によれば、一部の絶縁層を形成する工程では、単に絶縁層材料を補強材を含む樹脂に変更するだけで、積層中心に補強部材として機能する絶縁層を形成することができる。このように、積層を行う工程を変更することなく、材料（樹脂）を変更するだけでよいため、積層中心に補強材を含む樹脂層を形成しても、製造工程が複雑化するようなことはない。
また、上記発明において、前記絶縁層としてビルドアップ樹脂を用いることができる。
また、上記発明において、
２枚の前記支持基板を貼り合わせる工程と、
前記絶縁層と前記配線がそれぞれ形成された当該２枚の支持基板を分離する工程とをさらに有するようにすると、多層配線基板を製造する効率が良好となる。
また、上記発明において、
２枚の前記支持基板を、当該２枚の支持基板を保持する保持基板の第１の面と第２の面にそれぞれ貼りつける工程と、
前記絶縁層と前記配線がそれぞれ形成された当該２枚の支持基板を前記保持基板から分離する工程とをさらに有すると、多層配線基板を製造する効率が良好となる。
また、上記発明において、
前記多層配線基板に半導体チップを実装する工程をさらに有するようにしてもよい。
また、上記発明において、前記支持基板を除去する工程は、前記半導体チップを実装する工程の後に行ってもよい。
本発明によれば、多層配線基板の薄型化を図りつつ反りの発生を抑制することが可能となる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図２は、本発明の一実施例である多層配線基板１００を示している。尚、同図に示すように本実施例では、多層配線基板１００として４層積層構造のものを例に挙げて説明するものとする。しかしながら、本願発明の適用は４層積層構造に限定されるものではなく、各種層数を有する多層配線基板に広く適用が可能なものである。
多層配線基板１００は、大略すると第１の絶縁層１０４、配線１０５、第２の絶縁層１０６、配線１０８、第３の絶縁層１０７、及び配線１１０が下層から上層に向け順次積層された構成とされている。また、第１の絶縁層１０４の下面にはソルダーレジスト１０２が形成され、第３の絶縁層１０７の上面にはソルダーレジスト１０９が形成されている。
第１の絶縁層１０４及び第３の絶縁層１０７は、例えば熱硬化性を有するエポキシ系のビルドアップ樹脂よりなる。尚、ビルドアップアップ樹脂は、熱硬化性を有するものに限定されるものではなく、感光性を有したビルドアップアップ樹脂や他の絶縁性樹脂を用いることも可能である。
また、第２の絶縁層１０６は、各絶縁層１０４，１０７と同様の熱硬化性を有するエポキシ系のビルドアップ樹脂に対し、補強材を入れることにより絶縁層１０４，１０７より機械的強度（剛性，硬度等）を高めた構成としている。具体的には、第２の絶縁層１０６は、上記のビルドアップ樹脂をガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布中に、含浸させた補強材入り絶縁層とされている。本発明では、この機械的強度を高めた第２の絶縁層１０６は、積層方向の中心位置（積層中心位置）に配設したことを特徴としている。尚、これについての詳細については、説明の便宜上、後述するものとする。
一方、配線基板１００は、前記した各絶縁層１０４，１０６，１０７と共に、配線１０５，１０８，１１０が積層形成されている。この各配線１０５，１０８，１１０は、例えばＣｕにより形成されている。
配線部１０５は、ビアプラグ部１０５ａとパターン配線部１０５ｂとにより構成されている。ビアプラグ部１０５ａは、第１の絶縁層１０４に形成された開口部に形成され、第１の絶縁層１０４の図中上面にはパターン配線部１０５ｂが形成されている。
ビアプラグ部１０５ａの図中上端はパターン配線部１０５ｂに接続され、下端部は電極１０３に接続されている。電極１０３は、第１の絶縁層１０４の下面に形成されたソルダーレジスト１０２の開口部分に形成されている。この電極１０３は外部接続端子として機能するものであり、必要に応じてはんだボール等が配設される（本実施例では設けていない）。
配線１０８は、ビアプラグ部１０８ａとパターン配線部１０８ｂとにより構成されている。ビアプラグ部１０８ａは、第２の絶縁層１０６に形成された開口部に形成され、第２の絶縁層１０６の図中上面にはパターン配線部１０８ｂが形成されている。ビアプラグ部１０８ａの図中上端はパターン配線部１０８ｂに接続され、下端部は前記した配線１０５のパターン配線部１０５ｂに接続されている。
配線１１０は、ビアプラグ部１１０ａと電極部１１０ｂとにより構成されている。ビアプラグ部１１０ａは、第３の絶縁層１０７に形成された開口部に形成され、第３の絶縁層１０７の図中上面には電極部１１０ｂが形成されている。電極部１１０ｂは、第３の絶縁層１０７の上面に形成されたソルダーレジスト１０９の開口部１０９Ａに形成位置が設定されている。よって、電極部１１０ｂは、開口部１０９Ａを介してソルダーレジスト１０９から露出した構成となっている。この電極部１１０ｂは外部接続端子として機能するものである。この電極部１１０ｂには、例えば半導体素子等が接続される（本実施例では設けていない）。
上記構成とされた多層配線基板１００は、補強材を入れることにより絶縁層１０４，１０７より機械的強度（剛性，硬度等）を高めた構成とされた第２の絶縁層１０６（補強材入り絶縁層）が設けられている。また、この第２の絶縁層１０６は、積層形成された多層配線基板１００の積層中心に位置するよう設けられている。
これにより、この第２の絶縁層１０６を中心としてその上部に配設される第３の絶縁層１０７及び配線１１０と、下部に配設される第１の絶縁層１０４及び配線１０５とが略対称に配置されることなる。これにより、多層配線基板１００の第２の絶縁層１０６を中心とした上下のバランスが良好となり、多層配線基板１００に反りが発生するのを抑制することができる。
また、第２の絶縁層１０６は、他の絶縁層１０４，１０７の材料と同材料をベースとし、これに補強材を混入した構成である。このため、他の絶縁層１０４，１０７と同等に形成及び加工することができる。よって、従来のように別個に補強部材（図１参照）を設ける必要はなく、多層配線基板１００を構成する一つの層である第２の絶縁層１０６を補強部材として機能させることにより、多層配線基板１００の薄型化を図りつつ、反りの発生を抑制することができる。更に、多層配線基板１００は、ビルドアップ法を踏襲して形成することが可能であるため、多層配線基板１００の薄型化を図ることができる。
続いて、上記構成とされた多層配線基板１００の製造方法について、図３を参照しつつ以下説明する。尚、図３において、図２に示した構成と対応する構成については、同一符号を付すものとする。
多層配線基板１００を製造するには、先ず図３（Ａ）に示す支持基板１０１を用意する。この支持基板１０１は、例えばＣｕなどの導電材料よりなる。この支持基板１０１上には、感光性樹脂材料よりなるソルダーレジスト層１０２を形成する。この場合、前記ソルダーレジスト層１０２は、例えば感光性樹脂フィルムのラミネートや塗布法などにより形成することが可能である。
次に、前記ソルダーレジスト層１０２に対して、マスクパターン（図示せず）を介して紫外光線を照射し、露光させることでパターニングを行い、開口部１０２Ａを形成する。この開口部１０２Ａからは、前記支持基板１０１が露出した状態となる。尚、ソルダーレジスト１０２は、スクリーン印刷法により、開口部１０２Ａを有するようエポキシ等の熱硬化性樹脂材料を印刷することで形成してもよい。
次に、支持基板１０１を導電経路にした電解メッキを実施し、ソルダーレジスト１０２に形成された開口部１０２Ａ内に例えばＡｕ／Ｎｉ（支持基板１０１上にＡｕ層、Ｎｉ層の順に積層されたメッキ膜）よりなる電極１０３を形成する。図３（Ｂ）は、電極１０３が開口部１０２Ａ内に形成された状態を示している。
次に、図３（Ｃ）に示す工程では、第１の絶縁層１０４及び配線１０５の形成が行われる。先ず、ソルダーレジスト層１０２上及び電極１０３上に、熱硬化性のエポキシ樹脂等の塗布や、樹脂フィルムの積層により第１の絶縁層１０４（ビルドアップ層）を形成する。次に、この第１の絶縁層１０４に、例えばレーザを用いてビアホール（開口部）を形成する。
次に、めっき法を用いて第１の絶縁層１０４に配線１０５を形成する。即ち、第１の絶縁層１０４のビアホールにビアプラグ部１０５ａを形成すると共に、第１の絶縁層１０４上にビアプラグ部１０５ａに接続されるパターン配線部１０５ｂを形成する。
具体的には、第１の絶縁層１０４上に無電解メッキでシード層を形成し、その後にフォトリソグラフィ法にて第１の絶縁層１０４上にシード層を介してレジストパターン（図示せず）を形成する。次に、このレジストパターンをマスクにしてシード層から給電し、電解めっきによりＣｕを析出させ、その後にレジストパターン及び不要なシード層を除去する。これにより、ビアプラグ部１０５ａ及びパターン配線部１０５ｂよりなる配線１０５が形成される。
次に、図３（Ｄ）に示す工程では、第１の絶縁層１０４上に第２の絶縁層１０６を形成する処理が行われる。第２の絶縁層１０６を形成するには、先ず基材となる補強材に、樹脂を含浸させたフィルムを形成する。次いで、このフィルムを第１の絶縁層１０４上に積層する。
具体的には、ガラスクロス、アラミド不織布、ＬＣＰ織布等にエポキシ樹脂等の熱硬化性の樹脂を含浸させることにより、補強材入り樹脂フィルムを作製し積層する。この補強材入り樹脂は、第１の絶縁層１０４上及びパターン配線部１０５ｂ上に配設される。次に、この第１の絶縁層１０４に、例えばレーザを用いて開口部１０６Ａ（ビアホール）を形成する。
尚、この方法に代えて、エポキシ樹脂等の各樹脂層に、シリカ等のフィラーを含有させることにより補強材入り絶縁層を形成してもよい。この場合、フィラーを含有する樹脂を塗布したり、樹脂フィルムを積層したりすることにより、絶縁層を形成する。
次に、図３（Ｅ）に示す工程では、めっき法を用いて第２の絶縁層１０６に配線１０８を形成すると共に、配線１０８が形成された第２の絶縁層１０６上に第３の絶縁層１０７及び配線１１０を形成する。
先ず、第２の絶縁層１０６に配線１０８を形成するには、第２の絶縁層１０６の開口部１０６Ａにビアプラグ部１０８ａを形成すると共に、第２の絶縁層１０６上にパターン配線部１０８ｂを形成する。
具体的には、第２の絶縁層１０６上に無電解メッキでシード層を形成し、その後にフォトリソグラフィ法にて第２の絶縁層１０６上にシード層を介してレジストパターン（図示せず）を形成する。次に、このレジストパターンをマスクにしてシード層から給電し、電解めっきによりＣｕを析出させ、その後にレジストパターン及び不要なシード層を除去する。これにより、ビアプラグ部１０８ａ及びパターン配線部１０８ｂよりなる配線１０８が形成される。
続いて、第３の絶縁層１０７及び配線１１０を形成する。先ず、第２の絶縁層１０６上及び配線１０８上に、熱硬化性のエポキシ樹脂等よりなる第３の絶縁層１０７（ビルドアップ層）を形成する。次に、この第３の絶縁層１０７に、例えばレーザを用いてビアホール（開口部）を形成する。
次に、第３の絶縁層１０７上に無電解メッキでシード層を形成し、その後にフォトリソグラフィ法にて第３の絶縁層１０７上にシード層を介してレジストパターン（図示せず）を形成する。そして、このレジストパターンをマスクにしてシード層から給電し、電解めっきによりＣｕを析出させ、その後にレジストパターン及び不要なシード層を除去する。これにより、ビアプラグ部１１０ａ及び電極部１１０ｂよりなる配線１１０が形成される。
次に、第３の絶縁層１０７上にソルダーレジスト１０９を感光性樹脂フィルムのラミネートや塗布法により形成する。次に、このソルダーレジスト１０９に対してマスクパターン（図示せず）を介して紫外線を照射し、露光させることでパターニングを行い、開口部１０９Ａを形成する。この開口部１０９Ａの形成位置は、電極部１１０ｂと対向する位置に選定されており、よって前記のように電極部１１０ｂは当該開口部１０９Ａから露出した状態となる。尚、開口部１０９Ａを有するソルダーレジスト１０９は、スクリーン印刷法により、エポキシ等の熱硬化性樹脂材料を印刷することにより形成してもよい。
次に、図３（Ｅ）に示す状態より、支持基板１０１をエッチング（例えば、ウェットエッチング）により除去する。このエッチング処理は、支持基板１０１のみを溶解し、電極１０３を溶解しないエッチング液を用いて行われる。この際、開口部１０９Ａは、レジスト等により塞いだ状態でエッチングを行うため、このエッチングにより電極部１１０ｂが損傷するようなことはない。
尚、多層配線基板１００に半導体素子を搭載する場合には、支持基板１０１を除去する前に予め電極部１１０ｂに半導体素子を搭載しておき、その後に支持基板１０１を除去する構成としてもよい。
上記した一連の工程を実施することにより、図２に示す多層配線基板１００が製造される。この本実施例に係る多層配線基板１００の製造方法では、第２の絶縁層１０６を形成する際に、単に用いる樹脂材料を補強材を含む樹脂に変更するだけで、第２の絶縁層１０６を形成することができる。
また、本実施例の製造方法では、第１の絶縁層１０４及び配線１０５の形成時には、第１の絶縁層１０４及び配線１０５は支持基板１０１に支持されるため、反りが発生するようなことはない。また、第１の絶縁層１０４及び配線１０５の形成後に、機械的強度の高い第２の絶縁層１０６が積層形成され、第３の絶縁層１０７及び配線１１０は、この機械的強度の高い第２の絶縁層１０６上に形成される。よって、第３の絶縁層１０７及び配線１１０は、第２の絶縁層１０６に支持されるため、この第３の絶縁層１０７及び配線１１０の形成時にも反りが発生するようなことはない。よって、本実施例による製造方法によれば、多層配線基板１００に反りが発生することを防止することができる。
また、補強材を含む樹脂よりなる補強材入り絶縁層（本実施例の場合には第２の絶縁層１０６）を積層中心に配置するにも、多層配線基板１００の積層数が予め決められていれば積層中心は容易に決められることができる。よって、補強材入り絶縁層を容易に積層中心に位置させることができる。
更に、従来から行われている多層配線基板の製造工程を大きく変更することなく、単に材料（樹脂）を変更するだけで反りのない薄型化された多層配線基板１００を製造できるため、設備コストの低減を図ることもできる。また、これに伴い、多層配線基板１００のコスト低減を図ることもできる。
更に、本実施例による多層配線基板１００の製造方法では、支持基板１０１を除去していわゆるコアレス構造を実現している。このため、多層配線基板１００の薄型化を実現することができる。
ここで、図４及び図５を用いて本実施例に係る多層配線基板１００に発生する反りについて、従来と比較して説明する。
図４は、縦軸に反り量を示し、横軸に多層配線基板の総厚さを示している。図４に矢印Ａで示すのは、本実施例に係る多層配線基板１００の特性である。即ち、この多層配線基板は、図５（Ａ）に模式的に示すように、第２の絶縁層１０６（機械的強度が高い層）が第１の絶縁層１０４と第３の絶縁層１０７との間に配設されることにより積層中心に位置した構成である。
これに対して図４に矢印Ｂで示すのは、図５（Ｂ）に模式的に示すように、全ての絶縁層１０４，１１１，１０７を同一の層（機械的強度を持たせない層）とした場合の特性を示している。更に、図４に矢印Ｃで示すのは、図５（Ｃ）に模式的に示すように、機械的強度を持たせた絶縁層１０６を積層中心から偏らせて配置した場合の特性を示している。
矢印Ｂで示される、全ての層に補強材を用いない場合には、多層配線基板の総厚さが厚くなるに従い反りは小さくなる特性を示す。これに対して、矢印Ｃで示す補強材を入れた層を積層中心から偏らせた場合には、多層配線基板の総厚さが厚くても、大きな反りが発生することが判る。
これに対して本実施例のように、補強材を入れた層を積層中心に配置した場合には、多層配線基板の総厚さが薄くても、第２の絶縁層１０６を中心としたバランスが良好であるため、反りの発生は小さく抑えられている。よって図４より、本実施例に係る多層配線基板１００によれば、薄型化を図りつつ、反りの発生を抑制できることが証明された。
また、第２の絶縁層１０６の厚さは、補強材を混入するため他の絶縁層１０４，１０７より厚くなる。しかし、必要以上に厚くすると、課題である薄型化が図れない。図５（Ａ）で用いた絶縁層１０６の厚さが１００μｍで反りが低減できたことから、絶縁層１０６の厚さは１００μｍ以下（具体的には、１５〜１００μｍ）であることが望ましい。また、通常の絶縁層１０４，１０７の厚さは、１５〜３５μｍであることが望ましい。
一方、図６は、多層配線基板の多層構造の各種変形例を示している。図６（Ａ）〜（Ｅ）に示す多層配線基板は、７層の絶縁層を咳層した構造を有しており、その一部または全部に補強材入り絶縁層１１６を介装した構成とされている。尚、以下の説明では、下層より第１層、第２層、・・・第７層というものとする。
図６（Ａ）に示す多層配線基板は、中央に位置する第３層〜第５層を補強材入り絶縁層１１６としたものである。また、図６（Ｂ）に示す多層配線基板は、第１層と第７層を補強材入り絶縁層１１６とし、その間に位置する第２層〜第６層を通常の絶縁層１１５とした構成である。
また、図６（Ｃ）に示す多層配線基板は、第２層と第６層を補強材入り絶縁層１１６とし、他の層を通常の絶縁層１１５とした構成である。更に、図６（Ｄ）に示す多層配線基板は、上下に位置する第１層と第７層を補強材入り絶縁層１１６とすると共に、中央である第４層を補強材入り絶縁層１１６としたものである。
上記した図６（Ａ）〜（Ｄ）に示す各多層配線基板においても、７層積層された各層におけるバランスが取られており、反りの発生を抑制することができる。特に、図６（Ａ），図６（Ｄ）に示すように多層配線基板の積層中心に補強材入り絶縁層１１６を設けたり、図６（Ｂ），（Ｄ）に示すように多層配線基板の上下両面に補強材入り絶縁層１１６を設けたりする構成が、反りの発生防止の面からは望ましい。
また、図６（Ｅ）に示すように、積層される第１層〜第７層までの絶縁層が、全て補強材入り絶縁層１１６よりなるように構成しても良い。この場合、多層配線基板の反りを抑制する効果がさらに大きくなる。例えば、多層配線基板に用いられる材料などの応力や、積層される層の数、層の厚さなどから考えて、多層配線基板の反りが大きくなる懸念がある場合には、図６（Ｅ）に示すように、積層される絶縁層が全て補強材入り絶縁層よりなるように構成することが好ましい。
尚、上記した実施例の説明では、多層配線基板１００の第３の絶縁層１０７側を半導体素子の搭載面とし、第１の絶縁層１０４側を外部接続端子が配設される面として説明したが、第１の絶縁層１０４側を半導体素子の搭載面とし、第３の絶縁層１０７側を外部接続端子が配設される面とする構成としてもよい。
また、上記した多層配線基板１００の製造方法では、図示の便宜上、一つの支持基板１０１から１個の多層配線基板１００が製造される手順を図示して説明したが、実際はいわゆる多数個取りが行われる。即ち、一つの支持基板１０１上に多数の多層配線基板１００を一体に形成し、これを切断し個片化することにより個々の多層配線基板１００が形成される。これにより、製造効率の向上を図ることができる。
更に、本実施例では、１枚の支持基板１０１を用いて多層配線基板１００を製造する方法を示したが、例えば特許文献１に開示されているように、支持基板を２枚用い、この２枚の支持基板を積層した複合基板を支持基板として多層配線基板を形成することとしてもよい。また、特許文献１に開示されているように、電極部分をバンプ構造とする構成としてもよい。
また、多層配線基板１００を製造する製造方法は、図３に示した方法（以下製造方法１）に限定されるものではなく、例えば以下に示すように様々な方法で製造することが可能である。
図７（Ａ），（Ｂ）、図８、図９は、上記の製造方法１の変形例である製造方法２を手順を追って示したものである。ただし、先に説明した部分には同一の符号を付し、説明を省略する。また、特に説明しない部分は製造方法１と同様とする。
まず、図７（Ａ）に示す工程では、２枚の支持基板１０１を、例えば樹脂材料よりなる接着層１０１Ａを用いて貼り合わせる。
次に、図７（Ｂ）に示す工程では、製造方法１の図３（Ｂ）に相当する工程を実施し、貼り合わせられた２枚の支持基板１０１に、それぞれ、開口部１０２Ａを有するソルダーレジスト層１０２、および電極１０３を形成する。
次に、図８に示す工程では、製造方法１の図３（Ｃ）〜図３（Ｅ）に相当する工程を実施し、２枚の支持基板１０１に、それぞれ多層配線基板を形成する。この結果、図８に示すように、貼り合わせられた２枚の支持基板１０１にそれぞれ多層配線基板が形成されてなる構造が形成される。
次に、図９に示す工程において、貼り合わせられた２枚の支持基板１０１を分離する。この後は、２枚の支持基板１０１をそれぞれ除去することで、図２に示した多層配線基板１００を製造することが可能となる。
上記の製造方法２においては、２枚の支持基板に対して多層配線基板を形成するため、多層配線基板の製造の効率が良好となる。また、多層配線基板を形成する工程における反りの量が抑制され、良好な加工精度で多層配線基板を製造することが可能となる。
また、図１０（Ａ），（Ｂ）、図１１、図１２は、上記の製造方法１の別の変形例である製造方法３を手順を追って示したものである。ただし、先に説明した部分には同一の符号を付し、説明を省略する。また、特に説明しない部分は製造方法１と同様とする。
まず、図１０（Ａ）に示す工程では、保持基板１０１Ｂの両面に、２枚の支持基板１０１を貼り付ける。保持基板１０１Ｂは、例えば樹脂材料よりなり、両面に銅などの金属箔からなる支持基板１０１Ｂが貼り付けられることで２枚の支持基板１０１を保持する。
また、支持基板１０１の保持基板１０１Ｂへの貼り付けは、例えば接着剤などにより行われるが、本図ではこの接着剤の図示を省略している。例えば接着剤は、支持基板（保持基板）の周縁部に用い、後の工程において、接着剤を用いた当該周縁部をダイシングにより除去することで保持基板から支持基板を分離することができる。
次に、図１０（Ｂ）に示す工程では、製造方法１の図３（Ｂ）に相当する工程を実施し、保持基板１０１Ｂに貼りつけられた２枚の支持基板１０１に、それぞれ、開口部１０２Ａを有するソルダーレジスト層１０２、および電極１０３を形成する。
次に、図１１に示す工程では、製造方法１の図３（Ｃ）〜図３（Ｅ）に相当する工程を実施し、２枚の支持基板１０１に、それぞれ多層配線基板を形成する。この結果、図１１に示すように、保持基板１０１Ｂに貼り付けられた２枚の支持基板１０１にそれぞれ多層配線基板が形成されてなる構造が形成される。
次に、図１２に示す工程において、保持基板１０１Ｂに貼り付けられた２枚の支持基板１０１をそれぞれ剥離する。この場合、先に説明したように、例えば、接着剤により接着された保持基板１０１Ｂと支持基板１０１の周縁部をダイシングにより削除することで、保持基板１０１Ｂから支持基板１０１を剥離することができる。
この後は、２枚の支持基板１０１をそれぞれ除去することで、図２に示した多層配線基板１００を製造することが可能となる。
上記の製造方法３においては、製造方法２の場合と同様に、２枚の支持基板に対して多層配線基板を形成するため、多層配線基板の製造の効率が良好となる。また、多層配線基板を形成する工程における反りの量が抑制され、良好な加工精度で多層配線基板を製造することが可能となる。
また、図２に示す多層配線基板１００には、例えば、電極部１１０Ｂに接続されるように、半導体チップが実装される。この場合、半導体チップの実装は、支持基板１０１の除去の前に行うようにしてもよい。
図１３（Ａ）、（Ｂ）は、多層配線基板１００に半導体チップを実装する方法の一例を示す図である。ただし、先に説明した部分には同一の符号を付し、説明を省略する場合がある。
図１３（Ａ）に示す工程では、例えば、図３（Ｅ）、図９、または図１２のいずれかに示す状態から、支持基板１０１を除する前に電極部１１０Ｂに対して、半田接続部（半田ボール）２０２を用いて、半導体チップ２０１をフリップチップ実装する。また、半導体チップ２０１とソルダーレジスト１０９の間には、アンダーフィル樹脂２０３が浸透され、硬化される。
次に、図１３（Ｂ）に示す工程において、支持基板１０１をエッチング（例えば、ウェットエッチング）により除去する。このようにして、半導体チップが実装された多層配線基板を製造することができる。
上記の方法では、多層配線基板が支持基板に支持された状態で半導体チップが実装されるため、多層配線基板の平面度が良好な状態で半導体チップが実装される。このため半導体チップの実装の信頼性が良好となる効果を奏する。また、半導体チップの実装は、支持基板を除去した後に行うようにしてもよい。
また、多層配線基板の層の数や配線の取り回し、もしくは半導体チップの実装の形態（例えば、フリップチップ実装、ワイヤボンディングによる実装、またはこれらの組み合わせ）などは様々に変形・変更することが可能である。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
図１は、従来の一例である多層配線基板を示す斜視図である。 図２は、本発明の一実施例である多層配線基板を示す断面図である。 図３は、本発明の一実施例である多層配線基板の製造方法を製造手順に沿って説明するための図である。 図４は、多層配線基板の総厚さと反り量との関係を示す図である。 図５は、図４に示される各多層配線基板の多層構造を示す図である。 図６は、多層配線基板の多層構造の各種変形例を示す図である。 図３の製造方法の変形例を示す図（その１）である。 図３の製造方法の変形例を示す図（その２）である。 図３の製造方法の変形例を示す図（その３）である。 図３の製造方法の別の変形例を示す図（その１）である。 図３の製造方法の別の変形例を示す図（その２）である。 図３の製造方法の別の変形例を示す図（その３）である。 図２の多層配線基板に半導体チップを実装する方法を示図である。
符号の説明
１００ 多層配線基板
１０１ 支持基板
１０２，１０９ ソルダーレジスト
１０２Ａ，１０６Ａ，１０９Ａ 開口部
１０３ 電極
１０４ 第１の絶縁層
１０５，１０８，１１０ 配線
１０５ａ，１０８ａ，１１０ａ ビアプラグ部
１０５ｂ，１０８ｂ パターン配線部
１０６ 第２の絶縁層
１０７ 第３の絶縁層
１１０ｂ 電極部
１１１ 絶縁層
２０１ 半導体チップ
２０２ 半田接続部
２０３ アンダーフィル樹脂

Claims (10)

  1. 樹脂を用いて絶縁層を形成する工程と、配線を形成する工程とを支持基板上で繰り返し実施し、その後に前記支持基板を除去する工程を実施する多層配線基板の製造方法において、
    前記絶縁層の形成工程では、積層の中央に位置する絶縁層を補強材を含む樹脂により形成し、
    当該積層の中央に位置する絶縁層の上部及び下部に、補強材を含まない絶縁層を対称に配置することを特徴とする多層配線基板の製造方法。
  2. 前記絶縁層の形成工程では、前記積層の中央に位置する絶縁層の上部及び下部に対称に配置する絶縁層を、更に、補強材を含む樹脂により形成することを特徴とする請求項１記載の多層配線基板の製造方法。
  3. 前記絶縁層の形成工程では、前記上部及び下部に対称に配置する、補強材を含む樹脂により形成される絶縁層は、多層配線基板の上下両面に配置されることを特徴とする請求項２記載の多層配線基板の製造方法。
  4. 樹脂を用いて絶縁層を形成する工程と、配線を形成する工程とを支持基板上で繰り返し実施し、その後に前記支持基板を除去する工程を実施する多層配線基板の製造方法において、
    前記絶縁層の形成工程では、積層の中央に位置する絶縁層を補強材を含まない絶縁層とし、当該中央に位置する絶縁層の上部及び下部でバランスする絶縁層を、補強材を含む樹脂により形成することを特徴とする多層配線基板の製造方法。
  5. 前記中央に位置する絶縁層の上部及び下部でバランスする、補強材を含む樹脂により形成される絶縁層は、多層配線基板の上下両面に配置されることを特徴とする請求項４記載の多層配線基板の製造方法。
  6. 前記絶縁層は、ビルドアップ樹脂であることを特徴とする請求項１乃至５のいずれか１項に記載の多層配線基板の製造方法。
  7. ２枚の前記支持基板を貼り合わせる工程と、
    前記絶縁層と前記配線がそれぞれ形成された当該２枚の支持基板を分離する工程とをさらに有することを特徴とする請求項１乃至６のいずれか１項に記載の多層配線基板の製造方法。
  8. ２枚の前記支持基板を、当該２枚の支持基板を保持する保持基板の第１の面と第２の面にそれぞれ貼りつける工程と、
    前記絶縁層と前記配線がそれぞれ形成された当該２枚の支持基板を前記保持基板から分離する工程とをさらに有することを特徴とする請求項１乃至６のいずれか１項に記載の多層配線基板の製造方法。
  9. 前記多層配線基板に半導体チップを実装する工程をさらに有することを特徴とする請求項１乃至８のいずれか１項に記載の多層配線基板の製造方法。
  10. 前記支持基板を除去する工程は、前記半導体チップを実装する工程の後に行われることを特徴とする請求項９記載の多層配線基板の製造方法。
JP2006122115A 2005-08-29 2006-04-26 多層配線基板の製造方法 Active JP4072176B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006122115A JP4072176B2 (ja) 2005-08-29 2006-04-26 多層配線基板の製造方法
KR1020060079186A KR101342031B1 (ko) 2005-08-29 2006-08-22 다층 배선 기판 및 그 제조 방법
US11/509,723 US8222527B2 (en) 2005-08-29 2006-08-25 Multilayered wiring board and method for fabricating the same
TW095131551A TWI381785B (zh) 2005-08-29 2006-08-28 佈線板及其製造方法，暨半導體封裝及其製造方法
US13/482,784 US9040836B2 (en) 2005-08-29 2012-05-29 Multilayered wiring board and method for fabricating the same
KR1020120155916A KR101319358B1 (ko) 2005-08-29 2012-12-28 다층 배선 기판 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005247862 2005-08-29
JP2006122115A JP4072176B2 (ja) 2005-08-29 2006-04-26 多層配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007318066A Division JP2008078683A (ja) 2005-08-29 2007-12-10 多層配線基板

Publications (3)

Publication Number Publication Date
JP2007096260A JP2007096260A (ja) 2007-04-12
JP2007096260A5 JP2007096260A5 (ja) 2007-06-14
JP4072176B2 true JP4072176B2 (ja) 2008-04-09

Family

ID=37981535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006122115A Active JP4072176B2 (ja) 2005-08-29 2006-04-26 多層配線基板の製造方法

Country Status (4)

Country Link
US (2) US8222527B2 (ja)
JP (1) JP4072176B2 (ja)
KR (2) KR101342031B1 (ja)
TW (1) TWI381785B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP5092662B2 (ja) * 2007-10-03 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
JP5289880B2 (ja) * 2007-10-12 2013-09-11 新光電気工業株式会社 配線基板
KR101489798B1 (ko) * 2007-10-12 2015-02-04 신꼬오덴기 고교 가부시키가이샤 배선 기판
KR20100068281A (ko) * 2007-10-16 2010-06-22 스미토모 베이클리트 컴퍼니 리미티드 반도체 소자 탑재 기판
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
CN101983425B (zh) * 2008-03-31 2012-11-21 住友电木株式会社 多层电路板、绝缘片和使用多层电路板的半导体封装件
KR100956688B1 (ko) 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8598719B2 (en) 2008-06-12 2013-12-03 Sumitomo Bakelite Company Limited Semiconductor element mounting board
JP4974181B2 (ja) * 2008-07-29 2012-07-11 古河電気工業株式会社 キャリア付きプリント配線基板およびその製造方法
JP5057339B2 (ja) * 2008-07-31 2012-10-24 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
WO2011089936A1 (ja) * 2010-01-22 2011-07-28 日本電気株式会社 機能素子内蔵基板及び配線基板
JP5444136B2 (ja) * 2010-06-18 2014-03-19 新光電気工業株式会社 配線基板
JP5578962B2 (ja) * 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
JP5079059B2 (ja) 2010-08-02 2012-11-21 日本特殊陶業株式会社 多層配線基板
JP2012039033A (ja) * 2010-08-11 2012-02-23 Clarion Co Ltd 電子回路基板、ナビゲーション装置
EP2448380A1 (en) * 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up material for embedding of circuitry
EP2448378A1 (en) * 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up materials for embedding of active components
JP5587139B2 (ja) 2010-11-04 2014-09-10 日本特殊陶業株式会社 多層配線基板
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5848110B2 (ja) 2011-02-15 2016-01-27 日本特殊陶業株式会社 多層配線基板の製造方法
JP6081693B2 (ja) 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
US11127664B2 (en) * 2011-10-31 2021-09-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
JP2013123035A (ja) * 2011-11-09 2013-06-20 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013149941A (ja) * 2011-12-22 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2013135080A (ja) * 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) * 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP6041731B2 (ja) * 2013-03-27 2016-12-14 新光電気工業株式会社 インターポーザ、及び電子部品パッケージ
JP5647310B2 (ja) * 2013-08-16 2014-12-24 Jx日鉱日石金属株式会社 多層コアレス回路基板の製造方法、多層プリント配線板用の積層体の製造方法、多層プリント配線板の製造に用いられる積層体の製造方法、およびプリント基板の製造方法
KR20150064445A (ko) * 2013-12-03 2015-06-11 삼성전기주식회사 반도체 패키지용 코어리스 기판 및 그 제조 방법, 이를 이용한 반도체 패키지 제조 방법
JP6447075B2 (ja) * 2014-12-10 2019-01-09 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP2017050464A (ja) * 2015-09-03 2017-03-09 凸版印刷株式会社 配線基板積層体、その製造方法及び半導体装置の製造方法
US9711458B2 (en) * 2015-11-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method for chip package
US10993333B2 (en) * 2017-07-15 2021-04-27 Sanmina Corporation Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates
CN110446355A (zh) * 2019-08-23 2019-11-12 惠州中京电子科技有限公司 一种led灯珠封装板树脂塞孔工艺

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JPH1174641A (ja) 1997-08-29 1999-03-16 Kyocera Corp 多層配線基板
US6207726B1 (en) * 1998-02-13 2001-03-27 Showa Denko Kabushiki Kaisha Photocurable prepreg composition and production method thereof
JP2001210919A (ja) * 1999-11-17 2001-08-03 Sharp Corp フレキシブル配線板およびそれを用いた電子機器
TWI233763B (en) * 1999-12-17 2005-06-01 Matsushita Electric Ind Co Ltd Method of manufacturing a circuit board
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP2001274556A (ja) 2000-03-23 2001-10-05 Nec Corp プリント配線板
JP3760101B2 (ja) 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
JP3664720B2 (ja) * 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP4129166B2 (ja) 2002-10-29 2008-08-06 京セラ株式会社 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2004319888A (ja) 2003-04-18 2004-11-11 Mitsubishi Gas Chem Co Inc 多層プリント配線板。
JP2004343054A (ja) 2003-04-23 2004-12-02 Tdk Corp 電子部品とその製造方法
WO2004105454A1 (ja) 2003-05-23 2004-12-02 Fujitsu Limited 配線基板の製造方法
JP2004356569A (ja) 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2005109108A (ja) * 2003-09-30 2005-04-21 Ibiden Co Ltd ビルドアッププリント配線板及びその製造方法
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board

Also Published As

Publication number Publication date
US20120293973A1 (en) 2012-11-22
TWI381785B (zh) 2013-01-01
KR20130018215A (ko) 2013-02-20
KR101319358B1 (ko) 2013-10-16
US9040836B2 (en) 2015-05-26
JP2007096260A (ja) 2007-04-12
TW200735742A (en) 2007-09-16
US8222527B2 (en) 2012-07-17
KR101342031B1 (ko) 2013-12-16
KR20070026022A (ko) 2007-03-08
US20070119619A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
JP4072176B2 (ja) 多層配線基板の製造方法
JP4452222B2 (ja) 多層配線基板及びその製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6029958B2 (ja) 配線基板の製造方法
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2009224739A (ja) 多層配線基板およびその製造方法
WO2003100851A1 (fr) Carte de montage pour dispositif a semi-conducteur, procede de fabrication, procede d'inspection de la carte et boitier de semi-conducteurs
JP2005216935A (ja) 半導体装置およびその製造方法
JP2007081157A (ja) 多層配線基板及びその製造方法
WO2009118925A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP5479638B2 (ja) 配線基板
JP2007318090A (ja) 配線基板の製造方法
JP5454681B2 (ja) モジュール基板およびその製造方法
JP2008078683A (ja) 多層配線基板
JP2008270633A (ja) 半導体素子内蔵基板
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
KR101255892B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2023142048A (ja) 配線基板の製造方法
JP2016225398A (ja) 半導体装置
JP6386252B2 (ja) プリント配線板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070426

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070426

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4072176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6