JP5587139B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP5587139B2
JP5587139B2 JP2010247114A JP2010247114A JP5587139B2 JP 5587139 B2 JP5587139 B2 JP 5587139B2 JP 2010247114 A JP2010247114 A JP 2010247114A JP 2010247114 A JP2010247114 A JP 2010247114A JP 5587139 B2 JP5587139 B2 JP 5587139B2
Authority
JP
Japan
Prior art keywords
substrate
layer
conductor
layers
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010247114A
Other languages
English (en)
Other versions
JP2012099692A (ja
Inventor
真之介 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2010247114A priority Critical patent/JP5587139B2/ja
Priority to CN201110337753.8A priority patent/CN102573278B/zh
Priority to TW100139888A priority patent/TWI457063B/zh
Priority to US13/288,497 priority patent/US8450617B2/en
Priority to KR1020110113955A priority patent/KR101584831B1/ko
Publication of JP2012099692A publication Critical patent/JP2012099692A/ja
Application granted granted Critical
Publication of JP5587139B2 publication Critical patent/JP5587139B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は複数の樹脂絶縁層と複数の導体層とを交互に積層して多層化した構造を有する多層配線基板に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される。
この種のパッケージを構成するICチップ搭載用配線基板としては、コア基板の表面及び裏面にビルドアップ層を形成した多層配線基板が実用化されている。この多層配線基板においては、コア基板として、例えば、補強繊維に樹脂を含浸させた樹脂基板(ガラスエポキシ基板など)が用いられている。そして、そのコア基板の剛性を利用して、コア基板の表面及び裏面に樹脂絶縁層と導体層とを交互に積層することにより、ビルドアップ層が形成されている。つまり、この多層配線基板において、コア基板は、補強の役割を果たしており、ビルドアップ層と比べて非常に厚く形成されている。また、コア基板には、表面及び裏面に形成されたビルドアップ層間の導通を図るための配線(具体的には、スルーホール導体など)が貫通形成されている。
ところで近年では、半導体集積回路素子の高速化に伴い、使用される信号周波数が高周波帯域となってきている。この場合、コア基板を貫通する配線が大きなインダクタンスとして寄与し、高周波信号の伝送ロスや回路誤動作の発生につながり、高速化の妨げとなってしまう。この問題を解決するために、多層配線基板を、コア基板を有さない基板とすることが提案されている。この多層配線基板は、比較的に厚いコア基板を省略することにより全体の配線長を短くしたものであるため、高周波信号の伝送ロスが低減され、半導体集積回路素子を高速で動作させることが可能となる。
しかし、コア基板を省略することにより基板強度が不足するため、基板が反りやすくなる。この対策として、複数の樹脂絶縁層のうちの一部の絶縁層を補強材入り絶縁層とした多層配線基板が提案されている(例えば、特許文献1参照)。具体的には、特許文献1に記載の多層配線基板では、積層中心に補強材入り絶縁層を設けたり、上下両面に補強材入り絶縁層を設けたりする構成が開示されている。
特開2007−96260号公報
ところで、ICチップを搭載する多層配線基板では、ICチップの搭載面側ほど、配線パターンが微細化されており、パターン間のスペースを確保する必要があるため、樹脂絶縁層の面積に対する導体層の面積割合(残銅率)は低くなる傾向がある。樹脂絶縁層と導体層とでは熱膨張係数が異なるため、多層配線基板の製造時において、ICチップの搭載面側とマザーボードの接続面側とで収縮率の差が生じ、それに伴い反りが発生してしまう。因みに、特許文献1の多層配線基板では、積層中心を考慮してバランスが取れる位置に補強材入り絶縁層が設けられている。この構成では、導体層の面積割合に応じた収縮率の差を十分に解消することはできない。
本発明は上記の課題に鑑みてなされたものであり、その目的は、チップ部品を搭載する基板主面側とその反対側の基板裏面側とにおける収縮率の差を緩和して配線基板の反りを抑えることができる多層配線基板を提供することにある。
そして上記課題を解決するための手段(手段1)としては、基板主面及び基板裏面を有し、複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有し、チップ部品の端子を面接続するための複数の主面側接続端子が前記基板主面上に配設された多層配線基板であって、同じ材料を用いて形成された前記樹脂絶縁層の積層数を基準に、中心に位置する樹脂絶縁層を中心層とし、前記複数の導体層のうち、前記中心層を基準として、前記基板裏面側に設けられる裏面側導体層の面積割合の平均が前記基板主面側に設けられる主面側導体層の面積割合の平均よりも高くなるように形成され、同じ材料を用いて形成された前記樹脂絶縁層の積層数を基準に、中心に位置する導体層を中心導体とし、同じ材料を主体とする樹脂絶縁層のうち、前記中心導体を基準として、前記基板裏面側に設けられる前記複数の樹脂絶縁層は、厚さ平均が前記基板主面側に設けられる前記複数の樹脂絶縁層の厚さ平均よりも厚くなるように形成され、前記中心導体を基準として前記基板裏面側には、面積割合が80%以上であってグランド層として機能する前記導体層が形成されるとともに、前記基板裏面側に設けられる前記複数の樹脂絶縁層において、前記グランド層として機能する前記導体層の両面に接する樹脂絶縁層は、前記基板主面側に設けられる樹脂絶縁層よりも厚くなるように形成されていることを特徴とする多層配線基板がある。
従って、手段1に記載の発明によると、複数の樹脂絶縁層及び複数の導体層を積層してなる多層配線基板において、同じ材料を用いて形成された樹脂絶縁層の積層数を基準に、中心に位置する樹脂絶縁層を中心層とした場合、チップ部品を面接続する基板主面側ほど、導体層の配線パターンは微細化されるため、配線間のスペースも多くなる。このため、基板裏面側に設けられる裏面側導体層の面積割合の平均が基板主面側に設けられる主面側導体層の面積割合の平均よりも高くなる。なお、導体層の面積割合とは、導体層を積層方向に投影してなる投影面積S1を、基板主面を積層方向に投影してなる投影面積S2にて除算することで算出される面積割合(=S1/S2)のことを言う。この多層配線基板において、各樹脂絶縁層の厚さを全て同一とする場合、裏面側導体層の面積割合が高くなるため、基板裏面側よりも基板主面側の方が樹脂絶縁層の割合が高くなる。樹脂絶縁層は導体層と比べて収縮しやすいため、中心層を基準としてそれらの割合が異なると、収縮率の違いによって反りが発生してしまう。これに対して、本発明のように、同じ材料を主体とする樹脂絶縁層のうち、中心層を基準として基板裏面側に設けられる複数の樹脂絶縁層の厚さ平均が基板主面側に設けられる複数の樹脂絶縁層の厚さ平均よりも厚くなるように各樹脂絶縁層を形成すると、基板主面側と基板裏面側との収縮率の違いを緩和することができる。この結果、収縮率の違いによって発生する多層配線基板の反りを抑制することができる。
なお、本発明の多層配線基板において、複数の樹脂絶縁層のうちの一部だけガラスクロスを含んだ低熱膨張の絶縁層を用いて構成した場合、そのガラスクロスを含んだ絶縁層は、同じ材料を用いて形成された樹脂絶縁層の積層数としてはカウントしない。また、樹脂絶縁層の積層数が偶数である多層配線基板においては、積層方向の中心に配置される2つの樹脂絶縁層を中心層とする。
基板裏面側に設けられる複数の樹脂絶縁層において、グランド層として機能する導体層に接する少なくとも1つの樹脂絶縁層が、基板主面側に設けられる樹脂絶縁層よりも厚い絶縁層であり、多層配線基板における基板裏面側には、導体層の面積割合が大きくグランド層として機能する導体層が形成されている。このグランド層の両面に接する樹脂絶縁層を基板主面側の樹脂絶縁層よりも厚く形成することによって、多層配線基板の反りを確実に抑制することができる。なお、このグランド層に接する樹脂絶縁層は、基板主面側の樹脂絶縁層よりも3割以上厚く形成することが好ましい。このようにすると、多層配線基板の反りをより確実に抑制することができる。
基板裏面側に設けられる導体層について、グランド層として機能する少なくとも1つの導体層が、基板主面側に設けられる導体層よりも厚い導体層であることが好ましい。このように、基板裏面側のグランド層を基板主面側の導体層よりも厚く形成することによって、配線基板の強度が増してその反りを抑制することができる。特に、中心層寄りの位置に設けられたグランド層を厚く形成することによって、配線基板の反りを確実に抑制することができる。なお、このグランド層は、基板主面側の導体層よりも3割以上厚く形成されることが好ましい。このようにすると、多層配線基板の反りをより確実に抑制することができる。また、グランド層の面積割合は80%以上である。このようにすると、電気的特性が良好である多層配線基板を実現することができる。
多層配線基板を構成する複数の樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。各樹脂絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。
本実施形態における多層配線基板を示す概略断面図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の反り量を示す説明図。
以下、本発明を多層配線基板に具体化した一実施の形態を図面に基づき詳細に説明する。図1は、本実施の形態の多層配線基板の概略構成を示す断面図である。
図1に示されるように、本実施の形態の多層配線基板10は、ICチップ搭載用の配線基板であり、ICチップ搭載面となる基板主面11(図1では上面)とその反対側の基板裏面12(図1では下面)とを有している。具体的には、多層配線基板10は、コア基板を含まずに形成されたコアレス配線基板であって、同じ樹脂絶縁材料を主体とした樹脂絶縁層21,22,23,24,25,26,27と銅からなる導体層31,32,33,34,35,36,37,38とを交互に積層して多層化した配線積層部40を有している。なお、多層配線基板10は、厚さ約0.4mm、縦横約40mmの略正方形の板状に形成されている。また、各樹脂絶縁層21〜27は、光硬化性を付与していない樹脂絶縁材料、具体的には熱硬化性エポキシ樹脂の硬化物を主体としたビルドアップ材を用いて形成されている。
多層配線基板10において、基板主面11上には、チップ部品であるICチップの端子を面接続するための複数のICチップ接続端子41(主面側接続端子)がアレイ状に配設されている。一方、基板裏面12上には、マザーボード(母基板)を接続するための複数の母基板接続端子42がアレイ状に配置されている。これら母基板接続端子42は、基板主面11側のICチップ接続端子41よりも面積の大きな接続端子である。なお、ICチップ接続端子41は、基板主面11側の導体層31の一部を構成しており、母基板接続端子42は、基板裏面12側の導体層38の一部を構成している。
多層配線基板10の基板主面11側において、最外層の樹脂絶縁層21の表面はソルダーレジスト43によってほぼ全体的に覆われており、そのソルダーレジスト43にはICチップ接続端子41を露出させる開口部44が形成されている。開口部44はICチップ接続端子41よりも小さく、ICチップ接続端子41の表面側外周部がソルダーレジスト43内に埋まっている。ICチップ接続端子41は銅層を主体として構成されている。さらに、ICチップ接続端子41は、主体をなす銅層の上面のみを銅以外のめっき層46(具体的には、ニッケル−金めっき層)で覆った構造を有している。
多層配線基板10の基板裏面12側において、最外層の樹脂絶縁層27の表面はソルダーレジスト47によってほぼ全体的に覆われており、そのソルダーレジスト47には母基板接続端子42を露出させる開口部48が形成されている。開口部48は母基板接続端子42よりも小さく、母基板接続端子42の表面側外周部がソルダーレジスト47内に埋まっている。母基板接続端子42は銅層を主体として構成されている。さらに、母基板接続端子42は、主体をなす銅層の下面のみを銅以外のめっき層49(具体的には、ニッケル−金めっき層)で覆った構造を有している。
樹脂絶縁層21〜27には、それぞれビア穴29及びフィルドビア導体30が設けられている。各ビア導体30は、いずれも同一方向に(図1では下面側から上面側に向かうに従って)拡径した形状を有し、各導体層31〜38、ICチップ接続端子41、及び母基板接続端子42を相互に電気的に接続している。
本実施の形態の多層配線基板10において、第1導体層31〜第8導体層38の残銅率は、表1に示されるような割合となるよう各導体層31〜38が形成されている。ここで、導体層31〜38の残銅率とは、導体層31〜38を積層方向に投影してなる投影面積S1を、基板主面11を積層方向に投影してなる投影面積S2にて除算することで算出される面積割合(=S1/S2×100%)である。また、第1樹脂絶縁層21〜第7樹脂絶縁層27、第1導体層31〜第8導体層38、及び各ソルダーレジスト43,47は、表2のような厚さとなるよう形成されている。なお、各樹脂絶縁層21〜27の厚さとは、各導体層31〜38間に介在される絶縁層の厚さである。
Figure 0005587139
Figure 0005587139
本実施の形態の多層配線基板10では、同じ樹脂絶縁材料で形成された各樹脂絶縁層21〜27の積層数を基準に、中心に位置する第4樹脂絶縁層24が中心層となる。また、各樹脂絶縁層21〜27の積層数を基準に、中心に位置する導体層34,35が中心導体となる。表1に示されるように、多層配線基板10において、中心層の第4樹脂絶縁層24を基準として、基板主面11側に設けられた各導体層31,32,33,34(主面側導体層)の残銅率が低く、基板裏面12側に設けられた各導体層35,36,37,38(裏面側導体層)の残銅率が高くなっている。従って、基板裏面12側に設けられる複数の導体層35〜38は、残銅率の平均が基板主面11側に設けられる複数の導体層31〜34の残銅率の平均よりも高くなるように形成されている。なお、本実施の形態では、残銅率が80%以上となる導体層35,36,38は、グランド層となっている。
また、表2に示されるように、中心導体としての導体層34,35を基準として基板主面11側に設けられた各樹脂絶縁層21,22,23と中心層である第4樹脂絶縁層24との厚さは25μmであり、基板裏面12側に設けられた各樹脂絶縁層25,26,27の厚さは33μmである。つまり、本実施の形態では、基板裏面12側においてグランド層として機能する導体層35,36,38に接する各樹脂絶縁層25,26,27が、基板主面11側の各樹脂絶縁層21,22,23よりも厚い絶縁層となっている。このように、本実施の形態の多層配線基板10では、基板裏面12側に設けられる複数の樹脂絶縁層25〜27は、厚さ平均が基板主面11側に設けられる複数の樹脂絶縁層21〜23の厚さ平均よりも厚くなるように形成されている。
さらに、各導体層31〜38の厚さについては、中心寄りの位置(具体的には、中心層である第4樹脂絶縁層24の基板裏面12側)に設けられた第5導体層35の厚さが20μmであり、他の導体層31〜34,36〜38の厚さが15μmである。また、ソルダーレジストの厚さは21μmである。
上記構成の多層配線基板10は例えば以下の手順で作製される。
先ず、十分な強度を有する支持基板(ガラスエポキシ基板など)を準備し、その支持基板上に、樹脂絶縁層21〜27及び導体層31〜38をビルドアップして配線積層部40を形成する。
詳述すると、図2に示されるように、支持基板50上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を貼り付けて下地樹脂絶縁層51を形成することにより、支持基板50及び下地樹脂絶縁層51からなる基材52を得る。そして、基材52の下地樹脂絶縁層51の上面に、積層金属シート体54を配置する。ここで、下地樹脂絶縁層51上に積層金属シート体54を配置することにより、以降の製造工程で積層金属シート体54が下地樹脂絶縁層51から剥がれない程度の密着性が確保される。積層金属シート体54は、2枚の銅箔55,56(一対の金属箔)を剥離可能な状態で密着させてなる。具体的には、金属めっき(例えば、クロムめっき、ニッケルめっき、チタンめっき、またはこれらの複合めっき)を介して銅箔55、銅箔56が配置された積層金属シート体54が形成されている。
その後、図3に示されるように、積層金属シート体54を包むようにシート状の樹脂絶縁層27を配置し、樹脂絶縁層27を貼り付ける。ここで、樹脂絶縁層27は、積層金属シート体54と密着するとともに、その積層金属シート体54の周囲領域において下地樹脂絶縁層51と密着することで、積層金属シート体54を封止する。
そして、例えばエキシマレーザーやUVレーザーやCOレーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層27の所定の位置にビア穴29を形成する。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴29内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばOプラズマによるプラズマアッシングの処理を行ってもよい。
デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴29内にビア導体30を形成する。さらに、従来公知の手法(例えばセミアディティブ法)によってエッチングを行うことで、樹脂絶縁層27上に導体層37をパターン形成する。
また、他の樹脂絶縁層21〜26及び導体層31〜36についても、上述した樹脂絶縁層27及び導体層37と同様の手法によって形成し、樹脂絶縁層27上に積層していく。以上の工程によって、基材52上に積層金属シート体54、樹脂絶縁層21〜27及び導体層31〜37を積層した配線積層体60を形成する(図4参照)。なお、配線積層体60において積層金属シート体54上に位置する領域が、多層配線基板10の配線積層部40となる部分である。
その後、配線積層体60をダイシング装置(図示略)により切断し、配線積層部40の周囲領域を除去する(切断工程)。この際、図4に示すように、配線積層部40とその配線積層部40よりも外周側に位置する周囲部61との境界(図4では矢印で示す境界)において、配線積層部40の下方にある基材52(支持基板50及び下地樹脂絶縁層51)ごと切断する。この切断によって、樹脂絶縁層27にて封止されていた積層金属シート体54の外縁部が露出した状態となる。つまり、周囲部61の除去によって、下地樹脂絶縁層51と樹脂絶縁層27との密着部分が失われる。この結果、配線積層部40と基材52とは積層金属シート体54のみを介して連結した状態となる。
ここで、図5に示されるように、積層金属シート体54における一対の銅箔55,56の界面にて剥離することで、配線積層部40から基材52を除去して配線積層部40(樹脂絶縁層27)の下面上にある銅箔55を露出させる。その後、配線積層部40における銅箔55をサブトラクティブ法でパターニングする。具体的には、配線積層部40の上面及び下面上において、ドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。これにより、配線積層部40の上面にその全面を覆うようにエッチングレジストを形成するとともに、配線積層部40の下面に母基板接続端子42に対応した所定のパターンのエッチングレジストを形成する。この状態で、配線積層部40の銅箔55に対してエッチングによるパターニングを行うことにより、樹脂絶縁層27上に母基板接続端子42を形成する。
次に、樹脂絶縁層21上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト43を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト43に開口部44をパターニングする。同様に、樹脂絶縁層27上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト47を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト47に開口部48をパターニングする。
そして、開口部44から露出しているICチップ接続端子41の表面(上面)、及び開口部48から露出している母基板接続端子42の表面(下面)に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケル−金めっき層46,49を形成する。以上の工程を経ることで図1の多層配線基板10が製造される。
本発明者らは、上記のように製造される多層配線基板10の反り量について、シミュレーション試験を行った。なおここでは、図6に示されるように、多層配線基板10の1/4の領域(20mm×20mmの領域)において、基板中心となる基準点O1に対して基板の角部となる測定点P1での反り量を確認した。その確認結果を表3に示している。
またここで、多層配線基板10(実施例1)に対して、導体層35の厚さを15μmに変更した多層配線基板(実施例2)の反り量についても、シミュレーション試験によって確認した。さらに、多層配線基板10に対して、第5樹脂絶縁層25〜第7樹脂絶縁層27の厚さを25μmに変更するとともに、第5導体層35の厚さを15μmに変更した多層配線基板(比較例1)や、第5樹脂絶縁層25〜第7樹脂絶縁層27の厚さを25μmに変更した多層配線基板(比較例2)の反り量についても、シミュレーション試験によって確認した。表3には、それら実施例1,2及び比較例1,2の多層配線基板10の反り量の確認結果を示している。
Figure 0005587139
表3に示されるように、全ての樹脂絶縁層21〜27を同じ厚さ(25μm)で形成するとともに、全ての導体層31〜38を同じ厚さ(15μm)で形成した比較例1の多層配線基板では、反り量が306μmと大きくなった。また、全ての樹脂絶縁層21〜27を同じ厚さ(25μm)で形成し、第5導体層35のみを厚く(20μm)形成した比較例2でも、反り量は297μmと大きくなった。これに対して、基板裏面12側の樹脂絶縁層25〜27の厚さを基板主面11側の樹脂絶縁層21〜23の厚さよりも厚く形成した実施例1及び実施例2の多層配線基板10では、反り量がそれぞれ206μm、219μmとなり、比較例1,2の多層配線基板よりも反り量を抑えることができた。特に、導体層35を他の導体層31〜34,36〜38よりも厚く形成した実施例1の多層配線基板10では、反り量を低く抑えることができた。
従って、本実施の形態によれば以下の効果を得ることができる。
(1)本実施の形態の多層配線基板10では、同じ材料を主体とする各樹脂絶縁層21〜27のうち、基板裏面12側に設けられる複数の樹脂絶縁層25,26,27の厚さが基板主面11側に設けられる複数の樹脂絶縁層21〜23の厚さよりも厚くなるように各樹脂絶縁層21〜27が形成されている。このようにすると、基板製造時において基板主面11側と基板裏面12側とで収縮率のバランスをとることができ、収縮率の違いによって発生する多層配線基板10の反りを抑制することができる。
(2)本実施の形態の多層配線基板10では、各導体層31〜38において、基板裏面12側における中心層(樹脂絶縁層24)寄りの位置に設けられた導体層35(グランド層)が、他の導体層31〜34,36〜38よりも厚く形成されておいる。このように中心層寄りの位置に設けられた導体層35を厚く形成することによって、多層配線基板10の反りをより確実に抑制することができる。
(3)本実施の形態の多層配線基板10において、基板裏面12側の各樹脂絶縁層25,26,27は、厚さが33μmであり、基板主面11側の各樹脂絶縁層21〜23の厚さ(25μm)よりも3割以上厚く形成されている。また、中心寄りの位置に設けられる第5導体層35は、厚さが20μmであり、他の導体層31〜34,36〜38の厚さ(15μm)よりも3割以上厚く形成されている。このように、各樹脂絶縁層25,26,27と第5導体層35とを厚く形成することにより、多層配線基板10の反りを確実に抑制することができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態の多層配線基板10では、第1樹脂絶縁層21〜第7樹脂絶縁層27の7層の絶縁層と、第1導体層31〜第8導体層38の8層の導体層とを積層した構成であったが、これに限定されるものではなく、これら樹脂絶縁層21〜27や導体層31〜38の積層数は適宜変更してもよい。また、多層配線基板10において、基板裏面12側の第5樹脂絶縁層25〜第7樹脂絶縁層27の厚さが他の樹脂絶縁層21〜24よりも厚くなるよう各樹脂絶縁層21〜27を形成していたが、これに限定されるものではない。本発明では、中心導体(導体層34,35)を基準として、基板裏面12側に設けられる複数の樹脂絶縁層25〜27の厚さ平均が基板主面11側に設けられる複数の樹脂絶縁層21〜23の厚さ平均よりも厚くなるように形成されていればよく、基板裏面12側において厚く形成する樹脂絶縁層を適宜変更してもよい。
・上記実施の形態の多層配線基板10において、基板裏面12側における中心層(樹脂絶縁層24)寄りの位置に設けられた導体層35の厚さが他の導体層31〜34,36〜38よりも厚くなるよう各導体層31〜38を形成していたが、これに限定されるものではない。多層配線基板10の基板裏面12側において、例えば、グランド層として機能する導体層36,38について、他の導体層よりも厚くなるように形成してもよい。
・上記実施の形態では、母基板接続端子42が形成される基板裏面12側から樹脂絶縁層21〜27及び導体層31〜38を積層して多層配線基板10を製造したが、これに限定されるものではない。ICチップ接続端子41が形成される基板主面11側から樹脂絶縁層21〜27及び導体層31〜38を積層して多層配線基板を製造してもよい。この場合、銅箔55をパターニングすることによって、ICチップ接続端子41が形成される。また、複数の樹脂絶縁層21〜27に形成される複数の導体層31〜38は、基板主面11側から基板裏面12側に向かうに従って拡径したビア導体30により互いに接続される。
次に、前述した実施の形態によって把握される技術的思想を以下に列挙する。
(1)手段2乃至4において、前記基板裏面側に設けられる前記グランド層に接する樹脂絶縁層が、前記基板主面側に設けられる樹脂絶縁層の3割以上厚い絶縁層であることを特徴とする多層配線基板。
(2)手段2乃至4において、前記基板裏面側に設けられる前記グランド層が、前記基板主面側に設けられる導体層の3割以上厚い導体層であることを特徴とする多層配線基板。
(3)手段1乃至4において、中心層寄りの位置に設けられた前記グランド層が、他の導体層よりも厚い導体層であることを特徴とする多層配線基板。
(4)手段1乃至4において、前記複数の樹脂絶縁層のうちの一番厚い絶縁層が前記基板裏面側に設けられることを特徴とする多層配線基板。
10…多層配線基板
11…基板主面
12…基板裏面
21〜27…樹脂絶縁層
31〜38…導体層
41…主面側接続端子としてのICチップ接続端子

Claims (2)

  1. 基板主面及び基板裏面を有し、複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有し、チップ部品の端子を面接続するための複数の主面側接続端子が前記基板主面上に配設された多層配線基板であって、
    同じ材料を用いて形成された前記樹脂絶縁層の積層数を基準に、中心に位置する樹脂絶縁層を中心層とし、前記複数の導体層のうち、前記中心層を基準として、前記基板裏面側に設けられる裏面側導体層の面積割合の平均が前記基板主面側に設けられる主面側導体層の面積割合の平均よりも高くなるように形成され、
    同じ材料を用いて形成された前記樹脂絶縁層の積層数を基準に、中心に位置する導体層を中心導体とし、
    同じ材料を主体とする樹脂絶縁層のうち、前記中心導体を基準として、前記基板裏面側に設けられる前記複数の樹脂絶縁層は、厚さ平均が前記基板主面側に設けられる前記複数の樹脂絶縁層の厚さ平均よりも厚くなるように形成され
    前記中心導体を基準として前記基板裏面側には、面積割合が80%以上であってグランド層として機能する前記導体層が形成されるとともに、
    前記基板裏面側に設けられる前記複数の樹脂絶縁層において、前記グランド層として機能する前記導体層の両面に接する樹脂絶縁層は、前記基板主面側に設けられる樹脂絶縁層よりも厚くなるように形成されている
    ことを特徴とする多層配線基板。
  2. 前記基板裏面側に設けられる導体層について、グランド層として機能する少なくとも1つの導体層が、前記基板主面側に設けられる導体層よりも厚い導体層であることを特徴とする請求項に記載の多層配線基板。
JP2010247114A 2010-11-04 2010-11-04 多層配線基板 Expired - Fee Related JP5587139B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010247114A JP5587139B2 (ja) 2010-11-04 2010-11-04 多層配線基板
CN201110337753.8A CN102573278B (zh) 2010-11-04 2011-10-31 多层布线基板
TW100139888A TWI457063B (zh) 2010-11-04 2011-11-02 多層配線基板
US13/288,497 US8450617B2 (en) 2010-11-04 2011-11-03 Multilayer wiring substrate
KR1020110113955A KR101584831B1 (ko) 2010-11-04 2011-11-03 다층 배선기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010247114A JP5587139B2 (ja) 2010-11-04 2010-11-04 多層配線基板

Publications (2)

Publication Number Publication Date
JP2012099692A JP2012099692A (ja) 2012-05-24
JP5587139B2 true JP5587139B2 (ja) 2014-09-10

Family

ID=46018541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010247114A Expired - Fee Related JP5587139B2 (ja) 2010-11-04 2010-11-04 多層配線基板

Country Status (5)

Country Link
US (1) US8450617B2 (ja)
JP (1) JP5587139B2 (ja)
KR (1) KR101584831B1 (ja)
CN (1) CN102573278B (ja)
TW (1) TWI457063B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135080A (ja) * 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP6127674B2 (ja) * 2013-04-12 2017-05-17 富士通株式会社 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
JP6170832B2 (ja) * 2013-12-20 2017-07-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN105722303B (zh) * 2014-12-04 2019-01-25 中山台光电子材料有限公司 多层印刷电路板
US10561459B2 (en) 2015-06-03 2020-02-18 Richard P. Fleenor Multi-feature electrosurgical instrument
JP6439636B2 (ja) 2015-09-10 2018-12-19 株式会社デンソー プリント基板の製造方法
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
US10993333B2 (en) * 2017-07-15 2021-04-27 Sanmina Corporation Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates
CN113923871A (zh) * 2021-09-26 2022-01-11 东莞康源电子有限公司 一种新型无芯基板承载层的封边设计和制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143583A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp メモリモジュール
JP3750832B2 (ja) * 1997-04-17 2006-03-01 シャープ株式会社 多層配線板
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2003179330A (ja) * 2001-12-12 2003-06-27 Hitachi Chem Co Ltd 多層印刷配線板とその製造方法
KR100631922B1 (ko) * 2004-02-23 2006-10-04 삼성전자주식회사 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법
EP1659840A4 (en) * 2004-06-11 2010-03-03 Ibiden Co Ltd STARR BENDED PCB AND MANUFACTURING METHOD THEREFOR
JPWO2006118141A1 (ja) * 2005-04-28 2008-12-18 松下電器産業株式会社 多層配線基板およびその製造方法
JP4072176B2 (ja) 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
US8227703B2 (en) * 2007-04-03 2012-07-24 Sumitomo Bakelite Company, Ltd. Multilayered circuit board and semiconductor device
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板

Also Published As

Publication number Publication date
TW201225776A (en) 2012-06-16
CN102573278B (zh) 2014-10-15
CN102573278A (zh) 2012-07-11
US20120111624A1 (en) 2012-05-10
JP2012099692A (ja) 2012-05-24
US8450617B2 (en) 2013-05-28
KR101584831B1 (ko) 2016-01-13
TWI457063B (zh) 2014-10-11
KR20120047826A (ko) 2012-05-14

Similar Documents

Publication Publication Date Title
JP5587139B2 (ja) 多層配線基板
US8707554B2 (en) Method of manufacturing multilayer wiring substrate
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
JP5436259B2 (ja) 多層配線基板の製造方法及び多層配線基板
JP5566771B2 (ja) 多層配線基板
JP5606268B2 (ja) 多層配線基板の製造方法
KR101281410B1 (ko) 다층 배선기판
JP5504149B2 (ja) 多層配線基板
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP5462777B2 (ja) 多層配線基板の製造方法
KR101095211B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
JP2012094662A (ja) 多層配線基板の製造方法
JP5302920B2 (ja) 多層配線基板の製造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP5638269B2 (ja) 多層配線基板
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
KR20180013017A (ko) 인쇄회로기판
JP2011222962A (ja) プリント基板およびその製造方法
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR101886297B1 (ko) 폴리이미드 코어를 이용한 박형 다층 인쇄회로기판 및 그 제조방법
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20140102144A (ko) 다층배선기판 제조용의 지지기판, 다층배선기판의 제조방법
JP2011138870A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140723

R150 Certificate of patent or registration of utility model

Ref document number: 5587139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees